CN102007598A - 薄膜晶体管及有源矩阵显示器 - Google Patents

薄膜晶体管及有源矩阵显示器 Download PDF

Info

Publication number
CN102007598A
CN102007598A CN2009801137687A CN200980113768A CN102007598A CN 102007598 A CN102007598 A CN 102007598A CN 2009801137687 A CN2009801137687 A CN 2009801137687A CN 200980113768 A CN200980113768 A CN 200980113768A CN 102007598 A CN102007598 A CN 102007598A
Authority
CN
China
Prior art keywords
district
diode
raceway groove
transistor
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801137687A
Other languages
English (en)
Inventor
加瑞斯·尼古拉斯
本杰明·詹姆斯·哈德文
苏奈·沙赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102007598A publication Critical patent/CN102007598A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/58—Arrangements comprising a monitoring photodetector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

在绝缘基板上的半导体岛中形成薄膜晶体管。该晶体管包括第一导电类型的源(1502)和漏(1504)以及相反的第二导电类型的沟道(1508)。沟道与一个或多个绝缘栅(1510)交迭，并设有隔离二极管。每一隔离二极管包括轻掺杂的第一区(1506)和重掺杂、且第二导电类型的第二区(1512)。二极管与栅(1510)不交迭。第一和第二区(1506，1512)从沟道(1508)延伸出去小于相邻源或漏的长度。轻掺杂区(1506)从源或漏延伸出去，重掺杂区(1512)从轻掺杂区延伸出去，从而第一、第二区(1506，1512)与相邻的源或漏在与晶体管的主传导路径正交的方向上而不在与主传导路径平行的方向上形成p-n结。

Description

薄膜晶体管及有源矩阵显示器
技术领域
本发明涉及薄膜晶体管(TFT)，例如在制造有源矩阵液晶显示器(AMLCD)的显示基板时所制作的类型的薄膜晶体管。本发明还涉及包括这种晶体管的有源矩阵显示器。
背景技术
附图中的图1示出了AMLCD基板。在显示器像素矩阵102中，TFT与每一像素、或者在彩色显示器的情况下与每一子像素相邻，以控制发出的光的水平。TFT还分别广泛用于显示器栅和源驱动器104和106中，并且还可以用在传感器驱动电路108中。许多产品利用这种AMLCD(例如，移动电话和个人数字助理(PDA))。TFT电学性能的改进使得可以最小化AMLCD的功耗，或者可选地能够实现更高的性能。TFT还可用于如环境光传感器和温度传感器之类“面板上系统”应用的电路中。实现这些应用的特定优选电路拓扑，如低功率放大器，只有在TFT电学性能充分均匀时才可行。
TFT是金属氧化物半导体场效应晶体管(MOSFET)的变体，MOSFET由两个背靠背放置的半导体二极管以及在半导体和栅电极之间形成的电容器构成，其中栅电极控制二极管之间的电流。半导体二极管和晶体管的结构是公知的(Y.Taur & T.K.Ning，“Fundamentals of Modern VLSI Devices”，Cambridge University Press，1998)，在此不再描述。TFT和常规MOSFET之间的区别在于在TFT中半导体呈置于绝缘基板上的薄膜的形式，而非整个基板由半导体材料构成。
附图中的图2示出了具有顶栅配置(栅电极202位于半导体之上)的典型TFT。该结构典型地将覆盖有电介质(例如，SiO2)，图中为了清楚起见省略了该电介质。各种类型TFT的制作工艺栅公知的，但是在此略为概述。在基板(典型的为玻璃，但是也可以使用其他材料包括石英和塑料)上沉积基础覆层(典型的，为SiO2)。如果最终的器件要在沟道之下结合栅电极，则沉积并构图栅材料(通常为金属，如TiN、TaN、W或Mo，或者有时为多晶Si)，随后沉积薄绝缘层(典型的为数十nm的SiO2)。沉积并构图半导体(大多数情况为Si)。通常在绝缘基础覆层上的单独半导体岛上建立每一TFT。因为每一TFT如此隔离，所以消除了例如相邻器件之间串扰之类的问题。
在制作TFT时对半导体和其他层进行构图的最常规技术是光刻。称作光致抗蚀剂的光敏化学制剂被旋涂至所沉积的层上，然后在以掩模覆盖的同时曝光于紫外光，从而只有光致抗蚀剂的特定限定区域可以与光反应。然后对抗蚀剂显影，从而去除被曝光的区域或者未被曝光的区域(取决于所使用的抗蚀剂是“正性”还是“负性”)。然后可以刻蚀所沉积的层；仍被光致抗蚀剂覆盖的区域免于该处理。然后去除剩余的抗蚀剂。由于TFT的制作需要若干这种加掩模步骤，因此所有随后的掩模必须与第一掩模精确对准。然而，总是会存在不可避免的小对准误差，其幅度取决于所使用的掩模对准机的精度。在设计TFT时必须考虑这些误差。
在此，如果半导体以非晶状态沉积，那么可以使用诸如激光退火之类的处理来使半导体结晶，且可以通过离子注入或扩散来对半导体进行掺杂。如果TFT要在沟道之上结合栅电极，则沉积并构图薄绝缘层和栅材料。形成源和漏区(典型的，通过离子注入)，使得它们重掺杂为与它们之间的半导体材料相反的极性。对于顶栅TFT，栅电极的存在用于阻断注入的离子，使得它们仅被引入到与栅电极相邻的半导体中。这被称作自对准注入。对于非自对准注入，依赖显影的光致抗蚀剂来在不需要掺杂剂之处阻断掺杂剂离子。
二极管形成于具有相反掺杂极性的半导体材料之间的结处，从而TFT包含两个二极管，一个位于源注入与栅之下的沟道之间的结处，且一个位于漏注入与沟道之间的结处。在n型半导体中，存在过多的负电荷载流子(电子)，而在p型半导体中，存在过多的正电荷载流子(空穴)。当这两种类型被放在一起时，过多的电子和空穴穿过结扩散，并与相反类型的载流子复合。这些自由载流子的去除使得在结附近在n型区域中留下正电荷的离子，而在p型区域中留下负电荷的离子。这被称作耗尽区，且带电荷离子的存在建立了电场，该电场使电荷载流子沿着与穿过结扩散的载流子相反的方向漂移。当由于载流子漂移导致的电流等于由于载流子扩散导致的电流时达到平衡。耗尽区的宽度取决于两种类型半导体中的掺杂浓度。在具有低浓度掺杂剂的半导体中耗尽区最宽。在这种情况下，电场强度也减小。存在与二极管的耗尽区相关联的小但非零的电容，这是因为p和n型区域可以被视为电容器的两个电极，耗尽区充当电介质。
当二极管被正向偏置时，n型材料相对于p型材料被负偏置。这减小了耗尽区上的电场强度，并打破平衡，从而扩散电流大于漂移电流。由于电流由扩散主导，所以电流对于所施加的电压存在指数相关性。因此，即便施加相对小的正向偏置，也有大电流流经二极管。
在二极管处于反向偏置时，n型材料相对于p型材料被正偏置。这增加了耗尽区上的电场强度，并且使得漂移电流超过扩散。因为在p型材料和n型材料中电子和空穴分别处于短缺，从而通过二极管的电流仍存在但是极小。随着反向偏置增加，耗尽区的宽度增加，因为更多载流子复合以适应结上的电势降。由于耗尽区大小和电场的增大，处于反向偏置的二极管对于产生电子-空穴对的处理(例如照明)敏感。由这种处理产生的载流子将被电场立即清除出耗尽区，并观察到通过二极管的泄漏电流。
在互补工艺中，建立n沟道TFT(nTFT)和p沟道TFT(pTFT)，从而需要至少两个掺杂步骤。例如，nTFT源和漏区可以通过磷(n型)注入来形成，同时通过光致抗蚀剂掩蔽pTFT。pTFT源和漏区然后可以通过硼(p型)注入来形成，同时掩蔽nTFT。
通过在沉积的电介质(典型的为SiO2或SiN)中开孔，并且沉积并构图用于源、漏和栅电极的金属接触部，来完成TFT制作。这些接触部的形成必然要求一定的最小面积半导体在接触区中。
因为用于TFT底板的基板通常为玻璃，需要在整个制作工艺中保持温度相对较低(低于约600℃)，以便最小化收缩和熔化。可选的基板材料如塑料具有甚至更为苛刻的最大温度限制。
最常见类型的TFT采用顶栅，为此栅电极在形成半导体岛之后沉积，且跨过每个岛的整个宽度，在别处接触。因此，由于岛与周围的基础覆层区域的高度差，可能存在栅电极绕岛的边缘弯曲的区域。也可以制作栅电极位于半导体之下的TFT，或者在半导体之上和之下均具有栅电极的TFT。附图中的图3示出了在沟道长度方向(等价于图2中的y方向)穿过具有两个栅电极的这种nTFT的横截面。这些栅电极中的任一个可以保持浮置，而不是连接至电源。
TFT沟道的宽度(图2中的x方向，平行于栅电极)取决于器件的应用。为最小化集成电路所需的面积，通常希望将TFT制作的尽可能小。但是，流经TFT的电流与沟道宽度成比例，从而对于某些应用，TFT宽度必须保持相对较大。对于逻辑应用，沟道宽度通常较窄，且限制因素变为金属源和漏电极与半导体相接触处的区域所需的面积。在这种情况下，半导体岛可以如附图中的图4所示来构图。
附图中的图5示出了在沟道长度方向穿过顶栅nTFT的横截面。在典型的操作中，源502接地，漏504被偏置在高电压。沟道508与漏之间的结因此被反向偏置。栅电极506的电势确定电流是否在源与漏之间流动，因此导致TFT的开关操作。当栅电极处于低电势时(截止状态)，p型轻掺杂沟道区充当n型重掺杂源和漏区之间传导的阻挡。当栅电极处于高电势时(导通状态)，沟道区的表面被反转，从而建立了自由电子的薄层，使得电流在源和漏之间流动。沟道表面开始反转的栅电压被称作阈值电压。pTFT以相同方式工作，除了所有掺杂剂和所施加电势的极性反转，以及传导通过空穴而非电子进行。nTFT和pTFT的典型传输函数在附图的图6中示出，其中图示了漏处的电流根据栅上的电势如何改变。
因为TFT的漏被反向偏置，电场可能大到足以在结附近的沟道区域中导致不希望的碰撞电离。当传导载流子遇到大电场时，它们可能获得比正常情况下大的多的能量，成为热载流子。热载流子具有的能量可能足以在半导体或者周围的绝缘体中(或者它们之间的界面处)造成损伤，这使得TFT的性能随时间劣化。为了减少漏处的电场并因此减少热载流子数目，可以采用轻掺杂漏(LDD)或栅漏交迭(GOLD)结构。LDD或GOLD结构的建立需要额外的离子注入步骤，并且在LDD结构的情况下这种注入可能是全局性的(即，不利用抗蚀剂进行掩蔽)。
附图中的图7示出了具有LDD和GOLD结构的nTFT。这些结构的形式为夹在重掺杂n型源/漏区与p型沟道区之间的额外n型掺杂区。这些额外区的掺杂浓度低于源和漏区。因为在这种结上电势更为缓慢地改变，所以减小了电场强度。对于LDD结构702，额外的n型区与栅电极相邻设置，而对于GOLD结构704，额外区位于栅电极之下。
TFT半导体岛在四周被诸如SiO2之类的绝缘体围绕，其中绝缘体由于低温制造的要求而可能含有固定电荷(或正或负)。固定正电荷的存在将使p型半导体材料在与不存在电荷的情况下相比较小的栅电压下反转，而负氧化物电荷类似地将使n型材料在较小栅电压下反转。可以想见，由于半导体岛的边缘暴露于更多的绝缘体，所以在这些区域中阈值电压可能尤其小。另外，如果TFT是顶栅配置从而栅电极绕半导体岛的侧边弯曲，则当在栅与源电极之间施加电势差时，栅与半导体之间的电场强度在岛边缘处大于中心部位。这也会造成岛边缘阈值电压减小的效果。
岛的边缘区域的提早导通表现为晶体管亚阈值区中的泄漏电流，如附图中的图8针对nTFT所示。在岛边缘处具有这种泄漏的TFT可以被建模为两个并联的晶体管，其中一个表示岛边缘寄生晶体管902，一个表示TFT主体904，如附图中的图9所示。为了确保在栅电极处于源电势时岛边缘截止，必须增加TFT的阈值电压，这通常通过增加沟道掺杂浓度来进行。这增加了实现可接受的导通和截止电流所需的电源电压幅度，并因此增加了利用TFT的任意电路的功耗。亚阈值泄漏电流的存在还具有使处于该工作模式中的TFT之间的不一致性增大的效果。诸如低功率放大器之类的特定电路拓扑依赖于具有良好匹配亚阈值电流的TFT。由岛边缘处寄生传导沟道引起的不一致意味着这种电路的性能降低。
已知仅在沟道边缘附近增加沟道掺杂浓度可以有助于减小与这些区域中的寄生传导相关联的泄漏电流。例如，US 5,488,001公开了一种用于制造TFT的技术，其中通过具有斜边缘的离子注入掩模，在岛边缘处建立高掺杂条。这种技术必然需要修改已有的TFT制作工艺流程，这会增加成本并可能不利地影响产率。另外，由于掺杂浓度增大的区域直接接触与沟道掺杂极性相反的高掺杂源和漏区，可能导致强的横向电场，增加了漏处的结泄漏并降低了可靠性。
一种备选方法是在半导体岛的边缘处建立二极管，防止栅电极之下的寄生传导路径与源和漏区连通。附图中的图10示出了具有隔离二极管的TFT的平面图，其中隔离二极管通过使用与源1002和漏1004相反极性的掺杂区来建立，如US 4,791,464中所公开的那样。在nTFT的情况下，使用两个p型掺杂半导体区来建立二极管。p型低掺杂区(称作p-掺杂)1006用来减小二极管内电场的强度，而p型重掺杂区(称作p+掺杂)1008用来限制在二极管的p型一侧中形成的耗尽区的大小。区域1006和1008同源1002和漏1004形成p-n结1014和1016。结1014形成于与TFT的主传导路径平行的第一方向y，而结1016形成于与第一方向正交的第二方向x。二极管1102的存在使得寄生晶体管1104同源1106和漏1108相隔离，如附图中的图11中的等效电路所示。
该方法的问题在于，隔离二极管的额外耗尽区将增加与源和漏结相关联的寄生电容，使TFT的高频工作劣化。另外，这些耗尽区对于由于暴露于光而导致的载流子生成敏感。这可能使得结合有这种结构的器件不适用于显示器，这是由于反向偏置二极管中增大的结泄漏限制了可以实现的截止状态电流。另外，由于在高温下隔离二极管中泄漏增大，因此这种器件可能表现出增大的温度敏感性。最后，当制造这种晶体管时，必须使用至少两个注入步骤，以建立隔离二极管的n+和p+掺杂区，而这两个注入步骤采用彼此并非自对准的掩模。因此，由于需要注入掩模应在x和y方向上精确对准，如附图中的图12所示，所以使得TFT制作更具挑战性。不能实现足够准确的对准会导致n+和p+区之间的分离变得太小，这将导致二极管中的电场由于结上的电势突然改变而增大，并导致结泄漏大大增大。
另一方法是按照栅电极与半导体岛的边缘不交迭的方式来制作TFT。US 4,918,498描述了一种器件，其中栅电极终止于掺杂极性与源和漏区相反的区域之上。该方法的缺点在于，必须在半导体岛正上方制作与栅电极的金属接触部，而不是电路中的其他地方。这需要栅电极必须具有足够大面积的区域以便可靠地形成与栅电极的接触部。TFT的总面积不可避免的增大，这在集成电路应当占据尽可能小面积的情况下是极为不希望的。另外，器件上方的栅电极面积增大可能导致源于栅电极的泄漏电流增加。
其他相关现有技术包括关于以下内容的公开：向晶体管中加入可用于将器件本体接地的区域。因为常规TFT的沟道区处于浮置状态，所以漏处碰撞电离所产生的载流子堆积可能导致其电势改变。当在漏电压增加时TFT的漏极电流大大增加而不是饱和时，这会导致翘曲(kink)效应，如对于良好行为的晶体管所预期的那样[Y.Taur & T.K.Ning，“Fundamentals of Modern VLSI Devices”，Cambridge UniversityPress，1998]。这有损器件可靠性。
附图中的图13示出了US 6,940,138中的现有技术，其中在沟道长度方向上沿着晶体管的侧部增加掺杂极性与源和漏相反的区域，并与金属线接触。尽管这种设计的目的在于促进过多载流子的去除并因此改进晶体管可靠性，但是在减小与半导体岛边缘相关联的泄漏电流方面也被证实是有利的。然而，在这种结构中与US 4,791,464相关的问题甚至更为严重，因为耗尽区的面积由于需要耗尽区沿着器件的整个长度延伸而增大，从而可以容纳体接触电极。US 4,809,056也描述了一种器件，其中通过额外的接触部可控制本体的电势。同样，掺杂极性与源和漏区相反的区域沿着器件的整个长度延伸，导致大的耗尽区。
美国法定发明登记H1435描述了一种器件，解决了岛边缘处泄漏的问题并实现了对器件本体电势的控制。如附图中的图14所示，沟道区1402在两侧均延伸到栅电极1404外部，并制作与p+掺杂区1406的接触部。该方法的缺点在于两个额外接触部的需要占用了面积。
尽管现有技术已经描述了用于减小与半导体岛边缘相关联的泄漏电流的技术，但是在制造难度、产率、尺寸增大、对环境条件敏感性增大、高频性能劣化、或其组合各方面具有重大缺陷。
发明内容
根据本发明的第一方面，提供了一种薄膜晶体管，该晶体管形成在绝缘基板上设置的半导体材料岛中，该晶体管包括：源区，具有第一导电类型和第一掺杂浓度；漏区，具有第一导电类型和第二掺杂浓度；第一沟道，具有与第一导电类型相反的第二导电类型以及小于第一和第二浓度中每一浓度的第三掺杂浓度，第一沟道在源和漏区之间沿平行于主传导路径的第一方向延伸；第一绝缘栅，沿与第一方向实质上垂直的第二方向延伸，并与第一沟道实质上交迭；以及第一隔离二极管，与第一栅实质上不交迭，该第一隔离二极管包括：第一区，具有小于第一和第二浓度中每一浓度的第四掺杂浓度，从第一沟道沿第一方向延伸小于漏区在第一方向上的长度，并从漏区的第一边缘沿第二方向延伸；以及第二区，具有第二导电类型和大于第四浓度的第五掺杂浓度，从第一沟道沿第一方向延伸小于漏区在第一方向上的长度，并从第一区沿第二方向延伸，从而第一区、第二区与漏在第二方向上而不在第一方向上形成p-n结。
该晶体管可以包括第二隔离二极管，与第一栅不交迭，该第二隔离二极管包括：第一区，具有第四浓度，从第一沟道沿第一方向延伸小于漏区在第一方向上的长度；以及第二区，具有第二导电类型和第五浓度，从第一沟道沿第一方向延伸小于漏区在第一方向上的长度，并从第二二极管的第一区沿第二方向延伸，从而第二二极管的第一区、第二区与漏在第二方向上而不在第一方向上形成p-n结。
该晶体管可以包括：第三和第四隔离二极管，与第一栅不交迭，该第三和第四隔离二极管包括：第一区，具有第四浓度，从第一沟道沿第一方向延伸小于源区在第一方向上的长度，并分别从源区的第一和第二边缘沿第二方向延伸；以及第二区，具有第二导电类型和第五浓度，从第一沟道沿第一方向延伸小于源区在第一方向上的长度，并从第三和第四二极管的第一区沿第二方向延伸，从而第三和第四二极管各自的第一区、第二区与源在第二方向上而不在第一方向上形成p-n结。
所述二极管或每一二极管的第一和第二区可以从第一沟道沿第一方向延伸实质上相同的长度。
所述二极管或每一二极管的第一区可以具有第二导电类型。
所述二极管或每一二极管的第一区可以具有第一导电类型。
第四浓度可以实质上等于第三浓度。
第二浓度可以实质上等于第一浓度。
该晶体管可以包括：第二绝缘栅，所述第二绝缘栅与第一绝缘栅交迭，且第一沟道置于第二绝缘栅与第一绝缘栅之间。
该晶体管可以包括：第二沟道，该第二沟道与至少一个另外的绝缘栅交迭，并设有至少一个另外的隔离二极管。
源和漏区可以分别通过在第二方向上的宽度减小的源和漏子区连接至第一沟道。漏子区的宽度可以小于源子区的宽度。
所述二极管或每一二极管可以包括：第三区，具有第二导电类型以及小于第五浓度的第六掺杂浓度，从第一或第二沟道沿第一方向延伸，并从第二区沿第二方向延伸；以及第四区，具有第一导电类型，从第一或第二沟道沿第一方向延伸，并从第三区沿第二方向延伸。
源和漏区中至少之一可以通过第一导电类型且具有小于第一或第二浓度的第七掺杂浓度的区域连接至第一或第二沟道。第一导电类型的区域可以与至少一个栅交迭。
第一沟道可以连接至体接触。
根据本发明的第二方面，提供了一种有源矩阵显示器，包括多个晶体管，其中每个晶体管如本发明第一方面所述。
因此，可以提供将半导体岛边缘处的TFT沟道区域同源和漏隔离的二极管以减小或消除与半导体岛边缘的提早导通相关联的泄漏电流。岛被构图为使得与隔离二极管相关联的耗尽区的面积减小或最小化。
这种TFT的示例包括：
半导体材料岛，位于绝缘基板上，岛具有顶面和侧壁；
至少一个栅堆叠，包括栅电极以及将栅电极与半导体岛分离的栅绝缘层，位于半导体岛之上、或者之下、或者位于半导体岛之上以及之下；
半导体岛内第二导电类型的沟道区，位于栅电极之上/下并延伸至侧壁；
半导体岛内第一导电类型的源和漏区，分别位于沟道区两侧；
半导体岛内与栅电极不交迭的隔离二极管，包括两个区域，其中第一区域与源/漏和沟道区相邻，并具有与沟道区相同的导电类型和掺杂浓度，第二区域延伸至侧壁，并具有第二导电类型，其掺杂浓度远高于第一区域，
其中，半导体岛被构图为包含隔离二极管的区域的面积被最小化。
因此，在n型和p型半导体材料之间形成耗尽区的面积(未被栅电极覆盖)在大小上被减小或最小化。
隔离二极管不是形成于现有的半导体岛内，而是形成在将晶体管沿宽度方向(平行于栅电极)延伸的额外半导体区域中。额外区域没有在器件的整个长度上延伸，而是存在于栅电极之下，在晶体管长度方向(垂直于栅电极)仅延伸超出栅电极较短距离。
当使用互补制作工艺时，用来针对pTFT建立高掺杂源和漏区的注入也可以用来建立nTFT的隔离二极管中的p型重掺杂。同样，nTFT源/漏注入可以用来建立pTFT的隔离二极管中的n型重掺杂，从而无需额外的工艺步骤。
因为减小或最小化了与隔离二极管相关联的耗尽区面积，也减小或最小化了二极管的泄漏电流，这使得能够实现较小的TFT截止状态电流。另外，还减小或最小化了耗尽区的寄生电容，确保了在TFT工作于高频时这些区域对于性能的影响减小。还减小或最小化了对照明和温度的敏感度(表现为二极管泄漏电流增大)。
当在以此处所述的方式构图的半导体岛上形成隔离二极管时，n+和p+掺杂所用的两个注入掩模的对准仅在一个方向(图12中的x方向)上而非两个方向上是关键的。这简化了TFT的制作，并因此使得与现有技术相比可以降低成本和/或提升产率。
隔离方案可以与用来控制TFT沟道电势的结构相结合。尽管这些结构如果加到沟道两侧的话能够防止Si岛边缘处的泄漏电流，但是这典型地占据较大的面积。由于仅需要一个接触来控制沟道电势，将在此所公开类型的最小化面积隔离二极管加到TFT另一侧产生了这样的优点：与任何现有技术相比，以更为有效的方式进行沟道电势控制和泄漏消除。
在结合附图，考虑如下对本发明的详细描述时，本发明的前述和其他目的、特征和优点将更易于理解。
附图说明
图1示出了已知AMLCD；
图2示出了具有顶栅配置的已知典型TFT；
图3示出了具有顶和底栅电极的已知nTFT的横截面；
图4是适于逻辑应用的窄宽度已知TFT的平面图；
图5示出了已知nTFT的横截面；
图6示出了已知典型TFT传输特性；
图7示出了具有LDD和GOLD结构的已知nTFT的横截面；
图8示出了nTFT受到亚阈值泄漏影响的情况下已知TFT传输特性；
图9示出了在岛边缘处具有寄生传导的已知TFT的等效电路；
图10示出了使用US 4,791,464所述隔离方案的已知TFT的平面图；
图11示出了具有US 4,791,464中所述的二极管以防止岛边缘处泄漏的已知TFT的等效电路；
图12示出了精确对准两个掺杂掩模以形成US 4,791,464中所述结构的要求；
图13示出了具有US 6,940,138所述的额外区以去除热载流子的已知TFT；
图14是美国法定发明登记H1435中所述的已知TFT的平面图；
图15示出了本发明的第一实施例；
图16示出了在窄沟道TFT的情况下本发明的第一实施例；
图17示出了本发明的第二实施例；
图18示出了本发明的第三实施例；
图19示出了本发明的第四实施例；
图20示出了本发明的第五实施例；
图21示出了本发明的第六实施例；
图22示出了本发明的第七实施例；
图23示出了本发明的第八实施例；以及
图24示出了本发明的第九实施例。
具体实施方式
第一实施例描述了一种TFT，其中半导体岛被构图为最小化隔离二极管的耗尽区面积。
图15针对沟道相对较宽的nTFT的情况，以平面图图示了该实施例。该TFT包括半导体薄膜(大多数情况下为Si：非晶、多晶或晶体)以及栅电极，栅电极可以位于半导体之上或之下，并通过诸如SiO2之类的电介质与之分离。此外，可以存在位于半导体岛之上以及之下的两个栅电极，任一栅电极可以保持浮置而不是连接至电源电压。
在半导体岛1501中，源1502和漏1504区为n型重掺杂(具有第一和第二掺杂浓度，第一和第二掺杂浓度典型地基本上相等)，并且被沟道区1508分开，沟道区1508位于栅电极1510正上或正下(或者夹在两个栅电极之间，取决于TFT的类型)并且为p型轻掺杂。沟道区1508沿着与栅电极1510的方向平行的两个方向(图15中的x方向)延伸，从而突出于源1502和漏1504的边缘之外。突出也在与栅电极1510垂直的两个方向(图15中的y方向)延伸。并未位于栅电极1510正上或正下的这些延伸区包括p型轻掺杂区1506和p型重掺杂区1512，其中p型轻掺杂区1506与源1502或漏1504相邻(取决于其位于沟道1508哪一侧)，p型重掺杂区1512与p型轻掺杂区1506相邻。p型轻掺杂区1506具有与沟道区1508相同的掺杂浓度。
因此，在未被栅电极覆盖的延伸区中形成了US 4,791,464中所述类型的隔离二极管。在n和p型区之间形成的耗尽区的面积由岛延伸区在y方向上从栅电极突出的程度来确定。可能的最小突出由制作过程中使用的光刻系统的对准能力确定。区域1506、1512同源1502和漏1504在(“第二”)方向x而并不在与TFT的主传导路径平行的(“第一”)方向y上形成p-n结1516。区域1506、1512在第一方向上从沟道1508延伸基本上相同的长度。
对于逻辑应用，TFT沟道经常较窄，从而源和漏电极与半导体相接触的区域可能远宽于沟道。在这种情况下，如图16所示来对半导体岛1501构图。使用在岛延伸区中形成隔离二极管的相同原理。然而，在这种情况下，源1502和漏1504区也与栅电极1510平行(x方向)延伸，以建立大到足以用于与半导体的金属接触部的区域。半导体中的凹陷1602留在这些源/漏延伸区与p型区1506和1512之间。源1502和漏1504因此通过宽度缩减(在x方向)的源和漏子区连接到沟道。
该实施例相对于现有技术的优点在于，在这里所介绍的两种半导体岛形状中，二极管的耗尽区被尽可能最小化。这减少了与二极管相关联的反向泄漏电流，从而能够实现小的截止状态电流。TFT对照明和温度变化的敏感度以及隔离二极管的寄生电容均减小。
在本发明的第二实施例中，如第一实施例所述形成TFT，但是仅在器件的漏1504一侧形成隔离二极管，如图17所示。该实施例在逻辑应用中尤其有用，在逻辑应用中源和漏上的电势常常固定，从而少数载流子(nTFT中为电子)总是流向漏。以与第一实施例中相同的方式来形成隔离二极管，其中与栅电极1510之下的沟道1508相同浓度的p型掺杂区1506同nTFT的n型重掺杂漏1504相邻。p型重掺杂区1512与较低掺杂区1506相邻。沟道1508缩减至栅电极1506之下的源区1502的宽度。
该实施例保留了第一实施例的所有优点，但是在TFT中电流总是沿相同方向的特定情况下，由于从源一侧去除了隔离二极管，因此进一步减小了与隔离二极管相关联的寄生电容。
在本发明的第三实施例中，如前两个实施例中任一实施例一样形成TFT，但是未被栅电极覆盖的n型重掺杂和p型重掺杂区之间的p型轻掺杂区1506替换为n型轻掺杂区1802，如图18所示。
第三实施例的优点在于，这种器件与在形成栅电极之后进行全局n型离子注入步骤(这将使p型低掺杂区1506无效)的工艺流程兼容。切换低掺杂区的极性不会影响隔离二极管的操作；重点在于低掺杂区必须存在，无论为n型还是p型。
在本发明的第四实施例中，如前三个实施例中任一实施例一样形成TFT，此外增加轻掺杂漏(LDD)结构1902，如图19所示。在nTFT的情况下，LDD为插入在重掺杂源1502、漏1504区与p型沟道1508之间的额外n型区1902的形式，其与栅电极1501相邻，并自对准于栅电极1510。LDD结构可以在与栅电极垂直的方向(y方向)延伸超过p型区1506(或者在如第三实施例所述的TFT的情况下为n型区)，或者无需延伸这么远，如图19所示。在LDD结构1902延伸超过p型区1506的情况下，这些区的掺杂浓度可以增加为与p+区1512相同的水平。
该实施例组合了具有最小化耗尽区的隔离二极管以及LDD结构的优点。
在第五实施例中，如前三个实施例中任一实施例一样形成TFT，此外增加栅漏交迭(GOLD)结构2002，如图20所示。在nTFT的情况下，GOLD为在栅电极1501之下插入在重掺杂源1502和漏1504区与p型沟道1508之间的额外n型区2002的形式。与LDD不同，GOLD结构形成在栅电极之下。可以在沟道两侧或者仅在漏侧采用这些结构，取决于TFT的应用。
第五实施例组合了具有最小化耗尽区的隔离二极管以及GOLD结构的优点。
在第六实施例中，如前五个实施例中任一实施例一样形成TFT，但是TFT包括两个或更多栅电极1510，如图21所示。栅电极1510之间的区域2102具有与源1502和漏1504区相同极性和浓度的掺杂，并且如果需要的话还可以包括如第四实施例中所述的LDD区。可以在每一栅电极的两侧或者仅在漏侧采用包含隔离二极管的半导体岛延伸区。
当存在最小化截止状态泄漏的要求时，具有多个栅电极的TFT是有用的。第六实施例组合了最小化二极管耗尽区面积以及由于采用多栅而导致的截止状态泄漏减小的优点。
在第七实施例中，如第二实施例中一样形成TFT，但是由两个背靠背的二极管形成隔离区，如图22所示。沟道区1508在隔离二极管的区域中平行于栅电极(x方向)进一步延伸，并且在nTFT的情况下，额外的p-区2202与p+区1502相邻。n型重掺杂区2204与p型低掺杂区2202相邻。岛延伸区中的p-区1506、2202中任一个或者两个可以改变为n-区，如第三实施例中所述。第七实施例也可以与第四、第五或第六实施例相结合，如果需要LDD、GOLD或多栅电极的话。
该实施例在操作过程中需要源和漏可以切换角色(即，源可以被偏置，从而其充当漏)的应用情况下有用。两个二极管的存在确保了它们中有一个总是反向偏置，将半导体边缘与主器件隔离。与如第一实施例中所述的在栅电极两侧采用隔离二极管不同，该方法使得可以进一步减小会劣化高频性能的寄生部件。
在第八实施例中，形成的TFT仅在一侧(在x方向)具有隔离区。隔离区如第一至第三实施例中任一实施例所述。在图23中，隔离区被图示为如第二实施例中所述，从而仅位于栅电极1510在漏1504一侧。在TFT的另一侧(在x方向)，栅电极1510之下的沟道区1508沿x方向延伸。然后与该延伸区相邻设置体接触区2302，从而体接触区2302在y方向延伸超过栅电极1510，并通过金属电极进行接触。实际上，区域2302可能延伸远至源1502或漏1504(取决于其位于栅电极1510哪一侧)的界限，因为其与电极相接触的需求将要求存在同样的最少量半导体材料。在nTFT的情况下，体接触区2302在未被栅电极1510覆盖的区域中p型重掺杂。体接触区2302接地，以防止在TFT的沟道区浮置时可能观察到的翘曲效应。
第八实施例可以与如第四和第五实施例中所述的LDD或GOLD结构相结合。
因为该实施例结合了与TFT本体的接触，所以可以控制沟道电势以减小不希望的操作如翘曲效应。第八实施例具有体接触的优点，同时通过在沟道另一侧采用最小化面积隔离二极管而尽可能减小了占用面积。
在图24所示的第九实施例中，TFT与图17所示TFT的不同在于，区域1506被n型轻掺杂(如图18所示的TFT中一样)，且与沟道1508相连的漏子区的宽度(在x方向)小于源子区的宽度。与栅电极1510交迭的沟道区1508在x方向延伸，从而其宽度从等于源1502的宽度改变为等于漏1504、两个n型区1506和两个p型1512区的组合宽度。
该实施例具备优点是因为漏的宽度相对于源减小，从而漏与两个隔离二极管的总宽度也减小。栅电极之下的沟道区面积也减小，因为其不必延伸那么远来包含漏和隔离二极管的宽度。这使得寄生栅电容最小化，对于数字应用实现了更快速的切换时间。至少在某一些应用中，最小化寄生电容的优点超过了由于漏宽度减小而导致的串联电阻增大的缺点。
岛边缘处泄漏所带来的问题会同等地影响pTFT和nTFT。因此可以如前述实施例中所述来形成TFT，但是每一掺杂区的极性可以反转，而相对掺杂浓度保持不变。这得到了pTFT。
以上描述了本发明，显然可以进行不同的改变。这种改变不应视为脱离本发明的精神和范围，并且所有这种对本领域技术人员显而易见的修改应包括在所附权利要求的范围之内。

Claims (17)

1.一种薄膜晶体管，该晶体管形成在绝缘基板上设置的半导体材料岛中，该晶体管包括：
源区，具有第一导电类型和第一掺杂浓度；
漏区，具有第一导电类型和第二掺杂浓度；
第一沟道，具有与第一导电类型相反的第二导电类型以及小于第一和第二浓度中每一浓度的第三掺杂浓度，第一沟道在源和漏区之间沿平行于主传导路径的第一方向延伸；
第一绝缘栅，沿与第一方向实质上垂直的第二方向延伸，并与第一沟道实质上交迭；以及
第一隔离二极管，与第一栅实质上不交迭，该第一隔离二极管包括：
第一区，具有小于第一和第二浓度中每一浓度的第四掺杂浓度，从第一沟道沿第一方向延伸小于漏区在第一方向上的长度，并从漏区的第一边缘沿第二方向延伸；以及
第二区，具有第二导电类型和大于第四浓度的第五掺杂浓度，从第一沟道沿第一方向延伸小于漏区在第一方向上的长度，并从第一区沿第二方向延伸，从而第一区、第二区与漏在第二方向上而不在第一方向上形成p-n结。
2.如权利要求1所述的晶体管，包括：
第二隔离二极管，与第一栅不交迭，该第二隔离二极管包括：
第一区，具有第四浓度，从第一沟道沿第一方向延伸小于漏区在第一方向上的长度；以及
第二区，具有第二导电类型和第五浓度，从第一沟道沿第一方向延伸小于漏区在第一方向上的长度，并从第二二极管的第一区沿第二方向延伸，从而第二二极管的第一区、第二区与漏在第二方向上而不在第一方向上形成p-n结。
3.如权利要求1或2所述的晶体管，包括：
第三和第四隔离二极管，与第一栅不交迭，该第三和第四隔离二极管包括：
第一区，具有第四浓度，从第一沟道沿第一方向延伸小于源区在第一方向上的长度，并分别从源区的第一和第二边缘沿第二方向延伸；以及
第二区，具有第二导电类型和第五浓度，从第一沟道沿第一方向延伸小于源区在第一方向上的长度，并从第三和第四二极管的第一区沿第二方向延伸，从而第三和第四二极管各自的第一区、第二区与源在第二方向上而不在第一方向上形成p-n结。
4.如前述任一项权利要求所述的晶体管，其中，所述二极管或每一二极管的第一和第二区从第一沟道沿第一方向延伸实质上相同的长度。
5.如前述任一项权利要求所述的晶体管，其中，所述二极管或每一二极管的第一区具有第二导电类型。
6.如权利要求1至4中任一项所述的晶体管，其中，所述二极管或每一二极管的第一区具有第一导电类型。
7.如前述任一项权利要求所述的晶体管，其中，第四浓度实质上等于第三浓度。
8.如前述任一项权利要求所述的晶体管，其中，第二浓度实质上等于第一浓度。
9.如前述任一项权利要求所述的晶体管，包括：第二绝缘栅，所述第二绝缘栅与第一绝缘栅交迭，且第一沟道位于第二绝缘栅与第一绝缘栅之间。
10.如前述任一项权利要求所述的晶体管，包括：第二沟道，该第二沟道与至少一个另外的绝缘栅交迭，并设有至少一个另外的隔离二极管。
11.如前述任一项权利要求所述的晶体管，其中，源和漏区分别通过在第二方向上宽度减小的源和漏子区连接至第一沟道。
12.如权利要求11所述的晶体管，其中，漏子区的宽度小于源子区的宽度。
13.如前述任一项权利要求所述的晶体管，其中，所述二极管或每一二极管包括：
第三区，具有第二导电类型以及小于第五浓度的第六掺杂浓度，从第一或第二沟道沿第一方向延伸，并从第二区沿第二方向延伸；以及
第四区，具有第一导电类型，从第一或第二沟道沿第一方向延伸，并从第三区沿第二方向延伸。
14.如前述任一项权利要求所述的晶体管，其中，源和漏区中至少之一通过第一导电类型且具有小于第一或第二浓度的第七掺杂浓度的区域连接至第一或第二沟道。
15.如权利要求14所述的晶体管，其中，第一导电类型的区域与至少一个栅交迭。
16.如前述任一项权利要求所述的晶体管，其中，第一沟道连接至体接触。
17.一种有源矩阵显示器，包括多个晶体管，其中每个晶体管如前述任一项权利要求中所述。
CN2009801137687A 2008-04-29 2009-04-20 薄膜晶体管及有源矩阵显示器 Pending CN102007598A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0807766A GB2459667A (en) 2008-04-29 2008-04-29 Thin film transistor and active matrix display
GB0807766.1 2008-04-29
PCT/JP2009/058219 WO2009133829A1 (en) 2008-04-29 2009-04-20 Thin film transistor and active matrix display

Publications (1)

Publication Number Publication Date
CN102007598A true CN102007598A (zh) 2011-04-06

Family

ID=39522737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801137687A Pending CN102007598A (zh) 2008-04-29 2009-04-20 薄膜晶体管及有源矩阵显示器

Country Status (5)

Country Link
US (1) US20110012125A1 (zh)
JP (1) JP2011518434A (zh)
CN (1) CN102007598A (zh)
GB (1) GB2459667A (zh)
WO (1) WO2009133829A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962757A (zh) * 2018-07-12 2018-12-07 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示基板、显示装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI636526B (zh) * 2011-06-21 2018-09-21 鈺創科技股份有限公司 動態記憶體結構
TWI499006B (zh) * 2011-10-07 2015-09-01 Etron Technology Inc 動態記憶體結構
US9040981B2 (en) * 2012-01-20 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8704232B2 (en) 2012-06-12 2014-04-22 Apple Inc. Thin film transistor with increased doping regions
US9065077B2 (en) 2012-06-15 2015-06-23 Apple, Inc. Back channel etch metal-oxide thin film transistor and process
US8987027B2 (en) 2012-08-31 2015-03-24 Apple Inc. Two doping regions in lightly doped drain for thin film transistors and associated doping processes
US9685557B2 (en) 2012-08-31 2017-06-20 Apple Inc. Different lightly doped drain length control for self-align light drain doping process
US8748320B2 (en) 2012-09-27 2014-06-10 Apple Inc. Connection to first metal layer in thin film transistor process
US8999771B2 (en) 2012-09-28 2015-04-07 Apple Inc. Protection layer for halftone process of third metal
US9201276B2 (en) 2012-10-17 2015-12-01 Apple Inc. Process architecture for color filter array in active matrix liquid crystal display
US9001297B2 (en) 2013-01-29 2015-04-07 Apple Inc. Third metal layer for thin film transistor with reduced defects in liquid crystal display
US9088003B2 (en) 2013-03-06 2015-07-21 Apple Inc. Reducing sheet resistance for common electrode in top emission organic light emitting diode display
US9455421B2 (en) 2013-11-21 2016-09-27 Atom Nanoelectronics, Inc. Devices, structures, materials and methods for vertical light emitting transistors and light emitting displays
US9741811B2 (en) * 2014-12-15 2017-08-22 Samsung Electronics Co., Ltd. Integrated circuit devices including source/drain extension regions and methods of forming the same
WO2017096058A1 (en) 2015-12-01 2017-06-08 LUAN, Xinning Electron injection based vertical light emitting transistors and methods of making
US10944008B2 (en) * 2015-12-08 2021-03-09 Skyworks Solutions, Inc. Low noise amplifier transistors with decreased noise figure and leakage in silicon-on-insulator technology
US10541374B2 (en) 2016-01-04 2020-01-21 Carbon Nanotube Technologies, Llc Electronically pure single chirality semiconducting single-walled carbon nanotube for large scale electronic devices
US10847757B2 (en) 2017-05-04 2020-11-24 Carbon Nanotube Technologies, Llc Carbon enabled vertical organic light emitting transistors
US10665796B2 (en) 2017-05-08 2020-05-26 Carbon Nanotube Technologies, Llc Manufacturing of carbon nanotube thin film transistor backplanes and display integration thereof
US10978640B2 (en) 2017-05-08 2021-04-13 Atom H2O, Llc Manufacturing of carbon nanotube thin film transistor backplanes and display integration thereof
WO2018208284A1 (en) * 2017-05-08 2018-11-15 Atom Nanoelectronics, Inc. Manufacturing of carbon nanotube thin film transistor backplanes and display integration thereof
CN113261114A (zh) * 2019-01-30 2021-08-13 深圳市柔宇科技股份有限公司 薄膜晶体管及其制作方法、显示面板及显示装置
CN110416286B (zh) * 2019-07-30 2023-07-18 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
CN116648051B (zh) * 2023-05-26 2024-05-14 长鑫存储技术有限公司 半导体结构以及存储器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1435A (en) * 1839-12-18 George smith
JPS62104173A (ja) * 1985-10-31 1987-05-14 Fujitsu Ltd 半導体装置
US4791464A (en) * 1987-05-12 1988-12-13 General Electric Company Semiconductor device that minimizes the leakage current associated with the parasitic edge transistors and a method of making the same
US4918498A (en) * 1987-05-12 1990-04-17 General Electric Company Edgeless semiconductor device
US4864380A (en) * 1987-05-12 1989-09-05 General Electric Company Edgeless CMOS device
US5153690A (en) * 1989-10-18 1992-10-06 Hitachi, Ltd. Thin-film device
USH1435H (en) * 1991-10-21 1995-05-02 Cherne Richard D SOI CMOS device having body extension for providing sidewall channel stop and bodytie
GB9315798D0 (en) * 1993-07-30 1993-09-15 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin-film transistors
JPH07147411A (ja) * 1993-11-24 1995-06-06 Sony Corp 表示素子基板用半導体装置
JP2734962B2 (ja) * 1993-12-27 1998-04-02 日本電気株式会社 薄膜トランジスタ及びその製造方法
JP3302187B2 (ja) * 1994-08-18 2002-07-15 キヤノン株式会社 薄膜トランジスタ、これを用いた半導体装置、液晶表示装置
JP3292905B2 (ja) * 1995-04-12 2002-06-17 日本電信電話株式会社 Ｍｉｓ電界効果トランジスタおよびその製造方法
US6093592A (en) * 1996-06-12 2000-07-25 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a semiconductor apparatus having a silicon-on-insulator structure
JP3491805B2 (ja) * 1997-08-05 2004-01-26 株式会社東芝 半導体装置の製造方法
US6392277B1 (en) * 1997-11-21 2002-05-21 Hitachi, Ltd. Semiconductor device
JP3573056B2 (ja) * 1999-07-16 2004-10-06 セイコーエプソン株式会社 半導体装置、半導体ゲートアレイおよび電気光学装置および電子機器
JP2002261292A (ja) * 2000-12-26 2002-09-13 Toshiba Corp 半導体装置及びその製造方法
JP2003332582A (ja) * 2002-05-13 2003-11-21 Toshiba Corp 半導体装置及びその製造方法
US6921929B2 (en) * 2003-06-27 2005-07-26 Lockheed Martin Corporation Light-emitting diode (LED) with amorphous fluoropolymer encapsulant and lens
JP2005072531A (ja) * 2003-08-28 2005-03-17 Sharp Corp 薄膜トランジスタを備えた装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962757A (zh) * 2018-07-12 2018-12-07 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示基板、显示装置

Also Published As

Publication number Publication date
US20110012125A1 (en) 2011-01-20
JP2011518434A (ja) 2011-06-23
GB2459667A (en) 2009-11-04
GB0807766D0 (en) 2008-06-04
WO2009133829A1 (en) 2009-11-05

Similar Documents

Publication Publication Date Title
CN102007598A (zh) 薄膜晶体管及有源矩阵显示器
KR100997699B1 (ko) 트랜지스터
US20190237511A1 (en) Hybrid high electron mobility transistor and active matrix structure
US9570618B1 (en) TFT substrate manufacturing method and TFT substrate
US10128452B2 (en) Hybrid junction field-effect transistor and active matrix structure
KR20110103736A (ko) 박막 트랜지스터 및 그 제조방법
CN106920802A (zh) 薄膜晶体管基板和使用该薄膜晶体管基板的显示器
CN101379614B (zh) 用于形成绝缘体上半导体（soi）体接触器件的方法和设备
KR20050061446A (ko) 절연 게이트 트랜지스터, 트랜지스터 장치, 트랜지스터회로 및 트랜지스터 작동 방법
KR101232589B1 (ko) 고전압 작동 전계 효과 트랜지스터, 및 그것을 위한 바이어스 회로 및 고전압 회로
CN103000629B (zh) 单片式共享高电压漏极的高电流晶体管和低电流晶体管
KR101087993B1 (ko) 다결정 실리콘 박막트랜지스터
CN105870199A (zh) 薄膜晶体管、薄膜晶体管的制备方法及cmos器件
US6339243B1 (en) High voltage device and method for fabricating the same
US20120061802A1 (en) Bipolar junction transistor
KR100855558B1 (ko) 반도체 집적 회로 장치 및 그 제조 방법
US8487307B2 (en) Semiconductor component including a lateral transistor component
JP2012079992A (ja) 半導体装置
KR100514181B1 (ko) 시리즈 박막트랜지스터, 그를 이용한 능동 매트릭스유기전계발광소자 및 상기 능동 매트릭스유기전계발광소자의 제조방법
US20120097948A1 (en) Thin film transistor
GB2460395A (en) Thin film transistor and active matrix display
JPH0888369A (ja) 半導体装置
KR101034670B1 (ko) 트랜지스터 및 그의 제조 방법
KR20210149932A (ko) 박막 트랜지스터 및 이를 제조하는 방법
KR100357198B1 (ko) 반도체 고전압 소자의 격리영역 및 그 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20110406

C20 Patent right or utility model deemed to be abandoned or is abandoned