CN101950744A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN101950744A
CN101950744A CN2010105015594A CN201010501559A CN101950744A CN 101950744 A CN101950744 A CN 101950744A CN 2010105015594 A CN2010105015594 A CN 2010105015594A CN 201010501559 A CN201010501559 A CN 201010501559A CN 101950744 A CN101950744 A CN 101950744A
Authority
CN
China
Prior art keywords
conductor
supply
pads
semiconductor device
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105015594A
Other languages
English (en)
Other versions
CN101950744B (zh
Inventor
平田茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Rohm Corp
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN101950744A publication Critical patent/CN101950744A/zh
Application granted granted Critical
Publication of CN101950744B publication Critical patent/CN101950744B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种半导体器件具有馈送电源电压的供给焊盘；电连接到供给焊盘的供给导体；输入/输出焊盘，经过该输入/输出焊盘从外部馈送信号或将信号馈送到外部；静电保护器件，它电连接到输入/输出焊盘并经过供给导体电连接到供给焊盘；和经过信号导体电连接到输入/输出焊盘的内部电路。静电保护器件、输入/输出焊盘和内部电路按顺序从半导体器件的边缘向其中心排列。

Description

半导体器件
本申请是申请日为2005年7月4日，申请号为200510082174.8的专利申请“半导体器件”的分案申请。
本申请基于在2004年7月2日申请的日本专利申请No.2004-196864，和2005年6月27日申请的日本专利申请No.2005-185872这里引证其内容供参考。
技术领域
本发明涉及一种半导体器件如半导体集成电路(以下称为“IC”)芯片，特别涉及一种具有静电击穿保护能力的半导体器件。
背景技术
IC芯片等被封装成将其输入端子、输出端子等露在外部。如果已经经过键合线和凸起传导的过电压进一步经过键合焊盘(以下称为“焊盘”)传导到内部电路，则内部电路可能发生静电击穿。为了防止这种现象的发生，在焊盘和内部电路之间提供静电保护器件。
图5是表示常规IC芯片中的静电保护电路的例子的平面图。在图5中示出了：经过它从外部馈送信号或将信号馈送到外部的输入/输出焊盘Pa；内部电路106；静电保护器件Qa；将输入/输出焊盘Pa和内部电路106连接在一起的信号导体Ra；负极侧供给导体104，它连接到被输送了负极侧电源电压(地电压，等于0V)的负极侧供给焊盘(未示出)；和正极侧供给导体105，它连接到被输送了正极侧电源电压(例如，5V)的正极侧供给焊盘(未示出)。
图6是沿着图5中所示的线A-A截取的示意剖面图。在图6中，金属导电部件用阴影表示。如图6所示，这个IC芯片具有多导体层结构，该多导体层结构包括下列两个金属导体层：作为下层放置的第一金属导体层(以下还简称为“第一层”)；和作为上层放置的第二金属导体层(以下还简称为“第二层”)。输入/输出焊盘Pa由形成在第一层中的金属膜121和形成在第二层中的金属膜122构成。金属膜121和122至少经过接触孔140连接在一起，其中所属接触孔140形成在设置在第一和第二层之间的绝缘膜130中。信号导体Ra在一端连接到金属膜122，在另一端连接到内部电路106。
通过离子注入和扩散，在硅衬底110的上部中，形成P型阱111和N型阱112；在P型阱111的上部中，形成N型扩散层113和P型扩散层114；并且在N型阱112的上部中，形成P型扩散层115和N型扩散层116。N型扩散层113和P型扩散层111之间的PN结形成保护二极管117，并且P型扩散层115和N型阱112之间的PN结形成保护二极管118。这些二极管117和118一起形成静电保护器件Qa。
在具有形成在其中的上述P型阱111等的硅衬底110中，形成氧化硅的绝缘膜150，同时留下以下部分电连接在一起；N型扩散层113和金属膜121；P型扩散层114和负极侧供给导体104；N型扩散层116和正极侧供给导体105；和P型扩散层115和金属膜142。金属膜142经接触孔141电连接到信号导体Ra。
金属膜121、负极侧供给导体104、正极侧供给导体105、和金属膜142形成在第一层中；金属膜122和信号导体Ra形成在第二层中。通常，第二层比第一层厚，因此保持下列关系：(第二层的表面电阻)＜(第一层的表面电阻)。顺便提及，表面电阻表示单位给定长度和给定宽度的导体的电阻。
图7表示图6中所示的结构的等效电路。当正极过电压经过键合线(未示出)施加于输入/输出焊盘Pa时，电流从输入/输出焊盘Pa经过保护二极管118、正极侧供给导体105和正极侧供给焊盘(未示出)流到VCC供给侧。另一方面，当负极过电压经过键合线(未示出)施加于输入/输出焊盘Pa时，电流从地经过负极侧供给焊盘(未示出)、负极侧供给导体104和保护二极管117流到输入/输出焊盘Pa中。通过这种方式，防止过电压施加于内部电路106。
当电流流过保护二极管117或118时，穿过它的电压降不保持恒定(例如，0.7V)，并与电流的大小无关，而是由于内部电阻和其它因素而变化。因此，根据电流的大小，过电压可能达到内部电路106。就是说，保护二极管117和118单独不能提供足够高水平的静电保护。由于这个原因，根据公知的方法，代替或与图5-7所示的静电保护器件Ra并列，提供具有如图8所示的等效电路的静电保护器件Qb。
如图8所示，静电保护器件Qb由P沟道(P型半导体)MOS晶体管(具有绝缘栅极的场效应晶体管)118a和N沟道(N型半导体)MOS晶体管117a构成。输入/输出焊盘Pa连接到MOS晶体管118a的源极和连接到MOS晶体管117a的漏极，并且经过正极侧供给导体105向MOS晶体管118a的栅极和漏极馈送电源电压VCC，并且经过负极侧供给导体104向MOS晶体管117a的栅极和源极馈送0V地电压。输入/输出焊盘Pa和内部电路106经过信号导体Rb连接在一起。
在如上所述构成的电路中，甚至在大浪涌电流的内流情况下，由MOS晶体管117a和118a的双极作用(线性操作)产生的迅速返回特性使过电压到达内部电路106的可能性变小。因此，与只取决于由保护二极管构成的静电保护器件的情况相比，这种电路可以提供更高水平的静电击穿保护。
这里存在一个问题。图5所示的负极侧和正极侧供给导体104和105是通过使用第一层形成的，并且设置在内部电路106的周围、在多个输入/输出焊盘(每个输入/输出焊盘类似于输入/输出焊盘Pa)和内部电路106之间，以便最终连接到供给焊盘(未示出)。随着近来增加复杂电路设计并因此增加更大IC芯片的趋势，这些供给导体趋于太长，从而它们的阻抗(电阻)不能忽略不计。
这意味着以下内容。即使在静电保护器件按照理想方式工作，穿过供给导体的高阻抗可能允许过电压到达内部电路106。
这又存在另一个问题。与被设计成提供更高水平的静电击穿保护静电保护器件Qb一样的静电保护器件被称为有源箝位器，其很多修改的类型都是公知的。但是，这些改型中的任何一个都具有比由保护二极管构成的静电保护器件Qa更复杂的结构。因此，形成有源箝位器型静电保护器件通常需要两个(或更多个)金属导体层。
因而，如果有源箝位器建立在具有两层结构的IC芯片中，则不可能将信号导体Ra放在静电保护器件上方，如图5所示。而且，固有地趋于防止施加于输入/输出焊盘的过电压到达内部电路，静电保护器件必须设置在靠近输入/输出焊盘的位置上。由于这些原因，有源箝位器不能容易地建立在具有两层结构的IC芯片中。
如图9所示，即使人们必须放置信号导体Rb从而在静电保护器件Qb周围产生迂回路，以便不与其重叠，并且放置构成静电保护器件Qb的导体以便不使负极侧或正极侧供给导体104或105短路。这里，信号导体Rb形成在第二层中，负极侧和正极侧供给导体104和105形成在第一层中，如图5所示。
放置信号导体从而产生如图9所示的迂回路，这增加了导体中的寄生电容，导致传导的信号中的延迟和其波形的增加的失真。而且，形成迂回路的导体的一部分占据额外的面积，导致集成度降低。反过来说，当给信号速度和集成度提供更高的优先权时，可以很好地避免使用有源箝位器，尽管这导致静电击穿保护的水平低(例如，低到如图5-7所示的结构中的那样)。
发明内容
鉴于上述常规遇到的问题，本发明的目的是提供一种半导体器件，该半导体器件可以提供更高水平的静电击穿保护而不限制到内部电路的导体的设置，本发明还提供一种具有这种半导体器件的电子装置。
为了实现上述目的，根据本发明，半导体器件设有：馈送电源电压的供给焊盘；电连接到供给焊盘的供给导体；输入/输出焊盘，经过该输入/输出焊盘从外部馈送信号或将信号馈送到外部；静电保护器件，它电连接到输入/输出焊盘并经过供给导体电连接到供给焊盘；和经过信号导体电连接到输入/输出焊盘的内部电路。这里，静电保护器件、输入/输出焊盘和内部电路按照这个顺序从半导体器件的边缘向其中心排列。
利用这种结构，静电保护器件比输入/输出焊盘更靠近边缘进行设置。因此，即使在具有两层结构的半导体器件中，需要两个金属导体层的静电保护器件也能很容易地建立，因此可以很容易地实现更高水平的静电击穿保护。静电保护器件的设置不以任何方式限制将输入/输出焊盘和内部电路连接在一起的信号导体的设置。因此，可以避免如增加传导信号的延迟和增加其波形的失真等不便。
适当的情况下，供给导体设置成比输入/输出焊盘更靠近边缘。
利用这种结构，可以不用考虑信号导体的设置而对供给导体进行设置。因此，可以通过使用可获得的所有金属导体层中具有最小表面电阻的一个或通过使用它们当中的多于一个来形成供给导体，由此有助于实现更高水平的静电击穿保护。
适当地，半导体器件具有多导体层结构，包括n(其中n是大于或等于2的整数)个金属导体层，并且该供给导体是通过使用这些n个金属导体层中的具有最小表面电阻的至少一个来形成的。
或者，该半导体器件具有多导体层结构，包括n(其中n是大于或等于2的整数)个金属导体层，并且供给导体是通过使用这些n个金属导体层中除了最下侧一个以外的任何其它金属导体层来形成的。
或者，该半导体器件具有多导体层结构，包括n(其中n是大于或等于2的整数)个金属导体层，并且供给导体是通过使用这些n个金属导体层中的多于一个的金属导体层来形成的。
例如，作为供给焊盘，可以提供向其馈送第一电源电压的第一供给焊盘和向其馈送不同于第一电源电压的第二电源电压的第二供给焊盘，并且作为供给导体，可以提供电连接到第一供给焊盘的第一供给导体和电连接到第二供给焊盘的第二供给导体。
这里，第一电源电压例如是负极侧电源电压(地电压，等于0V)，第二电源电压例如是正极侧电源电压(例如，5V)。不用说，该电压关系可以颠倒过来。
适当地，上述半导体器件被安装在电子装置中。
附图说明
图1是实施本发明的IC芯片的整体平面图；
图2是沿着图1中所示的线B-B截取的剖面图；
图3表示图2中所示的结构的等效电路；
图4是图1中所示的结构的修改例的剖面图；
图5是表示常规IC芯片的一部分的平面图；
图6是沿着图5所示的线A-A截取的剖面图；
图7表示图6所示的结构的等效电路；
图8表示常规静电保护器件的等效电路的例子；
图9是表示另一常规IC芯片的一部分的平面图；
图10是表示图1所示的IC芯片的修改例的整体平面图；和
图11是安装了图1或10所示的IC芯片的蜂窝电话的透视图。
具体实施方式
下面将参照附图介绍实施本发明的半导体器件。图1是作为实施本发明的半导体器件的IC芯片的整体平面图。
如图1所示，IC芯片基本上是正方形的。IC芯片1包括：连接到键合线(bonding)或凸起(未示出)并给其输送负极侧电源电压(地电压，等于0V)的负极侧供给焊盘2；连接到键合线(未示出)并向其输送正极侧电源电压(例如，5V)的正极侧供给焊盘3；电连接到负极侧供给焊盘2并设置成包围下述输入/输出焊盘P1、P2、P3、P4、P5、P6、P7、P8、P9、P10、P11、P12、P13和P14以及下述内部电路6的负极侧供给导体4；电连接到正极侧供给焊盘3并设置成包围输入/输出焊盘P1、P2、……、和P14以及内部电路6的正极侧供给导体5；输入/输出焊盘P1、P2、……、和P14，每个输入/输出焊盘连接到键合线(未示出)并经过每个输入/输出焊盘从外部馈送信号或将信号馈送到外部；内部电路6，该内部电路6经过用做输入焊盘的这些输入/输出焊盘(即经过它们从外部馈送信号的输入/输出焊盘)接收信号，然后经过用做输出焊盘的那些输入/输出焊盘(即，经过它们向外部馈送信号的输入/输出焊盘)在那些输入信号基础上输出信号；和静电保护器件Q1、Q2、……、Q13和Q14，它们保护内部电路6不经受可能分别施加于输入/输出焊盘P1、P2、……、和P14的过电压。在图1中，负极侧供给导体4在表示为70的位置上被切断；然而，还可以在位置70上将从图的顶部运行的负极侧供给导体4的一部分与从图的底部运行的其一部分连在一起。
输入/输出焊盘P1经过信号导体R1电连接到内部电路6上。同样，输入/输出焊盘P2、P3、…、和P14经过信号导体R2、R3、…、和R14(图1中省略了这些参考标记)电连接到内部电路6。供给焊盘2和3还连接到内部电路6，从而给其馈送电功率。
当在如图1所示的平面图观看IC芯片1时，从IC芯片1的四边L1、L2、L3和L4的任何一个向其中心(设置内部电路6的位置)的方向看作是从IC芯片1的边缘指向其中心(即，从外向内)的方向。
现在，参照图2，它是沿着图1中的线B-B截取的剖面图，介绍输入/输出焊盘P1周围的剖面结构。在图2中，金属导电部件用阴影表示。尽管下面的说明只是关于所有输入/输出焊盘P1、P2、……、和P14中的输入/输出焊盘P1的结构和其他特征的，但是应该理解该说明同样也适用于其他输入/输出焊盘P2、P3、……、和P14。
如图2所示，IC芯片1具有多导体层结构(两层结构)，包括以下两个金属导体层：作为下层设置的第一金属导体层(“第一层”)；和作为上层设置的第二金属导体层(“第二层”)。这些金属导体层由铝形成，但是也可以由铝以外的任何其它材料，例如铜或金来形成。
输入/输出焊盘P1由形成在第一层中的金属膜21和形成在第二层中的金属膜22构成。信号导体R1在一端连接到金属膜22，并且在另一端连接到内部电路6。
通过离子注入和扩散，在硅衬底10的上部中，形成P型阱11和N型阱12；在P型阱11的上部中，形成N型扩散层13；并且在N型阱12的上部中，形成P型扩散层15。N型扩散层13和P型阱11之间的PN结形成保护二极管17，并且P型扩散层15和N型阱12之间的PN结形成保护二极管18。这些二极管17和18一起形成静电保护器件Q1。
在具有形成在其中的上述P型阱11等的硅衬底10中，形成氧化硅的绝缘膜50，同时留下以下部分电连接在一起；N型扩散层13和金属膜21；P型扩散层15和金属膜21。P型阱11经过未示出的部件电连接到负极侧供给导体4，N型阱12经过未示出的部件电连接到正极侧供给导体5。
当金属膜21形成在第一层中时，金属膜22、信号导体R1、负极侧供给导体4和正极侧供给导体5都形成在第二层中。第二层比第一层厚，因此保持下列关系：(第二层的表面电阻)＜(第一层的表面电阻)。
图3表示图2所示的结构的等效电路。当正电压经过键合线(未示出)施加于输入/输出焊盘P1时，电流从输入/输出焊盘P1经过保护二极管18、正极侧供给导体5和正极侧供给焊盘3流到VCC电源一侧。另一方面，当负极过电压经过键合线(未示出)施加于输入/输出焊盘P1时，电流从地经过负极侧供给焊盘2、负极侧供给导体4和保护二极管17流到输入/输出焊盘P1中。通过这种方式，可以防止过电压施加于内部电路6。
从上面的说明可以理解到，静电保护器件Q1比输入/输出焊盘P1更靠近边缘设置。同样，静电保护器件Q2、Q3、……和Q14分别比输入/输出焊盘P2、P3、……和P14更靠近边缘设置。换言之，静电保护器件(静电保护器件Q1等)、输入/输出焊盘(输入/输出焊盘P1等)和内部电路6按照顺序从IC芯片1的边缘向中心排列。而且，负极侧和正极侧供给导体4和5比输入/输出焊盘(输入输出焊盘P1)更靠近边缘设置，并且是通过使用第二层的金属导体层形成的。第二层的表面电阻低于(例如，是其一半)第一层即下层的表面电阻。这样，穿过供给导体(负极侧和正极侧供给导体4和5)的阻抗比供给导体104和105由第一层形成的常规例子(例如，图6等)中的阻抗小。这样，IC芯片1接收比常规例子中更高水平的静电击穿保护。而且，由于静电保护器件Q1不设置在输入/输出焊盘P1和内部电路6之间，可以将信号导体R1的长度减小到最小。这有助于使如穿过信号导体传导的信号延迟和其波形的失真等不便的情形最小化。
在这种情况下，代替或与静电保护器件Q1并联地，与静电保护器件Qb(参见图8)一样的静电保护器件建立在IC芯片1中，更容易在下述区域中设置静电保护器件Qb，在该区域中静电保护器件Q1比输入/输出焊盘P1更靠近中心设置。原因如下。类似于静电保护器件Qb的有源箝位器具有相对复杂的结构，因此形成它通常需要使用两层金属导体层。当静电保护器件Qb形成得比输入/输出焊盘P1更靠近边缘设置时，如上所述，不必考虑信号导体R1的设置(即，可以在不考虑怎样保证设置信号导体R1的空间的情况下对静电保护器件Qb进行设置；而只需要考虑负极侧和正极侧供给导体4和5)。
反过来说，类似于静电保护器件Qb的有源箝位器的设置不限制信号导体R1的设置，不必如图9所那样形成迂回路等。因此，可以避免传导信号的延迟增加、其波形的失真增加和集成度降低，这些缺陷都是由于这种迂回路等产生的。
而且在建立类似于静电保护器件Qb的有源箝位器的情况下，负极侧和正极侧供给导体4和5通过使用第二层适当地形成。
IC芯片1可具有多导体层结构(三层结构)，包括下列三层金属导体层：作为最下层设置的第一金属导体层(“第一层”)、第二金属导体层(“第二层”)和作为最高层设置的第三金属导体层(“第三层”)。在这种情况下，负极侧和正极侧供给导体4和5分别通过使用第二和第三层适当地形成。这有助于使每个负极侧和正极侧供给导体4和5的单位给定面积上的阻抗小于它们通过单独使用第二或第三层形成的情况，因此有助于实现更高水平的静电击穿保护性能。
具体地说，例如，如图4所示，负极侧供给导体4形成有在第三层中形成的金属膜60和形成在第二层中的金属膜61，并且正极侧供给导体5形成有在第三层中形成的金属膜62和在第二层中形成的金属膜63。在图4中，由阴影部分表示金属导电部件。这里，金属膜60和61经过接触孔64电连接在一起，并且金属膜62和63经过接触孔65电连接在一起。图4是只示出了设置负极侧和正极侧供给导体4和5的部分的剖面图。这里，保持下列关系：(第三层的厚度)＞(第二层的厚度)＞(第一层的厚度)；和(第三层的表面电阻)＜(第二层的表面电阻)＜(第一层的表面电阻)。
利用三层结构，即使在静电保护器件比输入/输出焊盘更靠近中心设置时，如在常规例子中那样，可以建立类似于静电保护器件Qb的有源箝位器。在这种情况下，当然可以通过使用第三层将输入/输出焊盘Pa和内部电路106连接在一起，因此不产生如图9所示的迂回路，但是必须通过单独使用第一层形成负极侧和正极侧供给导体4和5(第三层不能用于此目的，因为它用于形成信号导体)。
相比之下，当静电保护器件(类似于静电保护器件Qb或静电保护器件Qb)比输入输出焊盘P1更靠近边缘设置时，负极侧和正极侧供给导体4和5比输入/输出焊盘P1更靠近边缘设置，则，如上所述，很容易通过使用第二和第三层两层分别形成负极侧和正极侧供给导体4和5。
在本实施例，静电保护器件Q1等比输入/输出焊盘P1更靠近边缘设置，因此在从输入/输出焊盘P1到内部电路6的导体中没有提供静电保护器件Q1等。这种设置本身不会导致较低水平的静电击穿保护，因为经过输入/输出焊盘P1流进或流出的过电压感应电流遵循受欧姆定律，流过具有低阻抗的任何部件。
上述说明可以用很多方式进行修改。例如，尽管这里给出的说明是关于具有两或三层结构的IC芯片的，但是本发明在具有多导体层结构中得到了更广泛的应用，其中所述多导体层结构包括n(其中n是等于或大于2的整数)个金属导体层。而且利用四个或更多个层，设置得越远(距离硅衬底10较远)的金属导体层，其形成得越厚，从而满足以下关系：(第n层的表面电阻)＜(第(n-1)层的表面电阻)＜…＜(第二层的表面电阻)＜(第一层的表面电阻)。
供给导体(负极侧和正极侧供给导体4和5)可以通过使用具有最低表面电阻的金属导体层(具体地说，第n层，即最上层)来形成，或者可以形成为包括具有最低表面电阻的金属导体层。或者，供给导体可以通过使用所有金属导体层中除了第一层即最低层以外的任何其它层(具体地说，第二、第三、…或第n层)来形成。或者，供给导体可以通过使用选自例如不包括第n层和最低层中的那些导体层的金属导体层的m层(其中m是等于或大于2的整数，并满足n≥m)来形成。
在上述实施例中，负极侧和正极侧导体层4和5可以设置成倒置布局(例如，在图1中，正极侧供给导体可以比负极侧供给导体更靠近边缘设置)。尽管上述实施例是关于包括一对负极侧和正极侧供给导体的情况，但是本发明可以适用于包括两个或更多个这种对的多个供给、多个地(multiple-ground)半导体器件。
如在IC芯片1中设置的具体描述的静电保护器件Q1、Q2、…和Q14和Qb(参见图3和8)只是本发明可适用的静电保护器件的例子；就是说，本发明还可以适用于任何其它静电保护器件。
在如图1所示的例子中，负极侧和正极侧供给导体4和5在正方形的IC芯片1的四个角上基本上以直角弯曲。就是说，在四个角中，负极侧和正极侧供给导体4和5的中心线大致弯曲90度。以这种锐角弯曲供给导体可以适当地影响它们的阻抗。
为此，为了减小供给导体的阻抗，供给导体的拐角部分可以被切掉。图10表示作为如图1所示IC芯片1的修改例子的IC芯片1a，其中切掉了供给导体的拐角部分。在图10中，如在图1中也发现的这些部分用公共参考标记和符号区别，并且将不进行重复说明。图10中所示的IC芯片1a不同于图1所示的IC芯片1的地方在于，图1所示的供给导体4和5分别用供给导体4a和5a代替；在所有其他方面，两个IC芯片是相同的。
与图1所示的IC芯片1相同，IC芯片1a基本上是正方形。然而，在其正方形的所有四个拐角部分G1、G2、G3和G4中，供给导体4a和5a的拐角部分被切掉了。
负极侧供给导体4a电连接到负极侧供给焊盘2，并设置成包围输入/输出焊盘P1、P2、…和P14和内部电路6。除了供给导体4a的拐角部分G1-G4被切掉之外，它与图1所示的负极侧供给导体4相同。正极侧供给导体5a电连接到正极侧供给焊盘3，并设置成包围输入/输出焊盘P1、P2、…和P14和内部电路6。除了供给导体5a的拐角部分G1-G4被切掉之外，它与图1所示的负极侧供给导体5相同。
在拐角G1-G4中，供给导体4a的中心线(未示出)以小于90度的角度弯曲。例如，在每个拐角，供给导体4a(即其中心线)以45度在相同方向弯曲两次，从而最终使电流方向转变90度。同样，在拐角G1-G4，供给导体5a的中心线(未示出)以小于90度的角度弯曲。例如，在每个拐角，供给导体5a(即，其中心线)以45度角在相同方向弯曲两次，从而最终使电流方向转变90度。
优选地，假设供给导体4a的宽度是W，拐角G1-G4的切口的宽度在1.5W-2.0W范围内(更优选地，为1.8W)，如图10所示。对供给导体5a也采用同样的方式。作为如图10所示的形状的修改形状，供给导体4a和5a可形成为使得它们的中心线在拐角G1和G4处呈弧形。
本发明适合于应用在半导体器件如以栅极阵列为代表的IC芯片中。本发明适合于应用在处理比较高电流的IC芯片中，如电源IC和控制马达驱动的IC(马达驱动器)以及适合于应用在使用这些IC的电子装置中。根据本发明的半导体器件适合于用在各种电子装置中，例如，移动通信设备，如蜂窝电话和微型蜂窝电话(如在个人手机系统中使用的，在日本简称为PHS)和以个人计算机为代表的信息处理设备。这种电子装置的操作可以用根据本发明的半导体器件来控制。图11是作为安装了IC芯片1或1a的电子装置的例子的蜂窝电话80的透视图。蜂窝电话80安装了利用IC芯片1或1a建立的处理器等(未示出)，并且该处理器控制蜂窝电话80的各种功能。

Claims (17)

1.一种半导体器件，包括：
馈送了电源电压的供给焊盘；
电连接到所述供给焊盘的供给导体；
输入/输出焊盘，经过该输入/输出焊盘从外部馈送信号或将信号馈送到外部；
静电保护器件，它电连接到所述输入/输出焊盘并经过所述供给导体电连接到所述供给焊盘；和
经过信号导体电连接到所述输入/输出焊盘的内部电路，
其中，
供给导体具有四个拐角，被布置为围绕输入/输出焊盘和内部电路，并且在四个拐角处以小于90度的角度弯曲；和
输入/输出焊盘通过在输入/输出焊盘下方提供的金属膜连接到静电保护器件。
2.根据权利要求1所述的半导体器件，其中，
所述供给焊盘包括被馈送第一电源电压的第一供给焊盘和被馈送不同于第一电源电压的第二电源电压的第二供给焊盘，
所述供给导体包括电连接到所述第一供给焊盘的第一供给导体和电连接到所述第二供给焊盘的第二供给导体，
静电保护器件经过所述第一供给导体电连接到所述第一供给焊盘，并且还经过所述第二供给导体电连接到所述第二供给焊盘，和
第一供给导体和第二供给导体中的至少一个具有四个拐角，被布置为围绕输入/输出焊盘和内部电路，并且在四个拐角处以小于90度的角度弯曲。
3.根据权利要求1所述的半导体器件，其中，
供给导体具有在四个拐角处被切割的拐角部分，和
当供给导体的宽度为W时，拐角处切口的宽度在1.5W到2.0W范围内。
4.根据权利要求2所述的半导体器件，其中，
第一供给导体和第二供给导体中具有四个拐角的至少一个供给导体具有在四个拐角处被切割的拐角部分，和
当第一供给导体或第二供给导体的宽度为W时，四个拐角处切口的宽度在1.5W到2.0W范围内。
5.根据权利要求2所述的半导体器件，其中，
静电保护器件包括：
第一保护二极管，具有连接到第一供给导体的负极；和
第二保护二极管，具有连接到第二供给导体的正极，并且
第一保护二极管的正极和第二保护二极管的负极连接到输入/输出焊盘。
6.根据权利要求5所述的半导体器件，还包括：
硅衬底；
P型阱和N型阱，形成在硅衬底的上部；
n个金属导体层；
N型扩散层，形成在P型阱的上部并且连接到n个金属导体层中的最下层；以及
P型扩散层，形成在N型阱的上部并且连接到n个金属导体层中的最下层，
其中，
第一保护二极管由P型扩散层与N型阱之间的PN结形成，第二保护二极管由N型扩散层与P型阱之间的PN结形成，和
n是大于或等于2的整数。
7.根据权利要求1或2所述的半导体器件，其中，
所述静电保护器件、所述输入/输出焊盘和所述内部电路按从半导体器件的边缘向中心的顺序排列。
8.根据权利要求1所述的半导体器件，其中，
所述半导体器件具有包括n个金属导体层的多导体层结构，
所述供给导体是通过使用这n个金属导体层中具有最小的表面电阻值的至少一个金属导体层来形成的，和
n是大于或等于2的整数。
9.根据权利要求2所述的半导体器件，其中，
所述半导体器件具有包括n个金属导体层的多导体层结构，
所述第一供给导体和第二供给导体是通过使用这n个金属导体层中具有最小的表面电阻值的至少一个金属导体层来形成的，和
n是大于或等于2的整数。
10.根据权利要求1所述的半导体器件，其中，
所述半导体器件具有包括n个金属导体层的多导体层结构，
所述供给导体是通过使用这n个金属导体层中除了最下层以外的任何金属导体层形成的，和
n是大于或等于2的整数。
11.根据权利要求2所述的半导体器件，其中，
所述半导体器件具有包括n个金属导体层的多导体层结构，
所述第一供给导体和第二供给导体是通过使用这n个金属导体层中除了最下层以外的任何金属导体层形成的，和
n是大于或等于2的整数。
12.根据权利要求1所述的半导体器件，其中，
所述半导体器件具有包括n个金属导体层的多导体层结构，
所述供给导体是通过使用这n个金属导体层中的多于一个的金属导体层形成的，和
n是大于或等于2的整数。
13.根据权利要求2所述的半导体器件，其中，
所述半导体器件具有包括n个金属导体层的多导体层结构，
所述第一供给导体和第二供给导体是通过使用这n个金属导体层中的多于一个的金属导体层形成的，和
n是大于或等于2的整数。
14.根据权利要求10所述的半导体器件，其中，
所述供给导体、所述输入/输出焊盘以及所述信号导体是通过使用所述n个金属导体层中的同一个金属导体层来形成的。
15.根据权利要求11所述的半导体器件，其中，
所述第一供电导体和第二供电导体、所述输入/输出焊盘以及所述信号导体是通过使用所述n个金属导体层中的同一个金属导体层来形成的。
16.一种包括半导体器件的电子装置，其中，
所述半导体器件包括：
馈送了电源电压的供给焊盘；
电连接到所述供给焊盘的供给导体；
输入/输出焊盘，经过所述输入/输出焊盘从外部馈送信号或将信号馈送到外部；
静电保护器件，它电连接到所述输入/输出焊盘并经过所述供给导体电连接到所述供给焊盘；和
经过信号导体电连接到所述输入/输出焊盘的内部电路，
其中，
供给导体具有四个拐角，被布置为围绕输入/输出焊盘和内部电路，并且在四个拐角处以小于90度的角度弯曲；和
输入/输出焊盘通过在输入/输出焊盘下方提供的金属膜连接到静电保护器件。
17.根据权利要求16所述的电子装置，其中，
所述供给焊盘包括被馈送第一电源电压的第一供给焊盘和被馈送不同于第一电源电压的第二电源电压的第二供给焊盘，
所述供给导体包括电连接到所述第一供给焊盘的第一供给导体和电连接到所述第二供给焊盘的第二供给导体，
静电保护器件经过所述第一供给导体电连接到所述第一供给焊盘，并且还经过所述第二供给导体电连接到所述第二供给焊盘，和
第一供给导体和第二供给导体中的至少一个具有四个拐角，被布置为围绕输入/输出焊盘和内部电路，并且在四个拐角处以小于90度的角度弯曲。
CN2010105015594A 2004-07-02 2005-07-04 半导体器件 Active CN101950744B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004196864 2004-07-02
JP2004-196864 2004-07-02
JP2005-185872 2005-06-27
JP2005185872A JP5008840B2 (ja) 2004-07-02 2005-06-27 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2005100821748A Division CN1716597B (zh) 2004-07-02 2005-07-04 半导体器件

Publications (2)

Publication Number Publication Date
CN101950744A true CN101950744A (zh) 2011-01-19
CN101950744B CN101950744B (zh) 2012-09-05

Family

ID=35513004

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2005100821748A Active CN1716597B (zh) 2004-07-02 2005-07-04 半导体器件
CN2010105015594A Active CN101950744B (zh) 2004-07-02 2005-07-04 半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2005100821748A Active CN1716597B (zh) 2004-07-02 2005-07-04 半导体器件

Country Status (4)

Country Link
US (1) US9812408B2 (zh)
JP (1) JP5008840B2 (zh)
CN (2) CN1716597B (zh)
TW (1) TWI358791B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534511A (zh) * 2018-05-24 2019-12-03 三星电子株式会社 半导体装置和包括半导体装置的半导体封装件

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4846244B2 (ja) * 2005-02-15 2011-12-28 ルネサスエレクトロニクス株式会社 半導体装置
JP5092766B2 (ja) * 2008-01-21 2012-12-05 ミツミ電機株式会社 半導体装置
JP5279290B2 (ja) * 2008-02-19 2013-09-04 セイコーインスツル株式会社 半導体装置
JP2010147282A (ja) 2008-12-19 2010-07-01 Renesas Technology Corp 半導体集積回路装置
JP6348009B2 (ja) * 2014-07-15 2018-06-27 ラピスセミコンダクタ株式会社 半導体装置
US10128229B1 (en) 2017-11-13 2018-11-13 Micron Technology, Inc. Semiconductor devices with package-level configurability
US10483241B1 (en) 2018-06-27 2019-11-19 Micron Technology, Inc. Semiconductor devices with through silicon vias and package-level configurability
JP7052972B2 (ja) * 2018-08-27 2022-04-12 株式会社東海理化電機製作所 半導体集積回路
US10867991B2 (en) * 2018-12-27 2020-12-15 Micron Technology, Inc. Semiconductor devices with package-level configurability
US11621238B2 (en) * 2021-04-20 2023-04-04 Nanya Technology Corporation Semiconductor device with redistribution pattern and method for fabricating the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359211A (en) * 1991-07-18 1994-10-25 Harris Corporation High voltage protection using SCRs
JP2903357B2 (ja) * 1993-06-02 1999-06-07 ローム株式会社 入力保護回路およびｉｃ
JPH09129738A (ja) * 1995-10-30 1997-05-16 Hitachi Ltd 配線配置設計方法
JP2826498B2 (ja) * 1996-01-17 1998-11-18 日本電気アイシーマイコンシステム株式会社 半導体装置
US5789783A (en) * 1996-04-02 1998-08-04 Lsi Logic Corporation Multilevel metallization structure for integrated circuit I/O lines for increased current capacity and ESD protection
KR100190927B1 (ko) * 1996-07-18 1999-06-01 윤종용 슬릿이 형성된 금속막을 구비한 반도체 칩 장치
KR100222078B1 (ko) * 1996-11-02 1999-10-01 윤종용 최소면적에 형성되는 정전기 보호 회로
JP3270364B2 (ja) * 1997-07-28 2002-04-02 エヌイーシーマイクロシステム株式会社 静電保護回路
US6157065A (en) * 1999-01-14 2000-12-05 United Microelectronics Corp. Electrostatic discharge protective circuit under conductive pad
US6479869B1 (en) * 1999-10-01 2002-11-12 Rohm Co., Ltd. Semiconductor device with enhanced protection from electrostatic breakdown
US6411485B1 (en) * 1999-11-04 2002-06-25 United Microelectrics Corp. Electrostatic discharge protection circuit for multi-voltage power supply circuit
US6385021B1 (en) * 2000-04-10 2002-05-07 Motorola, Inc. Electrostatic discharge (ESD) protection circuit
JP2003031669A (ja) * 2001-07-13 2003-01-31 Ricoh Co Ltd 半導体装置
US6762466B2 (en) * 2002-04-11 2004-07-13 United Microelectronics Corp. Circuit structure for connecting bonding pad and ESD protection circuit
JP2004056087A (ja) * 2002-05-29 2004-02-19 Sanyo Electric Co Ltd 半導体集積回路装置
JP2004111796A (ja) * 2002-09-20 2004-04-08 Hitachi Ltd 半導体装置
US6888248B2 (en) * 2003-03-26 2005-05-03 Taiwan Semiconductor Manufacturing Co., Ltd Extended length metal line for improved ESD performance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534511A (zh) * 2018-05-24 2019-12-03 三星电子株式会社 半导体装置和包括半导体装置的半导体封装件

Also Published As

Publication number Publication date
CN1716597B (zh) 2010-12-08
TW200603341A (en) 2006-01-16
JP2006049846A (ja) 2006-02-16
TWI358791B (en) 2012-02-21
CN1716597A (zh) 2006-01-04
JP5008840B2 (ja) 2012-08-22
US20060001101A1 (en) 2006-01-05
US9812408B2 (en) 2017-11-07
CN101950744B (zh) 2012-09-05

Similar Documents

Publication Publication Date Title
CN1716597B (zh) 半导体器件
US6977425B2 (en) Semiconductor device having a lateral MOSFET and combined IC using the same
US7280329B2 (en) Integrated circuit device having input/output electrostatic discharge protection cell equipped with electrostatic discharge protection element and power clamp
KR100642651B1 (ko) 정전기 방전용 실리콘 제어 정류기
US20020179945A1 (en) Power semiconductor device
JP2001320047A (ja) 半導体装置
US10141300B1 (en) Low capacitance transient voltage suppressor
CN102054834A (zh) 半导体集成电路器件
US20060028776A1 (en) Electrostatic discharge protection for an integrated circuit
US8049278B2 (en) ESD protection for high voltage applications
CN103367333A (zh) 半导体器件及半导体模块
US20150214222A1 (en) Monolithically integrated transistors for a buck converter using source down mosfet
US8129292B2 (en) Integrated circuit arrangement with shockley diode or thyristor and method for production and use of a thyristor
JP5532566B2 (ja) 半導体装置
US11139288B2 (en) Silicon-controlled-rectifier electrostatic protection structure and fabrication method thereof
US10084441B2 (en) Electronic switching and reverse polarity protection circuit
US10811529B2 (en) Transistor device with gate resistor
US6809393B1 (en) Level shifter
WO2007006502A1 (en) Power device having monolithic cascode structure and integrated zener diode
TW471154B (en) Robust bonding pad structure for integrated circuit chips
US7319263B2 (en) Semiconductor component with switching element configured to reduce parasitic current flow
US11967903B2 (en) Rectifier circuit and power reception control device
JPH0373566A (ja) 集積回路
JP2001057431A (ja) 高耐圧横形半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant