JP2001057431A - 高耐圧横形半導体装置 - Google Patents
高耐圧横形半導体装置Info
- Publication number
- JP2001057431A JP2001057431A JP11231161A JP23116199A JP2001057431A JP 2001057431 A JP2001057431 A JP 2001057431A JP 11231161 A JP11231161 A JP 11231161A JP 23116199 A JP23116199 A JP 23116199A JP 2001057431 A JP2001057431 A JP 2001057431A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor substrate
- conductivity type
- surface layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
OI基板上の高耐圧横形半導体装置を提供すること。 【解決手段】SOI基板を用いて、第2半導体基板3の
表面層にベース領域4を形成し、ベース領域4の表面層
にエミッタ領域5を形成し、ベース領域4上とエミッタ
領域5上にエミッタ電極8を形成し、ベース領域4と離
して第2半導体基板3の表面層に高濃度のn形のバッフ
ァ領域10を形成し、バッファ領域10の表面層にコレ
クタ領域11を形成し、コレクタ領域11上にコレクタ
電極12を形成し、コレクタ電極12は絶縁膜15を介
して第2半導体基板3上に張り出すように形成する。第
2半導体基板3上にコレクタ電極12を張り出すこと
で、等電位線の間隔を拡げることができるので、素子耐
圧の低下を防止することができる。
Description
上に形成された横形の絶縁ゲート型バイポーラトランジ
スタ(以下、IGBTと称す)などの高耐圧横形半導体
装置に関する。
技術の進歩により、横形のIGBT、MOSFETなど
の高耐圧デバイスとその駆動・制御・保護回路を同一の
シリコン基板上に集積したパワーICの開発が盛んに行
われている。特に、貼り合わせ基板(以下、SOIと称
す)とトレンチ技術(溝掘り技術)を組み合わせた誘電
体分離技術の進歩は、複数の高耐圧バイポーラデバイス
の集積化を可能とし、パワーICの適用分野を大幅に拡
げた。例えば、IGBTを適用したトーテムポール回路
の1チップ化や、ディスプレイ駆動用ICなどマルチ出
力を持ったパワーICにIGBTが適用されている。パ
ワーICの開発に要求されることは、ICの特性向上と
チップコストの低減である。ICの特性向上に対する要
求の一つに大電流・多出力化がある。これは、大電流を
駆動する出力素子を1チップ上に多数搭載するというも
のである。例えば、プラズマディスプレイパネルや静電
プロッタを駆動するドライバICの中には、400mA
以上の電流駆動能力を備えた高耐圧素子を64出力分を
必要とするものがある。近年、このような仕様を要求す
るパワーICが増加している。ところで、大電流を流す
ためには電源配線の面積を増加する必要がある。電源配
線の面積はチップ面積の増加を招き、チップコストを引
き上げることになる。そのため、大電流を駆動するパワ
ーICでは、金属配線の多層化が進められている。例え
ば、2層金属配線プロセスを採用することによって、配
線面積を単層金属配線プロセスを用いた場合に比べて半
分にできる。また、多層化は異なる配線との交差を可能
とするため、配線配置の自由度も増す。これによって
も、チップ面積の縮小を図ることができる。以上のよう
な背景から、大電流駆動を必要とするパワーICでは金
属配線の多層化が一般的になっている。図7は、従来の
横形IGBTをSOI基板上に形成した場合の素子の断
面図である。素子は、第2半導体基板53に形成され
る。そして、エミッタ電極58とゲート電極57および
コレクタ電極62が同一表面上に形成される。ここで、
第1半導体基板51は支持基板、第2半導体基板53は
SOI層である。通常、第1半導体基板51はグランド
電位に固定され、素子が形成される第2半導体基板53
とは貼り合わせ酸化膜52によって絶縁されている。
尚、ここでは、ベース領域54とバッファ領域60の間
をドリフト領域64と呼び、この長さをドリフト長Ldr
ift と呼ぶ。また、図中、54はベース領域、55はエ
ミッタ領域、56はゲート酸化膜、57はゲート電極、
61はコレクタ領域、Eはエミッタ端子、Gはゲート端
子、Cはコレクタ端子である。図8は、SOI基板上に
形成した従来の横形IGBTに高電圧を印加した場合の
電位分布の図である。この素子はnチャネル形であり、
第2半導体基板53であるSOI層の厚さは10μm、
貼り合わせ酸化膜52の厚さは2μm、ドリフト長は7
0μmである。エミッタ端子Eとゲート端子Gをグラン
ド電位に固定し、コレクタ端子Cに330Vの電圧を印
加した場合の電位分布をシミュレーションした結果であ
る。図中の等電位線は10V刻みでプロットしている。
このシミュレーションでは第1半導体基板51である支
持基板は省略した。電位は、コレクタ領域61側に近づ
くほど高く、また、コレクタ領域61側直下の第2半導
体基板53であるSOI層と貼り合わせ酸化膜52に集
中している。これは、SOI基板に形成した横形IGB
Tに高電圧を印加した場合、素子内部の電圧はコレクタ
領域61の厚さ方向に沿ったドリフト領域64と貼り合
わせ酸化膜52で分担することになる。通常、SOI基
板に形成した高耐圧横形素子の耐圧設計は、この電圧分
担から得られる最大の電圧値を、理想耐圧値(目標値)
として、その値が得られるように行われる。図9は、2
層金属配線をした従来の横形IGBTの構成図で、同図
(a)は配線の要部平面図、同図(b)は同図(a)の
A−A線で切断した要部断面図である。同図(a)にお
いては、点線で各接合の平面パターンを示した。図9に
おいて、エミッタ電極58とゲート電極57に接続した
エミッタ金属配線67とゲート金属配線68が2層目の
金属配線として、コレクタ領域61上を横断している。
エミッタ電極58とゲート電極57およびコレクタ電極
62を1層目の金属で形成し、エミッタ金属配線67と
ゲート金属配線68を2層目の金属で形成する。1層目
の金属と2層目の金属の層間耐圧を十分に確保しておけ
ば、図9のように、エミッタ金属配線67とゲート金属
配線68である2層目の金属配線をコレクタ領域61上
に配置することが可能となる。また、図中、66は層間
絶縁膜、eはコレクタ領域の横方向拡散端、fはバッフ
ァ領域の横方向拡散端である。しかし、前記したよう
に、SOI基板に形成した横形IGBTの高電圧印加状
態における等電位線はコレクタ領域61側に集中する。
従って、グランド電位に固定されたエミッタ金属配線6
7がコレクタ領域61上を横断すると、コレクタ領域6
1側の表面での等電位線が集中する。その結果、コレク
タ領域61側(正確にはバッファ領域60)の表面でア
バランシェ増倍が発生し、素子耐圧が理想耐圧値よりも
低下する。
基板上に形成した横形IGBTの金属配線が多層金属配
線となる場合、配線の交差による耐圧低下が発生する。
特に、低電位側エミッタ金属配線67が高電位側のコレ
クタ領域61と交差する配置において、耐圧低下が顕著
になる。従って、SOI基板に形成した横形IGBTに
金属配線の多層金属配線を形成した場合、配線交差によ
る耐圧低下の防止が課題となる。この発明の目的は、こ
の配線交差によって起こる耐圧低下を防止したSOI基
板上の高耐圧横形半導体装置を提供することにある。
めに、第1導電形もしくは第2導電形のいずれかの第1
半導体基板と、第1導電形の第2半導体基板が第1絶縁
膜を介して貼り合わされ、第2半導体基板が所定の厚さ
まで研磨などで除去された貼り合わせ基板の該第2半導
体基板の表面層に、選択的に形成された第2導電形の第
1領域と、該第1領域上に形成された第1主電極と、前
記の第1領域と所定の距離を離して、第2半導体基板の
表面層に選択的に形成された、第1導電形の第2領域
と、該第2領域上に形成された第2主電極とを具備した
高耐圧横形半導体装置において、前記第2主電極が、第
2絶縁膜を介して第2半導体基板上に張り出した構成と
する。前記第2主電極の張り出した箇所の先端が、前記
第2領域の横方向拡散端から第1領域の方向に向かっ
て、0.1μm以上の箇所で、5μm以下の箇所に位置
するとよい。第1導電形もしくは第2導電形のいずれか
の第1半導体基板と、第1導電形の第2半導体基板が第
1絶縁膜を介して貼り合わされ、第2半導体基板が所定
の厚さまで研磨などで除去された貼り合わせ基板の該第
2半導体基板の表面層に、選択的に形成された第2導電
形のベース領域と、該ベース領域の表面層に選択的に形
成された第1導電形のエミッタ領域と、該ベース領域と
前記第2半導体基板に挟まれた前記ベース領域上にゲー
ト絶縁膜を介して形成されたゲート電極と、前記エミッ
タ領域と前記ベース領域に接触するエミッタ電極と、前
記ベース領域と所定の距離を離して、第2半導体基板の
表面層に選択的に形成された、第1導電形のバッファ領
域と、該バッファ領域の表面層に選択的に形成された第
2導電形のコレクタ領域と、該コレクタ領域上に形成さ
れたコレクタ電極とを具備した高耐圧横形半導体装置に
おいて、前記コレクタ電極が、第2絶縁膜を介して第2
半導体基板上に張り出した構成とする。前記コレクタ電
極の張り出した箇所の先端が、前記バッファ領域の横方
向拡散端からエミッタ領域の方向に向かって、0.1μ
m以上の箇所で、5μm以下の箇所に位置するとよい。
第1導電形もしくは第2導電形のいずれかの第1半導体
基板と、第1導電形の第2半導体基板が第1絶縁膜を介
して貼り合わされ、第2半導体基板が所定の厚さまで研
磨などで除去された貼り合わせ基板の該第2半導体基板
の表面層に、選択的に形成された第2導電形のベース領
域と、該ベース領域の表面層に選択的に形成された第1
導電形のソース領域と、該ソース領域と前記第2半導体
基板に挟まれた前記ベース領域上にゲート絶縁膜を介し
て形成されたゲート電極と、前記ソース領域と前記ベー
ス領域に接触するソース電極と、前記ベース領域と所定
の距離を離して、第2半導体基板の表面層に選択的に形
成された、第1導電形のバッファ領域と、該バッファ領
域の表面層に選択的に形成された第2導電形のドレイン
領域と、該ドレイン領域上に形成されたドレイン電極と
を具備した高耐圧横形半導体装置において、前記ドレイ
ン電極が、第2絶縁膜を介して第2半導体基板上に張り
出した構成とする。前記ドレイン電極の張り出した箇所
の先端が、前記バッファ領域の横方向拡散端からエミッ
タ領域の方向に向かって、0.1μm以上の箇所で、5
μm以下の箇所に位置するとよい。前記のように、コレ
クタ電極やドレイン電極を第2絶縁膜を介して第2半導
体基板上に張り出す構成とし、その張り出し長さをバッ
ファ領域の横方向拡散端を超えるように設定設定するこ
とで、コレクタ領域の表面電界を緩和することができ
る。それによって、素子耐圧の低下を防止できる。
横形IGBTで、同図(a)は要部平面図、同図(b)
は同図(a)のA−A線で切断した要部断面図である。
図1において、n形またはp形の第1半導体基板1を支
持基板として、貼り合わせ酸化膜2を介してn形の第2
半導体基板3をSOI層として貼り合わせたSOI基板
を用いて、第2半導体基板3の表面層にp形のベース領
域4を形成し、このp形のベース領域4の表面層にn形
のエミッタ領域5を形成し、ベース領域4上とエミッタ
領域5上にエミッタ電極8を形成する。エミッタ領域5
と第2半導体基板3に挟まれたベース領域4上にゲート
絶縁膜6を介してゲート電極7を形成する。ベース領域
4と離して第2半導体基板3の表面層に高濃度のn形の
バッファ領域10を形成し、バッファ領域10の表面層
にコレクタ領域11を形成し、コレクタ領域11上にコ
レクタ電極12を形成する。このコレクタ電極12は絶
縁膜15を介して第2半導体基板3上に張り出すように
形成する。エミッタ電極8はエミッタ金属配線17と接
続し、エミッタ金属配線17はコレクタ電極12上に層
間絶縁膜16を介して形成される。また、ゲート電極7
はゲート金属配線18と接続し、ゲート金属配線18は
コレクタ電極12上に層間絶縁膜16を介して形成され
る。ベース領域4とバッファ領域10の間はドリフト領
域14と呼ばれている。このように、第2半導体基板3
上にコレクタ電極12を張り出すことで、エミッタ金属
配線17がコレクタ領域11上に形成された場合でも、
バッファ領域11と第2半導体基板3の境界近傍での等
電位線の間隔を拡げることができるので、素子耐圧の低
下を防止することができる。また、図中のaはコレクタ
領域11の横方向拡散端であり、bはバッファ領域10
の横方向拡散端であり、dはコレクタ電極12の張り出
し箇所の先端である。ここでは、横方向拡散端は、表面
に露出したpn接合やnn+ 接合の接合箇所を指す。つ
ぎに、コレクタ電極12の張り出し長さ(言い換える
と、コレクタ電極の張り出しの先端が位置する箇所d)
の素子耐圧に与える影響を、実験と計算で行ったので説
明する。図2は、実験と計算に用いた横形IGBTの要
部断面図である。コレクタ電極の張り出し長さはバッフ
ァ領域10のマスク端c(バッファ領域を形成するとき
のマスクパターンの端のこと)を起点とし、これをLf
で表す。このLfはエミッタ領域5に向かう方向を正と
し、ここでは、5μmから−2μmの範囲で変化させ
る。バッファ領域10の深さは3μmであり、その横方
向拡散端bとマスク端cの距離は2.4μmである。絶
縁膜15の厚さは0.8μm、層間絶縁膜16の厚さは
1.5μmである。SOI層である第2半導体基板3の
厚さは10μmであり、その比抵抗は5Ω・cmから2
0Ω・cmの範囲で変化させる。貼り合わせ酸化膜2の
厚さは1μmである。ドリフト領域の長さであるドリフ
ト長Ldrift は25μmから45μmの範囲で変化させ
る。このように、Lf、比抵抗およびLdrift を変化さ
せた場合の素子耐圧について説明する。図3は、Lfに
対する素子耐圧を示す図である。ここでは、エミッタ金
属配線17がコレクタ領域11と交差する場合(コレク
タ領域11上にエミッタ金属配線17が位置する場合)
と、交差しない場合(コレクタ領域11上にエミッタ金
属配線17が位置しない場合)をプロットしてある。ま
た、Lfは−2μm〜5μmの範囲で実験と計算を行っ
た。また、Ldrift は45μmである。実験結果と計算
結果からわかるように、エミッタ金属配線17がコレク
タ領域11と交差することによって素子耐圧が大きく低
下する。計算結果によると、コレクタ電極12の張り出
しの先端dがバッファ領域10の横方向拡散端b(Lf
=2.4μm)に達するまでは、素子耐圧は低い。しか
し、これを超えて、Lfを3μmにすると素子耐圧はエ
ミッタ金属配線17がコレクタ領域11と交差しない場
合と同じになる。このように、Lfをバッファ領域10
の横方向拡散端bを超えるように設定すれば耐圧低下を
防止できる。実験結果では、Lf=3μm〜5μmで
は、素子耐圧は低下しない。また、バッファ領域10の
横方向拡散端bを起点とすると、Lf=5μmの場合に
は、コレクタ電極の張り出し箇所の先端dは、バッファ
領域の横方向拡散端bからエミッタ領域5の方向に向か
って、5μm−2.4μm=2.6μmの箇所に位置
し、Lf=3μmの場合には、3μm−2.4μm=
0.6μmの箇所に位置する。図4は、素子耐圧のLdr
ift 依存性について計算した結果を示す図である。Lf
が2.4μmと3μmの場合の素子耐圧をプロットし
た。Ldrift を変化させても素子耐圧が変化しないこと
から、素子耐圧はLfによって決定付けられている。図
5は、第2半導体基板の比抵抗に対する素子耐圧の変化
について計算した結果の図である。第2半導体基板3の
比抵抗を変化させた場合、素子の耐圧値に多少のばらつ
きはあるものの、Lfに対する素子耐圧の変化は同じで
ある。つまり、第2半導体基板3であるSOI層の比抵
抗が異なる場合でも、素子耐圧はLfによって決定付け
られている。前記の図3から図5の結果から、コレクタ
電極12の張り出し箇所の先端dが、バッファ領域10
の横方向拡散端bに達するまでは、素子耐圧の低下が大
きく、横方向拡散端bを超えると、素子耐圧は急激に回
復し、飽和する。その飽和値は設計値(交差なしの耐圧
のこと)となる。そのため、コレクタ電極の張り出し箇
所の先端dが、バッファ領域の横方向拡散端bからエミ
ッタ領域の方向に向かって、0.1μm以上の箇所で、
5μm以下の箇所に位置するとよく、さらに効果的なの
は0.2μmから3μmの範囲に位置するとよい。ま
た、前記の張り出し箇所の先端dの位置の範囲は、Ldr
ift を変化させた場合も、SOI層の比抵抗が異なる場
合でも、Lfによって決定付けられる。図6は、この発
明の第2実施例で、横形MOSFETの要部断面図であ
る。これは、図1のp形のコレクタ領域を高濃度のn形
の拡散領域に置き換えた横形MOSFETであり、ドレ
イン電極12aの張り出し箇所の先端dが、横形IGB
Tと同様に、バッファ領域の横方向拡散端bからソース
領域5aの方向に向かって、0.1μm以上の箇所で、
5μm以下の箇所に位置するとよく、さらに効果的なの
は0.2μmから3μmの範囲に位置するとよい。ま
た、図中の8aはソース電極、12aはドレイン電極、
17aはソース金属配線である。また、実施例としては
示さないが、図1のエミッタ領域とコレクタ領域を除去
した横形pnダイオードに対しても、この発明の効果は
有効である。また、表面電界緩和効果のあるRESUR
F(Reduced Surface Field)構
造を適用した接合分離基板上の横形IGBT、横形MO
SFETおよび横形pnダイオードでは、高電圧印加時
の素子内部の電位がコレクタ領域側に分布する。従っ
て、この発明は、RESURF構造を適用した接合分離
基板上の横形IGBT、横形MOSFETおよび横形p
nダイオードに対しても有効である。
I基板上に形成した横形IGBTに対して、コレクタ電
極をフィールドプレートとして利用し、その張り出し長
さを第1導電形のバッファ領域の横方向拡散端を超える
ように設定することで、エミッタ電極の配線(エミッタ
金属配線)がコレクタ領域と交差した場合でも、素子耐
圧の低下を防止できる。その結果、エミッタ金属配線の
配置に対する自由度が増し、チップサイズ(パワーIC
などを形成する半導体チップのこと)の縮小化を図るこ
とができる。勿論、この発明の効果は、前記のように横
形MOSFETや横形pnダイオードに対しても有効で
ある。
(a)は要部平面図、(b)は(a)のA−A線で切断
した要部断面図
果を示す図
化について計算した結果の図
要部断面図
場合の素子の断面図
高電圧を印加した場合の電位分布の図
図で、(a)は配線の要部平面図、(b)は(a)のA
−A線で切断した要部断面図
Claims (6)
- 【請求項1】第1導電形もしくは第2導電形のいずれか
の第1半導体基板と、第1導電形の第2半導体基板が第
1絶縁膜を介して貼り合わされ、第2半導体基板が所定
の厚さまで除去された貼り合わせ基板の該第2半導体基
板の表面層に、選択的に形成された第2導電形の第1領
域と、該第1領域上に形成された第1主電極と、前記第
1領域と所定の距離を離して、第2半導体基板の表面層
に選択的に形成された、第1導電形の第2領域と、該第
2領域上に形成された第2主電極とを具備した高耐圧横
形半導体装置において、前記第2主電極が、第2絶縁膜
を介して第2半導体基板上に張り出したことを特徴とす
る高耐圧横形半導体装置。 - 【請求項2】前記第2主電極の張り出した箇所の先端
が、前記第2領域の横方向拡散端から第1領域の方向に
向かって、0.1μm以上で、5μm以下の箇所に位置
することを特徴とする請求項1に記載の高耐圧横形半導
体装置。 - 【請求項3】第1導電形もしくは第2導電形のいずれか
の第1半導体基板と、第1導電形の第2半導体基板が第
1絶縁膜を介して貼り合わされ、第2半導体基板が所定
の厚さまで除去された貼り合わせ基板の該第2半導体基
板の表面層に、選択的に形成された第2導電形のベース
領域と、該ベース領域の表面層に選択的に形成された第
1導電形のエミッタ領域と、該エミッタ領域と前記第2
半導体基板に挟まれた前記ベース領域上にゲート絶縁膜
を介して形成されたゲート電極と、前記エミッタ領域と
前記ベース領域に接触するエミッタ電極と、前記ベース
領域と所定の距離を離して、第2半導体基板の表面層に
選択的に形成された、第1導電形のバッファ領域と、該
バッファ領域の表面層に選択的に形成された第2導電形
のコレクタ領域と、該コレクタ領域上に形成されたコレ
クタ電極とを具備した高耐圧横形半導体装置において、
前記コレクタ電極が、第2絶縁膜を介して第2半導体基
板上に張り出したことを特徴とする高耐圧横形半導体装
置。 - 【請求項4】前記コレクタ電極の張り出した箇所の先端
が、前記バッファ領域の横方向拡散端からエミッタ領域
の方向に向かって、0.1μm以上で、5μm以下の箇
所に位置することを特徴とする請求項3に記載の高耐圧
横形半導体装置。 - 【請求項5】第1導電形もしくは第2導電形のいずれか
の第1半導体基板と、第1導電形の第2半導体基板が第
1絶縁膜を介して貼り合わされ、第2半導体基板が所定
の厚さまで除去された貼り合わせ基板の該第2半導体基
板の表面層に、選択的に形成された第2導電形のベース
領域と、該ベース領域の表面層に選択的に形成された第
1導電形のソース領域と、該ソース領域と前記第2半導
体基板に挟まれた前記ベース領域上にゲート絶縁膜を介
して形成されたゲート電極と、前記ソース領域と前記ベ
ース領域に接触するソース電極と、前記ベース領域と所
定の距離を離して、第2半導体基板の表面層に選択的に
形成された、第1導電形のバッファ領域と、該バッファ
領域の表面層に選択的に形成された第2導電形のドレイ
ン領域と、該ドレイン領域上に形成されたドレイン電極
とを具備した高耐圧横形半導体装置において、前記ドレ
イン電極が、第2絶縁膜を介して第2半導体基板上に張
り出したことを特徴とする高耐圧横形半導体装置。 - 【請求項6】前記ドレイン電極の張り出した箇所の先端
が、前記バッファ領域の横方向拡散端からエミッタ領域
の方向に向かって、0.1μm以上で、5μm以下の箇
所に位置することを特徴とする請求項3に記載の高耐圧
横形半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23116199A JP4306039B2 (ja) | 1999-08-18 | 1999-08-18 | 高耐圧横形半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23116199A JP4306039B2 (ja) | 1999-08-18 | 1999-08-18 | 高耐圧横形半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001057431A true JP2001057431A (ja) | 2001-02-27 |
JP2001057431A5 JP2001057431A5 (ja) | 2006-02-16 |
JP4306039B2 JP4306039B2 (ja) | 2009-07-29 |
Family
ID=16919272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23116199A Expired - Fee Related JP4306039B2 (ja) | 1999-08-18 | 1999-08-18 | 高耐圧横形半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4306039B2 (ja) |
-
1999
- 1999-08-18 JP JP23116199A patent/JP4306039B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4306039B2 (ja) | 2009-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8890252B2 (en) | Semiconductor device having switching element and free wheel diode and method for controlling the same | |
JP3237555B2 (ja) | 半導体装置 | |
US7948058B2 (en) | Semiconductor device and semiconductor integrated circuit device for driving plasma display using the semiconductor device | |
US10115793B2 (en) | Semiconductor device | |
US9136326B2 (en) | Semiconductor device with increased ESD resistance and manufacturing method thereof | |
US5889310A (en) | Semiconductor device with high breakdown voltage island region | |
JP2009206284A (ja) | 半導体装置 | |
JP2019106409A (ja) | 半導体装置およびその製造方法 | |
US6806482B2 (en) | Photovoltaic solid state relay | |
US5874767A (en) | Semiconductor device including a lateral power device | |
JP5962843B2 (ja) | 半導体装置 | |
CN106663658B (zh) | 半导体集成电路 | |
JP3893185B2 (ja) | 半導体装置 | |
US10121783B2 (en) | Semiconductor integrated circuit and semiconductor module | |
US6809393B1 (en) | Level shifter | |
JP2001057431A (ja) | 高耐圧横形半導体装置 | |
JP6729214B2 (ja) | 高耐圧集積回路装置および半導体装置 | |
JP2001057431A5 (ja) | ||
JP3409718B2 (ja) | 回路内蔵igbt及びそれを用いた電力変換装置 | |
GB2433649A (en) | SOI resistor formed by underlying substrate for current sensing in power semiconductor structures | |
JP3222500B2 (ja) | 双方向高耐圧半導体素子 | |
JP2002057335A (ja) | 半導体装置 | |
JP2646765B2 (ja) | Misゲート制御型サイリスタ半導体装置 | |
JP2005340624A (ja) | 半導体集積回路装置 | |
JPH11186569A (ja) | 横型ダイオード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20031107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051220 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051220 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090414 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090427 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |