CN101937712B - 非易失性存储器件及其操作方法 - Google Patents

非易失性存储器件及其操作方法 Download PDF

Info

Publication number
CN101937712B
CN101937712B CN201010213708.7A CN201010213708A CN101937712B CN 101937712 B CN101937712 B CN 101937712B CN 201010213708 A CN201010213708 A CN 201010213708A CN 101937712 B CN101937712 B CN 101937712B
Authority
CN
China
Prior art keywords
word line
voltage
nonvolatile semiconductor
semiconductor memory
cam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010213708.7A
Other languages
English (en)
Other versions
CN101937712A (zh
Inventor
朴镇寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101937712A publication Critical patent/CN101937712A/zh
Application granted granted Critical
Publication of CN101937712B publication Critical patent/CN101937712B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Abstract

本发明提供一种操作非易失性存储器件的方法，其中，非易失性存储器件的存储单元块中的至少一个存储单元块被指定为内容可寻址存储器(CAM)块，该CAM块包括耦合到非易失性存储器件的各个字线的多个CAM单元。用于操作非易失性存储器件的芯片信息被储存在耦合到选中的字线的CAM单元，而CAM块的其余CAM单元处于擦除状态。

Description

非易失性存储器件及其操作方法
本申请要求2009年6月30日向韩国知识产权局提交的韩国专利申请10-2009-0059154的优先权，其全部内容通过引用并入本文。
技术领域
本发明总的来说涉及非易失性存储器件及其操作方法，具体地说涉及非易失性存储器件中的用作只读存储器(ROM)的内容可寻址存储器(CAM)块的操作方法。
背景技术
关于ROM的作用，已知非易失性存储器件采用熔丝来保持芯片信息和芯片中的与操作相关的数据。随着非易失性存储器件的集成密度的急剧增加，这种熔丝已经遇到比例缩小因素和/或制造困难的限制。
由于这些实际的限制，近来，非易失性存储器件采用内容可寻址存储器(CAM)单元来代替熔丝，这种CAM单元被形成为存储单元结构作为ROM部。这些CAM单元被设置在非易失性存储器件的存储单元阵列内的CAM块中。例如，非易失性存储器件的存储单元阵列可以被组织为包括用于存储正常数据的存储块和用于存储芯片信息的CAM块。
图1示出非易失性存储器件的方框结构图。
图1的非易失性存储器件包括供电电路10、块切换电路20、存储单元阵列30和页缓冲电路40。
供电电路10将高电压传送给全局线GDSL、GWL0～GWLn以及GSSL。
块切换电路20从存储单元阵列30的多个存储单元块中选择一个存储单元块，并且将来自供电电路10的高电压传送给选中的存储单元块的漏极选择线DSL、字线WL0～WLn以及源极选择线SSL。
存储单元阵列30包括存储正常数据的存储单元块和储存芯片信息的CAM块。所述芯片信息包含在编程、读取和擦除操作中使用的电压电平和冗余信息。属于存储单元阵列30的存储单元块的一个被指定为CAM块。
页缓冲电路40通过位线BL耦合到CAM块和存储单元块，并且在编程、读取和擦除操作中可变地设置位线的电压。
当将电源电压提供给非易失性存储器件的芯片(未示出)(即，使非易失性存储器件上电)时，芯片首先开始读取CAM块。因此，芯片根据读取的芯片信息进行工作。包括在CAM块中的多个CAM单元分布在不同的CAM页(CAM页指的是耦合到相同字线的CAM单元的集合)中。当选择字线以读取耦合到选中的字线上的CAM单元时，需要在读取操作期间将高电压电平(例如5V)的通过电压(pass voltage)施加到耦合到未选中的CAM单元的其余的字线上。由于这个原因，非易失性存储器件必须配备有提供此类高电压的泵浦电路(pumping circuit)；而由于使用高电压，不可避免地增加了电流消耗。另外，在读取操作期间施加到未选中的CAM单元的栅极的高电压(例如，通过电压)最终会使电特性恶化，导致非易失性存储器件的可靠性随着时间而变差。
发明内容
在根据一些实施例的操作非易失性存储器件的方法中，非易失性存储器件的存储单元块中的至少一个存储单元块被指定为内容可寻址存储器(CAM)块，该内容可寻址存储器件块包括耦合到非易失性存储器件的各个字线的多个CAM单元。用于操作非易失性存储器件的芯片信息被储存在耦合到选中的字线的CAM单元中，而CAM块的其余CAM单元处于保持状态。
在一些实施例中，非易失性存储器件包括：至少一个存储单元块；内容可寻址存储器(CAM)块；和供电电路。存储单元块包括分别耦合到多个字线并且储存数据的存储单元。CAM块包括分别耦合到字线并且储存用于操作非易失性存储器件的芯片信息的CAM单元。供电电路在读取存储单元块的过程中将第一读取电压提供给选中的字线，同时将第一通过电压提供给未选中的字线。在读取CAM块的过程中，供电电路也将第二读取电压供给选中的字线，同时将第二通过电压供给未选中的字线。第二通过电压低于第一通过电压。
附图说明
图1是表示非易失性存储器件的方框图。
图2是说明根据本发明的一个或者多个实施例的非易失性存储器件的操作特征的电路图。
图3是说明根据本发明的一个或多个实施例的非易失性存储器件的供电电路的电路图。
具体实施方式
下文中，参考示出一些示例性实施例的附图，详细地描述各个示例性实施例。然而，在此公开的特定结构和功能细节仅仅是出于描述本发明的示例性实施例的目的。
在此使用的术语仅仅是用于描述特定实施例，而不是用于限制本发明的范围。在此使用的单数形式的术语也包括复数的情况，除非上下文清楚地表示其它意思。应当进一步理解，术语“包括”，“包含”，“具有”和/或“含有”在使用时表示所述的特征、整数、步骤、操作、元件和/或部件的存在，但是并不排除存在或者附加一个或者多个其它的特征、整数、步骤、操作、元件、部件和/或它们的组合。
而且，应当理解，在此可能使用术语“第一”、“第二”等来描述各种元件，这些元件不应当受限于这些术语。这些术语仅仅是用于区分元件。例如，第一元件可以被命名为第二元件，类似地，第二元件可以被命名为第一元件，而不背离本发明的范围。在此使用的术语“和/或”包括一个或者多个相关的所列项目的任意组合和所有组合。同样，应当理解，当述及一个元件“连接”或者“耦合”另一个元件时，可以是直接连接或者耦合到另一个元件或者可以存在中间元件。相反，当述及一个元件“直接连接”或者“直接耦合”到另一个元件时，不存在中间元件。也应当以类似方式来解释用于描述元件之间的关系的其它词语(例如，“在......之间”与“直接在......之间”，“相邻”与“直接相邻”等等)。
为了更加详细地描述示例性实施例，下文将参考附图详细地描述各个方面。
图2是说明根据本发明的一个或者多个实施例的非易失性存储器件的操作特征的电路图。
参见图2，非易失性存储器件包括供电电路100、块切换电路200和内容可寻址存储器(CAM)块300。
一些实施例中的非易失性存储器件还包括由多个存储单元块(图2未示出)组成的存储单元阵列(图2未示出)。前面已经参考附图1的描述给出了这种存储单元阵列和各个存储单元块的配置。
供电电路100将操作电压例如高电压传送到全局漏极选择线GDSL、全局字线GWL0～GWLn以及全局源极选择线GSSL。
块切换电路200从存储单元阵列的存储单元块中选择一个存储单元块。块切换电路200包括分别耦合在全局源极选择线GSSL与源极选择线SSL之间、全局字线GWL0～GWLn与字线WL0～WLn之间、以及全局漏极选择线GDSL与漏极选择线DSL之间的切换元件S0～Si。在一些实施例中，字线WL0～WLn分别连接到存储单元阵列的存储单元块。
CAM块300包括多个CAM单元F0～Fn，所述多个CAM单元F0～Fn中储存有芯片信息(即，用于对非易失性存储器件的芯片(未示出)支持操作进行控制的信息)。在一些实施例中，存储单元阵列中的一个或更多个存储单元块被指定作为CAM块300。在一些实施例中，以与存储单元阵列的其它存储单元块的存储单元相同的结构形成属于CAM块300的CAM单元。由于储存有芯片信息，当将电源电压提供给芯片(即，使非易失性存储器件上电)时，首先读取CAM块300。
CAM块300包括多个串。每个串由串联电连接到位线的漏极选择晶体管DST、CAM单元F0～Fn和源极选择晶体管SST组成。图2详细描述了示例性串，所述串被连接到位线BL0。具体地，漏极选择晶体管DST耦合在第n+1CAM单元Fn与第一位线BL0之间。源极选择晶体管SST耦合在第一CAM单元F0与公共源极线CSL之间耦合。这里，CAM页被定义为这样的CAM单元组，其中所述CAM单元耦合到相同的字线并且属于不同的串。示例性的CAM页由图2中被标记为“Sel”的虚线块描述。图2中被标记为“Unsel”的每个虚线块代表分别与字线WLn、WLn-1以及WL0、WL1相关联的两个CAM页。
CAM块300包括的CAM单元F0～Fn储存冗余信息和/或芯片信息，所述芯片信息包括存储单元阵列的编程、读取和擦除操作所需的信息。下面的描述针对储存在耦合到第二字线WL2的CAM单元F2的CAM页中的芯片信息。其它的布置方式也在本发明的范围之内。
如果耦合到选中的(“Sel”)第二字线WL2的CAM单元F2被编程以储存芯片信息，耦合到未选中(“Unsel”)的字线的其它的CAM单元保持在擦除状态。
当未选中的CAM单元F0～F1和F3～Fn被制约为擦除状态时，允许将读取电压施加到所选的字线WL2，同时将低电压电平的通过电压提供给除选中的字线WL2以外的字线WL0、WL1和WL3～WLn。在一些实施例中，读取电压被设定为0伏，通过电压被设置为电源电压或者低于电源电压。因此，非易失性存储器件不需要用于在读取CAM块300期间将通过电压升高到高电平(例如，5V～7V)的泵浦电路。此外，由于当将较低的通过电压而不是高的通过电压施加到未选中的字线时，CAM单元的应力减小，因此可以使CAM单元的电特性的潜在恶化变慢。
当将电源电压供给芯片(即，使芯片上电)时，开始读取包括在CAM块300中的CAM单元。首先，将电源电压(例如，Vcc，可参见图3)施加到与CAM块300耦合的所有位线BL0～BLk，于是对位线BL0～BLk进行预充电。供电电路100产生驱动电压，并且将驱动电压分别提供给全局漏极选择线GDSL、全局字线GWL0～GWLn以及全局源极选择线GSSL。读取电压被施加到全局字线中选中的一个全局字线例如GWL2，而通过电压被施加到其余的未选中的全局字线例如GWL0、GWL1和GWL3～GWLn。通过电压等于或者小于电源电压。采用这样的低通过电压的原因在于没有必要使用高通过电压，因为耦合到未选中的字线的CAM单元已被擦除。也就是说，即使对未选中的字线施加低的通过电压，在耦合到未选中的字线的CAM单元中也会形成沟道。
因此，通过将读取电压施加到选中的第二字线WL2，同时将低的通过电压施加到其余的未选中的字线WL0、WL1和WL3～WLn，可以成功地读取所选的CAM单元。
通过上述方式，将驱动电压(读取电压和通过电压)从供电电路100传送到字线WL0～WLn。下面参考图3介绍对题供给选中的字线Sel和选中的字线Unsel的驱动电压进行调整的示例方式。
图3是供电电路100的实施例，并且将参考图3描述根据本发明的一个或多个实施例的非易失性存储器件的供电操作。
供电电路100在读取存储单元阵列的存储单元块或者CAM块300时输出读取电压和通过电压。
如图3所示，为了在CAM块300的读取操作中独立地提供读取电压或者通过电压，供电电路100由多个电压输出电路HV0～HVn组成。于是，电压输出电路HV0～HVn对全局字线GWL0～GWLn产生各种驱动电压，例如第一读取电压、第一通过电压、第二读取电压、第二通过电压等。
电压输出电路HV0～HVn被形成为相同的结构，因此只详细地描述它们中的一个(例如HV2)。
现在参见图3，电压输出电路HV2包括：第一电路C1，所述第一电路C1在读取除CAM块300以外的存储单元块时对全局字线GWL2产生第一读取电压或第一通过电压；第二电路C2，所述第二电路在读取CAM块300时对全局字线GWL2产生第二读取电压或第二通过电压。
第一电路C1包括：第一开关N1(例如NMOS开关)，所述第一开关N1根据第一信号W1将第一读取电压Vrd(或Vsel)传送给全局字线GWL2；和第二开关N2(例如NMOS开关)，所述第二开关N2根据第二信号W2将第一通过电压Vpass(或Vunsel)传送给全局字线GWL2。响应于选择信号SELT0，从第一开关电路110产生第一信号W1。响应于非选择信号UNSELT0，从第二开关电路120产生第二信号W2。其它的配置方式例如开关N1、N2中的一个或者两个是PMOS或者任何其它类型的开关也在本发明的范围之内。
第二电路C2包括：第三开关N3(例如NMOS开关)，所述第三开关N3响应于接地信号GNDT0，将全局字线GWL2电连接到接地端子Vss；和第四开关P1(例如PMOS开关)，所述第四开关P1响应于信号VCCTO，将全局字线GWL2电连接到电源端子Vcc。其它的配置方式例如开关N3、P1中的一个或者两个是任何其它类型的开关也在本发明的范围之内。
当选择除CAM块300以外并与各个字线(例如，图3中的GWL2和图2中的WL2)相关联的存储单元块以进行读取时，根据选中的存储单元块中要读取的存储单元，对第一读取电压Vrd进行可变地设置。当存储单元块未被选中时，通过相应的电压输出电路(例如HV2)以高电平(5V～7V)输出用于读取存储单元块的第一通过电压Vpass。
当选择CAM块300的CAM页(例如图2中的Sel)以进行读取时，通过相应的电压输出电路(例如HV2)以例如0V(Vss)输出第二读取电压。当CAM块300的CAM页未被选中时，通过相应的电压输出电路(例如HV2)以电源电压或者低于电源电压的电压输出第二通过电压。
每个电压输出电路产生与CAM块300和关联的存储单元块(未示出)的读取操作相应的通过电压和读取电压的不同输出。
如上所述，通过将芯片信息储存到耦合到在与CAM块300耦合的多个字线中所中的字线的CAM单元中，同时使其余的未选中的CAM单元保持擦除状态，可以在读取CAM块300中使用低的通过电压。因此，可以在读取CAM块的同时减少电流消耗，基本上防止CAM单元的电特性恶化。
在一些实施例中，在将芯片信息储存在耦合到选中的字线的CAM页中之前，擦除CAM块300中包括的所有CAM单元。
在一些实施例中，芯片信息仅仅储存到与耦合到CAM块的字线中选中的一个字线耦合的CAM单元中，而耦合到未选中的字线的其它CAM单元被制约为擦除状态。
上述内容是说明示例性实施例，并不构成对本发明的限制。虽然已描述几个示例性实施例，但本领域普通技术人员将理解在不背离本发明的新的教导和优点的情况下，进行修改是可能的。因此，所有这些修改包含在权利要求书所限定的本发明的范围之内。

Claims (14)

1.一种操作非易失性存储器件的方法，所述方法包括以下步骤：
在所述非易失性存储器件的多个存储单元块中指定至少一个存储单元块作为内容可寻址存储器CAM块，所述CAM块包括耦合到所述非易失性存储器件的各个字线的多个CAM单元；
将包括在所述CAM块中的所有CAM单元擦除；
在所述CAM块的字线中选择一个字线；以及
将用于所述非易失性存储器件的操作的芯片信息储存到与选中的一个字线耦合的CAM单元中，其中与所述CAM块的字线中的其余字线耦合的CAM单元被维持在擦除状态。
2.如权利要求1所述的方法，其中，所述芯片信息包括冗余信息以及所述非易失性存储器件的编程、读取和擦除操作中所用的电压信息。
3.如权利要求1所述的方法，还包括以下步骤：
通过将读取电压施加到选中的字线并将处于电源电压或者低于电源电压的通过电压施加到未选中的其余的字线，来读取耦合到选中的字线的CAM单元。
4.如权利要求3所述的方法，其中，所述读取电压为0V。
5.如权利要求1所述的方法，还包括以下步骤：
在将电源电压提供给支持所述非易失性存储器件的操作的芯片时，读取与选中的字线耦合的CAM块。
6.一种非易失性存储器件，包括：
至少一个存储单元块，所述至少一个存储单元块包含分别耦合到多个字线并且储存数据的存储单元；
内容可寻址存储器CAM块，所述CAM块包含分别耦合到所述字线并且储存用于操作所述非易失性存储器件的芯片信息的CAM单元；和
块切换电路，所述块切换电路被配置为将所述字线与全局字线耦合；和
供电电路，所述供电电路耦合到所述全局字线，并用于：
在读取所述存储单元块的过程中，将第一读取电压提供给选中的全局字线，同时将第一通过电压提供给未选中的全局字线，和
在读取所述CAM块中，将第二读取电压供给选中的全局字线，同时将第二通过电压提供给未选中的全局字线，
其中，所述第二通过电压低于所述第一通过电压。
7.如权利要求6所述的非易失性存储器件，其中，所述供电电路包括多个电压输出电路，所述多个电压输出电路被配置将所述第一读取电压、所述第一通过电压、所述第二读取电压和所述第二通过电压提供给相应的全局字线，所述第二通过电压低于所述第一通过电压。
8.如权利要求7所述的非易失性存储器件，其中，所述电压输出电路中的每一个包括：
第一电路，所述第一电路被配置为根据所述字线是否被选中，在读取所述存储单元块时，将所述第一读取电压或所述第一通过电压提供给相应的所述全局字线；和
第二电路，所述第二电路被配置为根据所述字线是否被选中，在读取所述CAM块时，将所述第二读取电压或所述第二通过电压提供给相应的所述全局字线。
9.如权利要求8所述的非易失性存储器件，其中，所述第一电路包括：
第一开关，所述第一开关被配置为响应于第一信号，将所述第一读取电压传送给相应的所述全局字线，所述第一信号是指示所述字线被选中以用于读取所述存储单元块的信号；和
第二开关，所述第一开关被配置为响应于第二信号，将第一通过电压传送给相应的所述全局字线，所述第二信号是指示所述字线未被选中以用于读取所述存储单元块的信号。
10.如权利要求9所述的非易失性存储器件，其中，所述第一开关和所述第二开关是NMOS晶体管。
11.如权利要求8所述的非易失性存储器件，还包括：
第三开关，被配置为响应于接地信号，将所述全局字线与接地端子耦合；和
第四开关，被配置为响应于电源信号，将所述全局字线与电源端子耦合。
12.如权利要求11所述的非易失性存储器件，其中，所述第三开关是NMOS晶体管，所述第四开关是PMOS晶体管。
13.如权利要求9所述的非易失性存储器件，其中，耦合到所述未选中的字线的所述CAM单元都处于擦除状态。
14.如权利要求9所述的非易失性存储器件，其中，所述芯片信息只储存在耦合到所述选中的字线的所述CAM单元中。
CN201010213708.7A 2009-06-30 2010-06-30 非易失性存储器件及其操作方法 Expired - Fee Related CN101937712B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0059154 2009-06-30
KR1020090059154A KR101115637B1 (ko) 2009-06-30 2009-06-30 불휘발성 메모리 장치 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
CN101937712A CN101937712A (zh) 2011-01-05
CN101937712B true CN101937712B (zh) 2014-09-17

Family

ID=43380527

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010213708.7A Expired - Fee Related CN101937712B (zh) 2009-06-30 2010-06-30 非易失性存储器件及其操作方法

Country Status (4)

Country Link
US (2) US8339825B2 (zh)
JP (1) JP2011014226A (zh)
KR (1) KR101115637B1 (zh)
CN (1) CN101937712B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120121166A (ko) * 2011-04-26 2012-11-05 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR101984796B1 (ko) 2012-05-03 2019-06-03 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
KR102121951B1 (ko) * 2013-10-21 2020-06-26 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
KR20150098105A (ko) * 2014-02-19 2015-08-27 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
CN106205685B (zh) * 2015-05-06 2018-08-28 闪矽公司 可规划的非易失性内容可定址存储器及其操作方法
JP6538496B2 (ja) * 2015-09-11 2019-07-03 東芝メモリ株式会社 メモリシステム
US9859006B1 (en) * 2016-06-17 2018-01-02 Globalfoundries Inc. Algorithmic N search/M write ternary content addressable memory (TCAM)
KR102099469B1 (ko) 2018-10-11 2020-04-09 (주)아이베 분유통 포장용기

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166938A (en) * 1999-05-21 2000-12-26 Sandisk Corporation Data encoding for content addressable memories
CN101111900A (zh) * 2005-01-27 2008-01-23 斯班逊有限公司 半导体装置、地址分配方法及验证方法
CN101303892A (zh) * 2007-05-10 2008-11-12 三星电子株式会社 操作包括负增量阶跃脉冲编程的存储装置的方法及装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5088066A (en) * 1989-02-10 1992-02-11 Intel Corporation Redundancy decoding circuit using n-channel transistors
US5136544A (en) * 1990-09-26 1992-08-04 Intel Corporation Computer memory with status cell
US5347489A (en) * 1992-04-21 1994-09-13 Intel Corporation Method and circuitry for preconditioning shorted rows in a nonvolatile semiconductor memory incorporating row redundancy
US6256216B1 (en) * 2000-05-18 2001-07-03 Integrated Device Technology, Inc. Cam array with minimum cell size
US6381163B1 (en) * 2001-06-04 2002-04-30 Advanced Micro Devices, Inc. Methods and apparatus for reading a CAM cell using boosted and regulated gate voltage
US7328301B2 (en) * 2003-04-07 2008-02-05 Intel Corporation Dynamically mapping block-alterable memories
US7019998B2 (en) * 2003-09-09 2006-03-28 Silicon Storage Technology, Inc. Unified multilevel cell memory
GB2428121B (en) * 2004-05-12 2008-12-24 Spansion Llc Semiconductor device and control method of the same
US7151682B2 (en) * 2004-12-22 2006-12-19 Intel Corporation Method and apparatus to read information from a content addressable memory (CAM) cell
KR101434404B1 (ko) 2008-07-30 2014-08-29 삼성전자주식회사 파라미터를 추출하는 불휘발성 메모리 장치 및 그것을포함하는 불휘발성 메모리 시스템
KR101069087B1 (ko) * 2008-12-08 2011-09-29 주식회사 하이닉스반도체 캠셀 메모리 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166938A (en) * 1999-05-21 2000-12-26 Sandisk Corporation Data encoding for content addressable memories
CN101111900A (zh) * 2005-01-27 2008-01-23 斯班逊有限公司 半导体装置、地址分配方法及验证方法
CN101303892A (zh) * 2007-05-10 2008-11-12 三星电子株式会社 操作包括负增量阶跃脉冲编程的存储装置的方法及装置

Also Published As

Publication number Publication date
US8339825B2 (en) 2012-12-25
KR101115637B1 (ko) 2012-03-05
US8599594B2 (en) 2013-12-03
US20100328979A1 (en) 2010-12-30
CN101937712A (zh) 2011-01-05
KR20110001578A (ko) 2011-01-06
US20130077373A1 (en) 2013-03-28
JP2011014226A (ja) 2011-01-20

Similar Documents

Publication Publication Date Title
CN101937712B (zh) 非易失性存储器件及其操作方法
KR100705221B1 (ko) 플래쉬 메모리 소자 및 이를 이용한 플래쉬 메모리 셀의소거 방법
US7821832B2 (en) Flash memory device having shared row decoder
TWI596613B (zh) 非揮發性半導體記憶裝置、半導體記憶裝置
CN101807432B (zh) 用于操作闪存器件的方法
US7940578B2 (en) Flash memory device having row decoders sharing single high voltage level shifter, system including the same, and associated methods
KR102046073B1 (ko) 비휘발성 반도체 기억 장치 및 그 워드라인의 구동 방법
KR101083680B1 (ko) 면적을 줄일 수 있는 반도체 집적 회로 장치
CN102110472A (zh) 半导体存储装置及其操作方法
JP4714380B2 (ja) 小占有面積の行デコーディング回路を有するフラッシュメモリ装置
CN105006247A (zh) 高压开关电路和包括高压开关电路的非易失性存储器
JP2010157288A (ja) Ｎａｎｄ型不揮発性半導体メモリ
KR100725993B1 (ko) 누설 전류를 방지하는 로우 디코더 회로 및 이를 구비하는반도체 메모리 장치
KR101746758B1 (ko) 불휘발성 반도체 메모리 장치
JP2010092559A (ja) Ｎａｎｄ型フラッシュメモリ
KR20120037187A (ko) 반도체 메모리 장치 및 그의 동작 방법
CN101587749A (zh) 操作非易失性存储器装置的方法
US7035162B2 (en) Memory devices including global row decoders and operating methods thereof
JP2007018691A (ja) フラッシュメモリ装置の低い動作電源電圧に適したワードラインデコーダ
KR100600302B1 (ko) 플래쉬 메모리 소자의 멀티 프로그램 회로
KR100355715B1 (ko) 노어형 플래시 메모리 장치의 행 디코딩 회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140917

Termination date: 20160630