CN101904003A - 电子组件制造方法 - Google Patents

电子组件制造方法 Download PDF

Info

Publication number
CN101904003A
CN101904003A CN2008801220374A CN200880122037A CN101904003A CN 101904003 A CN101904003 A CN 101904003A CN 2008801220374 A CN2008801220374 A CN 2008801220374A CN 200880122037 A CN200880122037 A CN 200880122037A CN 101904003 A CN101904003 A CN 101904003A
Authority
CN
China
Prior art keywords
binding agent
carrier
plate
electronic building
horizontal limit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2008801220374A
Other languages
English (en)
Other versions
CN101904003B (zh
Inventor
威廉·H·莱特尔
克雷格·S·阿姆林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN101904003A publication Critical patent/CN101904003A/zh
Application granted granted Critical
Publication of CN101904003B publication Critical patent/CN101904003B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S269/00—Work holders
    • Y10S269/903—Work holder for electrical circuit assemblages or wiring systems
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1111—Using solvent during delaminating [e.g., water dissolving adhesive at bonding face during delamination, etc.]
    • Y10T156/1116—Using specified organic delamination solvent
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Laminated Bodies (AREA)

Abstract

描述了一种用于制造电子组件(52)的方法。在塑料基质(43)中保持的电子管芯(36)形成电子组件(52)的部分完成的板(35)。板(35)被粘结地安装到陶瓷载体(20)，该陶瓷载体(20)具有贯穿其中的多个孔(22)。导电互连(38-1、38-2等)和其他层被应用到该板，耦合到管芯(36)上的电子触点和板(50)的外部电子触点(39-1)。板(50)和载体(20)被分离，并且板被单体化以释放成品电子组件(52)。硅酮是优选的粘结剂(27)，并且使用非极性溶剂(70)来进行溶解，该非极性溶剂(70)穿过在载体(20)中的孔(22)而到达粘结剂(27)。优选地，使用转移粘结剂夹层(24)来施加粘结剂(27)，该转移粘结剂夹层(24)即在每侧具有可移除的塑料片(25、26)的粘结层(27)，塑料片(25、26)可以从粘结剂(27)剥离。这便利了在载体(20)上处理和适当地布置粘结剂(27)来有效地低成本地制造组件(52)。

Description

电子组件制造方法
技术领域
本发明一般地涉及集成电子组件，并且更具体地，涉及用于形成包含多个电子管芯和与其互连的电子组件的方法。
背景技术
包含互连的半导体(SC)管芯和其他电子部件的模块化电子组件被大量地使用。重要的是，这样的组件在尺寸上很小，但是具有良好的电和热属性，并且能够包含各种类型的半导体管芯和其他电子部件。当不实际或者不可能将所有期望的电路并入单个半导体集成电路(IC)中时使用这样的组件。在这样的组件中，可能需要以期望的配置来容纳并且互连若干不同类型的IC和其他半导体器件。为了节省空间并且改善组件的整体属性，有益的是，将未封装的半导体管芯安装在组件内，并且然后对它们进行互连以提供期望的整体电子功能。这样的组件的整体成本是在它们的加工中使用的制造方法和批量大小，即，可以同时加工的这样的组件的数目，的敏感函数。未封装的半导体管芯和其他未封装的部件的小尺寸和易碎性增加了使用未封装的管芯来制造组件的困难，特别是在必须最小化组件的尺寸(例如，面积和厚度)时。例如，在诸如蜂窝电话和个人数字助理(PDA)的消费电子产品中，提供期望的功能的电子组件必须尽可能薄和小，使得可以最小化器件的外部尺寸，特别是厚度。而且，虽然在实验室规模上经常可以容易地加工这样的组件，但是为了大量低成本而扩大制造工艺可能存在重大的挑战。因此，存在对于批量制造方法的不断需要，该方法能够有效地提供具有用于附接到成品的电路母板或者带子的具有良好热属性和低连接阻抗的紧凑型电子组件。
因此，期望提供一种制造电子组件的改进的方法，该方法允许在需要时使用多个互连层和多个电子部件，并且同时适用于批量制造。还期望所采用的制造方法和材料与当今的制造能力和材料相配，并且不需要可用的制造过程的实质上的修改或者在所占用的面积上的大幅度提高或者在制造成本上的其他提高。还期望最小化组件的整体厚度和侧面面积。结合附图和前述技术领域和背景技术，从后续的具体实施方式和所附的权利要求，本发明的其他期望特征和特性将变得明显。
附图说明
以下将结合下面绘制的图来描述本发明，在附图中，相同的附图标记表示相同的元素，并且
图1是根据本发明的实施例的陶瓷载体的简化平面图，并且图2是根据本发明的实施例的贯穿陶瓷载体的简化示意性横截面视图，该陶瓷载体适合于在电子组件的阵列的制造期间用作临时基底；
图3-12是根据本发明的另一个实施例的在不同制造阶段的简化示意性横截面视图，图示了如何使用图1和图2的支撑载体来加工电子组件的阵列；
图13是简化示意性横截面视图，图示了如何根据在图3-12中图示的制造方法来加工电子组件，并且然后电子组件被单体化，可以后续被安装到成品或者高级电子设备的母板或者其他部分；以及
图14和图15图示了根据本发明的另一个实施例的如何将根据在图3-11中图示的步骤在图1和图2的临时载体上准备的电子组件的阵列与这样的载体分离以提供在图12中图示的结构，并且示出了另外的细节。
具体实施方式
下面的详细说明在本质上仅仅是示例性的，并且并不意在限制本发明或者本发明的应用和使用。而且，不希望由在前面的技术领域、背景技术、简要总结或者下面的详细描述中存在的任何明确或者隐含的理论来约束。
为了说明的简单和清楚，附图图示了构造的一般方式和加工方法，并且可以省略公知特征和技术的描述和细节以避免不必要地混淆本发明。另外，在附图中的元素不必按比例绘制。例如，在一些附图中的一些元素或者区域的尺寸可能相对于同一个或者其他附图的其他元素或者区域被夸大，以有助于促进对本发明的实施例的理解。
如果有的话，在描述和附图中的术语“第一”、“第二”、“第三”、“第四”等可以用于在类似元素之间进行区分，并且不必用于描述特定的序列或者时间顺序。应当理解，如此使用的术语在适当的情况下是可变的，使得在此所述的本发明的实施例例如能够以除了在此图示或者以其他方式描述的那些之外的顺序来使用。而且，术语“包括”、“具有”及其任何变化形式意在涵盖非排它的包括，使得包括一系列元素的过程、方法、物品或者设备不必限于那些元素，而是可以包括未明确地列出或者这样的过程、方法、物品或者设备所固有的其他元素。如果有的话，在描述和权利要求中的术语“左”、“右”、“内”、“外”、“前”、“后”、“上”、“下”、“顶”、“底”、“之上”、“之下”、“以上”、“以下”等用于描述相对位置，并且不必用于描述空间上的永久位置。应当理解，在此描述的本发明的实施例可以，例如，在与在此图示或者以其他方式描述的那些不同的其他定位中使用。在此使用的术语“耦合”被定义为以电气或者非电气方式直接地或者间接地连接。而且，在此使用的词“管芯”意在包括各种芯片形式的电子部件，表示单数和复数。
紧凑型电子组件的有效的、低成本的制造通常要求以包含多个独立组件的板的形式来进行制造，该多个独立的组件在完成后被分离(“单体化”)为单独的组件。通常还是下述情况：包括在组件中的相对易碎的电子管芯和其他电子部件在制造的较早阶段被固定在它们期望的相对位置中，并且然后例如通过由电介质分离的导体的一个或多个层级来电互连成为最后的电路配置。这些导体电介质绝缘体夹层被称为“互连层”。根据电子组件的复杂度，可能需要若干互连层。还必须在成品组件上提供外部电子触点，使得它可以连接到母板或者它作为其一部分的其他高级电子设备的端子。在制造包含多个电子组件的板的过程期间，经常使用各种沉积和固化步骤，其要求部分地完成的板及其处理系统承受提高的温度，例如，高达大约250摄氏度。因为成品板和组件必须比较薄，因此在制造期间必须在临时载体上支撑它们。用于将雏形板附连到载体的粘结剂必须坚固得足以无故障地承受在后续的制造步骤期间的载体板组合的机械处理，必须在各种加工步骤期间发生的高温剧增期间是稳定的，并且仍然能够被移除使得成品板可以在接近制造周期的结束时与临时载体分离。另外，粘结剂的选择和粘结剂附连和移除过程必须不会反作用于板及其互连层、电连接垫、焊料涂层、封装等。因此，支撑载体的设计、粘结剂的选择和制造步骤涉及一组复杂的折衷，以便于达到板的有效和低成本的制造方法，通过所述制造步骤来在支撑载体上形成雏形板、完成雏形板并且随后通过将雏形板与粘结剂脱离而从支撑载体分离雏形板。下面描述载体设计、粘结剂选择、应用和移除以及中间制造步骤的组合。
图1是根据本发明的实施例的陶瓷载体的简化平面图，并且图2是根据本发明的实施例的贯穿陶瓷载体20的简化示意性横截面视图，该陶瓷载体20适合于在电子组件的阵列，例如“板”，的制造期间用作临时衬底。载体20方便地是氧化铝陶瓷，但是还可以使用其他陶瓷和其他耐火材料。因为氧化铝是较为便宜的材料，可以容易地以低成本加工延伸贯穿其中的大量的孔22，对于各种热处理、溶剂和其他化学品以及在以后的加工步骤中使用的工艺实际上是惰性的，并且刚性得足以提供基本上平坦的表面，在该表面上可以建立组件，而没有由于在载体20上形成的组件阵列的不同膨胀和收缩导致的严重弯曲，所以氧化铝是优选的。结合图14-15解释了大量孔22的重要性。厚度21通常是大约1mm，但是可以根据载体的横向尺寸和材料来使用更厚或者更薄的载体。期望载体20的横向尺寸(例如，直径)D至少等于在其上加工的板的横向尺寸。因为可以同时加工的组件的数目，并且因此制造效率，取决于板和载体20的横向尺寸，因此期望板和载体如可以大得在制造中方便地和安全地进行处理。载体20被示为圆形的，并且这是优选的，因为这对于在工艺中的随后的其他加工步骤是方便的，但是这不是必需的。在此使用的对于“直径”D或者d的引用意在包括非圆形形状的主要尺寸，并且不仅仅限于圆形。还可以使用其他横向形状，并且本发明不取决于载体20的横向形状。对于1mm厚的板，期望孔22的大小在横向尺寸上为大约1mm至10mm，并且更方便地大约1至5mm，并且优选地大约1至2mm，但是，还可以根据载体20的直径和厚度来使用更大或者更小的孔和间隔。换句话说，期望孔22的横向大小至少如载体20的厚度21那么大。孔22的横向中心到中心间距实用地是大约孔大小的2-7倍，更方便地大约3-6倍，并且优选地孔大小的大约5倍。在所使用的测试载体中，孔大小是1.27mm，并且中心到中心间距是6.35mm或者大约为孔尺寸的5倍。对于方孔，该量为在直径d内的板区域的大约4％，而对于圆孔，该量为在直径d内的板区域的大约3％。换句话说，期望孔22均匀地分布，并且是在直径d内的载体区域的2％至10％，更方便地大约2％至7％，并且优选地大约3％至5％。期望横向尺寸d和周长p的圆周或者外缘23刚好位于孔22的图案的外部，并且与图3的转移粘结剂27的横向限度(例如，尺寸d)相对应。孔22在其主要表面20-1和20-2之间延伸通过载体20。期望载体20的一个或两个主要表面或面20-1或者20-2是平面或者重叠地基本上是平坦的，但是这不是必需的。载体20具有位于周长p外的宽度(D-d)/2的边缘(没有孔)。期望边缘宽度(D-d)/2是板厚度的大约3至10倍，更方便地板厚度的大约4至8倍，优选地板厚度的大约5倍。换句话说，重要的是，选取百分比孔面积和边缘宽度，使得百分比孔面积尽可能地大，同时仍然提供足够刚度的板以在加工期间保持基本上平坦，并且足够强以承受在制造期间的必要的处理而不破裂。
图3-12是根据本发明的另一个实施例的在不同制造阶段40-1到40-10的简化示意性横截面视图，图示了如何使用图1-2的支撑载体20来加工图12的独立电子组件52的阵列板50。一般的制造过程是利用粘结剂将雏形的组件板(例如，图9的板35)附连到载体20。因为板35还没有完成制造，所以板35被称为“雏形板”。换句话说，板35是早期阶段的板或者部分完成的板。雏形或者部分完成的板35包含通过模制化合物结合在一起的期望的组件的电子功能所需要的管芯。进一步加工雏形板35和载体20的组合，以在管芯和期望的外部电子触点之间提供期望的电互连，直到完成该板。然后，将该成品板从载体分离，并且单体化为独立的电组件。虽然存在大量的可能粘结剂，但是已经发现了仅有限的数目具有粘结剂属性、温度稳定性、对于其他制造步骤和材料的无干扰性和释放要求的适当组合。而且，虽然这样的粘结剂可以通过许多技术施加到载体或者从载体移除，但是下面描述的优选技术良好地适用于低成本批量制造。
参考图3的制造阶段40-1，提供了具有横向尺寸d和周长p的夹层结构41-1的转移粘结剂(TA)24。TA 24通常是三层夹层，包括上塑料膜25(通常称为“上衬垫”)、中间粘结剂层27和下塑料膜26(通常称为“下衬垫”)。塑料膜或者衬垫25具有上(面向外部)表面25-1和下(面向内部)表面25-2。塑料膜或者衬垫26具有下(面向外部)表面26-1和上(面向内部)表面26-2。期望衬垫25、26具有不同表面能的释放涂层的PET或者其他标准衬垫材料，因此一侧比另一侧更容易剥落，但是还可以使用其他材料，只要它们与粘结剂27相适应，并且将可移除地从其释放。粘结剂层27优选地是硅酮材料。也可以使用其他粘结剂材料和应用技术，只要它们坚固得足以在后续的制造步骤期间使雏形板保持粘结到载体，可以承受电子组件的稍后的加工所需要的温度，并且可以在不损害在雏形和成品板上的部件和材料的情况下在制造加工的后面的阶段被溶解或者剥离。结合图14-15来更详细地说明这一点。
粘结剂层27具有与上衬垫25的下(面向内部)表面25-2接触的上表面27-1和与下衬垫26的上(面向内部)表面26-2接触的下表面27-2。上衬垫25的面向内部的表面25-2和下衬垫26的面向内部的表面26-2已经由它们的制造商来处理，使得它们可移除地粘结到中间粘结剂层27。期望上衬垫和下衬垫25、26具有不同的释放力，即，使得一个衬垫比另一个更容易从粘结层27拉离。具有较低的释放力的衬垫被称为“容易侧”，并且具有较高释放力的衬垫被称为“困难侧”。期望衬垫25、26是大约0.025到0.075mm厚，并且粘结剂层27通常是大约0.025到0.075mm厚，但是还可以使用更厚和更薄的层。如在下面的制造阶段中所述，只要衬垫可以容易地被移除，衬垫厚度就不是重要的。为了在此所述的制造工艺的目的，期望上衬垫25是容易侧。诸如由美国加利福尼亚的海沃德的Gel-Pak制造的Gel-Pak转移粘结剂类型GP-TA市售材料适合于TA 24。为了使用方便，期望标记TA 24，使得可以容易地识别容易侧和困难侧。
现在参考图4的制造阶段40-2，移除上衬垫25，产生结构41-2。以该方式，暴露粘结剂27的上表面27-1。为了描述的方便，移除了上衬垫25的TA 24被称为TA 24’。在图5的制造阶段40-3中，TA 24’被方便地置于夹具30中，以便于位于由弹簧33支持的可收缩对准销32之间。对准销32相隔尺寸d加小空隙量。下衬垫26的下表面26-1朝着夹具30的上表面30-1。相隔大约尺寸D(加小空隙量)的向上延伸的边缘壁或者突出31横向地位于销32外部。夹具30被设计使得TA 24’适当地落入对准销32，并且载体20适当地落入边缘壁或者突出31。应当提供足够的空隙，以允许TA 24’和载体20容易插入夹具30中，而没有大的溢出。将没有上衬垫25的TA 24’朝着上表面30-1置于夹具30中。在下衬垫26的下表面26-1和夹具30的上表面30-1之间不需要粘结剂。结构41-3产生。现在参考图6的制造阶段40-4，将载体20置于对准边缘或者突出物31内的夹具30中，给出了结构41-4。在图7的制造阶段40-5中，载体20被按下使得销32朝着弹簧33收缩，直至载体20的表面20-1接触粘结剂27的表面27-1，使得它们粘结在一起。只要在载体20上保持压力，结构41-5就产生。当被释放时，弹簧33推起销32，将载体20和TA 24’的组合抬离夹具30的表面30-1。虽然夹具30的使用是方便的，但是这不是必要的，并且可以通过其他方式来确定TA 24’和载体20的相对位置。标准的取放型机器可以提供期望的对准，其中，当与载体20配对时，TA 24’的周长位于周长p的圆圈或者外围23之上或者之内(参见图1)。
现在参考图8的制造阶段40-6，载体20和TA 24’的组合被反转，并且期望TA 24’滚动，以便保证粘结层27的表面27-1牢固地接合到载体20的表面20-1。载体20和TA 24’的组合然后被方便地置于夹具34中，并且载体20的表面20-2与夹具34的表面34-1接触。结构41-6产生。夹具34不是必要的，而仅仅是对准载体20和部分完成的(“雏形”)组件阵列或者板35(参见图9)的方便方式。在批量制造中，这可以容易地通过本领域中公知的取放型机器来完成。但是，为了说明方便，在此假定使用夹具34。在图9的制造阶段40-7中，下衬垫26(现在面向外部)被移除，使得粘结层27的表面27-2被暴露。然后，雏形阵列或者板35被置于夹具34中(或者否则相对于载体20对准)，使得雏形阵列或者板35的表面35-1接触粘结剂层27的表面27-2，并且可移除地将两个表面粘结在一起，以形成临时结构37。
在图9和其后假定雏形阵列或者板35包括半导体或者其他电子管芯36，其通过它们的边缘和后表面被固定在塑料封装43中。在雏形阵列或者板35的表面35-2上暴露管芯36的电子触点36-1。可以以多种公知的方式来实现这一点，所述方式例如并且不意欲限于通过将其上布置了电子触点36-1的管芯36放置在张紧的粘性带上，然后使用传统的模制化合物将管芯36的后表面和边缘覆成型，以形成塑料封装43，并且然后移除张紧的粘性带。该过程的结果是自支持的雏形阵列或者板35，其包含具有面向外部的电子触点36-1的各种管芯36，它们以与它们在构成多个组件板或者阵列的独立电子组件中的期望位置相对应的组来进行布置。这允许多个独立的电子组件被同时加工，由此降低制造成本。垂直切割线53是下述位置的示例，其中，阵列或者板35在完成后最终被分离为独立的电子组件。结果41-7产生。
在图10的制造阶段40-8中，从夹具34移除包括通过粘结剂27附连到雏形阵列或者板35的载体20的复合结构37。因为在夹具34和结构37之间没有粘结剂，所以这易于被实现。结构41-8产生。结构37是独立的结构，其中由载体20来支撑的阵列或者板35，使得可以使用本领域中公知的方式来进一步加工该组合，以提供图12的成品组件阵列或者板50。在图11的制造阶段40-9中，在表面35-2上和在管芯36上提供一个或多个互连层38-1、38-2等，以便于建立对管芯36上的电子触点36-1的适当连接。在最外互连层，例如在这个示例中的层38-2，的外表面39上，电子连接垫或者触点39-1被方便地提供，用于建立对在阵列或者板50中的独立电子组件52的电连接。结构41-9产生，也被称为组件或者结构37’。垂直线53指示近似的切割线，用于例如通过锯切或者本领域中公知的其他传统方式将独立的电子组件52从组件阵列或者板50分离。现在参考图12的制造阶段40-10，通过溶解粘结剂27来将载体20从完成的组件板50分离，如结合图14和图15更详细解释的。结构41-10产生，其中，完成的电子组件阵列或者板50包括仍然在切割线53处结合的独立电子组件52。独立的电子组件52使用本领域中公知的方式来被单体化，即被分离为独立的组件52。锯切是优选的。图13是简化的示意性横截面视图，图示了如上所述加工的独立电子组件52可以随后被翻转，并且例如通过母板60上的焊锡球或者焊接凸点62被安装在成品或者高级电子设备的母板60或者其他部分上。替代地，可以在仍然具有阵列或者板50的形式的同时，在电子组件52上提供焊锡球或者焊接凸点。任何一种布置都是实用的。
如上所述，阵列或者板50通过诸如硅酮的粘结剂27粘结到载体20。为了获得独立组件阵列或者板50，必需将板50和载体20分离。为了在产生成品板50的制造工艺期间使部分完成的板35保持平坦，粘结剂27必需是强壮的粘结剂。否则，在加工期间发生的各种温度剧增(例如达到～250摄氏度或者更高)期间的不同的膨胀和收缩将往往将它们弹开。各种温度剧增的另一个结果是其经常往往使得粘结剂27更牢固地粘结到板50和载体20。因此，仅仅将它们剥离可能导致板50的过大破损。在该情况下，必须使粘结剂27从在载体20和板50的表面25-1之间溶解，以便于使它们分离。虽然可以通过将板50、粘结剂27和载体20的组合放置在适当溶剂的箱体中来完成这一点，但是溶解通常极慢，特别是如果载体20不包括孔22的情况下，并且这样的方法不适合于批量生产。另一个复杂性是用于溶解粘结剂的可用溶剂也会伤害成品组件阵列或者板50的各个部分，例如，腐蚀各种金属触点、焊接凸点等。这是不期望的。已经发现，需要专用的溶剂箱体系统和载体设计，以便于能够使粘结剂27迅速溶解，以分离板50和载体20，并且同时避免对于板50的显著腐蚀或者其他反作用。
图14和图15图示了根据本发明的另一个实施例的可以如何从载体20有效地分离图11的结构37’的电子组件阵列或者板50以提供如图12中图示的独立的阵列或者板50并且避免不期望的腐蚀效果，并且示出了进一步的细节。现在参考图14和图15，提供了溶剂箱体系统65，包括外部箱体66和通过环形区域或者空间74与外部箱体分离的内部箱体67。在内部箱体67内，布置了架子68来支撑图11的复合结构37’。结构37’包括通过粘结剂27粘结到载体20的板50，如图14中所示。为了避免混淆本发明，已经在图14-15中省略了板50的各种内部细节。在图14-15的示例中，架子68保持四个复合结构37’，它们通过导引物69基本上被垂直保持。内部箱体67和外部箱体66包含溶剂70。溶剂再循环泵71经由耦合到在内部箱体67和外部箱体66之间的环形区域或者空间74的管道75来进行抽取，并且经由管道72来排入内部箱体67中，使得溶剂如箭头76所示进行再循环。传统的温度控制壁架(mantel)(未示出)围绕外部箱体66，以将溶剂箱体系统65保持在期望的温度。提供充气器入口80穿过外部箱体66，并且延伸到在内部箱体67的底部中的各个出口，使得例如干燥空气或者干燥氮气的气体82在内部箱体67中的溶剂70中冒泡，由此提供小气泡流以搅动溶剂70。优选干燥氮气或者其他实质上非反应性的气体以防止板50的焊料、引线或者其他部分的氧化和后续的腐蚀。除了将氧气和/或潮气从溶剂70赶出，充气器系统提供了溶剂70的机械搅动，以辅助溶解粘结剂27。在溶剂泵71产生的压力的作用下，溶剂70填充内部箱体67，并且向上流动和超过由内部箱体67的上边缘形成的围堰73而进入环形区域或者空间74，从此处返回泵71。期望将溶剂70保持得尽可能没有潮气。因此，期望在溶剂70的表面77以上提供干燥气体帘84。通过提供承载如箭头86所示地吹过溶剂表面77的干燥气体的输入管道85来方便实现这一点，干燥气体诸如干燥空气或者干燥氮气或者其他实质上非反应性的干燥气体。
对于溶剂70的重要要求是，溶剂70溶解粘结剂27，而不腐蚀在板50上的电子触点39-1，也不伤害层之间的电介质和互连层38的导体，也不伤害板50的塑料封装43。因此，必须记住这些整体要求来进行粘结剂27的初始选择，即，粘结剂27在温度剧增和机械处理的情况下具有所需要的粘结强度和稳定性，并且还存在用于粘结剂27的非腐蚀性的溶剂70，其与板50的材料相适应并且允许在不反作用于板50的情况下稍后移除粘结剂27。如上所述，硅酮粘结剂具有该属性的组合，而其他粘结剂没有。当粘结剂27是硅酮时，期望溶剂70包含磺酸或者磷酸。二者都水解硅酮，并且如果被适当地处理，则不会明显地伤害板50的材料，特别是电子触点39-1的材料。优选的是磺酸。适当形式的磺酸是可从美国印第安纳州的印第安纳波利斯的Dynalogy公司获得的非极性有机基本溶剂中的大约10-30％的十二烷基苯磺酸。期望将箱体67内的温度保持在大约25至60摄氏度的范围中，更方便地，在大约30至50摄氏度的范围中，并且优选地在大约45摄氏度。然而，还可以使用其他非极性消化溶剂和其他温度范围。重要的是，溶剂70是非极性的，以便于最小化电子触点39-1的腐蚀或者对于在板50上的其他暴露材料的伤害。就其本身而言，磺酸容易吸收潮气，使其不期望地呈现极性和腐蚀性。因此，在溶剂70的表面77上提供干燥气体帘84。充气器气体82也保持干燥，以禁止溶剂70吸收潮气。
图15示出了包括在图14的溶剂箱体系统中的板50和载体20的沉浸结构37’的结果。在载体20中的多个孔22允许溶剂70通过粘结剂27所位于的基本上所有的板50和载体20到达粘结剂27。充气器气体82的起泡动作保证了溶剂进入载体20中的孔22的新的供应。从构成载体20和板50的不类似的材料产生的自然力使得板50在粘结剂27软化时略微弯曲，由此加速了板50从载体20的释放。为了清楚，已经在图15中夸大了板50的弯曲度。粘结剂27溶解掉，由此使板50从载体20释放。在板50的释放后，它们从溶剂箱体系统65被移除，被冲洗以移除任何残余的溶剂、被干燥，并且然后优选地通过锯切被单体化为独立的组件52(例如，参见图12-13)。然后，组件52准备好进行使用。
作为上述制造过程的结果，集成电子组件52可以被设计得很紧凑。因为互连层38-1、38-2、...等通常相对较薄，因此主要通过与封装43的厚度相关的管芯厚度来确定成品组件52的厚度，该封装43的厚度需要使得部分完成(雏形)的组件阵列或者板35强壮得足以承受被安装在载体20上并且在制造期间被处理。在制造阶段40-7和40-8中的板安装之后，并且在图14-15中图示的载体分离阶段之前的所有后续制造步骤期间，载体20支撑雏形板35。因此，雏形阵列或者板35可以比在需要承受互连层电介质的独立沉积、经由孔的蚀刻、使用导体经由孔的电镀并且提供与互连层38和触点39-1相关联的其他金属引线时薄得多。而且，提供任何期望数目的叠加的互连层的能力使得能够向上互连层添加其他管芯和部件，由此减少了成品组件的横向足迹。因此，在图3-12和图14-15中图示的方法适于提供通过适应于大批量低成本制造的制造工艺制造的特别紧凑的电子组件。
根据第一实施例，提供了一种用于制造电子组件的方法，包括：提供载体，所述载体具有贯穿其中的多个孔；提供雏形板，所述雏形板包括多个部分完成的电子组件；用可移除的粘结剂来涂敷所述载体或者所述雏形板；通过所述粘结剂来将所述雏形板安装在所述载体上，以形成组合结构；加工所述组合结构，以提供成品电子组件的板；将所述成品电子组件的板与所述载体分离；以及将所述板单体化为独立的电子组件。根据另一个实施例，所述安装步骤包括：将所述雏形板安装在所述载体上，使得所述粘结剂基本上覆盖在所述载体中的所述多个孔。根据另一个实施例，所述多个孔基本上均匀地分布在与所述粘结剂接触的所述载体上的区域内。根据另一个实施例，所述多个孔具有组合的区域，包括在与所述粘结剂接触的所述载体上的区域的约2％至约10％。根据另一个实施例，所述载体包括陶瓷。根据另一个实施例，所述载体包括氧化铝。根据另一个实施例，所述粘结剂包括硅酮。根据另一个实施例，所述分离步骤包括：在溶剂中溶解所述粘结剂。根据另一个实施例，所述溶解步骤包括：使用非极性溶剂。根据另一个实施例，所述粘结剂包括硅酮，并且所述溶解步骤采用包括磺酸、磷酸或者其组合的溶剂。根据另一个实施例，所述溶解步骤采用包括磺酸的溶剂。根据另一个实施例，所述溶解步骤进一步包括：在所述溶解步骤期间在所述溶剂上吹过干燥气体和吹动干燥气体通过所述溶剂。根据另一个实施例，所述涂敷和安装步骤包括：提供具有通过粘结剂隔开的第一塑料衬垫和第二塑料衬垫的转移粘结剂夹层；移除第一塑料衬垫以暴露所述粘结剂的第一表面；将所述粘结剂的所述第一表面朝着所述载体放置；移除所述第二塑料衬垫以暴露所述粘结剂的第二表面；以及将所述板朝着所述粘结剂的第二表面放置。根据另一个实施例，所述第一放置步骤包括：将所述粘结剂的所述第一表面朝着所述载体放置，使得所述粘结剂的所述第一表面基本上覆盖所述载体中的所述多个孔。
根据第二实施例，提供了一种用于制造独立的电子组件的方法，包括：提供雏形板，所述雏形板具有第一横向限度，并且包括多个未完成的电子组件；提供陶瓷载体，所述陶瓷载体具有至少等于所述第一横向限度的第二横向限度以及贯穿其中的多个孔，所述多个孔基本上均匀地分布在载体的第三横向限度上；用粘结剂来涂敷所述载体的所述第三横向限度；使用所述粘结剂来将所述雏形板安装到所述载体；完成所述雏形板成为多个电子组件的基本上完成的板的制造；溶解所述粘结剂以将所述基本上完成的板与所述载体分离；以及将所述板的所述多个电子组件分离为所述独立的电子组件。根据另一个实施例，所述第一横向限度和所述第二横向限度基本上相等，并且所述第三横向限度小于所述第一横向限度或者所述第二横向限度。根据另一个实施例，所述粘结剂包括硅酮，并且所述溶解步骤利用基本上非极性的溶剂。根据另一个实施例，所述涂敷和安装步骤使用转移粘结剂。
根据第三实施例，提供了一种用于制造独立的电子组件的方法，包括：提供雏形板，所述雏形板具有第一横向限度，并且包括多个未完成的电子组件，每一个都包括在塑料基质中保持的一个或多个电子管芯，其中，所述管芯具有在所述雏形板的第一表面上暴露的电连接点；提供陶瓷载体，所述陶瓷载体具有至少等于所述第一横向限度的第二横向限度的直径D和贯穿其中的多个孔，所述多个孔基本上均匀地分布在小于所述第二横向限度的第三横向限度的直径d上，使得在所述载体的周边存在没有孔的宽度为(D-d)/2的边缘；使用从转移粘结剂夹层得到的粘结剂来基本上涂敷所述第三横向限度的直径d；将所述雏形板的第二暴露表面相对其第一暴露表面放置在所述粘结剂上，使得所述第三横向伸展基本上位于所述第一横向限度的中心，由此形成组合，其中，所述第一表面和其上的电连接点被暴露；向耦合到在所述管芯上的所述电连接点的所述雏形板的第一暴露表面添加一个或多个互连层和外部电子触点，由此基本上完成所述雏形板成为多个电子组件的基本上完成的板的制造；溶解所述粘结剂以将所述基本上完成的板与所述载体分离；以及将所述板的所述多个电子组件分离为所述独立的电子组件。根据另一个实施例，所述转移粘结剂夹层包括硅酮粘结剂。
虽然已经在上面的具体实施方式中呈现了至少一个示例性实施例，但是应当明白，存在大量的变化形式，特别是关于载体20、孔22、粘结剂27、雏形板35、随后的互连层38、另外的管芯或者其他部件(未示出)的添加、外部触点39-1和包括电子组件52和溶剂箱体系统65的板50的其他设计特征的选取。还应当明白，示例性实施例仅仅是示例，并且不意在以任何方式来限制本发明的范围、适用性或者配置。相反，上述详细描述将向本领域内的技术人员提供用于实现所述一个或多个示例性实施例的方便的路线图。应当明白，在不偏离在所附权利要求及其合法等同物中给出的本发明的范围的情况下，可以在元件的功能和布置上进行各种改变。

Claims (20)

1.一种用于制造电子组件的方法，包括：
提供载体，所述载体具有贯穿其中的多个孔；
提供雏形板，所述雏形板包括多个部分完成的电子组件；
用可移除的粘结剂来涂敷所述载体或者所述雏形板；
通过所述粘结剂来将所述雏形板安装在所述载体上，以形成组合结构；
加工所述组合结构，以提供成品电子组件的板；
将所述成品电子组件的板与所述载体分离；以及
将所述板单体化为独立的电子组件。
2.根据权利要求1所述的方法，其中，所述安装步骤包括：将所述雏形板安装在所述载体上，使得所述粘结剂基本上覆盖所述载体中的所述多个孔。
3.根据权利要求2所述的方法，其中，所述多个孔基本上均匀地分布在与所述粘结剂接触的所述载体上的区域内。
4.根据权利要求3所述的方法，其中，所述多个孔具有组合的区域，包括在与所述粘结剂接触的所述载体上的区域的约2％到约10％。
5.根据权利要求1所述的方法，其中，所述载体包括陶瓷。
6.根据权利要求5所述的方法，其中，所述载体包括氧化铝。
7.根据权利要求1所述的方法，其中，所述粘结剂包括硅酮。
8.根据权利要求1所述的方法，其中，所述分离步骤包括：在溶剂中溶解所述粘结剂。
9.根据权利要求8所述的方法，其中，所述溶解步骤包括：使用非极性溶剂。
10.根据权利要求9所述的方法，其中，所述粘结剂包括硅酮，并且所述溶解步骤采用包括从一组中选择的酸的溶剂，所述组包括磺酸和磷酸。
11.根据权利要求8所述的方法，其中，所述溶解步骤采用包括磺酸和磷酸的溶剂。
12.根据权利要求9所述的方法，其中，所述溶解步骤进一步包括：在所述溶解步骤期间，将干燥气体在所述溶剂上吹过和吹动干燥气体通过所述溶剂。
13.根据权利要求1所述的方法，其中，所述涂敷和安装步骤包括：
提供具有通过粘结剂隔开的第一塑料衬垫和第二塑料衬垫的转移粘结剂夹层；
移除所述第一塑料衬垫以暴露所述粘结剂的第一表面；
朝着所述载体放置所述粘结剂的所述第一表面；
移除所述第二塑料衬垫以暴露所述粘结剂的第二表面；以及
朝着所述粘结剂的所述第二表面放置所述板。
14.根据权利要求13所述的方法，其中，所述第一放置步骤包括：朝着所述载体放置所述粘结剂的所述第一表面，使得所述粘结剂的所述第一表面基本上覆盖所述载体中的所述多个孔。
15.一种用于制造独立的电子组件的方法，包括：
提供雏形板，所述雏形板具有第一横向限度，并且包括多个未完成的电子组件；
提供陶瓷载体，所述陶瓷载体具有至少等于所述第一横向限度的第二横向限度和贯穿其中的多个孔，所述多个孔基本上均匀地分布在所述载体的第三横向限度上；
用粘结剂来涂敷所述载体的所述第三横向限度；
使用所述粘结剂来将所述雏形板安装到所述载体；
完成所述雏形板成为多个电子组件的基本上完成的板的制造；
溶解所述粘结剂以将所述基本上完成的板与所述载体分离；以及
将所述板的所述多个电子组件分离为独立的电子组件。
16.根据权利要求15所述的方法，其中，所述第一横向限度和所述第二横向限度基本上相等，并且所述第三横向限度小于所述第一横向限度或者所述第二横向限度。
17.根据权利要求15所述的方法，其中，所述粘结剂包括硅酮，并且所述溶解步骤利用基本上非极性的溶剂。
18.根据权利要求15所述的方法，其中，所述涂敷和安装步骤利用转移粘结剂。
19.一种用于制造独立的电子组件的方法，包括：
提供雏形板，所述雏形板具有第一横向限度，并且包括多个未完成的电子组件，每一个都包括在塑料基质中保持的一个或多个电子管芯，其中，所述管芯具有在所述雏形板的第一表面上暴露的电子连接点；
提供陶瓷载体，所述陶瓷载体具有至少等于所述第一横向限度的第二横向限度的直径D和贯穿其中的多个孔，所述多个孔基本上均匀地分布在小于所述第二横向限度的第三横向限度的直径d上，使得在所述载体的周围存在没有孔的宽度为(D-d)/2的边缘；
用从转移粘结剂夹层得到的粘结剂来基本上涂敷所述第三横向限度的直径d；
将所述雏形板的第二暴露的表面与其第一暴露的表面相对地放置在所述粘结剂上，使得所述第三横向限度基本上位于所述第一横向限度的中心，由此形成组合，其中，所述第一表面和其上的电子连接点被暴露；
向耦合到在所述管芯上的所述电子连接点的所述雏形板的第一暴露的表面添加一个或多个互连层和外部电子触点，由此基本上完成所述雏形板成为多个电子组件的基本上完成的板的制造；
溶解所述粘结剂以将所述基本上完成的板与所述载体分离；以及
将所述板的所述多个电子组件分离为独立的电子组件。
20.根据权利要求19所述的方法，其中，所述转移粘结剂夹层包括硅酮粘结剂。
CN2008801220374A 2007-12-27 2008-11-21 电子组件制造方法 Expired - Fee Related CN101904003B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/965,519 US7802359B2 (en) 2007-12-27 2007-12-27 Electronic assembly manufacturing method
US11/965,519 2007-12-27
PCT/US2008/084268 WO2009085463A1 (en) 2007-12-27 2008-11-21 Electronic assembly manufacturing method

Publications (2)

Publication Number Publication Date
CN101904003A true CN101904003A (zh) 2010-12-01
CN101904003B CN101904003B (zh) 2012-08-08

Family

ID=40796393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801220374A Expired - Fee Related CN101904003B (zh) 2007-12-27 2008-11-21 电子组件制造方法

Country Status (5)

Country Link
US (1) US7802359B2 (zh)
JP (1) JP5254356B2 (zh)
CN (1) CN101904003B (zh)
TW (1) TWI451554B (zh)
WO (1) WO2009085463A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108574069A (zh) * 2017-03-10 2018-09-25 三星电子株式会社 包括组件分离结构的电子设备
CN109997419A (zh) * 2016-11-28 2019-07-09 三井金属矿业株式会社 多层布线板的制造方法
CN109997418A (zh) * 2016-11-28 2019-07-09 三井金属矿业株式会社 多层布线板的制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8327532B2 (en) * 2009-11-23 2012-12-11 Freescale Semiconductor, Inc. Method for releasing a microelectronic assembly from a carrier substrate
CN105690974B (zh) * 2016-01-21 2019-01-18 京东方科技集团股份有限公司 柔性薄膜贴合与剥离方法、柔性基板制备方法、衬底基板
KR102536590B1 (ko) * 2020-03-27 2023-05-26 주식회사 네패스라웨 반도체 패키지 제조 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5292686A (en) * 1991-08-21 1994-03-08 Triquint Semiconductor, Inc. Method of forming substrate vias in a GaAs wafer
US5268065A (en) 1992-12-21 1993-12-07 Motorola, Inc. Method for thinning a semiconductor wafer
JPH06232532A (ja) * 1993-02-04 1994-08-19 Dainippon Toryo Co Ltd プリント配線板の製造法、プリント配線板及び機器
JPH07111383A (ja) * 1993-10-13 1995-04-25 Furukawa Electric Co Ltd:The 回路基板の製造方法
WO1995012895A1 (fr) 1993-11-04 1995-05-11 Nitto Denko Corporation Procede pour produire un element a semi-conducteurs, et feuille auto-adhesive pour coller des tranches
JPH0831792A (ja) * 1994-07-11 1996-02-02 Dainippon Screen Mfg Co Ltd 基板処理装置
US6001888A (en) 1994-10-26 1999-12-14 Ge Bayer Siliconesgmbh & Co.Kg Activator for the depolymerization of polysiloxanes which are crosslinked, optionally contain fillers and/or are uncrosslinked
US6076585A (en) * 1998-03-02 2000-06-20 Motorola, Inc. Method of manufacturing a semiconductor device and apparatus therefor
JP2001144037A (ja) 1999-11-17 2001-05-25 Fujitsu Ltd 半導体装置の製造方法及び製造装置
DE10022419A1 (de) 2000-05-09 2001-11-22 Henkel Ecolab Gmbh & Co Ohg Silikon-Entferner
JP2002134440A (ja) * 2000-10-27 2002-05-10 Tokuyama Corp 基板の処理方法及びそれに用いるトレー
US6544939B1 (en) 2000-11-13 2003-04-08 Permatex, Inc. Thickened silicone dissolving agent
US6491083B2 (en) * 2001-02-06 2002-12-10 Anadigics, Inc. Wafer demount receptacle for separation of thinned wafer from mounting carrier
JP4100936B2 (ja) * 2002-03-01 2008-06-11 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6652665B1 (en) 2002-05-31 2003-11-25 International Business Machines Corporation Method of removing silicone polymer deposits from electronic components
US6869894B2 (en) 2002-12-20 2005-03-22 General Chemical Corporation Spin-on adhesive for temporary wafer coating and mounting to support wafer thinning and backside processing
JP3962927B2 (ja) 2003-05-01 2007-08-22 信越化学工業株式会社 電気電子部品を保護する封止材の除去方法
JP2005191550A (ja) * 2003-12-01 2005-07-14 Tokyo Ohka Kogyo Co Ltd 基板の貼り付け方法
US7015075B2 (en) 2004-02-09 2006-03-21 Freescale Semiconuctor, Inc. Die encapsulation using a porous carrier
US7442581B2 (en) * 2004-12-10 2008-10-28 Freescale Semiconductor, Inc. Flexible carrier and release method for high volume electronic package fabrication
US7232770B2 (en) 2005-05-03 2007-06-19 General Chemical Performance Products Llc High temperature and chemical resistant process for wafer thinning and backside processing

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109997419A (zh) * 2016-11-28 2019-07-09 三井金属矿业株式会社 多层布线板的制造方法
CN109997418A (zh) * 2016-11-28 2019-07-09 三井金属矿业株式会社 多层布线板的制造方法
CN108574069A (zh) * 2017-03-10 2018-09-25 三星电子株式会社 包括组件分离结构的电子设备
CN108574069B (zh) * 2017-03-10 2022-05-31 三星电子株式会社 包括组件分离结构的电子设备

Also Published As

Publication number Publication date
WO2009085463A1 (en) 2009-07-09
US20090165293A1 (en) 2009-07-02
TWI451554B (zh) 2014-09-01
JP2011508448A (ja) 2011-03-10
JP5254356B2 (ja) 2013-08-07
US7802359B2 (en) 2010-09-28
TW200933855A (en) 2009-08-01
CN101904003B (zh) 2012-08-08

Similar Documents

Publication Publication Date Title
CN101904003B (zh) 电子组件制造方法
CN100377296C (zh) 用于晶片分离的剥离装置
CN101496161B (zh) 具有单侧遮盖的封装系统模块
CN102044404B (zh) 用于使经切分的半导体裸片与裸片贴胶带分离的系统
CN101901742A (zh) 用于薄晶粒分离和拾取的设备
JP2007242648A (ja) 基板の処理装置
US8294251B2 (en) Stacked semiconductor package with localized cavities for wire bonding
CN101621012B (zh) 具有用于线接合的局部化空腔的堆叠式半导体封装及其制造方法
US20110020982A1 (en) Method for bonding of chips on wafers
TW201203595A (en) Method for processing solar cell substrates
CN104685978B (zh) 多层配线板及多层配线板的制造方法
CN104094401B (zh) 用于半导体装置的尾线连接器
CN103296155B (zh) 一种薄膜led外延芯片的制造方法
CN102024674B (zh) 基片处理装置及为此使用的覆盖构件
TWI719073B (zh) 具有級聯與垂直連接之晶粒堆疊技術
CN101908491B (zh) 基板的制造方法
TWI812625B (zh) 用於晶圓階層封裝的方法及裝置
US20090087938A1 (en) Method for Manufacturing Microdevices or Integrated Circuits on Continuous Sheets
KR101781799B1 (ko) 칩 휘어짐을 방지하기 위한 칩 적층 방법 및 이를 이용한 반도체 패키지
JP2011096426A (ja) 燃料電池用セパレータの製造方法および搬送装置
KR101344496B1 (ko) 기판 성형 장치
CN220284291U (zh) 扩散炉
KR102591348B1 (ko) 세라믹 히터
CN217468422U (zh) 集成芯片以及电子设备
CN115274603A (zh) 引线框架组件与芯片的封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP USA, Inc.

Address before: Texas in the United States

Patentee before: FREESCALE SEMICONDUCTOR, Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120808