CN101887848B - 包括具有前侧和背侧的硅单晶衬底和沉积于前侧上的SiGe层的晶片的生产方法 - Google Patents

包括具有前侧和背侧的硅单晶衬底和沉积于前侧上的SiGe层的晶片的生产方法 Download PDF

Info

Publication number
CN101887848B
CN101887848B CN2010101290412A CN201010129041A CN101887848B CN 101887848 B CN101887848 B CN 101887848B CN 2010101290412 A CN2010101290412 A CN 2010101290412A CN 201010129041 A CN201010129041 A CN 201010129041A CN 101887848 B CN101887848 B CN 101887848B
Authority
CN
China
Prior art keywords
layer
front side
wafer
substrate
monocrystalline substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010101290412A
Other languages
English (en)
Other versions
CN101887848A (zh
Inventor
P·施托克
T·布施哈特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN101887848A publication Critical patent/CN101887848A/zh
Application granted granted Critical
Publication of CN101887848B publication Critical patent/CN101887848B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

晶片的生产方法，所述晶片包括具有前侧和背侧的硅单晶衬底和沉积于所述前侧上的SiGe层，所述方法包括下列顺序的步骤：同时抛光硅单晶衬底的前侧和背侧；在硅单晶衬底的背侧上沉积应力补偿层；抛光硅单晶衬底的前侧；清洁背侧上沉积了压力补偿层的硅单晶衬底；和在硅单晶衬底的前侧上沉积完全或部分松驰的SiGe层。

Description

包括具有前侧和背侧的硅单晶衬底和沉积于前侧上的SiGe层的晶片的生产方法
在硅单晶衬底上通过外延沉积方法沉积的SiGe晶体异质外延层一般和衬底在多个材料性质上不同，包括晶格尺寸和热膨胀系数。在Si上沉积SiGe是用于将晶格常数从Si增大到纯Ge的公知体系，后者的晶格常数大于Si的4.2％。在下文中，SiGe是Si(1-x)Gex的缩写，其中x表示0.2到1.0范围内的值。在沉积的早期，异质外延的SiGe层相对于底层的衬底晶格应变。超过一定的层厚度(临界厚度)后，通过所谓的错配位错(misfit dislocations，MFD)的介入，异质外延层的晶体开始松弛。尽管在垂直于生长方向的平面内取向，但并非所有的MFD都延伸至衬底晶片的边缘，一定量的MFD弯曲并形成穿过生长层到达表面的穿透位错(threading dislocation，TD)。沿着线形成簇的TD称作垛(pile-up-s(Pu))，对电子装置特别有害。来自位错网络的应力场也引起称作交叉影线(cross-hatch)的表面粗糙化。MFD、Pu、TD、交叉影线和晶片弯曲(弓形、卷曲)的形成是来自晶格失配的应变借以释放的机制。已开发许多外延沉积技术以减少应变松驰对异质外延层的晶体质量的负作用。SiGe层中的Ge浓度的渐变(grading)已是减少TD和Pu以及称作SiGe缓冲层的表面粗糙的密度的成功方法。已开发许多渐变Ge浓度的方案，以使Si的晶格和在被渐变的SiGe缓冲层的表面上恒定的预定晶格相等。例如，SiGe缓冲层中的Ge的浓度连续或逐步渐变。
迄今为止，对沉积结束后的反应几乎没有关注。一般，沉积通过将硅单晶衬底晶片加热至特定温度然后使组件在气相中生长膜而完成(例如CVD，PVD，MBE)。当膜的生长结束时，膜相对于衬底完全或部分松弛。有时，进行退火步骤以完全松弛SiGe缓冲层。沉积完成后，层状的晶片开始冷却。由于异质外延层和衬底之间的热膨胀系数差异，新的应力产生。该应力分量按照和膜生长期间由晶格失配引入的应力相似的方式影响层性质。次生松弛，晶片的弯曲和表面的粗糙化是释放该应力的机制。
已尝试减少晶片的弯曲。通过在异质外延层中提供应变的Si的薄中间层，这样的尝试已在一定程度上获得成功。这种类型的一种方法公开于US2008/0017952A1，另一种公开于US2009/0087961A1。
根据US2003/0033974A1，具有III-V氮化层且没有缺陷和微裂的平外延片可通过将这样的层沉积于衬底的前侧和背侧上而获得。
这些方法都用于补偿因异质外延的前侧层产生的应力引起的晶片弯曲。本发明旨在提供使用由背侧层产生的应力以改变异质外延的前侧层的生长和冷却机制，从而改进前侧层的晶体质量，特别是由交叉影线的产生引起的TDD和表面粗糙的方法。
应力补偿层的提供防止异质外延层在将晶片从沉积温度冷却后的阶段期间的劣化。沉积后，异质外延层处于完全或部分松弛的状态，取决于沉积期间的条件。当成膜气体关闭后，晶片通常以受控的方式冷却。由于衬底和异质外延层的热失配，新的应力产生并引起一系列次生松弛过程。它们包括次生位错的形成，表面的粗糙化以及晶片的弯曲。一般可以观察到TD密度和朝向晶片边缘的表面粗糙度的有力增大。然而，沉积应力补偿层抵消新的应力的产生，消除中部和边缘就RMS-粗糙度而言的不均匀，减少TD的密度和由交叉影线引起的粗糙度，并改善晶片的弯曲。所述应力补偿层在沉积异质外延层之前在衬底的背侧提供所需的应力量。
然而，尽管在沉积异质外延层之前在前侧沉积应力补偿层解决和异质外延层的缺陷和晶片的弯曲有关的问题，但其他晶片参数会显著受损。对于用于亚-45nm装置时代的先进CMOS晶体管的制造最为重要的参数是和晶片的几何有关的参数，特别是全局和局部平坦度参数(SFQR，SBIR)和纳米形貌(nano-topography)。
用于生产适用于32nm装置时代以下的异质外延的300mm晶片的工艺流程需要优化，以满足在背侧上增加应力补偿层和在晶片的前侧上增加异质外延层的情况下关于这些参数的严格规范。
本发明的目的在于提供晶片的生产方法，所述晶片包括硅单晶衬底和沉积于衬底的前侧上的SiGe异质外延层以及背侧上的应力补偿层，所述晶片具有改进的全局和局部平坦度参数和纳米形貌。所述目的通过下列晶片生产方法实现，所述晶片包括具有前侧和背侧的硅单晶衬底和沉积于所述前侧上的SiGe层，所述方法包括下列顺序的步骤：
同时抛光硅单晶衬底的前侧和背侧；
在硅单晶衬底的背侧上沉积应力补偿层；
抛光硅单晶衬底的前侧；
清洁背侧上沉积了压力补偿层的硅单晶衬底；和
在硅单晶衬底的前侧上沉积完全或部分松驰的SiGe层。
权利要求所述方法包括在衬底的背侧上提供应力补偿层(stresscompensating layer，SCL)。SCL沉积于衬底的背侧上，且在衬底的前侧上沉积完全或部分松弛的SiGe缓冲层(下面也称作“异质外延层”)之前。SCL有利地按下列方式生长：提供合适的应力量以补偿在衬底的前侧上沉积异质外延层后将晶片从沉积温度冷却期间产生的应力。根据本发明的一个实施方案，如果SCL的厚度和组成按照提供所需量的应力的方式选择，则实现适量的补偿应力。这可根据本发明的一个实施方案实现，如果补偿应力层包括组成恒定的SiGe层并且所述组成恒定的SiGe层的厚度或者组成或者两者用于应力控制。原则上，这个方法和异质外延层的组成和厚度无关。增大所述组成恒定的SiGe层的厚度或增大所述组成恒定的SiGe层中Ge的浓度或增大两者将增大应力，该应力用于补偿由异质外延层在冷却期间引起的应力。所述组成恒定的SiGe层中Ge的浓度优选在10到80％的范围内。
关于所述方法的各个步骤的具体过程是：在同时双侧抛光(simultaneousdouble side polishing，DSP)期间，将衬底固定于载体，并在抛光浆料的存在下在两个旋转的抛光垫之间进行抛光。优选将晶片抛光至补偿晶片因前侧和背侧增加外延层而引起的变厚所需的最终厚度。材料的除去量优选基本等于在异质外延晶片的制备过程中在衬底上沉积的层的总厚度，使得最终的晶片产品的厚度不超过目标厚度。目标厚度优选为直径和异质外延晶片相同的常用外延片的厚度。例如，直径为300mm的外延片的厚度一般在772到778μm的范围内。例如，如果所有的正背侧外延层在最终厚度中增加11μm(考虑中间CMP步骤产生的除去)，则优选将衬底晶片双侧抛光至761到767μm的厚度。
DSP后，优选清洁并干燥衬底，然后通过化学汽相沉积(chemical vapordeposition，CVD)在硅衬底的背侧上沉积应力补偿层。SCL包括SiGe层。SiGe层的厚度和组成接近于产生一应力，该应力基本上补偿在衬底的前侧上沉积异质外延层后产生的应力。根据本发明的第一个实施方案，应力补偿层具有和异质外延层基本相同或相似的厚度和组成。根据本发明的第二个实施方案，SCL包括组成恒定的SiGe层。SCL的厚度或恒定组成中的Ge含量或两者选择用于控制SCL的应力，以基本补偿衬底的前侧上的异质外延层的应力。SCL上可沉积厚度优选不超过100nm且优选不少于5nm的硅的密封帽层。帽层改进其他制造过程中可包括的处理和清洁操作。
在衬底的背侧上沉积SCL后，通过化学机械抛光(chemical mechanicalpolishing，CMP)抛光衬底的前侧。在CMP期间，用载体将衬底压向旋转的抛光垫，并在抛光浆料的存在下抛光。该步骤主要改进异质外延晶片的局部平坦度和纳米形貌。通过CMP除去的材料的量优选约为0.5μm-1.5μm。优选考虑该除去，使得晶片在硅衬底的前侧上沉积完全或部分松弛的SiGe层后满足总厚度规范。
此外，对衬底进行CMP后清洁(post-CMP cleaning)步骤，该步骤优选在单晶片清洁装置中进行。清洁液可以是水或含水清洁剂，特别是为了SiGe表面而改变了浓度和温度的SC1/SC2清洁型清洁液。
衬底的CMP后清洁之后，在衬底的前侧上沉积完全或部分松弛的渐变的SiGe异质外延层，优选通过CVD进行。异质外延层的Ge浓度优选在20.0到90.0％的范围内。Ge渐变的程度优选为10-20％/μm。异质外延层的厚度优选为1.0-9.0μm。
所述方法可包括一个或多个另外的步骤，例如在衬底的前侧上沉积SiGe层后抛光异质外延晶片的边缘和凹槽。可在硅单晶衬底的DSP后进行另外的CMP和CMP后清洁。可在异质外延晶片的前侧上沉积一个或多个其他外延层，例如在渐变的SiGe异质外延层上沉积组成恒定的SiGe层，和在组成恒定的SiGe层上沉积应变的硅层。所述组成恒定的SiGe层中Ge的浓度优选为20到90％。在沉积其他外延层之前可重复CMP和CMP后清洁。在沉积其他外延层之前的CMP可用固定研磨抛光方法替换，该方法使用固定的研磨颗粒代替包括自由研磨颗粒的浆料。
下面参考附图进一步说明本发明。
图1表示用于选择70％SiGe恒定组成的SCL的合适厚度的校准曲线。例如，为了补偿衬底的前侧上在4.5μm的渐变层上Ge的浓度在70％范围内的渐变的SiGe层，和1μm的70％恒定组成的层的应力，图1建议对于恒定组成的70％-SiGe-SCL，2.5μm的厚度将适合于避免弯曲(和钻石形点相应的线)，并将卷曲减至最小(和正方形点相应的曲线)。
图2表示根据本发明的第一个优选实施方案生产的异质外延晶片。所述晶片包括硅单晶衬底10和沉积于衬底的前侧上的渐变SiGe层20。所述晶片还包括沉积于衬底的背侧上的应力补偿层30。所述应力补偿层优选包括组成恒定的SiGe层，该组成恒定的SiGe层具有适合于补偿由异质外延层引起的应力的合适的厚度和组成。
图3表示根据本发明的第二个优选实施方案生产的异质外延晶片。所述晶片包括硅单晶衬底10和沉积于衬底的前侧上的异质外延层，其中所述异质外延层包括沉积于衬底的前侧上的渐变SiGe层40和沉积于所述渐变SiGe层上的组成恒定的SiGe层50。所述晶片还包括沉积于衬底的背侧上的应力补偿层，其中所述应力补偿层包括沉积于衬底的背侧上的渐变SiGe层60和沉积于所述渐变SiGe层上的组成恒定的SiGe层70。
所述应力补偿层可具有和异质外延层相同或相似的组成，或具有和异质外延层相同或相似的厚度。
图4表示常用的异质外延晶片。它包括硅单晶衬底1和沉积于衬底的前侧上的异质外延层2。
下面借助于实施例说明本发明的积极效果。
实施例：
通过进行下列顺序的步骤生产如图2简述的异质外延晶片：对直径为300mm的单晶硅的衬底晶片进行DSP。将晶片抛光至768μm的目标厚度。然后，清洁并干燥衬底，在单晶片CVD反应器中在衬底的背侧上沉积Ge含量为70％且厚度为2.5μm的组成恒定的SiGe层。然后，对衬底的前侧进行CMP。从衬底的前侧除去1.0μm的材料。然后，用纯水对衬底进行CMP后清洁。最后，在衬底的前侧上沉积厚度为5μm的渐变SiGe层以生产具有应力补偿背侧层的异质外延晶片。渐变SiGe层中的Ge浓度从0渐变至70％Ge。然后，沉积1μm的组成恒定的SiGe层(70％Ge)。用于沉积应力补偿层和异质外延层的沉积气体是在作为载气的氢气中的SiCl2H2和GeCl4的混合物。
比较例1：
出于比较的目的，生产具有和实施例相同的前侧和背侧异质外延层的另一异质外延晶片，但根据和本发明不同的下列方法生产：(1)双侧抛光至标准晶片厚度(773μm)和，(2)对前侧进行CMP，除去0.3μm。然后，作为步骤(3)，在背侧上沉积组成恒定的SCL；作为步骤(4)，在前侧上沉积5μm的渐变缓冲层和1μm的组成恒定的SiGe(70％Ge)。
比较例2：
也出于比较的目的，通过进行下列顺序的步骤生产背侧上没有SCL的异质外延晶片(简述于图4)：(1)双侧抛光至标准晶片厚度(773μm)，(2)对前侧进行标准CMP，除去0.3μm，和(3)在前侧上沉积5μm的渐变缓冲层和1μm的组成恒定的SiGe(70％Ge)。
从表示弯曲，卷曲，全局和局部平坦度，以及纳米形貌的角度分析根据实施例和比较例1和2生产的异质外延晶片。结果显示于下表。
表格：
 比较例1  比较例2  实施例1
  弯曲/μm   2   -169   1
  卷曲/μm   32   305   28
  SFQRmax/nm(26mm*8mm，336sites)(2sigma)   100   57   63
  SBIRmax/nm(26mm*8mm，336sites)(2sigma)   500   250   240
  总晶片厚度/μm   782   779   776
  4mm THA/nm(2sigma)   46   50   15
  10mm THA/nm(2sigma)   78   100   32
几何数据用ADE-AFS工具测量。纳米形貌根据SEMI标准M43在ADE纳米绘制装置上测量。
结果清楚地显示，如果和比较例1和2相比，就几乎所有关于晶片几何和纳米形貌的关键参数而言，权利要求所述方法得到改进了质量的晶片。

Claims (6)

1.晶片的生产方法，所述晶片包括具有前侧和背侧的硅单晶衬底和沉积于所述前侧上的SiGe层，所述方法包括下列顺序的步骤：
同时抛光硅单晶衬底的前侧和背侧；
在硅单晶衬底的背侧上沉积应力补偿层；
在用于改进晶片的局部平整度的沉积应力补偿层之后，抛光硅单晶衬底的前侧；
清洁背侧上沉积了应力补偿层的硅单晶衬底；和
在硅单晶衬底的前侧上沉积完全或部分松驰的SiGe层，其中在硅单晶衬底的背侧上的应力补偿层提供合适的应力量，以补偿在硅单晶衬底的前侧上沉积完全或部分松驰的SiGe层后将晶片从沉积温度冷却期间产生的应力。
2.权利要求1的方法，其还包括：在应力补偿层上沉积硅帽层。
3.权利要求1的方法，其还包括：抛光晶片的边缘和凹槽，所述晶片包括硅单晶衬底、沉积于硅单晶衬底背侧上的应力补偿层和沉积于硅单晶衬底的前侧上的完全或部分松驰的SiGe层。
4.权利要求1的方法，其还包括：抛光和清洁沉积于硅单晶衬底的前侧上的完全或部分松驰的SiGe层。
5.权利要求1的方法，其还包括：在沉积于硅单晶衬底的前侧上的完全或部分松驰的SiGe层上沉积一个或多个其他外延层。
6.权利要求5的方法，其包括：在沉积于其上的一个或多个其他外延层前，抛光硅单晶衬底的前侧上的完全或部分松驰的SiGe层，其中所述抛光按照存在含研磨颗粒的浆料的化学机械抛光或按照不存在含研磨颗粒的浆料的固定研磨抛光进行。
CN2010101290412A 2009-05-13 2010-03-04 包括具有前侧和背侧的硅单晶衬底和沉积于前侧上的SiGe层的晶片的生产方法 Active CN101887848B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP09006476.7A EP2251897B1 (en) 2009-05-13 2009-05-13 A method for producing a wafer comprising a silicon single crystal substrate having a front and a back side and a layer of SiGe deposited on the front side
EP09006476 2009-05-13

Publications (2)

Publication Number Publication Date
CN101887848A CN101887848A (zh) 2010-11-17
CN101887848B true CN101887848B (zh) 2012-11-14

Family

ID=41055122

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101290412A Active CN101887848B (zh) 2009-05-13 2010-03-04 包括具有前侧和背侧的硅单晶衬底和沉积于前侧上的SiGe层的晶片的生产方法

Country Status (7)

Country Link
US (1) US8093143B2 (zh)
EP (1) EP2251897B1 (zh)
JP (1) JP5159824B2 (zh)
KR (1) KR101122387B1 (zh)
CN (1) CN101887848B (zh)
SG (1) SG166717A1 (zh)
TW (1) TWI411032B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104157577A (zh) * 2014-08-26 2014-11-19 上海华虹宏力半导体制造有限公司 半导体器件的形成方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8115195B2 (en) * 2008-03-20 2012-02-14 Siltronic Ag Semiconductor wafer with a heteroepitaxial layer and a method for producing the wafer
IT1406644B1 (it) * 2010-04-29 2014-03-07 Abbondanza Substrato (fetta) di materiale semiconduttore con sovrastanti strati eteroepitassiali assumenti una struttura sandwich, idoneo per la fabbricazione di componenti elettronici ibridi.
WO2012147605A1 (ja) * 2011-04-26 2012-11-01 旭硝子株式会社 非酸化物単結晶基板の研磨方法
JP6051524B2 (ja) * 2012-01-18 2016-12-27 セイコーエプソン株式会社 半導体基板及び半導体基板の製造方法
CN103523738B (zh) 2012-07-06 2016-07-06 无锡华润上华半导体有限公司 微机电系统薄片及其制备方法
CN103346078A (zh) * 2013-06-26 2013-10-09 上海宏力半导体制造有限公司 化学机械研磨的方法
US9721792B2 (en) 2013-09-16 2017-08-01 Applied Materials, Inc. Method of forming strain-relaxed buffer layers
US9520696B2 (en) 2014-03-04 2016-12-13 Princeton Optronics Inc. Processes for making reliable VCSEL devices and VCSEL arrays
US9881788B2 (en) * 2014-05-22 2018-01-30 Lam Research Corporation Back side deposition apparatus and applications
US10818611B2 (en) 2015-07-01 2020-10-27 Ii-Vi Delaware, Inc. Stress relief in semiconductor wafers
FR3064398B1 (fr) * 2017-03-21 2019-06-07 Soitec Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure
US10851457B2 (en) 2017-08-31 2020-12-01 Lam Research Corporation PECVD deposition system for deposition on selective side of the substrate
US10205303B1 (en) 2017-10-18 2019-02-12 Lumentum Operations Llc Vertical-cavity surface-emitting laser thin wafer bowing control
KR102594342B1 (ko) * 2018-03-12 2023-10-26 도쿄엘렉트론가부시키가이샤 기판의 휨 수정 방법, 컴퓨터 기억 매체 및 기판 휨 수정 장치
CN110852021B (zh) * 2018-07-26 2024-02-06 上海新昇半导体科技有限公司 基于模拟方式获得外延平坦度的方法
CN114258436A (zh) 2019-08-16 2022-03-29 朗姆研究公司 空间可调沉积以在晶片差异弯曲中进行补偿
EP3965141A1 (en) 2020-09-04 2022-03-09 Siltronic AG Method for depositing a silicon germanium layer on a substrate
CN113964034B (zh) * 2021-08-30 2024-03-19 西安电子科技大学 一种基于衬底背面GeSnSi外延层的硅基AlGaN/GaN HEMT及制备方法
CN113948390B (zh) * 2021-08-30 2024-03-19 西安电子科技大学 一种基于衬底背面外延层的硅基AlGaN/GaN HEMT及制备方法
CN113948389B (zh) * 2021-08-30 2023-03-14 西安电子科技大学 一种基于衬底背面SiSn外延层的硅基AlGaN/GaN HEMT及制备方法
CN113948391B (zh) * 2021-08-30 2023-11-21 西安电子科技大学 一种硅基AlGaN/GaN HEMT器件及制备方法
CN114242766A (zh) * 2021-11-08 2022-03-25 上海新硅聚合半导体有限公司 一种复合衬底结构及其形貌改善方法
CN116666500B (zh) * 2023-07-24 2023-11-03 上海铭锟半导体有限公司 锗光电探测器及通过热失配应力提高其长波响应的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101075588A (zh) * 2006-05-16 2007-11-21 台湾积体电路制造股份有限公司 半导体结构、半导体晶片及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4925809A (en) * 1987-05-23 1990-05-15 Osaka Titanium Co., Ltd. Semiconductor wafer and epitaxial growth on the semiconductor wafer with autodoping control and manufacturing method therefor
EP0798765A3 (en) * 1996-03-28 1998-08-05 Shin-Etsu Handotai Company Limited Method of manufacturing a semiconductor wafer comprising a dopant evaporation preventive film on one main surface and an epitaxial layer on the other main surface
JP4207548B2 (ja) * 2002-11-28 2009-01-14 株式会社Ｓｕｍｃｏ 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ
US7198671B2 (en) 2001-07-11 2007-04-03 Matsushita Electric Industrial Co., Ltd. Layered substrates for epitaxial processing, and device
JP4378904B2 (ja) * 2001-09-28 2009-12-09 株式会社Ｓｕｍｃｏ 半導体基板の製造方法及び電界効果型トランジスタの製造方法
JP4325139B2 (ja) * 2001-11-07 2009-09-02 株式会社Ｓｕｍｃｏ 半導体基板の製造方法及び電界効果型トランジスタの製造方法
EP1315199A1 (en) * 2001-11-22 2003-05-28 ETH Zürich Formation of high-mobility silicon-germanium structures by low-energy plasma enhanced chemical vapor deposition
US7157119B2 (en) * 2002-06-25 2007-01-02 Ppg Industries Ohio, Inc. Method and compositions for applying multiple overlying organic pigmented decorations on ceramic substrates
SG114574A1 (en) * 2002-09-25 2005-09-28 Siltronic Singapore Pte Ltd Two layer lto backside seal for a wafer
JP4682508B2 (ja) * 2003-11-14 2011-05-11 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US7608526B2 (en) 2006-07-24 2009-10-27 Asm America, Inc. Strained layers within semiconductor buffer structures
FR2921515B1 (fr) 2007-09-25 2010-07-30 Commissariat Energie Atomique Procede de fabrication de structures semiconductrices utiles pour la realisation de substrats semiconducteur- sur-isolant, et ses applications.

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101075588A (zh) * 2006-05-16 2007-11-21 台湾积体电路制造股份有限公司 半导体结构、半导体晶片及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104157577A (zh) * 2014-08-26 2014-11-19 上海华虹宏力半导体制造有限公司 半导体器件的形成方法
CN104157577B (zh) * 2014-08-26 2016-11-02 上海华虹宏力半导体制造有限公司 半导体器件的形成方法

Also Published As

Publication number Publication date
JP2010267969A (ja) 2010-11-25
KR101122387B1 (ko) 2012-03-23
EP2251897A1 (en) 2010-11-17
CN101887848A (zh) 2010-11-17
SG166717A1 (en) 2010-12-29
TWI411032B (zh) 2013-10-01
US8093143B2 (en) 2012-01-10
KR20100122873A (ko) 2010-11-23
US20100291761A1 (en) 2010-11-18
EP2251897B1 (en) 2016-01-06
TW201041029A (en) 2010-11-16
JP5159824B2 (ja) 2013-03-13

Similar Documents

Publication Publication Date Title
CN101887848B (zh) 包括具有前侧和背侧的硅单晶衬底和沉积于前侧上的SiGe层的晶片的生产方法
JP5639248B2 (ja) 減少した転位パイルアップを有する半導体ヘテロ構造および関連した方法
JP4589283B2 (ja) エピタキシャルシリコンウェハの製造方法
CN103765559B (zh) SiC外延晶片及其制造方法
JP6112485B2 (ja) 単結晶ダイヤモンドの製造方法
JP2003277195A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板およびその製造方法
CN103228827A (zh) 外延碳化硅单晶基板的制造方法
EP2104135A1 (en) A semiconductor wafer with a heteroepitaxial layer and a method for producing the wafer
US10283356B2 (en) Semiconductor wafer comprising a monocrystalline group-IIIA nitride layer
JP4894390B2 (ja) 半導体基板の製造方法
CN110592665A (zh) 一种半导体薄膜平坦度改善的方法
Leach et al. Towards manufacturing large area GaN substrates from QST® seeds
JP6636239B2 (ja) 単結晶ダイヤモンドの製造方法、単結晶ダイヤモンド、単結晶ダイヤモンド基板の製造方法、単結晶ダイヤモンド基板及び半導体デバイス
Sugawara et al. Thermal effect on strain relaxation in Ge films epitaxially grown on Si (100) using ECR plasma CVD
Zhang et al. Atomic force microscopy studies of CdTe films grown by epitaxial lateral overgrowth
Sugawara et al. Atomically controlled Ge epitaxial growth on Si (1 0 0) in Ar-plasma-enhanced GeH4 reaction
CN101540317A (zh) 具有异质外延层的半导体晶片以及制造该晶片的方法
JP2006232571A (ja) 窒化ガリウム単結晶基板の製造方法
WO2012161265A1 (ja) 半導体薄膜結晶の製造方法および装置
WO2018078385A1 (en) Coated wafer
CN105705684A (zh) 制造碳化硅半导体衬底的方法
JP2009059939A (ja) 歪み緩和シリコンゲルマニウム薄膜及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant