JP2009059939A - 歪み緩和シリコンゲルマニウム薄膜及びその製造方法 - Google Patents

歪み緩和シリコンゲルマニウム薄膜及びその製造方法 Download PDF

Info

Publication number
JP2009059939A
JP2009059939A JP2007226510A JP2007226510A JP2009059939A JP 2009059939 A JP2009059939 A JP 2009059939A JP 2007226510 A JP2007226510 A JP 2007226510A JP 2007226510 A JP2007226510 A JP 2007226510A JP 2009059939 A JP2009059939 A JP 2009059939A
Authority
JP
Japan
Prior art keywords
silicon
layer
silicon germanium
thin film
strain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007226510A
Other languages
English (en)
Inventor
Masato Imai
正人 今井
Keiji Miyamura
佳児 宮村
Mine Kobayashi
峰 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Techxiv Corp
RIKEN Institute of Physical and Chemical Research
Original Assignee
Sumco Techxiv Corp
RIKEN Institute of Physical and Chemical Research
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Techxiv Corp, RIKEN Institute of Physical and Chemical Research filed Critical Sumco Techxiv Corp
Priority to JP2007226510A priority Critical patent/JP2009059939A/ja
Publication of JP2009059939A publication Critical patent/JP2009059939A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

【課題】専用の装置を必要とせず、より単純な製造工程で高い生産性で生産することのできる歪み緩和シリコンゲルマニウム薄膜と、その製造方法を提供する。
【解決手段】600℃に加熱し、シリコンゲルマニウム層のゲルマニウム濃度が30%となるように混合した、SiH4ガスとGeH4ガスとの混合ガスでハイドライド気相成長法によりシリコンゲルマニウム層を形成し、SiH4ガスのみをCVD装置に導入し、シリコンゲルマニウム層の上にシリコン上層を形成し、室温に冷却後切り出し、切り出したシリコン基板に対して、1%フッ化水素酸水溶液に1分間浸漬した後、純水にて10分間洗浄を行い、その後、10mlのHNO3OH、20mlのH2O2、及び170mlのH2Oの混合液(SC−1)を70℃に加熱してシリコン基板を入れ、十分に攪拌しながら5分間処理を行う。厚さが0になるまで上述のシリコン上層の除去工程を繰り返す。
【選択図】図2

Description

本発明は、歪み緩和シリコンゲルマニウム薄膜及びその製造方法に関する。より具体的には、その表面にキャリヤの移動度を増大させるような歪みシリコン基板を成長させることが可能な、歪み緩和シリコンゲルマニウム薄膜及びその製造方法に関する。
LSIをはじめとした半導体デバイスの高速化は、かつては素子全体のダウンスケーリングによって行われることが一般的であった。しかし、半導体プロセスが100nmを切る中で、ダウンスケーリングによる高速化も限界に達しつつあった。そのような中で、歪みシリコン基板は、チャネルにおける電子の流れを高速化させて高い電流駆動力を得ることができる点で、有望な技術として期待されている。
歪みシリコン基板は、シリコンの結晶格子を歪ませた歪みシリコン層を有する基板のことであり、シリコン基板の上にシリコンゲルマニウム層を成長させ、さらにその上にシリコン薄膜を成長して作製することが一般的である。シリコンゲルマニウム層の上に設けられたシリコン薄膜の結晶格子には、シリコンゲルマニウム層との格子定数の差によって歪みが生じる。この歪みはキャリヤの移動度を増大させることができるため、歪みシリコン基板は半導体デバイスの高速化を行うことができる。
ここで、歪みシリコン基板を作製するには、格子欠陥が少ない歪み緩和シリコンゲルマニウム層をシリコン基板の上に成長させる必要がある。格子欠陥が少ない歪み緩和シリコンゲルマニウム層を成長させる方法としては、傾斜組成法、イオン注入を用いた方法、及び低温シリコン層を介する方法が、従来知られている。
このうち、傾斜組成法は、シリコン基板上に成長させるシリコンゲルマニウム層におけるゲルマニウム濃度を徐々に高めていく方法である(例えば、非特許文献1)。非特許文献1には、10%Ge/μmの傾斜でゲルマニウム濃度を徐々に高めていく方法が開示されている。ゲルマニウム濃度を徐々に高め、シリコンゲルマニウム層への格子欠陥を徐々に発生させることにより、シリコンゲルマニウム層の表面に格子欠陥が少ない歪み緩和シリコンゲルマニウム層を作製することができる。
また、イオン注入を用いた方法は、HeやAr等のイオンを、シリコン基板とシリコンゲルマニウム層との間に注入し、シリコン基板とシリコンゲルマニウム層との間に格子欠陥の発生源をもたらす方法である(例えば、非特許文献2、3)。非特許文献2には、シリコンゲルマニウム擬似層を形成したシリコン基板にHeイオンを注入する方法が開示されている。また、非特許文献3には、シリコン基板にArイオンを注入する方法が開示されている。これらの方法では、イオンを注入して格子欠陥の発生源をもたらすことにより、シリコン基板とシリコンゲルマニウム層の格子定数の違いに由来する格子欠陥を集中させることができる。
また、低温シリコン層を介する方法は、シリコン基板上に600℃以下の低温でシリコン層を成膜し、その後にシリコンゲルマニウム層を成長させる方法である(例えば、非特許文献4、5)。非特許文献4及び5には、シリコン基板上に800℃でシリコンバッファ層を形成したものに、400℃で低温シリコン層を成膜し、その後に550℃でシリコンゲルマニウム層を成長する方法が開示されている。これらの方法では、低温で成膜した格子欠陥を有するシリコン層がバッファ層となり、シリコンゲルマニウム層の結晶格子の歪みを緩和することができる。
Fitsgerald, E. A. et al, Applied Physics Letter, 59, (1991) p.811 Cai, J. et al, Journal of Applied Physics, 95, (2004) p.5347 Sawano, K. et al, Applied Physics Letter, 85, (2004) p.2514 Chen, H. et al, Journal of Applied Physics 79, (1996) p.1167 Li, J. H. et al, Applied Physics Letter, 71, (1997) p.3132
しかしながら、従来行われていた傾斜組成法では、シリコンゲルマニウム層への欠陥を徐々に発生させるようにゲルマニウム濃度を徐々に高めていく必要があった。例えば、非特許文献1の傾斜組成法では、シリコンゲルマニウム層を1μm成長させるごとにゲルマニウム濃度を10%しか高めることが出来ず、例えば30%のゲルマニウム濃度を有するシリコンゲルマニウム層を成膜するには、傾斜組成を有するシリコンゲルマニウム層を3μmも成長させる必要があった。3μmのシリコンゲルマニウム層を成膜するには、通常行われている成膜速度(約0.1nm/s。非特許文献4、5参照)では、1時間近い長時間を必要とするため、傾斜組成法を用いたシリコンゲルマニウム層の作製は生産性が悪いという問題点があった。
また、イオン注入を用いた方法では、イオン注入を行うための専用の装置が新たに必要になる上、イオン注入を行った後のシリコン基板に対して熱処理を行う必要があった。例えば、非特許文献2のイオン注入法では、Heイオンを注入する前にシリコンゲルマニウム擬似層を形成する必要がある上、Heイオンを注入した後に800〜850℃で12分間以上にわたり不活性ガス中で熱処理を行う必要があった。また、非特許文献3のイオン注入法では、Arイオンを注入した後に700℃で10分間にわたり窒素ガス中で熱処理を行う必要がある上、フッ化水素酸並びに硫酸及び過酸化水素水を用いてシリコン基板表面を洗浄処理する必要があった。いずれの場合においても、専用の装置が必要になる上、製造工程が煩雑になるという問題点があった。
また、低温シリコン層を介する方法では、格子欠陥が少なく結晶性の高いシリコンゲルマニウム層を成膜するためには、低温シリコン層の格子欠陥の密度をコントロールする必要があったが、こうしたコントロールは困難であった。非特許文献4及び5の方法では、低温シリコン層を400℃近辺の狭い温度範囲で成膜し、低温シリコン層の格子欠陥を制御する必要があった。低温シリコン層の成膜温度の僅かな誤差が、シリコンゲルマニウム層、ひいては歪みシリコン層に格子欠陥を生じさせてしまうことから、高品質な歪みシリコン基板を確実に作製することができないという問題点があった。
本発明は、上記問題点に鑑みてなされたものであって、その目的とするところは、第一には、専用の装置を必要とせず、より単純な製造工程で高い生産性で生産することのできる歪み緩和シリコンゲルマニウム層と、その製造方法を提供することにある。第二には、高品質な歪みシリコン基板を確実に作製することが可能な歪み緩和シリコンゲルマニウム薄膜と、その製造方法を提供することにある。
本発明者らは、歪みシリコン層の成長に適した歪み緩和シリコンゲルマニウム薄膜につき種々の検討を行った。その中で、シリコンゲルマニウム層にシリコン上層を成膜して除去した後のシリコンゲルマニウム層では、結晶構造の歪みが一部で緩和されることに気付いた。結晶構造の歪みが一部で緩和され、互いに異なる複数の格子定数を有するシリコンゲルマニウム薄膜を用いることで、格子欠陥が少なく高品質な歪みシリコン基板を効率よく作製することができることを見出し、本発明を完成するに至った。
より具体的には、以下のようなものを提供する。
(1) シリコン基板の上に形成した歪み緩和シリコンゲルマニウム薄膜であって、前記シリコン基板の表面に対して垂直な方向の格子面の格子定数として、互いに異なる第一の定数と第二の定数とを有することを特徴とする歪み緩和シリコンゲルマニウム薄膜。
本発明の歪み緩和シリコンゲルマニウム薄膜は、シリコン基板の表面に対して垂直な方向の格子面の格子定数として、シリコンゲルマニウムの配合比からベガード則より導き出される格子定数より大きい値である第一の定数と、第一の定数よりもベガード則より導き出される格子定数に近い値である第二の定数とが共存するものである。このような歪み緩和シリコンゲルマニウム薄膜は、歪み緩和シリコンゲルマニウム薄膜の表面に生じた格子歪みも緩和されているため、歪み緩和シリコンゲルマニウム薄膜の上に形成される歪みシリコン層の表面に対して垂直な方向の格子面に引っ張り歪を生じる。
ここでベガード則とは、シリコンゲルマニウムのような混晶系において、各組成の固溶量にほぼ比例して結晶の格子定数が観察される現象を表す法則のことである。具体例としては、Si0.7Ge0.3混晶の格子定数は、シリコンの格子定数(0.5431nm)にシリコンの組成比(0.7)を掛けた値と、ゲルマニウムの格子定数(0.5646nm)にゲルマニウムの組成比(0.3)を掛けた値との和から、0.5499nmと求められる。
(2) 前記歪み緩和シリコンゲルマニウム薄膜の膜厚が臨界膜厚以下であることを特徴とする、(1)に記載の歪み緩和シリコンゲルマニウム薄膜。
ここで臨界膜厚とは、結晶基板と結晶成長層との間に格子不整合が存在するヘテロエピタキシにおいて、結晶基板(本発明ではシリコン基板)と結晶成長層(本発明ではシリコンゲルマニウム層)の界面で誘起されて成長層内に蓄積される弾性歪みにより、格子不整合転位が発生し始める膜厚のことである。
シリコンゲルマニウム層の臨界膜厚は、(a)格子歪みによりシリコンゲルマニウム層に印加された応力が、シリコンゲルマニウム層に転位を発生させるのに必要な応力より大きくなったときに転位が導入される力学的平衡理論と、(b)格子歪みを受けているシリコンゲルマニウム層の歪みエネルギーが、転位導入によるエネルギー増分を上回った場合に転位が導入されるとするエネルギー平衡理論と、が知られている。このうち前者の理論によった場合は、J.W.Matthaus and A.E.Blakeslee, Journal of Crystal Growth, 27,(1974)p.118 に示される関係式により求められる。また後者の理論によった場合は、例えば、R.People and J.C.Bean, Applied Physics Letter, 47,(1985)p.322 に示される関係式により求められる。これら関係式により求められたシリコンゲルマニウム層のゲルマニウム濃度と臨界膜厚との関係は、例えば図1に表されるようになる。
本工程において、臨界膜厚以下の膜厚のシリコンゲルマニウム層を成長させると、シリコン基板からシリコンゲルマニウム層に対して水平方向に二軸性の圧縮応力がかかり、シリコンゲルマニウム層の結晶構造は垂直方向に伸びた構造となり、シリコンゲルマニウム層の水平方向の格子定数はシリコンの格子定数にほぼ等しくなり、垂直方向の格子定数は上述のベガード則により求められる値よりも大きくなる。この格子歪みをシリコン上層の成膜及び除去によって緩和させることで、歪みシリコン層の成長に適したシリコンゲルマニウム層を得ることができる。一方で、臨界膜厚を越える膜厚のシリコンゲルマニウム層を成長させた場合には、シリコンゲルマニウム層の表面に格子不整合が発生し、ひいては歪みシリコン層の結晶性が悪くなるため好ましくない。
(3) 前記シリコン基板の主面が(001)面であることを特徴とする、(1)又は(2)に記載の歪み緩和シリコンゲルマニウム薄膜。
シリコン基板の主面を(001)面とすることで、歪み緩和シリコンゲルマニウム薄膜及び歪みシリコン基板の主面を(001)面とすることができる。半導体素子は(001)面を有する歪みシリコン基板に作製することが多いことから、(001)面を主面として有するシリコン基板を用いることで、歪みシリコン基板に半導体素子を効率よく作製することができる。
(4) シリコン上層をシリコンゲルマニウム層の上に形成し、その後前記シリコン上層を除去し、前記格子定数として、互いに異なる第一の定数と第二の定数とを有することを特徴とする、(1)から(3)のいずれかに記載の歪み緩和シリコンゲルマニウム薄膜。
シリコン薄膜をシリコン上層としてシリコンゲルマニウム層の上に形成し、それを除去することで、シリコンゲルマニウム層の結晶構造のひずみの一部を除去することができる。そのため、低温シリコン層のように高精度の要求される成膜条件を必要とせず、より確実に歪み緩和シリコンゲルマニウム薄膜を得ることができる。
(5) 前記シリコン基板と前記歪み緩和シリコンゲルマニウム薄膜との間に、さらにシリコン下地層を形成したことを特徴とする、(1)から(3)のいずれかに記載の歪み緩和シリコンゲルマニウム薄膜。
シリコン下地層を、シリコン基板の上に設けることで、シリコン基板の表面に付着した不純物等によってシリコンゲルマニウム層の成長速度が局所的に変化することを抑制するとともに、シリコンゲルマニウム層の結晶性が悪くなることを抑制することができる。そのため、シリコン下地層を形成してからシリコンゲルマニウム層を形成することにより、シリコンゲルマニウム層の結晶性をより良くするとともに、その表面をより平坦にすることができる。
(6) シリコン基板の上にシリコンゲルマニウム層を形成する工程と、シリコン上層を前記シリコンゲルマニウム層の上に形成する工程と、その後前記シリコン上層を除去する工程を含むことを特徴とする歪み緩和シリコンゲルマニウム薄膜の製造方法。
シリコン基板上に形成したシリコンゲルマニウム薄膜に、シリコン上層を形成した後でこのシリコン上層を除去することで、シリコンゲルマニウム層に生じた格子歪みを緩和させて歪み緩和シリコンゲルマニウム薄膜を形成することができる。この製造方法によれば、専用の装置や複雑な製造工程を経ることがなく、より高い生産性で歪み緩和シリコンゲルマニウム薄膜を形成することが可能となる。
(7) 前記シリコン基板の主面が(001)面であることを特徴とする、(6)に記載の歪み緩和シリコンゲルマニウム薄膜の製造方法。
シリコン基板の主面を(001)面とすることで、(001)面を主面として有する歪みシリコン基板を作成することができる。半導体素子は(001)面を有する歪みシリコン基板に作製することが多いことから、シリコン基板の主面を(001)面とすることで、歪みシリコン基板に半導体素子を効率よく作製することができる。
本発明によれば、シリコンゲルマニウム層に形成したシリコン上層を除去して格子歪みを一部で緩和させることにより、専用の装置を必要とせず、より単純な製造工程で高い生産性で生産することのできる歪み緩和シリコンゲルマニウム薄膜と、その製造方法を提供することができる。また、本発明によれば、シリコンゲルマニウム層にシリコン薄膜を成膜すればシリコンゲルマニウム層の格子歪みを緩和することが可能となることから、高品質な歪みシリコン基板を確実に作製することが可能な歪み緩和シリコンゲルマニウム薄膜と、その製造方法を提供することができる。
以下、本発明について具体的に説明する。
本発明の歪み緩和シリコンゲルマニウム薄膜及びその製造方法は、互いに異なる複数の格子定数をシリコンゲルマニウム層に持たせることを特徴とする。
[用語の定義]
本発明における「歪み緩和シリコンゲルマニウム薄膜」とは、シリコン基板上に成膜させたシリコンゲルマニウム層に生じた格子歪みのうち一部を緩和させたシリコンゲルマニウム薄膜のことである。より具体的には、シリコン基板の表面に対して垂直な方向の格子面の格子定数として、互いに異なる第一の定数と第二の定数とを有するようなシリコンゲルマニウム薄膜のことである。
また、本発明における「シリコン上層」とは、格子歪みを緩和させていないシリコンゲルマニウム層の上に成膜したシリコン薄膜のことである。
また、本発明における「歪みシリコン基板」とは、歪みシリコン層を有する基板のことである。
以下、必要に応じて図2及び図3を参照しながら、本発明の歪み緩和シリコンゲルマニウム薄膜及びその製造方法の実施形態について詳細に説明するが、本発明は、以下の実施形態に何ら限定されるものではなく、本発明の目的の範囲内において、適宜変更を加えて実施することができる。尚、説明が重複する箇所については、適宜説明を省略する場合があるが、発明の趣旨を限定するものではない。
≪歪み緩和シリコンゲルマニウム薄膜の製法≫
本発明の第一の実施形態は、歪み緩和シリコンゲルマニウム薄膜の製造方法である。図2は本実施形態におけるフローチャートを示し、図3は本実施形態の各工程におけるシリコン基板及びその上に形成される各層の断面図を示す。
[シリコンゲルマニウム層成膜工程P1]
シリコンゲルマニウム層成膜工程P1は、シリコン基板に対して必要に応じて前処理を行った後、シリコンゲルマニウム層2を成膜する工程である。
(シリコン基板)
本発明で用いられるシリコン基板1としては、単結晶シリコンを板状に成形したものが用いられる。シリコン基板1の主面は(001)面であることが好ましい。シリコン基板1の主面を(001)面とすることにより、以下のCVD工程で成膜するシリコンゲルマニウム層2、シリコン上層3、及び歪みシリコン層(図示せず)の主面を(001)面とすることができ、半導体素子を効率よく作製することができる。
(前処理)
シリコン基板1の主面の表面は、公知のエピタキシャル成長用基板と同様に、研磨及び洗浄を行うことが好ましい。また、シリコン基板1の表面に、シリコン下地層11を形成することがさらに好ましい。研磨及び洗浄、さらにはシリコン下地層11の形成といった前処理を行うことで、シリコン基板1の表面に付着した不純物等による影響により、シリコンゲルマニウム層2の成長速度が局所的に変化してシリコンゲルマニウム層2の厚さが不均一になり、シリコンゲルマニウム層2の結晶状態が悪くなることを抑制することができる。
(シリコンゲルマニウム層の成膜)
必要に応じてシリコン下地層11を形成したシリコン基板1に対して、シリコンゲルマニウム層2の成膜を行う。成膜方法は特に限定されないが、分子線エピタキシー(MBE)や化学気相成長法(CVD)によることが好ましい。分子線エピタキシー(MBE)や化学気相成長法(CVD)を用いることにより、シリコンゲルマニウム層2の膜厚をnm単位で制御することが可能となる。ここで、成膜するシリコンゲルマニウム層2のゲルマニウム原子の含有率は、15〜30%であることが好ましい。ゲルマニウム原子の含有率が5%以上であれば、歪みシリコン層の結晶構造の歪みを確保し、この歪みによる正孔の移動度の増大を得ることができる。一方で、ゲルマニウム原子の含有率が30%以下であれば、歪みシリコン層の結晶構造に転位等の欠陥が入ることを抑制することができる。
本工程で成膜するシリコンゲルマニウム層2の厚さは、臨界膜厚以下とすることが好ましい。ここで、シリコンゲルマニウム層2の膜厚を臨界膜厚以下とすることにより、シリコンゲルマニウム層2への格子不整合の発生を抑え、さらには歪みシリコン層の結晶性を高めることができる。
[シリコン上層成膜工程P2]
シリコン上層成膜工程P2は、シリコンゲルマニウム層2を形成したシリコン基板1に対して、さらにシリコン上層3を成膜する工程である。
シリコン上層3の成膜方法は特に限定されないが、上述のシリコンゲルマニウム層2の成膜工程P1と同様に気相成長法によることが好ましく、シリコンゲルマニウム層2の成膜に連続してシリコン上層3の成膜を行うことが特に好ましい。シリコンゲルマニウム層2の成膜に連続してシリコン上層3を成膜することにより、シリコンゲルマニウム層2の冷却による劣化を抑制することができるとともに、基板の加熱及び冷却にかかる時間を短縮することが可能となる。
本工程で成膜するシリコン上層3の厚さは、2nm以上であることが好ましく、2nm以上30nm以下であることがより好ましい。シリコン上層3の厚さが2nm以上であれば、シリコンゲルマニウム層2の結晶構造のゆがみを緩和させることができる。一方で、シリコン上層3の厚さが30nm以下であれば、後に示すシリコン上層3を除去する工程に要する時間の増加を抑制することができる。
[シリコン上層除去工程P3]
シリコン上層除去工程P3は、成膜したシリコン上層3を除去し、シリコンゲルマニウム層2を露出させる工程である。
シリコン上層3の除去方法は特に限定されないが、ウエットエッチングによることが好ましく、そのエッチング液が60℃〜80℃に加熱したHNOOH、H、及びHOの混合液であることが特に好ましい。ウエットエッチングによってシリコン上層3を除去することにより、シリコンゲルマニウム層2に機械的な傷が付くことを抑制することができるとともに、このシリコン上層除去工程P3を一度に大量のシリコン基板1に対して行うことが可能となる。また、エッチング液をHNOOH、H、及びHOの混合液とすることにより、歪み緩和シリコンゲルマニウム薄膜4の表面が荒れることを防ぎ、シリコン上層3のエッチング速度をより高めることができる。さらに、エッチング液の温度を60℃以上とすることで、エッチング速度を速くすることができる。また、エッチング液の温度を80℃以下とすることで、HNOOHの蒸発を抑制し、安定した液組成でエッチングを行うことができる。
このシリコン上層除去工程P3は、シリコン上層3が完全に除去されるまで続けられる。シリコン上層3が完全に除去されたことを判別するため、シリコン上層3の膜厚を随時測定してその膜厚が0になったところでこの工程を終わらせてもよい。このとき、シリコンゲルマニウム層2の表面がシリコン上層3とともに多少除去されていてもよい。
このシリコン上層除去工程P3によってシリコン上層3が除去されたシリコンゲルマニウム層2は、シリコン基板1とシリコンゲルマニウム層2との格子不整合に起因してシリコンゲルマニウム層2に生じていた格子歪みのうち一部が緩和され、歪み緩和シリコンゲルマニウム薄膜4が形成される。
≪歪みシリコン層の製造≫
本発明の第二の実施形態は、上記第一の実施形態により得られた歪み緩和シリコンゲルマニウム薄膜を用いて、歪みシリコン層を製造することである。
歪みシリコン層の製造方法は、特に限定されないが、分子線エピタキシー(MBE)や化学気相成長法(CVD)によることが好ましい。例えば、CVD法のうちハイドライド気相成長法による場合は、歪み緩和シリコン層をCVD装置のサセプタに載せて加熱を行い、SiHガスをCVD装置に導入して歪みシリコン層を成膜することができる。
ここで、歪みシリコン層を成膜する際の基板の温度は特に限定されないが、700℃〜800℃とすることが好ましい。基板の温度を700℃以上とすることにより、実用的な成長速度を確保し、高品質の歪みシリコン層を成長することができる。また、基板の温度を800℃以下とすることにより、歪みシリコン層への転位の発生を抑制することができる。
歪みシリコン層の厚さも特に限定されないが、上記臨界膜厚以下であることが好ましい。歪みシリコン層の厚さを臨界膜厚以下とすることにより、歪み緩和シリコンゲルマニウム薄膜と歪みシリコン層との間で格子不整合が発生して歪みシリコン層の格子歪みが緩和することを抑制することができ、高品質な歪みシリコン基板を得ることができる。
以下、実施例及び比較例を挙げ、本発明をさらに詳しく説明するが、本発明はこれらに何ら制限されるものではない。
〔実験例1〕
直径200mmの(001)面を主面として有するシリコン基板を、CVD装置のサセプタに載せて600℃に加熱した。そして、シリコンゲルマニウム層のゲルマニウム濃度が30%となるように混合した、SiHガスとGeHガスとの混合ガスをCVD装置に導入し、ハイドライド気相成長法により厚さ20nmのシリコンゲルマニウム層を形成した。
続いて、SiHガスのみをCVD装置に導入し、シリコンゲルマニウム層の上に厚さ10nmのシリコン上層を形成した。シリコン上層を形成した後のシリコン基板は、室温に冷却し、10mm×15mm角に切り出した(アズグローン基板)。
切り出したシリコン基板に対して以下のようにシリコン上層を除去した。すなわち、シリコン基板を1%フッ化水素酸水溶液に1分間浸漬した後、純水にて10分間洗浄を行った。その後、10mlのHNOOH、20mlのH、及び170mlのHOの混合液(SC−1)を70℃に加熱してシリコン基板を入れ、十分に攪拌しながら5分間処理を行った。
処理後のシリコン基板について、水洗後にエリプソメータ(Sopra社製・MOSS−ESVG)を用いてシリコン上層の厚さを測定し、この厚さが0になるまで上述のシリコン上層の除去工程を繰り返した(本実施例では、シリコン上層の除去工程を4回繰り返し行った)。
シリコン上層を除去した後の歪み緩和シリコンゲルマニウム薄膜と、シリコン上層を除去する前のアズグローン基板のシリコンゲルマニウム層について、それぞれ三次元中エネルギーイオン散乱(自作機)を用いて結晶のひずみの状態を解析するとともに、X線回折装置(XRD:マック・サイエンス製・M21X−SRA)により、波長0.154056nmのX線を用いてシリコン基板の表面に垂直な方向及び水平な方向について格子定数を測定した。
三次元中エネルギーイオン散乱の解析結果より、シリコン上層を除去した後の歪み緩和シリコンゲルマニウム薄膜の結晶状態が、アズグローン基板のシリコンゲルマニウム層に比べて緩和していることが見出された。
また、XRDを用いた測定結果より、シリコン上層を除去した後の歪み緩和シリコンゲルマニウム薄膜の垂直方向の格子定数は、ベガード則からの予測値(0.5499nm)から遠い0.5548nm(格子定数c)と、この予測値に近い0.5514nm(格子定数c)に、2つのピークが見られた(図4の実線部分)。予測値に近い格子定数を有する部分では、シリコンゲルマニウム層の結晶構造のゆがみが緩和されており、この歪み緩和シリコンゲルマニウム薄膜に欠陥のより少ない歪みシリコン層を成長させることができる。
一方で、アズグローン基板のシリコンゲルマニウム層の垂直方向の格子定数は、予測値から遠い格子定数に相当する0.5544nm(格子定数c’)の1つのピークのみが見られ、予測値により近い格子定数のピークは見られなかった(図4の点線部分)。このときのシリコンゲルマニウム層の水平方向の格子定数は、シリコン基板と同じ0.5431nmであった。
シリコンゲルマニウム層のゲルマニウム濃度と臨界膜厚との関係を示す図である。 本発明の第一の実施形態における、歪み緩和シリコンゲルマニウム薄膜の製造工程の流れを表すフローチャートである。 本実施形態の各工程におけるシリコン基板及びその上に形成される各層の断面図を示す。 本発明の実施例における、アズグローン基板のシリコンゲルマニウム層と、歪み緩和シリコンゲルマニウム薄膜についてのXRD測定結果を示す図である。

Claims (7)

  1. シリコン基板の上に形成した歪み緩和シリコンゲルマニウム薄膜であって、
    前記シリコン基板の表面に対して垂直な方向の格子面の格子定数として、互いに異なる第一の定数と第二の定数とを有することを特徴とする歪み緩和シリコンゲルマニウム薄膜。
  2. 前記歪み緩和シリコンゲルマニウム薄膜の膜厚が臨界膜厚以下であることを特徴とする、請求項1に記載の歪み緩和シリコンゲルマニウム薄膜。
  3. 前記シリコン基板の主面が(001)面であることを特徴とする、請求項1又は2に記載の歪み緩和シリコンゲルマニウム薄膜。
  4. シリコン上層をシリコンゲルマニウム層の上に形成し、
    その後前記シリコン上層を除去し、前記格子定数として、互いに異なる第一の定数と第二の定数とを有することを特徴とする、請求項1から3のいずれかに記載の歪み緩和シリコンゲルマニウム薄膜。
  5. 前記シリコン基板と前記歪み緩和シリコンゲルマニウム薄膜との間に、さらにシリコン下地層を形成したことを特徴とする、請求項1から4のいずれかに記載の歪み緩和シリコンゲルマニウム薄膜。
  6. シリコン基板の上にシリコンゲルマニウム層を形成する工程と、
    シリコン上層を前記シリコンゲルマニウム層の上に形成する工程と、
    その後前記シリコン上層を除去する工程を含むことを特徴とする歪み緩和シリコンゲルマニウム薄膜の製造方法。
  7. 前記シリコン基板の主面が(001)面であることを特徴とする、請求項6に記載の歪み緩和シリコンゲルマニウム薄膜の製造方法。
JP2007226510A 2007-08-31 2007-08-31 歪み緩和シリコンゲルマニウム薄膜及びその製造方法 Pending JP2009059939A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007226510A JP2009059939A (ja) 2007-08-31 2007-08-31 歪み緩和シリコンゲルマニウム薄膜及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007226510A JP2009059939A (ja) 2007-08-31 2007-08-31 歪み緩和シリコンゲルマニウム薄膜及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009059939A true JP2009059939A (ja) 2009-03-19

Family

ID=40555400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007226510A Pending JP2009059939A (ja) 2007-08-31 2007-08-31 歪み緩和シリコンゲルマニウム薄膜及びその製造方法

Country Status (1)

Country Link
JP (1) JP2009059939A (ja)

Similar Documents

Publication Publication Date Title
US8187377B2 (en) Non-contact etch annealing of strained layers
TWI411032B (zh) 包含具有前側與背側之矽單晶基材及沉積在前側上之SiGe層之晶圓之製造方法
JP4446424B2 (ja) 緩和SiGe基板の製造方法
US7666799B2 (en) Epitaxial growth of relaxed silicon germanium layers
EP2104135B1 (en) A semiconductor wafer with a heteroepitaxial layer and a method for producing the wafer
WO2004019391A2 (en) Semiconductor heterostructures having reduced dislocation pile-ups and related methods
US7147709B1 (en) Non-contact etch annealing of strained layers
US7977221B2 (en) Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same
JP2010157721A (ja) 基板上に単結晶半導体層を作製する方法
TW201628051A (zh) 在應變鬆弛緩衝層上方形成具應變之磊晶半導體材料的方法
US8076223B2 (en) Method for producing semiconductor substrate
US10396165B2 (en) Thin low defect relaxed silicon germanium layers on bulk silicon substrates
JP2006237235A (ja) 半導体ウェーハの製造方法
JP2005210071A (ja) 半導体基板ならびにその製造方法
JP2009059939A (ja) 歪み緩和シリコンゲルマニウム薄膜及びその製造方法
Putyato et al. Molecular-beam epitaxy of GaAs/Si (001) structures for high-performance tandem A III BV/Si-solar energy converters on an active silicon substrate
JP2004349522A (ja) 半導体基板の製造方法
JP6636239B2 (ja) 単結晶ダイヤモンドの製造方法、単結晶ダイヤモンド、単結晶ダイヤモンド基板の製造方法、単結晶ダイヤモンド基板及び半導体デバイス
US8115195B2 (en) Semiconductor wafer with a heteroepitaxial layer and a method for producing the wafer
WO2023058355A1 (ja) ヘテロエピタキシャル膜の作製方法
Sawano Strain engineering of silicon–germanium (SiGe) virtual substrates
KR20210080719A (ko) 탄화규소 에피 웨이퍼 및 그 제조방법
Bian et al. Heterepitaxial Growth of High Quality Germanium Layer on Si (001) for GOI Fabrication
JPS6117491A (ja) 単結晶薄膜の製造方法
JP2004349521A (ja) 半導体基板の製造方法