CN114242766A - 一种复合衬底结构及其形貌改善方法 - Google Patents
一种复合衬底结构及其形貌改善方法 Download PDFInfo
- Publication number
- CN114242766A CN114242766A CN202111312110.8A CN202111312110A CN114242766A CN 114242766 A CN114242766 A CN 114242766A CN 202111312110 A CN202111312110 A CN 202111312110A CN 114242766 A CN114242766 A CN 114242766A
- Authority
- CN
- China
- Prior art keywords
- layer
- stress
- stress balance
- balance layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 133
- 239000002131 composite material Substances 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000010409 thin film Substances 0.000 claims abstract description 63
- 239000000463 material Substances 0.000 claims abstract description 39
- 238000009826 distribution Methods 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims description 17
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 9
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 238000000227 grinding Methods 0.000 claims description 5
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 claims description 4
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000003486 chemical etching Methods 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000012876 topography Methods 0.000 claims 1
- 238000012545 processing Methods 0.000 abstract description 9
- 230000002349 favourable effect Effects 0.000 abstract description 2
- 238000005457 optimization Methods 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 230000035882 stress Effects 0.000 description 196
- 239000010408 film Substances 0.000 description 11
- 230000009286 beneficial effect Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004871 chemical beam epitaxy Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02035—Shaping
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Laminated Bodies (AREA)
Abstract
本发明涉及半导体材料加工技术领域，特别涉及一种复合衬底结构及其形貌改善方法。结构包括依次设置的第一应力平衡层、衬底层、第二应力平衡层、介质层和功能薄膜层；第一应力平衡层和第二应力平衡层材质相同，且制作工艺相同；第一应力平衡层用于根据复合衬底结构中的应力分布调整第一应力平衡层的厚度，以使复合衬底结构的形貌改善；第二应力平衡层用于平衡制作第一应力平衡层时所产生的应力。该复合衬底结构中，通过在衬底层的背面设置第一应力平衡层，第一应力平衡层作为应力补偿层，在制备异质集成衬底时，通过调节该层的厚度实现晶圆形貌的优化，从而使异质晶圆的整体形貌能够更有利于后续的流片加工。
Description
技术领域
本发明涉及半导体材料加工技术领域，特别涉及一种复合衬底结构及其形貌改善方法。
背景技术
随着人们对电信设备数据传输速度、性能、功耗等日益提高的追求，芯片技术的飞速发展使单种材料已无法满足芯片性能提高与集成化的需求，人们需要提供新的芯片集成方案以实现高性能、高集成度及低功耗的芯片技术。而将多种材料结合在一起，实现多种材料的异质集成已经成为未来芯片性能和集成程度提升的重要路径。
现有技术在制造异质薄膜材料晶圆时，通常将异质材料转移，沉积，生长至Si衬底或其他衬底之上。然而，由于不同材料之间的热膨胀系数差异，以及生长材料后薄膜内部存在的内应力，均会导致异质集成衬底的晶圆形貌较差。具体表现为薄膜具有较大的bow值和warp值，不利于晶圆进行后续的流片加工工艺。因此，亟需一种能够改变异质集成衬底晶圆形貌的处理方法，以改善异质集成衬底的晶圆形貌，使异质集成衬底便于进行后续的流片加工。
发明内容
本发明要解决的技术问题是现有技术制备的异质集成衬底的晶圆形貌较差，不利于后续流片加工的问题。
为解决上述技术问题，第一方面，本申请实施例公开了一种复合衬底结构，包括第一应力平衡层、衬底层、第二应力平衡层、介质层和功能薄膜层；
所述衬底层设置在所述第一应力平衡层和第二应力平衡层之间；
所述介质层制作在所述第二应力平衡层上，所述介质层用于提供所述功能薄膜层的键合界面；
所述功能薄膜层制作在所述介质层上，所述功能薄膜层用于制作器件功能结构；
所述第一应力平衡层和所述第二应力平衡层材质相同；
所述第一应力平衡层和所述第二应力平衡层通过相同工艺且同时分别制作在所述衬底层相对的两个侧面上；
所述第一应力平衡层用于根据所述复合衬底结构中的应力分布调整所述第一应力平衡层的厚度，以使所述复合衬底结构的形貌改善；
所述第二应力平衡层用于平衡制作所述第一应力平衡层时所产生的应力。
进一步的，所述第一应力平衡层和第二应力平衡层的材质为多晶硅。
进一步的，所述第一应力平衡层的厚度为0-2μm；
所述第二应力平衡层的厚度为0.5-2μm；
所述第一应力平衡层的厚度小于等于所述第二应力平衡层的厚度。
进一步的，所述功能薄膜层内部的面内应力与所述第一应力平衡层内部的面内应力方向相反；
所述功能薄膜层内部的面内应力与所述第二应力平衡层内部的面内应力方向相反。
进一步的，所述第一应力平衡层内部的面内应力为100MPa-2000MPa；
所述第一应力平衡层内部的面内应力小于所述第二应力平衡层内部的面内应力。
进一步的，所述介质层的材质为二氧化硅、氮化铝、碳化硅中的任意一种；
所述功能薄膜层的材质为铌酸锂、钽酸锂、氮化铝、碳化硅中的任意一种。
第二方面，本申请实施例公开了一种复合衬底结构的形貌改善方法，所述方法包括：
获取衬底层；
在所述衬底层相对的两个侧面上同时分别沉积第一应力平衡层和第二应力平衡层；其中，所述第一应力平衡层用于根据所述复合衬底结构中的应力分布调整所述第一应力平衡层的厚度，以使所述复合衬底结构的形貌改善；所述第二应力平衡层用于平衡制作所述第一应力平衡层时所产生的应力；
在所述第二应力平衡层上沉积介质层；
在所述介质层上制作功能薄膜层；
根据所述功能薄膜层中的应力分布调整所述第一应力平衡层的厚度，以使所述复合衬底结构的形貌改善。
进一步的，沉积所述第一应力平衡层和所述第二应力平衡层的厚度相同。
进一步的，所述在所述衬底层相对的两个侧面上同时分别沉积第一应力平衡层和第二应力平衡层之后，还包括：
进一步的，在所述介质层上制作功能薄膜层的制作方法至少包括：智能剥离工艺或研磨减薄工艺。
采用上述技术方案，本申请实施例所述的复合衬底结构及其形貌改善方法具有如下有益效果：
该复合衬底结构中，通过在衬底层的背面设置第一应力平衡层，第一应力平衡层作为应力补偿层，在制备异质集成衬底时，通过调节该层的厚度实现晶圆形貌的优化，从而使异质晶圆的整体形貌能够更有利于后续的流片加工。此外，在设置第一应力平衡层的同时在衬底层的正面设置第二应力平衡层能够平衡第一应力平衡层制作时所产生的应力，使衬底在集成异质薄膜时具有良好的形貌，有利于实现高质量异质薄膜的制备，进而提高异质集成衬底的质量。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的另一种复合衬底结构的结构示意图；
图2为本申请实施例提供的一种初始复合衬底结构的应力分布云图；
图3为本申请实施例提供的一种形貌改善后的复合衬底结构的应力分布云图；
图4为本申请实施例提供的一种复合衬底结构的形貌改善方法的流程示意图；
图5为本申请实施例提供的一种复合衬底结构的形貌改善方法的结构流程图；
以下对附图作补充说明：
101-第一应力平衡层；102-衬底层；103-第二应力平衡层；104-介质层；105-功能薄膜层。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
此处所称的“一个实施例”或“实施例”是指可包含于本申请至少一个实现方式中的特定特征、结构或特性。在本申请的描述中，需要理解的是，术语“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含的包括一个或者更多个该特征。而且，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
目前，将压电材料与硅集成将提供材料级集成的晶圆衬底，为制备单片集成的模块提供材料平台。此外，将压电材料与异质衬底键合，特别是刚性衬底即杨氏模量较大的衬底，可以有效提高相关滤波器的中心频率、带宽并降低功耗。利用离子束剥离方法将压电单晶转移至所需衬底上已经可以提供相应的晶圆材料，且功能薄膜层厚度均匀，制备的器件稳定性较好。然而，通过键合工艺转移异质功能薄膜层，功能薄膜层的内应力，功能薄膜层与衬底层之间的热失配，导致晶圆形貌较差。
有鉴于此，本申请实施例提供了一种复合衬底结构，图1为本申请实施例提供的一种复合衬底结构的结构示意图，如图1所示，该复合衬底结构包括：
第一应力平衡层101、衬底层102、第二应力平衡层103、介质层104和功能薄膜层105。衬底层102设置在第一应力平衡层101和第二应力平衡层103之间。介质层104制作在第二应力平衡层103上，介质层104用于提供功能薄膜层105的键合界面。功能薄膜层105制作在介质层104上，功能薄膜层105用于制作器件功能结构。第一应力平衡层101和第二应力平衡层103材质相同。第一应力平衡层101和第二应力平衡层103通过相同工艺且同时分别制作在衬底层102相对的两个侧面上。第一应力平衡层101用于根据复合衬底结构中的应力分布调整第一应力平衡层101的厚度，以使复合衬底结构的形貌改善。第二应力平衡层103用于平衡制作第一应力平衡层101时所产生的应力。
本申请实施例所述的复合衬底结构，通过在衬底层102的背面设置第一应力平衡层101，第一应力平衡层101作为应力补偿层，在制备异质集成衬底时，通过调节该层的厚度实现晶圆形貌的优化，从而使异质晶圆的整体形貌能够更有利于后续的流片加工。此外，在设置第一应力平衡层101的同时在衬底层102的正面设置第二应力平衡层103能够平衡第一应力平衡层101制作时所产生的应力，使衬底在集成异质薄膜时具有良好的形貌，有利于实现高质量异质薄膜的制备，进而提高异质集成衬底的质量。
本申请实施例中，衬底层102可选为为硅衬底、氧化硅衬底、碳化硅衬底、绝缘体上硅(Silicon-on-insulator，SOI)衬底等。第一应力平衡层101设置在衬底层102的反面上，第二应力平衡层103设置在衬底层102的正面上。第一应力平衡层101为厚度可调节层，当复合衬底结构中出现因应力分布不均匀而出现弯曲时，可通过调节第一应力平衡层101的厚度来调节复合衬底结构中的应力分布，进而改善复合衬底结构的弯曲情况，使复合衬底结构具有平整的形貌。第二应力平衡层103的设置主要是为了平衡第一应力平衡层101制备时所产生的热应力。如果仅在衬底层102的反面设置第一应力平衡层101，那么在衬底层102的反面制作第一应力平衡层101时，衬底层102的单面受力，容易造成所制备得到的结构出现弯曲情况，不利于后续异质薄膜键合和转移工艺的进行。因此，在衬底层102的反面制作第一应力平衡层101时，同时在衬底层102的正面制作第二应力平衡层103，以平衡制作第一应力平衡层101所产生的单面应力，从而维持衬底层102在转移薄膜之前具有良好的面型结构，以利于接下来功能薄膜层105的转移。可选的，第一应力平衡层101和第二应力平衡层103采用相同材质制作，例如，多晶硅、氮化硅、碳化硅等材质。第一应力平衡层101和第二应力平衡层103的材质优选为多晶硅，多晶硅具有良好的强度，而且采用多晶硅制作应力平衡层制作工艺简单，且成本低廉。可选的，制作第一应力平衡层101和第二应力平衡层103所采用的方法包括单但不仅限于化学气相沉积、物理气相沉积、真空蒸发镀膜、溅射、脉冲激光沉积、分子束外延、化学束外延、氢化物气相外延、物理气相传输等。可选的，初始制作得到的第一应力平衡层101和第二应力平衡层103具有相同的厚度，以保证衬底层102正反两面的应力平衡，即第一应力平衡层101和第二应力平衡层103具有相同大小的初始面内应力。在整个复合衬底结构制备完成后，再对第一应力平衡层101的厚度进行调整，以达到改善复合衬底结构形貌的目的。可选的，在对第一应力平衡层101进行减薄后，第一应力平衡层101的厚度为0-2μm。第二应力平衡层103的厚度为0.5-2μm。第一应力平衡层101的厚度小于等于第二应力平衡层103的厚度。
在一些实施例中，第一应力平衡层101和第二应力平衡层103也可以选用不同的材质，相应的，初始制作得到的第一应力平衡层101和第二应力平衡层103也可以具有不同的厚度。具体可根据所选用的第一应力平衡层101和第二应力平衡层103的材质及相应制作工艺来确定。
本申请实施例中，如图1所示，介质层104作为功能薄膜层105与第二应力平衡层103之间键合结合的界面，以提升功能薄膜层105与第二应力平衡层103的键合强度。可选的，介质层104的材质可以是但不仅限于二氧化硅、氮化铝、碳化硅中。介质层104的材质可根据第二应力平衡层103的材质和功能薄膜层105的材质进行选择。在一些实施方式中，也可以不设置介质层104，而是将功能薄膜层105直接制作在第二应力平衡层103上。
本申请实施例中，介质层104和功能薄膜层105均制作在衬底层102的正面，在制作时由于单面受力会造成制备得到的复合衬底结构出现弯曲。因此，当功能薄膜层105制作完成后，复合衬底结构的各层中具有不同的面内应力。功能薄膜层105内部的面内应力与第一应力平衡层101内部的面内应力方向相反。功能薄膜层105内部的面内应力与第二应力平衡层103内部的面内应力方向相反。即当功能薄膜层105内部的面内应力为拉应力时，第一应力平衡层101和第二应力平衡层103内部的面内应力为压应力。当功能薄膜层105内部的面内应力为压应力时，第一应力平衡层101和第二应力平衡层103内部的面内应力为拉应力。通过对第一应力平衡层101的厚度进行减薄，使第一应力平衡层101内的应力减小，进而是功能薄膜层105内的应力减小。在对第一应力平衡层101进行减薄后，第一应力平衡层101内部的面内应力为100MPa-2000MPa。在对第一应力平衡层101进行减薄后，第一应力平衡层101内部的面内应力小于第二应力平衡层103内部的面内应力。
本申请实施例中，功能薄膜层105作为有源层用于器件的制备。可选的，功能薄膜层105的材质可以是但不仅限于铌酸锂、钽酸锂、氮化铝、碳化硅等。
本申请实施例中，图2为本申请实施例提供的一种初始复合衬底结构的应力分布云图，如图2所示，第一应力平衡层101和第二应力平衡层103的初始厚度相同，通过仿真测定第一应力平衡层101和第二应力平衡层103中具有500MPa的压应力，功能薄膜层105内具有400MPa的拉应力。图3示出了复合衬底结构在该情况下变形情况，从图2中可以看出晶圆具有负的Bow值。图3为本申请实施例提供的一种形貌改善后的复合衬底结构的应力分布云图，如图3所示，通过对图2所示的复合衬底结构中的第一应力平衡层101进行厚度调节，以使复合衬底结构的形貌改善。如图3所示，通过仿真测定，将第一应力平衡层101的厚度减薄至第二应力平衡层103的一半，相应的第一应力平衡层101中应力减小一半，在其他情况相同时，晶圆变形情况大大改善，晶圆Bow值几乎为0。
本申请实施例还提供了一种复合衬底结构的形貌改善方法，图4为本申请实施例提供的一种复合衬底结构的形貌改善方法的流程示意图，如图4所示，该方法包括：
S401：获取衬底层102。
本申请实施例中，图5为本申请实施例提供的一种复合衬底结构的形貌改善方法的结构流程图，如图5所示，首先选择合适的衬底晶圆作为衬底层102。衬底层102可选为为硅衬底、氧化硅衬底、碳化硅衬底、绝缘体上硅衬底等。
S403：在衬底层102相对的两个侧面上同时分别沉积第一应力平衡层101和第二应力平衡层103。
本申请实施例中，如图5所示，通过在衬底层102上下两面沉积具有拉应力或压应力的第一应力平衡层101和第二应力平衡层103，双层应力平衡层的沉积，能够使晶圆能够维持较好的晶圆形貌，利于后续键合工艺。第一应力平衡层101用于根据复合衬底结构中的应力分布调整第一应力平衡层101的厚度，以使复合衬底结构的形貌改善。第二应力平衡层103用于平衡制作第一应力平衡层101时所产生的应力。可选的，沉积第一应力平衡层101和第二应力平衡层103的厚度相同。
作为一个可选的实施方式中，在较高温度下，在衬底层102的正反两面上沉积多晶硅层，这两层多晶硅层内具有面内压应力。为了维持晶圆较好的面型质量，以利于接下来的键合工艺，采用双面沉积工艺，以平衡晶圆正反面所受的应力。
S405：在第二应力平衡层上沉积介质层。
本申请实施例中，在第二应力平衡层103上沉积介质层104以加强功能薄膜层105与衬底层102的结合强度。该介质层104的引入不会带来衬底层102面型结构的巨大变化。
S407：在介质层上制作功能薄膜层。
本申请实施例中，在介质层104上制作功能薄膜层105的步骤中，异质功能薄膜层105的转移方法包括智能剥离(smart-cut)工艺、研磨减薄工艺等。如图5所示，作为一种可选的实施方式，在介质层104上制作功能薄膜层105具体可以为：获取功能材料的体晶圆，如钽酸锂晶圆、铌酸锂晶圆、氮化铝晶圆等，然后对功能材料的体晶圆进行离子注入，以在功能材料的体晶圆内引入缺陷。可选的，注入离子可以为氢离子、氦离子、或氢氦离子共注等。在对功能材料的体晶圆进行离子注入后，键合衬底层102材料和功能材料的体晶圆，形成键合体。退火使功能材料的体晶圆沿缺陷剥离，形成异质薄膜晶圆，异质薄膜晶圆内具有拉应力，使异质薄膜晶圆具有负的Bow值。即通过键合工艺转移异质功能薄膜层105，功能薄膜层105的内应力，功能薄膜层105与衬底层102之间的热失配，导致晶圆形貌较差，影响后续对晶圆的加工。因此需要对晶圆形貌进行调节改善。
S409：根据所述功能薄膜层中的应力分布调整所述第一应力平衡层的厚度，以使所述复合衬底结构的形貌改善。
在一个可选的实施方式中，如图5所示，在对晶圆形貌进行改善之前，还可以对功能薄膜层105进行表面处理，去除表面的损伤层，提高薄膜质量。具体的，采用化学机械抛光的方式使功能薄膜层105减薄到指定厚度，并去除表面损伤层。
本申请实施例中，如图5所示，在对功能薄膜层105减薄后，根据功能薄膜层105中的应力分布调整第一应力平衡层101的厚度，以使复合衬底结构的形貌改善。可选的，调整第一应力平衡层101厚度的方法可以是研磨减薄、化学腐蚀、干法刻蚀、化学机械抛光中等方法。作为一种示例，通过湿法腐蚀的方法，调整第一应力平衡层101的厚度，从而调整异质薄膜晶圆的形貌，使晶圆的Bow值接近0。
本申请实施例所述的复合衬底结构及其形貌改善方法，为了在控制更好的控制晶圆形貌参数，在晶圆衬底上沉积内部具有一定应力的应力平衡层，通过调整第一应力平衡层的厚度来对晶圆形貌进行调节，使薄膜晶圆具有较好的晶圆形貌，以满足后续高精度光刻等工艺的工艺要求。
以上所述仅为本申请的较佳实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种复合衬底结构，其特征在于，包括第一应力平衡层(101)、衬底层(102)、第二应力平衡层(103)、介质层(104)和功能薄膜层(105)；
所述衬底层(102)设置在所述第一应力平衡层(101)和第二应力平衡层(103)之间；
所述介质层(104)制作在所述第二应力平衡层(103)上，所述介质层(104)用于提供所述功能薄膜层(105)的键合界面；
所述功能薄膜层(105)制作在所述介质层(104)上，所述功能薄膜层(105)用于制作器件功能结构；
所述第一应力平衡层(101)和所述第二应力平衡层(103)材质相同；
所述第一应力平衡层(101)和所述第二应力平衡层(103)通过相同工艺且同时分别制作在所述衬底层(102)相对的两个侧面上；
所述第一应力平衡层(101)用于根据所述复合衬底结构中的应力分布调整所述第一应力平衡层(101)的厚度，以使所述复合衬底结构的形貌改善；
所述第二应力平衡层(103)用于平衡制作所述第一应力平衡层(101)时所产生的应力。
2.根据权利要求1所述的复合衬底结构，其特征在于，所述第一应力平衡层(101)和第二应力平衡层(103)的材质为多晶硅。
3.根据权利要求2所述的复合衬底结构，其特征在于，所述第一应力平衡层(101)的厚度为0-2μm；
所述第二应力平衡层(103)的厚度为0.5-2μm；
所述第一应力平衡层(101)的厚度小于等于所述第二应力平衡层(103)的厚度。
4.根据权利要求3所述的复合衬底结构，其特征在于，所述功能薄膜层(105)内部的面内应力与所述第一应力平衡层(101)内部的面内应力方向相反；
所述功能薄膜层(105)内部的面内应力与所述第二应力平衡层(103)内部的面内应力方向相反。
5.根据权利要求1-4任一项所述的复合衬底结构，其特征在于，所述第一应力平衡层(101)内部的面内应力为100MPa-2000MPa；
所述第一应力平衡层(101)内部的面内应力小于所述第二应力平衡层(103)内部的面内应力。
6.根据权利要求2所述的复合衬底结构，其特征在于，所述介质层(104)的材质为二氧化硅、氮化铝、碳化硅中的任意一种；
所述功能薄膜层(105)的材质为铌酸锂、钽酸锂、氮化铝、碳化硅中的任意一种。
7.一种复合衬底结构的形貌改善方法，其特征在于，所述方法包括：
获取衬底层(102)；
在所述衬底层(102)相对的两个侧面上同时分别沉积第一应力平衡层(101)和第二应力平衡层(103)；其中，所述第一应力平衡层(101)用于根据所述复合衬底结构中的应力分布调整所述第一应力平衡层(101)的厚度，以使所述复合衬底结构的形貌改善；所述第二应力平衡层(103)用于平衡制作所述第一应力平衡层(101)时所产生的应力；
在所述第二应力平衡层(103)上沉积介质层(104)，所述介质层(104)用于提供所述功能薄膜层(105)的键合界面；
在所述介质层(104)上制作功能薄膜层(105)，所述功能薄膜层(105)用于制作器件功能结构；
根据所述功能薄膜层(105)中的应力分布调整所述第一应力平衡层(101)的厚度，以使所述复合衬底结构的形貌改善。
8.根据权利要求7所述的方法，其特征在于，沉积所述第一应力平衡层(101)和所述第二应力平衡层(103)的厚度相同。
9.根据权利要求7或8所述的方法，其特征在于，在所述介质层(104)上制作功能薄膜层(105)的制作方法至少包括：智能剥离工艺或研磨减薄工艺。
10.根据权利要求9所述的方法，其特征在于，调整所述第一应力平衡层(101)厚度的方法为研磨减薄、化学腐蚀、干法刻蚀、化学机械抛光中的任意一种。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111312110.8A CN114242766A (zh) | 2021-11-08 | 2021-11-08 | 一种复合衬底结构及其形貌改善方法 |
| PCT/CN2021/130855 WO2023077558A1 (zh) | 2021-11-08 | 2021-11-16 | 一种复合衬底结构及其形貌改善方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111312110.8A CN114242766A (zh) | 2021-11-08 | 2021-11-08 | 一种复合衬底结构及其形貌改善方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114242766A true CN114242766A (zh) | 2022-03-25 |
Family
ID=80748571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111312110.8A Pending CN114242766A (zh) | 2021-11-08 | 2021-11-08 | 一种复合衬底结构及其形貌改善方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114242766A (zh) |
| WO (1) | WO2023077558A1 (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2251897B1 (en) * | 2009-05-13 | 2016-01-06 | Siltronic AG | A method for producing a wafer comprising a silicon single crystal substrate having a front and a back side and a layer of SiGe deposited on the front side |
| CN106449912A (zh) * | 2016-11-28 | 2017-02-22 | 东莞市中镓半导体科技有限公司 | 一种带应力平衡结构层的GaN基复合衬底及其制备方法 |
| CN110828298A (zh) * | 2019-11-14 | 2020-02-21 | 济南晶正电子科技有限公司 | 单晶薄膜复合基板及其制造方法 |
| CN113224187A (zh) * | 2020-01-21 | 2021-08-06 | 济南晶正电子科技有限公司 | 复合薄膜及其制造方法 |
| CN112701033B (zh) * | 2020-12-29 | 2022-03-15 | 济南晶正电子科技有限公司 | 一种复合衬底的制备方法、复合衬底及复合薄膜 |
| CN112951708B (zh) * | 2021-01-26 | 2022-03-25 | 济南晶正电子科技有限公司 | 一种复合衬底及其制备方法、复合薄膜 |
-
2021
- 2021-11-08 CN CN202111312110.8A patent/CN114242766A/zh active Pending
- 2021-11-16 WO PCT/CN2021/130855 patent/WO2023077558A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023077558A1 (zh) | 2023-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108702141B (zh) | 复合基板及复合基板的制造方法 | |
| CN106209003B (zh) | 利用薄膜转移技术制备薄膜体声波器件的方法 | |
| CN114070227B (zh) | 一种氮化铝声波谐振器的制备方法及谐振器 | |
| CN110828298A (zh) | 单晶薄膜复合基板及其制造方法 | |
| JP2023535319A (ja) | 電荷トラップ層が設けられたキャリア基板に薄層を転写するプロセス | |
| CN112379480B (zh) | 波导结构复合衬底的制备方法、复合衬底及光电晶体薄膜 | |
| US12052921B2 (en) | Method for manufacturing a film on a flexible sheet | |
| WO2022134860A1 (zh) | 一种新型fbar滤波器及其制备方法 | |
| US20210210673A1 (en) | Nano-scale single crystal thin film | |
| KR20200136437A (ko) | 다이아몬드 또는 이리듐 재질의 단결정 층을 제조하는 방법 및 다이아몬드 또는 이리듐 재질의 단결정 층의 에피택셜 성장을 위한 기판 | |
| CN111654258B (zh) | 薄膜体声波谐振器制作方法、薄膜体声波谐振器及滤波器 | |
| CN113904645B (zh) | 一种氮化铝/碳化硅复合声波谐振器的制备方法及谐振器 | |
| CN114242766A (zh) | 一种复合衬底结构及其形貌改善方法 | |
| CN113193109A (zh) | 一种复合薄膜的制备方法及复合薄膜 | |
| US20200338860A1 (en) | Composite monocrystalline film | |
| JP2003068593A (ja) | 半導体積層基板およびその製造方法 | |
| US20240030883A1 (en) | Process for manufacturing a piezoelectric structure for a radiofrequency device and which can be used to transfer a piezoelectric layer, and process for transferring such a piezoelectric layer | |
| TW201802881A (zh) | 用於製造用以形成三維單片積體電路之結構的方法 | |
| KR102636118B1 (ko) | Lno 재질의 단결정 층을 제조하는 방법 및 lno 재질의 단결정 층의 에피택셜 성장을 위한 기판 | |
| CN114242770A (zh) | 一种异质薄膜晶圆及制备方法 | |
| CN113764572A (zh) | 一种用于声学滤波器的异质单晶薄膜的制备方法 | |
| CN111883644B (zh) | 一种异质压电薄膜结构及其制备方法 | |
| KR102636121B1 (ko) | Pzt 재질의 결정 층을 제조하는 방법 및 pzt 재질의 결정 층의 에피택셜 성장을 위한 기판 | |
| CN115694386A (zh) | 一种空气隙薄膜体声波滤波器制备方法 | |
| CN114499441A (zh) | 一种低损耗衬底及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |