CN114242770A - 一种异质薄膜晶圆及制备方法 - Google Patents
一种异质薄膜晶圆及制备方法 Download PDFInfo
- Publication number
- CN114242770A CN114242770A CN202111419469.5A CN202111419469A CN114242770A CN 114242770 A CN114242770 A CN 114242770A CN 202111419469 A CN202111419469 A CN 202111419469A CN 114242770 A CN114242770 A CN 114242770A
- Authority
- CN
- China
- Prior art keywords
- layer
- wafer
- thin film
- volume expansion
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 60
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 235000012431 wafers Nutrition 0.000 claims abstract description 115
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 238000002955 isolation Methods 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 20
- 230000002708 enhancing effect Effects 0.000 claims abstract description 4
- 239000000463 material Substances 0.000 claims description 39
- 230000007547 defect Effects 0.000 claims description 22
- 239000010408 film Substances 0.000 claims description 17
- 238000000137 annealing Methods 0.000 claims description 12
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 12
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 claims description 3
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000007740 vapor deposition Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910021426 porous silicon Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02035—Shaping
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本申请公开了一种异质薄膜晶圆及制备方法，其中，一种异质薄膜晶圆，包括衬底层和位于衬底层上的体积膨胀层，体积膨胀层用于在晶圆键合时，形成朝键合面方向凸起的结构；键合面方向是指体积膨胀层远离衬底层的方向；体积膨胀层远离衬底层的一侧设有隔离层，隔离层用于在晶圆键合时，加强键合强度；隔离层远离体积膨胀层的一侧设有功能薄膜层，功能薄膜层用于制备器件和芯片；衬底层远离体积膨胀层的一侧设有应力补偿层，应力补偿层用于改进晶圆的形貌。本异质薄膜晶圆实现了晶圆在键合过程中，从中间点开始接触，再逐渐向四周扩展，提高了键合良率。同时，通过调整应力补偿层的厚度，晶圆的弯曲度和翘曲度接近于0，改善了晶圆形貌。
Description
技术领域
本申请涉及芯片领域，特别涉及一种异质薄膜晶圆及制备方法。
背景技术
多种材料异质集成是提升芯片性能和集成程度的重要路径。现有技术在制造异质薄膜材料晶圆时，通常是将异质材料通过键合转移至硅衬底或其它衬底上，键合过程会产生孔洞，键合良率不高。
此外，一方面，不同材料的热膨胀系数存在差异；另一方面，材料转移后薄膜内部存在应力，这些不利因素导致薄膜具有较大的弯曲度和翘曲度，晶圆形貌较差，不利于晶圆后续的流片加工。
发明内容
本申请提供一种异质薄膜晶圆及制备方法，能够至少改善键合良率不高、晶圆形貌较差的问题。
本发明实施例提供了一种异质薄膜晶圆，包括：
衬底层和位于衬底层上的体积膨胀层，体积膨胀层用于在晶圆键合时，形成朝键合面方向凸起的结构；键合面方向是指体积膨胀层远离衬底层的方向；
体积膨胀层远离衬底层的一侧设有隔离层，隔离层用于在晶圆键合时，加强键合强度；
隔离层远离体积膨胀层的一侧设有功能薄膜层，功能薄膜层用于制备器件和芯片；
衬底层远离体积膨胀层的一侧设有应力补偿层，应力补偿层用于改进晶圆的形貌。
可选的，应力补偿层、隔离层和功能薄膜层的内部具有面内应力；隔离层内部的面内应力大于应力补偿层内部的面内应力。
可选的，当功能薄膜层内部的面内应力为拉应力时，隔离层和应力补偿层内部的面内应力为压应力；当功能薄膜层内部的面内应力为压应力时，隔离层和应力补偿层内部的面内应力为拉应力。
可选的，衬底层和体积膨胀层整体的弯曲度在0-100微米之间。
可选的，体积膨胀层的材料是由衬底层的材料经过预处理后得到；衬底层的材料包括硅或碳化硅。
可选的，应力补偿层和隔离层的材料相同；应力补偿层和隔离层的材料包括二氧化硅、氮化铝和碳化硅中的一种或多种的组合。
可选的，功能薄膜层的材料与隔离层的材料不同；功能薄膜层的材料包括铌酸锂、钽酸锂、氮化铝和碳化硅中的任意一种。
本发明实施例提供了一种异质薄膜晶圆制备方法，包括：
在衬底层上形成体积膨胀层，得到朝键合面方向凸起的第一晶圆，以保证在晶圆键合时，晶圆之间的中心点先接触；键合面方向是指体积膨胀层远离衬底层的方向；
在第一晶圆的上下两个表面同时沉积相同厚度的同种材料，得到衬底晶圆；靠近体积膨胀层一侧的为隔离层，靠近衬底层一侧的为应力补偿层；
对异质晶圆进行离子注入，以在异质晶圆内形成缺陷层；
将隔离层与异质晶圆中的功能薄膜层进行晶圆键合，得到第一键合结构；异质晶圆包括功能薄膜层、缺陷层和功能厚膜层；
对第一键合结构进行退火处理，以使得异质晶圆沿缺陷层剥离，得到第二键合结构；
调整应力补偿层的厚度，以改进第二键合结构的形貌，得到异质薄膜晶圆。
可选的，对第一键合结构进行退火处理，以使得异质晶圆沿缺陷层剥离，得到第二键合结构包括：对第一键合结构进行退火处理，以使得功能厚膜层沿缺陷层剥离，得到中间键合结构；
对中间键合结构进行退火处理和化学机械抛光处理，以去除缺陷层和功能薄膜层表面的损伤层，得到第二键合结构。
可选的，在衬底层上形成体积膨胀层的方式包括：生长衬底层的单晶体材料所对应的非晶体、多晶体、多孔晶体和对衬底层进行离子注入。
本发明的有益效果是：体积膨胀层的引入，使得衬底晶圆凸向键合面一侧，实现了晶圆在键合过程中，从中间点开始接触，再逐渐向四周扩展，从而确保键合完整无孔洞，提高了键合良率。同时，在晶圆制备的最后一步，通过调整应力补偿层的厚度，晶圆的弯曲度和翘曲度接近于0，改善了晶圆形貌。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案和优点，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。
图1是本发明实施例提供的一种异质薄膜晶圆的结构示意图；
图2是本发明实施例提供的一种异质薄膜晶圆制备方法的流程示意图；
图3是本发明实施例提供的一种晶圆的应力云图；
图4是本发明实施例提供的另一种晶圆的应力云图；
图5是本发明实施例提供的一种异质薄膜晶圆制备方法的局部流程示意图；
图6是本发明实施例提供的另一种晶圆的应力云图。
图中附图标记对应为：1-衬底层；2-体积膨胀层；3-隔离层；4-功能薄膜层；5-应力补偿层；41-缺陷层；42-功能厚膜层；101-第一晶圆；102-衬底晶圆；103-异质晶圆；104-第一键合结构；105-第二键合结构；106-异质薄膜晶圆；1041-中间键合结构。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或服务器不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例一
请参阅图1，图1是本发明实施例提供的一种异质薄膜晶圆的结构示意图。该异质薄膜晶圆包括起到支撑作用的衬底层1和位于衬底层1上的体积膨胀层2，其中，衬底层1的材料包括硅或碳化硅，而体积膨胀层2的材料是由衬底层1的材料经过预处理后得到。所谓“体积膨胀”是指在相同条件下，同质量的某种物质因内部含有缺陷、气孔等结构，导致其和致密性物质相比，体积偏大、密度偏低，因此，上述体积膨胀层2的材料包括衬底层1的单晶体材料所对应的非晶体、多晶体、多孔晶体和对衬底层1进行离子注入。比如，当衬底层1的材料为硅时，体积膨胀层2的材料可以是非晶硅、多晶硅、多孔硅和含有注入缺陷的硅中的一种或多种的组合。
体积膨胀层2用于在晶圆键合时，形成朝键合面方向凸起的结构(键合面方向是指体积膨胀层2远离衬底层1的方向)，从而有利于键合波从中间开始扩展，以实现晶圆无孔洞键合，提高晶圆键合良率。当体积膨胀层2沉积在衬底层1的表面之前，衬底层1和体积膨胀层2各自的弯曲度均为0。体积膨胀层2的厚度为0-2微米，当它沉积在衬底层1的表面之后，衬底层1和体积膨胀层2二者组合起来的整体的弯曲度在0-100微米之间。
在该异质薄膜晶圆中，体积膨胀层2远离衬底层1的一侧设有隔离层3，隔离层3用于在晶圆键合时，加强键合强度。衬底层1远离体积膨胀层2的一侧设有应力补偿层5，应力补偿层5的厚度可以通过刻蚀、湿法腐蚀等方式调节，由此，应力补偿层5用于改进晶圆的形貌。应力补偿层5和隔离层3的材料相同，应力补偿层5和隔离层3的材料包括二氧化硅、氮化铝和碳化硅中的一种或多种的组合。
隔离层3远离体积膨胀层2的一侧设有功能薄膜层4，功能薄膜层4用于制备器件和芯片。功能薄膜层4的材料与隔离层3的材料不同，功能薄膜层4的材料包括铌酸锂(lithiumniobate，简称LN)、钽酸锂(lithium tantalate，简称LT)、氮化铝和碳化硅中的任意一种。
应力补偿层5、隔离层3和功能薄膜层4的内部具有面内应力，其中，隔离层3和应力补偿层5内部的面内应力大小为100-2000兆帕，隔离层3内部的面内应力大于应力补偿层5内部的面内应力。当功能薄膜层4内部的面内应力为拉应力时，隔离层3和应力补偿层5内部的面内应力为压应力；当功能薄膜层4内部的面内应力为压应力时，隔离层3和应力补偿层5内部的面内应力为拉应力。
实施例二
本发明实施例提供一种异质薄膜晶圆制备方法，图2所示的该制备方法包括：
S201：在衬底层1上形成体积膨胀层2，得到朝键合面方向凸起的第一晶圆101，以保证在晶圆键合时，晶圆之间的中心点先接触。
其中，键合面方向是指体积膨胀层2远离衬底层1的方向。凸起结构使得键合过程由中心点开始，再向外扩展，可以避免多点同时接触而形成键合孔洞。
在衬底层1上形成体积膨胀层2的方式包括：生长衬底层1的单晶体材料所对应的非晶体、多晶体、多孔晶体和对衬底层1进行离子注入。衬底层1的材料包括硅或碳化硅，当衬底层1的材料为硅时，体积膨胀层2的材料可以是非晶硅、多晶硅、多孔硅和含有注入缺陷的硅中的一种或多种的组合。
S202：在第一晶圆101的上下两个表面同时沉积相同厚度的同种材料，得到衬底晶圆102；靠近体积膨胀层2一侧的为隔离层3，靠近衬底层1一侧的为应力补偿层5。
上述沉积的材料包括二氧化硅、氮化铝和碳化硅中的一种或多种的组合，上述沉积的方式包括氧化、等离子体气相沉积(PECVD)、低压气相沉积(LPCVD)、常压气相沉积(APCVD)和磁控溅射。
尽管晶圆内部存在应力，但由于沉积的是相同厚度的同种材料，因此衬底晶圆102和第一晶圆101形貌相同。衬底晶圆102的应力云图如图3所示，此时晶圆结构向上凸起，有利于后续键合。
S203：对异质晶圆103进行离子注入，以在异质晶圆103内形成缺陷层41。
异质晶圆103可以是LN晶圆、LT晶圆、氮化铝晶圆和碳化硅晶圆中的任意一种，离子注入包括注入氢离子和/或氦离子。
S204：将隔离层3与异质晶圆103中的功能薄膜层4进行晶圆键合，得到第一键合结构104；异质晶圆103包括功能薄膜层4、缺陷层41和功能厚膜层42。
上述键合方式可以是通过智能剥离技术向衬底晶圆102上转移异质晶圆103。由于功能薄膜层4存在内应力，且功能薄膜层4与衬底层1之间存在热失配，因此，第一键合结构104的形貌较差。在一个示例性的实施方式中，异质晶圆103的厚度和衬底晶圆102的厚度接近，由于异质晶圆103的弯曲度为0，因此，此时第一键合结构104的翘曲度可以忽略不计。在另一个示例性的实施方式中，如图4所示，功能薄膜层4存在拉应力，此时第一键合结构104整体向下凸出。
S205：对第一键合结构104进行退火处理，以使得异质晶圆103沿缺陷层41剥离，得到第二键合结构105。
如图5所示，S205对第一键合结构104进行退火处理，以使得异质晶圆103沿缺陷层41剥离，得到第二键合结构105包括：
S2051：对第一键合结构104进行退火处理，以使得功能厚膜层42沿缺陷层41剥离，得到中间键合结构1041；
S2052：对中间键合结构1041进行退火处理和化学机械抛光处理(CMP)，以去除缺陷层41和功能薄膜层4表面的损伤层，得到第二键合结构105。
S206：调整应力补偿层5的厚度，以改进第二键合结构105的形貌，得到异质薄膜晶圆106。
上述调整应力补偿层5厚度的方法包括研磨减薄、化学腐蚀、干法刻蚀和化学机械抛光(CMP)，调整完毕后，异质薄膜晶圆的弯曲度和翘曲度接近于0。在一个示例性的实施方式中，通过湿法腐蚀，将应力补偿层5腐蚀至原厚度的一半，此时，弯曲度和翘曲度大大减小，形貌改善效果如图6所示。
由上述本发明提供的实施例可见，本发明通过引入体积膨胀层，使得衬底晶圆凸向键合面一侧，实现了晶圆在键合过程中，从中间点开始接触，再逐渐向四周扩展，从而确保键合完整无孔洞，提高了键合良率。同时，本发明通过引入应力补偿层，在晶圆制备的最后一步调整应力补偿层的厚度，使得晶圆的弯曲度和翘曲度接近于0，改善了晶圆形貌。
需要说明的是：上述本申请实施例先后顺序仅仅为了描述，不代表实施例的优劣。且上述对本说明书特定实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于设备实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本申请的较佳实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种异质薄膜晶圆，其特征在于：包括衬底层(1)和位于所述衬底层(1)上的体积膨胀层(2)，所述体积膨胀层(2)用于在晶圆键合时，形成朝键合面方向凸起的结构；所述键合面方向是指所述体积膨胀层(2)远离所述衬底层(1)的方向；
所述体积膨胀层(2)远离所述衬底层(1)的一侧设有隔离层(3)，所述隔离层(3)用于在晶圆键合时，加强键合强度；
所述隔离层(3)远离所述体积膨胀层(2)的一侧设有功能薄膜层(4)，所述功能薄膜层(4)用于制备器件和芯片；
所述衬底层(1)远离所述体积膨胀层(2)的一侧设有应力补偿层(5)，所述应力补偿层(5)用于改进晶圆的形貌。
2.根据权利要求1所述的异质薄膜晶圆，其特征在于，所述应力补偿层(5)、所述隔离层(3)和所述功能薄膜层(4)的内部具有面内应力；
所述隔离层(3)内部的面内应力大于所述应力补偿层(5)内部的面内应力。
3.根据权利要求2所述的异质薄膜晶圆，其特征在于，当所述功能薄膜层(4)内部的面内应力为拉应力时，所述隔离层(3)和所述应力补偿层(5)内部的面内应力为压应力；
当所述功能薄膜层(4)内部的面内应力为压应力时，所述隔离层(3)和所述应力补偿层(5)内部的面内应力为拉应力。
4.根据权利要求1所述的异质薄膜晶圆，其特征在于，所述衬底层(1)和所述体积膨胀层(2)整体的弯曲度在0-100微米之间。
5.根据权利要求1所述的异质薄膜晶圆，其特征在于，所述体积膨胀层(2)的材料是由所述衬底层(1)的材料经过预处理后得到；
所述衬底层(1)的材料包括硅或碳化硅。
6.根据权利要求1所述的异质薄膜晶圆，其特征在于，所述应力补偿层(5)和所述隔离层(3)的材料相同；
所述应力补偿层(5)和所述隔离层(3)的材料包括二氧化硅、氮化铝和碳化硅中的一种或多种的组合。
7.根据权利要求1所述的异质薄膜晶圆，其特征在于，所述功能薄膜层(4)的材料与所述隔离层(3)的材料不同；
所述功能薄膜层(4)的材料包括铌酸锂、钽酸锂、氮化铝和碳化硅中的任意一种。
8.一种异质薄膜晶圆制备方法，其特征在于，包括：
在衬底层(1)上形成体积膨胀层(2)，得到朝键合面方向凸起的第一晶圆(101)，以保证在晶圆键合时，晶圆之间的中心点先接触；所述键合面方向是指所述体积膨胀层(2)远离所述衬底层(1)的方向；
在所述第一晶圆(101)的上下两个表面同时沉积相同厚度的同种材料，得到衬底晶圆(102)；靠近所述体积膨胀层(2)一侧的为隔离层(3)，靠近所述衬底层(1)一侧的为应力补偿层(5)；
对异质晶圆(103)进行离子注入，以在所述异质晶圆(103)内形成缺陷层(41)；
将所述隔离层(3)与所述异质晶圆(103)中的功能薄膜层(4)进行晶圆键合，得到第一键合结构(104)；所述异质晶圆(103)包括所述功能薄膜层(4)、所述缺陷层(41)和功能厚膜层(42)；
对所述第一键合结构(104)进行退火处理，以使得所述异质晶圆(103)沿所述缺陷层(41)剥离，得到第二键合结构(105)；
调整所述应力补偿层(5)的厚度，以改进所述第二键合结构(105)的形貌，得到异质薄膜晶圆(106)。
9.根据权利要求8所述的异质薄膜晶圆制备方法，其特征在于，所述对所述第一键合结构(104)进行退火处理，以使得所述异质晶圆(103)沿所述缺陷层(41)剥离，得到第二键合结构(105)，包括：
对所述第一键合结构(104)进行退火处理，以使得所述功能厚膜层(42)沿所述缺陷层(41)剥离，得到中间键合结构(1041)；
对所述中间键合结构(1041)进行退火处理和化学机械抛光处理，以去除所述缺陷层(41)和所述功能薄膜层(4)表面的损伤层，得到所述第二键合结构(105)。
10.根据权利要求8所述的异质薄膜晶圆制备方法，其特征在于，所述在衬底层(1)上形成体积膨胀层(2)的方式，包括：生长所述衬底层(1)的单晶体材料所对应的非晶体、多晶体、多孔晶体和对所述衬底层(1)进行离子注入。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111419469.5A CN114242770A (zh) | 2021-11-26 | 2021-11-26 | 一种异质薄膜晶圆及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111419469.5A CN114242770A (zh) | 2021-11-26 | 2021-11-26 | 一种异质薄膜晶圆及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114242770A true CN114242770A (zh) | 2022-03-25 |
Family
ID=80751276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111419469.5A Pending CN114242770A (zh) | 2021-11-26 | 2021-11-26 | 一种异质薄膜晶圆及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114242770A (zh) |
-
2021
- 2021-11-26 CN CN202111419469.5A patent/CN114242770A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5107911B2 (ja) | 転位の無い歪んだ結晶を作成するための方法 | |
| JPH05102445A (ja) | 半導体基材の作製方法 | |
| JP4545586B2 (ja) | 歪み半導体材料から成る層の転移方法 | |
| KR100787261B1 (ko) | 버퍼층이 없는 웨이퍼로부터 완화된 유용층을 형성하는방법 | |
| KR20080106038A (ko) | Ｓｏｉ 웨이퍼의 제조 방법 | |
| US11935743B2 (en) | Method for manufacturing a monocrystalline layer of diamond or iridium material and substrate for epitaxially growing a monocrystalline layer of diamond or iridium material | |
| CN114070227B (zh) | 一种氮化铝声波谐振器的制备方法及谐振器 | |
| US7605055B2 (en) | Wafer with diamond layer | |
| KR102640296B1 (ko) | AlN 재질의 단결정 층을 제조하는 방법 및 AlN 재질의 단결정 층의 에피택셜 성장을 위한 기판 | |
| CN114242770A (zh) | 一种异质薄膜晶圆及制备方法 | |
| US11976380B2 (en) | Method for manufacturing a monocrystalline layer of GaAs material and substrate for epitaxial growth of a monocrystalline layer of GaAs material | |
| USRE41841E1 (en) | Method for making a silicon substrate comprising a buried thin silicon oxide film | |
| CN114420833A (zh) | 一种基于分阶段热处理的薄膜制备方法及其复合薄膜 | |
| JP7355289B2 (ja) | Ｌｎｏ材料の単結晶層を生成するための方法、及びｌｎｏ材料の単結晶層をエピタキシャル成長させるための基板 | |
| KR102636121B1 (ko) | Pzt 재질의 결정 층을 제조하는 방법 및 pzt 재질의 결정 층의 에피택셜 성장을 위한 기판 | |
| CN114242766A (zh) | 一种复合衬底结构及其形貌改善方法 | |
| CN118116792A (zh) | 一种调整翘曲的工艺方法以及复合薄膜 | |
| JP2023528784A (ja) | 非常に高い温度に対応する剥離可能な仮基板、及び前記基板から加工層を移動させるプロセス | |
| JP5032743B2 (ja) | バッファ層を有しないウエハからの緩和された有用層の形成 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |