CN101848073B - 通信系统、数据传送器、数据接收器及其测试方法 - Google Patents

通信系统、数据传送器、数据接收器及其测试方法 Download PDF

Info

Publication number
CN101848073B
CN101848073B CN201010143191.9A CN201010143191A CN101848073B CN 101848073 B CN101848073 B CN 101848073B CN 201010143191 A CN201010143191 A CN 201010143191A CN 101848073 B CN101848073 B CN 101848073B
Authority
CN
China
Prior art keywords
data stream
bit sequence
parallel data
bit
conveyer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010143191.9A
Other languages
English (en)
Other versions
CN101848073A (zh
Inventor
森泉龙一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MegaChips Corp
Original Assignee
MegaChips Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MegaChips Corp filed Critical MegaChips Corp
Publication of CN101848073A publication Critical patent/CN101848073A/zh
Application granted granted Critical
Publication of CN101848073B publication Critical patent/CN101848073B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0091—Transmitter details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L2007/045—Fill bit or bits, idle words

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

生成具有N位模式长度的传送器循环模式并将其转换为M位传送器并行数据流，其中N≠M。通过执行传送器改变处理，生成位序列改变的传送器并行数据流，并且其被转换为串行数据并与时钟信号一起传送。接收所述串行数据并将其转换为M位接收器并行数据流，并且通过执行与所述传送器改变处理相反的处理，生成位序列恢复的并行数据流。通过使用所述位序列恢复的并行数据流中的位序列作为初始值来生成接收器循环模式，并且将其转换为M位基准并行数据流，并且通过执行与所述传送器改变处理相同的处理，生成位序列改变的基准并行数据流，并与所接收的并行数据进行比较以测试所述数据是否被正确接收。

Description

通信系统、数据传送器、数据接收器及其测试方法
技术领域
本公开涉及能够使用重复固定位序列的循环模式执行测试的通信系统。本公开还涉及适于构建数据通信系统的数据传送器和数据接收器。本公开进一步涉及对通信系统进行测试的方法，以及传送和接收测试信号的方法。
背景技术
根据国际电信联盟远程通信标准化组(ITU-T)的建议而被标准化的伪随机位序列模式(PRBS模式)被广泛用于测试通信系统。
图5是示出能够使用PRBS模式执行测试的传统通信系统的示例性结构的示意图。图5所示的通信系统100包括数据传送器110和数据接收器120。
数据传送器110包括PRBS模式生成电路111，其生成与时钟信号CLK同步的m位并行PRBS模式。数据传送器110还包括串行器112，其将PRBS模式生成电路111所生成的并行PRBS模式转换为串行数据SD。
数据接收器120包括时钟数据恢复电路121，其接收从串行器112所传送的串行数据SD，生成与所接收的串行数据SD同步的时钟信号，使用所生成的时钟信号获取串行数据SD，并且输出m位并行数据。数据接收器120还包括PRBS模式生成电路122，其具有与数据传送器110中的PRBS模式生成电路111的结构相同结构。PRBS模式生成电路122生成基准PRBS模式，所述基准PRBS模式要与时钟数据恢复电路121所输出的并行数据进行比较。
数据接收器120进一步包括比较和检查电路123。所述比较和检查电路123将从时钟数据恢复电路121输出的并行数据与PRBS模式生成电路122所生成的基准PRBS模式进行比较，并且检查传送器110所传送的串行数据SD是否被数据接收器120正确接收。
在由此构造的通信系统100中，可以以下列步骤来执行用于检查从数据传送器110所传送的串行数据SD是否被数据接收器120所正确接收的测试。
(步骤1)数据传送器110使用串行器112将PRBS模式生成电路111所生成的并行PRBS模式转换为串行数据SD，并且将所述串行数据SD传送到数据接收器120。
(步骤2)数据接收器120使用时钟数据恢复电路121接收从数据传送器110所传送的串行数据SD。时钟数据恢复电路121基于所接收的串行数据SD生成并行数据，并且将所生成的并行数据输出到PRBS模式生成电路122以及比较和检查电路123。当从时钟数据恢复电路121输入所述并行数据的第一个m位时，PRBS模式生成电路122使用所述第一个m位作为初始值开始生成基准PRBS模式。
(步骤3)比较和检查电路123将从时钟数据恢复电路121所接收的并行数据与从PRBS模式生成电路122所接收的基准PRBS模式进行比较。
(步骤4)当所述并行数据不与基准PRBS模式相匹配时，比较和检查电路123检测出从数据传送器所传送的串行数据SD没有被数据接收器120正确接收，并且生成位失败确认信号ERR。因此，用于检测从数据传送器110所传送的串行数据SD是否被数据接收器120正确接收的测试得以执行。
美国专利申请No.2008/0114562和2008/0240212公开了能够执行上述测试的示例性数据通信装置。
发明内容
【所要解决的问题】
图5为示出利用数据传送器和数据接收器之间的第一通信机制的示例性通信系统的示意图。在所述第一通信机制中，数据传送器传送具有嵌入其中的时钟的串行数据，并且数据接收器恢复与串行数据同步的时钟信号。存在另一种通信机制(第二通信机制)，其中通过单独的传输线路传送所述串行数据和时钟信号。
图6为示出利用第二通信机制的示例性通信系统的示意图。例如，图6所示的数据传输系统200可用在包括数据传送器210和数据接收器220的液晶显示面板中。
数据传送器210包括低压差分信号传送器(LVDS-Tx)211。三组并行数据PD1、PD2、PD3以及时钟信号CLK被输入到LVDX-Tx 211。LVDX-Tx 211将这些并行数据PD1、PD2和PD3转换为与时钟信号CLK同步的串行数据SD1、SD2和SD3。经转换的串行数据SD1、SD2和SD3与时钟信号一起被传送到数据接收器220。
数据接收器220包括低压差分信号接收器(LVDX-Rx)221。来自LVDX-Tx 211的串行数据SD1、SD2和SD3和时钟信号被LVDX-Tx 211所接收。LVDX-Tx 211使用时钟信号CLK获取串行数据SD1、SD2和SD3，并且将这些数据转换为并行数据PD11、PD12和PD13。
图7示出了数据接收器220所接收的串行数据SD1和时钟信号CLK之间的示例性时序关系。串行数据SD2和SD3与时钟信号CLK之间的时序关系与串行数据SD1与时钟信号CLK之间的关系相同。
图7为示出图6所示的数据接收器所接收的串行数据和时钟信号之间的示例性时序关系。图7示出了数据接收器220所接收的串行数据SD1和时钟信号CLK。图7还示出了从接收器220获取的串行数据所转换的并行数据PD11。如图7所示，串行数据SD1可包括位流，所述位流包括位...A[3]，A[2]，A[1]，A[0]，B[6]，B[5]，B[4]，B[3]，B[2]，B[1]，B[0]，C[6]，C[5]，C[4]，C[3]，C[2]，...。
数据接收器220与时钟信号CLK的每个上升沿同步地连续获取串行数据SD1中的7位，并且以获取顺序将所获取的串行数据转换为7位并行数据PD11。
在数据接收器220中，依据应用确定数据和时钟信号之间的关系。例如，数据接收器220获取串行数据与具有串行数据的位A[2]和A[1]之间的上升沿的时钟信号同步的7个连续位A[6]，...，A[0]。这些位被转换为7位并行数据A[6:0]，其中A[6]形成所述7位并行数据的最高有效位(MSB)，并且位A[0]形成所述7位并行数据的最低有效位(LSB)。
类似地，数据接收器220获取串行数据与具有位B[2]和B[1]之间的下一个上升沿的时钟信号同步的接下来的7个连续位B[6]，...，B[0]。数据接收器220进一步获取串行数据的后续位并转换为并行数据流。
之前所描述的使用PRBS模式的测试还可以根据第二通信机制在数据通信系统中执行。图8为示出依据能够使用PRBS模式执行测试的第二通信机制的数据通信系统的示例性结构的示意图。
图8所示的示例性数据传输系统300包括数据传送器310和数据接收器320。数据接收器320可以是待测试产品，并且数据传送器310可以是用于测试数据接收器320的装置。所述产品和用于测试的装置之间的关系可以互换。
数据传送器310包括PRBS模式生成电路311和串行器312。PRBS模式生成电路311生成与时钟信号CLK同步的8位并行PRBS模式。PRBS模式生成电路311可通过以每8位对每循环具有7个位的循环模式进行划分来生成8位并行PRBS模式。串行器312将PRBS模式生成电路311所生成的8位并行PRBS模式转换为与时钟信号CLK同步的串行数据SD，并且与时钟信号一起传送到数据接收器。
数据接收器320包括去串行器321、PRBS模式生成电路322以及比较和检查电路323。去串行器321将数据传送器310所传送的串行数据SD转换为与时钟信号CLK同步的8位并行数据。也就是说，数据接收器320通过使用去串行器321接收8位并行数据。在从去串行器321接收到第一个8位并行数据(初始值)之后，PRBS模式生成电路322开始生成处于所述初始值之后的PRBS模式，所述PRBS模式被用作基准模式。
比较和检查电路323将去串行器321所输出的并行数据与PRBS模式生成电路322所生成的基准PRBS模式进行比较。由此，比较和检查电路323试图检查数据传送器310所传送的串行数据SD是否被数据接收器320正确接收而没有任何错误。然而，本发明公开了通信系统300具有难以检测“位移位(bit-shift)”的问题，这是可能在所接收的并行数据流中发生的一类错误。
图9示出了用于解释位移位的示例性并行数据流。图9A示出了数据传送器310中所生成的示例性8位并行数据流，其可以是用于测试的正确PRBS模式。所述示例性的8位并行数据通过以每8位对串行PRBS模式进行划分而生成。图9A的每一行示出了构成所述8位并行数据流的每个字。
串行器312将所述字中的数据连续转换为串行数据，并且传送到数据接收器320。在图9所示的示例中，每个字中的位以串行数据SD进行排列并且以向左的箭头所指示的从最低有效位(LSB)到最高有效位(MSB)的顺序传送到数据接收器320。
图9A所示的PRBS为循环中具有7位的循环模式，即具有7位的模式长度。换句话说，如图9A中向左的箭头所示，所述串行数据中的PRBS模式为重复具有7位长度的单位随机模式的循环模式。
出于简要，所述7位随机数据的位由符号a至g表示，其中每个符号具有1和0的值。在图9A所示的示例中，第一行中的8位并行数据的最低有效位(LSB)由“a”表示。相同8位并行数据的第二位由“b”表示。类似地，相同8位并行数据的第三到第七位分别由“c”到“g”表示。并且相同并行数据的最高有效位(MSB)由“a”表示，这与最低有效位相同。
接下来，第二行中的8位并行数据的第一到第六位由“b”到“g”表示。并且相同并行数据的第七和第八位分别由“a”和“b”表示。第八位与第一位相同。
此外，第三行中的8位并行数据的第一到第五位由“c”到“g”表示。并且相同并行数据的第六到第八位由“a”到“c”表示。
如以上所解释的，图9A所示的构成正确PRBS模式的8位并行数据从LSB到MSB的位表示为：
第一行：a，b，c，d，e，f，g，a；
第二行：b，c，d，e，f，g，a，b；
第三行：c，d，e，f，g，a，b，c。
也就是说，通过对a，b，c，d，e，f，g所表示的7位数据向较高方向移位一位来形成作为所述PRBS模式的循环单位的8位并行数据。
数据传送器310的串行器312将图9A所示的8位并行数据转换为具有每个循环7位的循环模式的串行数据SD，并且将所述串行数据SD传送到数据接收器320。数据接收器320的去串行器321通过与时钟信号同步在每个8位获取串行数据SD而将所述串行数据SD转换为8位并行数据。
当串行数据SD的时序相对于时钟信号CLK的时序较正常有所移位时，与时钟信号同步获取的串行数据的8位的开始位置会较正常位置有所移位。结果，如图9B所示，在所述8位并行数据流中发生了“位移位”。
图9B示出了在发生位移位时数据接收器320中的去串行器321所转换的示例性8位并行数据流。与图9A所示的正确的8位并行数据相比，在图9B所示的8位并行数据的每个字中，每位向较高方向移位了一位。此外，之前从数据传送器310所传送的图9A的第一行所示的字之前的字的MSB作为图9B的第一行所示的字的LSB被获取，而在未发生位移位时是无法被获取的。
也就是说，图9B中所示的8位并行数据从LSB到MSB的位被表示为：
第一行：g，a，b，c，d，e，f，g；
第二行：a，b，c，d，e，f，g，a；
第三行：b，c，d，e，f，g，a，b；等。
当发生位移位时，如图9B所示，数据接收器无法正确接收数据。然而，数据接收器320中的PRBS模式生成电路322生成与后续所接收的数据相匹配的基准模式。
图9C示出了从PRBS生成电路322输出的8位并行数据流。图9C的第一行示出了从去串行器321所输入的8位并行数据，其与图9B的第一行所示的8位并行数据相同。PRBS模式生成电路322使用从输入并行数据的第二到第八位作为循环单位生成循环模式。图9C的第二和后续行示出了通过以每8位对所述循环模式进行划分而生成的8位并行数据流。
例如，当去串行器321所生成的第一个8位并行数据从LSB开始由g，a，b，c，d，e，f，g所表示时，由PRBS模式生成电路322所生成的后续的8位模式由a，b，c，d，e，f，g，a所表示，如图9C的第二行所示。在比较和检查电路323中被用作基准模式的该模式与图9B的第二行中所示的由数据接收器320所接收的第二个8位并行数据相匹配。
如图9C的第三行所示，PRBS模式生成电路322进一步生成由b，c，d，e，f，g，a，b所表示的PRBS模式，其处于图9C的第二行中所示的基准PRBS模式之后。该基准PRBS模式与图9B的第三行中所示的在第二行中所示数据之后接收的数据b，c，d，e，f，g，a，b相匹配。对于图9B和9C中第四和后续行中所示的数据和基准模式而言，情况是相同的。
因此，尽管数据接收器由于位移位而无法正确接收数据的事实，但是PRBS模式生成电路322所生成的基准模式与所接收的并行数据流持续匹配。结果，难以检测到并行数据流中由于位移位所导致的数据的不正确接收。
本公开内容的示例性目标是提供能够检查从数据传送器所传送的数据是否被数据接收器正确接收的数据通信系统。本公开内容的另一个示例性目标是提供能够构造可以检查数据是否被正确接收的数据通信系统的数据传送器和数据接收器。本公开内容的又一个示例性目标是提供测试通信系统的方法以及传送和接收测试信号的方法。
【解决问题的手段】
为了解决以上问题，各个示例性实施例提供了包括数据传送器和数据接收器的通信系统。所述数据传送器包括传送器循环模式生成电路、传送器位序列改变电路和串行器。所述传送器循环模式生成电路生成具有N位模式长度的传送器循环模式，并且将所述传送器循环模式转换为M位传送器并行数据流。N和M均为大于1的整数，并且N和M彼此不同。所述传送器位序列改变电路通过执行传送器改变处理来改变所述传送器并行数据流的每个字中的位序列，从而生成位序列改变的传送器并行数据流，所述传送器改变处理包括将所述传送器并行数据流的每个字中的指定位彼此替换。所述串行器将所述位序列改变的传送器并行数据流转换为与时钟信号同步的串行数据，并且将所述串行数据与时钟信号一起进行传送。
所述数据接收器包括去串行器、接收器位序列改变电路、接收器循环模式生成电路、可选的第二位序列改变电路以及比较和检查电路。所述去串行器接收所述串行数据和时钟信号，并且将所述串行数据转换为与所述时钟信号同步的M位接收器并行数据流。所述接收器位序列改变电路通过执行与所述传送器改变处理相反的接收器改变处理来改变所述接收器并行数据流的每个字中的位序列，从而生成位序列恢复的并行数据流。所述接收器循环模式生成电路具有与传送器循环模式生成电路相同的结构。接收器循环模式生成电路通过使用所述位序列恢复的并行数据流中的位序列作为初始值来生成基准循环模式，并且将所述基准循环模式转换为M位基准并行数据流。所述可选的第二位序列改变电路通过执行与传送器改变处理相同的第二改变处理来改变所述基准并行数据流的每个字中的位序列，从而生成位序列改变的基准并行数据流。所述比较和检查电路进行以下比较之一：(i)将接收器并行数据流与位序列改变的基准并行数据流进行比较，和(ii)将位序列恢复的并行数据流与基准并行数据流进行比较。
根据各个示例性实施例，所述被用作初始值的位序列可以是所述位序列恢复的并行数据流的第一个字中的位序列。
根据各个其它示例性实施例，所述指定位可包括最高有效位和最低有效位中的至少一个。根据各个其它示例性实施例，所述传送器改变处理可包括在每个字中对位序列从最高有效位向最低有效位进行反转。
为了解决以上问题，各示例性实施例提供了数据接收器，所述数据接收器包括去串行器、接收器位序列改变电路、接收器循环模式生成电路、可选的第二位序列改变电路以及比较和检查电路。所述去串行器接收串行数据和时钟信号，并且将所述串行数据转换为与所述时钟信号同步的M位接收器并行数据流。所述接收器位序列改变电路通过执行第一改变处理来改变所述接收器并行数据流的每个字中的位序列，从而生成位序列恢复的并行数据流，所述第一改变处理包括将所述接收器并行数据流的每个字中的指定位彼此替换。所述接收器循环模式生成电路通过使用所述位序列恢复的并行数据流中的位序列作为初始值来生成具有N位模式长度的基准循环模式。所述接收器循环模式生成电路进一步将所述接收器循环模式转换为M位基准并行数据流。所述可选的第二位序列改变电路通过执行与所述第一改变处理相反的第二改变处理来改变所述基准并行数据流的每个字中的位序列，从而生成位序列改变的基准并行数据流。所述比较和检查电路进行以下比较之一：(i)将接收器并行数据流与位序列改变的基准并行数据流进行比较，和(ii)将位序列恢复的并行数据流与基准并行数据流进行比较。
根据各个示例性实施例，所述串行数据可具有循环模式，所述循环模式可具有不等于N位的经改变的模式长度。根据各个示例性实施例，所述串行数据可具有循环模式，所述循环模式可具有N×M位的经改变的模式长度。
为了解决以上问题，各个示例性实施例提供了数据传送器，所述数据传送器包括传送器循环模式生成电路、传送器位序列改变电路和串行器。
为了解决以上问题，各个示例性实施例提供了测试通信系统的方法。
所述方法包括：使用传送器循环模式生成电路生成具有N位模式长度的传送器循环模式，并且将所述传送器循环模式转换为M位传送器并行数据流；通过执行传送器改变处理来改变所述传送器并行数据流的每个字中的位序列，从而生成位序列改变的传送器并行数据流，所述传送器改变处理包括将所述传送器并行数据流的每个字中的指定位彼此替换；并且将所述位序列改变的传送器并行数据流转换为与时钟信号同步的串行数据并将所述串行数据与时钟信号一起进行传送。
所述方法进一步包括：接收所述串行数据和时钟信号，并且将所述串行数据转换为与所述时钟信号同步的M位接收器并行数据流；通过执行与传送器改变处理相反的接收器改变处理来改变所述接收器并行数据流的每个字中的位序列，从而生成位序列恢复的并行数据流；在具有与所述传送器循环模式生成电路相同结构的接收器循环模式生成电路中，通过使用所述位序列恢复的并行数据流中的位序列作为初始值来生成基准循环模式，并且将所述基准循环模式转换为M位基准并行数据流；可选地，通过执行与所述传送器改变处理相同的第二改变处理来改变所述基准并行数据流的每个字中的位序列，从而生成位序列改变的基准并行数据流；并且进行以下比较之一：(i)将接收器并行数据流与位序列改变的基准并行数据流进行比较，和(ii)将位序列恢复的并行数据流与基准并行数据流进行比较。
为了解决以上问题，各个示例性实施例提供了用于接收测试数据的方法，所述方法包括：接收串行数据和时钟信号，并且将所述串行数据转换为与所述时钟信号同步的M位接收器并行数据流；通过执行第一改变处理来改变所述接收器并行数据流的每个字中的位序列，从而生成位序列恢复的并行数据流，所述第一改变处理包括将所述接收器并行数据流的每个字中的指定位彼此替换；通过使用所述位序列恢复的并行数据流中的位序列作为初始值来生成具有N位模式长度的基准循环模式，并且将所述基准循环模式转换为M位基准并行数据流；可选地，通过执行与所述第一改变处理相反的第二改变处理来改变所述基准并行数据流的每个字中的位序列，从而生成位序列改变的基准并行数据流；并且进行以下比较之一：(i)将接收器并行数据流与位序列改变的基准并行数据流进行比较，和(ii)将位序列恢复的并行数据流与基准并行数据流进行比较。
为了解决以上问题，各个示例性实施例提供了传送测试数据的方法，所述方法包括：生成具有N位模式长度的循环模式，并且将传送器循环模式转换为M位传送器并行数据流；通过执行传送器改变处理来改变所述传送器并行数据流的每个字中的位序列，从而生成位序列改变的传送器并行数据流，所述传送器改变处理包括将所述传送器并行数据流的每个字中的指定位彼此替换；并且将所述位序列改变的传送器并行数据流转换为与时钟信号同步的串行数据，并且将所述串行数据与时钟信号一起进行传送。
【本发明的效果】
各种示例性通信系统和测试通信系统的方法使得能够测试数据接收器是否正确接收了数据传送器所传送的数据。可在所述示例性通信系统以及所述测试通信系统的方法中合适地采用各种示例性数据传送器、数据接收器、传送测试数据的方法以及接收测试数据的方法。
附图说明
【图1】示出第一示例性通信系统的结构的示意图。
【图2】示出图1所示的示例性PRBS模式生成电路的结构的示意图。
【图3A】示出图1所示的PRBS模式生成电路11所生成的示例性并行PRBS模式的图表。
【图3B】示出图1所示的并行数据位序列反转电路12所生成的示例性位序列反转的并行数据流的图表。
【图3C】示出在发生位移位时图1所示的去串行器21所输出的示例性并行数据流的图表。
【图3D】示出在发生位移位时图1所示的并行数据位序列反转电路22所生成的示例性并行数据流的图表。
【图4】示出第二示例性通信系统的结构的示意图。
【图5】示出能够使用PRBS模式执行测试的传统通信系统的结构的示意图。
【图6】示出利用第二通信机制的示例性通信系统的示意图。
【图7】示出图6所示的数据接收器所接收的串行数据和时钟信号之间的示例性时序关系的时序图。
【图8】示出根据能够使用PRBS模式执行测试的第二通信机制的示例性通信系统的结构的示意图。
【图9A】示出图8所示的数据传送器中的PRBS模式生成电路所生成的示例性并行PRBS模式的图表。
【图9B】示出在发生位移位时图1所示的数据接收器所接收的并行数据的示例性模式的图表。
【图9C】示出在发生位移位时PRBS模式生成电路所生成的示例性并行PRBS模式的图表。
【附图标记】
1，2通信系统
10数据传送器
11，23，33PRBS模式生成电路
11_1移位寄存器
11_1a，11_1b，11_1c触发器
11_2异或门
11_3串行/并行转换单元
12，22，24，32并行数据位序列反转电路
13串行器
20，30数据接收器
21，31去串行器
25，34比较和检查电路
具体实施方式
以下参考附图对通信系统、数据传送器、数据接收器、测试通信系统的方法、传送测试数据的方法以及接收测试数据的方法的各种示例性细节进行描述。
图1是示出第一通信系统的示例性结构的示意图。
图1所示的示例性通信系统1包括数据传送器10和数据接收器20，所述数据传送器10将M位并行数据连续转换为串行数据并且传送经转换的串行数据，所述数据接收器20连续接收所述串行数据。示例性通信系统1具有测试从数据传送器10所传送的数据是否被数据接收器20正确接收的功能。这里，M为大于1的正整数，并且例如在示例性通信系统1中可以为8。
数据接收器20可以为待测试的产品，并且数据传送器10可以是用于测试所述产品的测试装置。所述产品和用于测试的装置之间的关系可以互换。
数据传送器10包括PRBS模式生成电路11。PRBS模式生成电路11生成循环模式，所述循环模式重复作为循环单位的预先确定的N位长度的位序列。这里，N为大于1的整数并且不等于M。例如，在示例性模式生成电路11中N可以为7。特别地，PRBS模式生成电路11基于伪随机二进制序列(PRBS)生成所述循环模式。
图2是示出图1所示的示例性PRBS模式生成电路的示例性结构的示意图。
PRBS模式生成电路11包括用三个触发器11_1A、11_1B、和11_1C以及异或门11_2构造的移位寄存器。PRBS模式生成电路11进一步包括串行/并行转换单元11_3。在向移位寄存器11_1输入初始值之后，提供时钟信号CLK以生成PRBS模式。
通常，PRBS模式生成电路所生成的PRBS模式的模式长度被表示为2n-1，其中n为所述移位寄存器的阶数，其在示例性PRBS模式生成电路11中为3。因此，PRBS模式生成电路11所生成的PRBS模式具有23-1＝7位的模式长度。也就是说，PRBS模式在每7位重复预先确定的位序列。所述预先确定的位序列由初始值和异或门11_2的输入侧连接所确定。
移位寄存器11_1输出具有在每7位进行重复的PRBS模式的串行数据SD，其被输入到串行/并行转换单元11_3。该串行/并行转换单元11_3通过在每8位对串行数据SD进行划分而将输入串行数据SD转换为8位并行数据PD。因此，PRBS模式生成电路11从串行/并行转换单元11_3输出具有如图9A所示的PRBS模式的8位并行数据流。
图1所示的数据传送器10还包括并行数据位序列反转电路12。并行数据位序列反转电路12对通过在每8位对PRBS模式进行划分而生成的并行数据的每个字中的位序列进行反转，所述PRBS模式为PRBS模式生成电路11所生成的循环模式。特别地，8位并行数据的每个字中从MSB到LSB的位序列被替换为从LSB到MSB的反转序列。由此，利用多个位序列反转的并行数据的字生成具有位序列反转模式的位序列反转的并行数据流。
图3示出了在发生位移位时图1所示的通信系统1中各种信号的位序列。
图3A示出了具有用于测试的正确PRBS模式的示例性8位并行数据流。图3B示出了并行数据位序列反转电路12所生成的示例性位序列反转的并行数据流。具有正确的位序列反转模式的示例性位序列反转并行数据流由图3B的各行所示的多个位序列反转的8位并行数据的字所构成。如图3A和3B所示，图3A所示的每个8位并行数据从MSB到LSB的位序列被图3B所示的每个8位并行数据从LSB到MSB的反转位序列所替代。
例如，图3A的第一行所示的PRBS模式的第一部分的位序列从LSB开始被表示为a，b，c，d，e，f，g，a。该序列被图3B的第一行所示的位序列反转模式的第一部分的从LSB开始被表示为a，g，f，e，d，c，b，a的位序列所替代。图3A的第二行所示的PRBS模式的第二部分的位序列从LSB开始被表示为b，c，d，e，f，g，a，b。该序列被图3B的第二行所示的位序列反转模式的第二部分的从LSB开始被表示为b，a，g，f，e，d，c，b的位序列所替代。图3A的第三和后续行所示的PRBS模式的第三和后续部分的位序列也被图3B的第三和后续行所示的位序列反转模式的相应部分所替代。
图1所示的数据传送器10包括串行器13。串行器13将并行数据位序列反转电路12所生成的位序列反转模式转换为串行数据SD。接着，数据传送器10将经转换的串行数据SD与时钟信号CLK一起进行传送。时钟信号CLK用于获取构成所述位序列反转模式的8位并行数据。
数据接收器20包括去串行器21、第一并行数据位序列反转电路22、PRBS模式生成电路23、第二并行数据位序列反转电路24以及比较和检查电路25。
去串行器21与时钟信号CLK同步接收和获取数据传送器10所传送的串行数据SD，并且将所获取的串行数据SD转换为8位并行数据流。
第一并行数据位序列反转电路22从去串行器21接收所述并行数据流，并且执行与数据传送器10中的并行数据位序列反转电路12所执行的处理相反的处理。由此，第一并行数据位序列反转电路22试图恢复并行数据位序列反转电路12对位序列进行反转之前的原始模式。
特别地，第一并行数据位序列反转电路22以从LSB到MSB的反转序列替代每个8位并行数据中从MSB到LSB的8位序列。第一并行数据位序列反转电路22所生成的位序列反转的并行数据被输入到PRBS模式生成电路23。
PRBS模式生成电路23具有与图2所示的数据传送器10中的PRBS模式生成电路11相同的结构。例如，PRBS模式生成电路23可包括具有与数据传送器10的PRBS模式生成电路11中所包括的移位寄存器相同阶数的移位寄存器。PRBS模式生成电路23可进一步包括具有与PRBS模式生成电路11中所包括的异或门相同连接的异或门。
PRBS模式生成电路23在从第一并行数据位序列反转电路22输入第一个8位并行数据时开始使用所述输入数据作为初始值而生成PRBS模式。特别地，PRBS模式生成电路23在移位寄存器中输入所述输入数据的最后三位，并且开始生成处于所述输入数据的位序列之后的循环PRBS。此外，PRBS模式生成电路23在每个8位划分所述PRBS模式并且生成8位的并行数据流。
第二并行数据位序列反转电路24以与数据传送器10中的并行数据位序列反转电路12对PRBS模式生成电路11所生成的PRBS模式进行处理的相同方式对PRBS模式生成电路23所生成的循环模式进行处理。由此，第二并行数据位序列反转电路生成位序列反转的基准模式。
比较和检查电路25将去串行器21所提供的并行数据流与第二并行数据位序列反转电路24所生成的位序列反转的基准模式进行比较，并且检查串行数据SD是否被正确接收。当检测出串行数据SD没有被正确接收时，比较和检查电路25输出位错误检测信号ERR。
如以上所解释的，图3A示出了PRBS模式生成电路11所生成的示例性并行数据流。图3B示出了在并行数据位序列反转电路12中通过对图3A所示的示例性并行数据流的位序列进行反转所生成的正确的位序列反转并行数据流。
当串行数据SD的时序例如由于数据接收器中所包括的去串行器21中的延迟而相对于时钟信号CLK有所移位时，数据接收器20无法正确获取串行数据SD。结果，去串行器21输出与图3B所示的并行数据流不同的并行数据流。换句话说，在去串行器21所输出的并行数据流中发生了位移位。图3C示出了在发生位移位时去串行器21所输出的示例性并行数据流。
图3C中所示的与图3B所示的位有所移位的示例性8位并行数据流从LSB开始的位被表示为：
第一行：g，a，g，f，e，d，c，b；
第二行：a，b，a，g，f，e，d，c；
第三行：b，c，b，a，g，f，e，d；
第四行：c，d，c，b，a，g，f，e；
第五行：d，e，d，c，b，a，g，f；等。
也就是说，与图3B所示的正确的串行数据流相比，所述串行数据的每个字中的每一位向较高方向移位了一位，并且每个字的LSB被之前字的MSB所替代。因此，如图3D所示，在第一并行数据位序列反转电路22中反转了位序列之后，从LSB开始的位被表示为：
第一行：b，c，d，e，f，g，a，g；
第二行：c，d，e，f，g，a，b，a；
第三行：d，e，f，g，a，b，c，b；
第四行：e，f，g，a，b，c，d，c；
第五行：f，g，a，b，c，d，e，d；等。
PRBS模式生成电路23接收b，c，d，e，f，g，a，g所表示的第一个8位数据，并且生成处于所接收数据之后的循环模式。结果，PRBS模式生成电路23所生成循环模式的位序列并不与图3A所示的原始循环模式的位序列相匹配。
如以上所解释的，具有如图2所示的三阶移位寄存器的示例性PRBS模式生成电路11所生成的PRBS模式的模式长度为23-1＝7位。如图3B所示，在数据传送器10中，并行数据位序列反转电路12利用从LSB到MSB的反转位序列替换每个8位并行数据中从MSB到LSB的位序列，所述8位并行数据是通过在每个8位对PRBS模式进行划分而生成的。从位序列反转的8位并行数据所输出的串行数据的模式长度为(23-1)×8＝56位。
当未发生位移位时，数据接收器20中的第一并行数据位序列反转电路22能够正确恢复数据传送器10中的PRBS模式生成电路11所生成的原始PRBS模式。数据接收器20中的PRBS模式生成电路23接收正确恢复的PRBS模式的第一个8位，并且通过使用所接收位的最后3位序列作为初始值生成处于所接收位之后的PRBS模式。因此，数据接收器20中的PRBS模式生成电路23生成与数据传送器10中的PRBS模式生成电路11所生成的相同PRBS模式。
PRBS模式生成电路23在每8位对所生成的PRBS模式进行划分并且生成8位并行数据流。此外，第二并行数据位序列反转电路24对所述8位并行数据流中的每个8位并行数据的位序列进行反转。因此，第二并行数据位序列反转电路24生成与去串行器21所输出的8位并行数据流的模式相匹配的模式。结果。比较和检查电路25确定未发生位移位。
另一方面，在发生位移位时，在第一并行数据位序列反转电路22中对每个8位并行数据的位序列进行反转无法恢复数据传送器10中的PRBS模式生成电路11所生成的原始PRBS模式。相反，第一并行数据位序列反转电路22生成具有与所述原始PRBS模式不同模式长度的模式。在图3D所示的示例性位序列反转模式中，模式长度为56位。
当输入第一并行数据位序列反转电路22所生成的位序列反转的模式的第一个8位时，PRBS模式生成电路23通过使用输入位的最后3位序列作为初始值生成具有7位模式长度的PRBS模式。PRBS模式生成电路23所生成的模式并不与第一并行数据位序列反转电路22所生成的模式相匹配，原因在于其模式长度有所不同。
因此，对PRBS模式生成电路23所提供的并行数据流中每个8位并行数据的位序列进行反转并不会生成与去串行器21所输出的模式相匹配的模式。结果，比较和检查电路25检测到发生位移位。
如以上所解释的，在第一示例性通信系统1的数据传送器10中，PRBS模式生成电路11生成循环模式，所述循环模式重复作为循环单位的7位长度的预先确定的模式。所述PRBS模式生成电路进一步生成由通过在每8位划分所述循环模式所生成的多个并行数据字所构成的并行数据流。并行数据位序列反转电路12对所述位序列进行反转，即利用从LSB到MSB的反转位序列替代所述并行数据的每个字从MSB到LSB的位序列。由此，并行数据位序列反转电路12生成具有位序列改变模式的位序列改变的并行数据流，所述位序列改变模式具有多个位序列改变的并行数据字。数据传送器10进一步将所述位序列改变的并行数据流转换为串行数据SD，并且将所述串行数据SD与时钟信号CLK一起传送到数据接收器20。
在数据接收器20中，去串行器21将所接收的串行数据SD转换为8位并行数据流。第一并行数据位序列反转电路22对经转换的8位并行数据流执行与数据传送器10中的并行数据位序列反转电路12所执行的处理相反的处理。由此，第一并行数据位序列反转电路22试图恢复在传送器10的并行数据位序列反转电路12中对位序列进行反转之前的原始模式。
PRBS模式生成电路23具有与数据传送器10的PRBS模式生成电路11相同的结构。PRBS模式生成电路23生成处于第一并行数据位序列反转电路22所处理的模式的第一个8位之后的PRBS模式。第二并行数据位序列反转电路24执行与数据传送器10中的并行数据位序列反转电路12所执行的相同处理来生成位序列改变的基准模式。此外，比较和检查电路25将来自去串行器21的并行数据流与位序列改变的基准模式进行比较。
当例如由于串行数据SD的时序相对于时钟信号CLK的时序有所移位而发生位移位时，基准模式就不与所述并行数据流相匹配。
因此，图1所示的第一示例性通信系统1能够检测到所述位移位。结果，可能测试数据传送器所传送的数据是否被数据接收器正确接收。
图4是示出第二示例性通信系统的结构的示意图。在图4中，图1所示的第一示例性通信系统中所包括的相同组件被提供以相同的附图标记。
在图4所示的第二示例性通信系统中，图1所示的第一示例性通信系统中所包括的数据接收器20被第二数据接收器30所替代。第二数据接收器30包括去串行器31、并行数据位序列反转电路32、PRBS模式生成电路33以及比较和检查电路34。
去串行器31获取从数据传送器10所传送的与时钟信号CLK同步的串行数据SD，并且将所获取的串行数据SD转换为8位并行数据流。
并行数据位序列反转电路32执行与数据传送器10中的并行数据位序列反转电路12所执行的处理相反的处理。也就是说，并行数据位序列反转电路32对去串行器31所转换的每个并行数据中的位序列进行反转，并且生成位序列反转的并行数据流。所生成的位序列反转的并行数据流被输入到PRBS模式生成电路33以及比较和检查电路34。
PRBS模式生成电路33生成基准PRBS模式。特别地，当从并行数据位序列反转电路32输入第一个8位并行数据时，PRBS模式生成电路33生成处于所述输入数据之后的循环PRBS模式。
PRBS模式生成电路33可具有与图2所示的数据传送器10中的PRBS模式生成电路11相同的结构。也就是说，PRBS模式生成电路33可包括具有与PRBS模式生成电路11中的移位寄存器11_1相同阶数的移位寄存器。PRBS模式生成电路33可进一步包括与PRBS模式生成电路11中所包括的异或门相同连接的异或门。PRBS模式生成电路23输入所述移位寄存器中的输入数据的最后3位序列作为初始值，并且开始生成处于所述输入数据的位序列之后的循环PRBS模式。
比较和检查电路34将并行数据位序列反转电路32所提供的并行数据流和PRBS模式生成电路33所生成的基准PRBS模式进行比较，并且检查接收器30是否正确接收了所述数据。当检测出接收器30没有正确接收所述数据时，比较和检查电路34输出位错误检测信号ERR。
如以上所解释的，从数据传送器所传送的串行数据SD的模式长度为56位。
当未发生位移位时，数据接收器30中的并行数据位序列反转电路32正确恢复数据传送器10中的PRBS模式生成电路11所生成的原始PRBS模式。数据接收器20中的PRBS模式生成电路33接收所恢复的PRBS模式的第一个8位，并且生成处于所接收数据之后的PRBS模式。
相应地，数据接收器30中的PRBS模式生成电路33生成与数据传送器中的PRBS模式生成电路11所生成的相同PRBS模式。结果，比较和检查电路34确定未发生位移位。
另一方面，在发生位移位时，在并行数据位序列反转电路32中对每个8位并行数据的位序列进行反转无法恢复数据传送器10中的PRBS模式生成电路11所生成的原始PRBS模式。相反，并行数据位序列反转电路32生成具有与所述原始PRBS模式不同模式长度的模式。
然而，PRBS模式生成电路33生成处于从并行数据位序列反转电路32所输入数据之后的具有7位模式长度的PRBS模式。PRBS模式生成电路33所生成的模式并不与并行数据位序列反转电路32所生成的模式相匹配，原因在于其模式长度有所不同。结果，比较和检查电路34检测到发生位移位。
根据第二示例性通信系统2，数据传送器10与第一示例性数据通信系统1中的数据传送器10类似地进行操作。也就是说，数据传送器10生成位序列改变的模式，将所生成的模式转换为串行数据SD，并且将所述串行数据SD与时钟信号CLK一起进行发送。
在根据第二示例性通信系统2的数据接收器30中，去串行器31接收串行数据SD并且将所接收的串行数据转换为并行数据流。并行数据位序列反转电路32对每个并行数据的位序列进行反转以生成位序列反转的并行数据流。由此，并行数据位序列反转电路32试图恢复数据传送器中位序列反转之前的原始模式。
PRBS模式生成电路33可具有与数据传送器10中的PRBS模式生成电路11相同的结构。PRBS模式生成电路生成处于从并行数据位序列反转电路32所输入的初始值之后的循环模式，其被用作基准模式。比较和检查电路34将位序列反转的并行数据流和PRBS模式生成电路所生成的循环模式进行比较。
相应地，例如由于串行数据SD的时序相对于时钟信号CLK的时序有所移位而在所接收并行数据中发生的位移位会被检测到，原因在于基准模式并不与包括位移位的并行数据流的模式相匹配。结果，可能测试数据接收器30是否正确接收到从数据传送器10所传送的数据。
在各个示例性实施例中，具有伪随机二进制序列的循环模式的PRBS模式被用作循环模式。然而，只要循环单位中所包括的位数N不等于并行数据的宽度M，也可以使用各种其它类型的循环模式。
在各种示例性实施例中，数据接收器中的PRBS模式生成电路接收在试图恢复原始模式之后的并行数据流，或“位序列恢复的并行数据流”，中的第一个字中的位.PRBS模式生成电路通过使用所接收的位作为初始值来生成基准循环模式。特别地，被以3阶移位寄存器构造的示例性PRBS模式生成电路通过使用所接收位的最后3位序列作为初始值来生成基准循环模式。然而，PRBS模式生成电路可通过使用位序列恢复的并行数据流的任意连续3位序列作为初始值来生成基准循环模式，所述基准循环模式处于被用作初始值的位之后。
通常，数据接收器可包括需要各种数量的位作为初始值的各种类型的循环模式生成电路。所述循环模式生成电路可接收位序列恢复的并行数据流中包括所需数量的位的一部分，并且通过使用位序列恢复的并行数据流的所接收的部分中的位序列作为初始值来生成基准循环模式。由此，循环模式生成电路可生成基准循环模式，所述基准循环模式处于被用作初始值的位之后。
在各个示例性实施例中，对并行数据的每个字中从MSB到LSB的8位序列进行反转。换句话说，每个字中从MSB到LSB的位序列被从LSB到MSB的反转位序列所替代。由此，利用多个位序列改变的字生成具有位序列改变模式的位序列改变的并行数据流。然而，只要位序列改变模式具有与原始循环模式的模式长度N不同的模式长度，也可以通过各种其它方式来生成具有位序列改变模式的位序列改变的并行数据流。
例如，每个M位并行数据中的至少两个指定位可以彼此替换。优选地，每个M位并行数据中的MSB和LSB中的至少一个可以被同一并行数据中的另一个指定位所替代。进一步优选地，每个M位并行数据中的MSB和LSB可彼此替换。
在各个示例性实施例中，数据接收器可以是待测试的产品，而数据传送器可以是用于测试所述产品的装置。所述产品和用于测试的装置之间的关系可以互换。从数据传送器10所传送的串行数据SD的时序可例如由于数据传送器10中的串行器13中的延迟而相对于时钟信号CLK的时序而有所移位。结果，数据接收器20或30无法正确获取串行数据SD。数据接收器20或30能够检查数据接收器是否正确接收了数据传送器10所传送的数据。

Claims (26)

1.一种通信系统，包括：
数据传送器，包括：
传送器循环模式生成电路，其生成具有N位模式长度的传送器循环模式，并且将所述传送器循环模式转换为M位传送器并行数据流，其中N和M均为大于1的整数，并且N和M彼此不同；
传送器位序列改变电路，其通过执行传送器改变处理来改变所述传送器并行数据流的每个字中的位序列，从而生成位序列改变的传送器并行数据流，所述传送器改变处理包括将所述传送器并行数据流的每个字中的指定位彼此替换；
串行器，其将所述位序列改变的传送器并行数据流转换为与时钟信号同步的串行数据，并且将所述串行数据与所述时钟信号一起进行传送；和
数据接收器，包括
去串行器，其接收所述串行数据和所述时钟信号，并且将所述串行数据转换为与所述时钟信号同步的M位接收器并行数据流；
接收器位序列改变电路，其通过执行与所述传送器改变处理相反的接收器改变处理来改变所述接收器并行数据流的每个字中的位序列，从而生成位序列恢复的并行数据流；
接收器循环模式生成电路，其具有与所述传送器循环模式生成电路相同的结构，所述接收器循环模式生成电路通过使用所述位序列恢复的并行数据流中的位序列作为初始值来生成基准循环模式，并且将所述基准循环模式转换为M位基准并行数据流；和
比较和检查电路，其进行以下比较之一：（i）将所述接收器并行数据流与位序列改变的基准并行数据流进行比较，和（ii）将所述位序列恢复的并行数据流与所述基准并行数据流进行比较，
其中，当所述比较和检查电路将所述接收器并行数据流与所述位序列改变的基准并行数据流进行比较时，所述数据接收器进一步包括第二位序列改变电路，其通过执行与所述传送器改变处理相同的第二改变处理来改变所述基准并行数据流的每个字中的位序列，从而生成位序列改变的基准并行数据流。
2.如权利要求1所述的系统，其中被用作初始值的位序列是所述位序列恢复的并行数据流的第一个字中的位序列。
3.如权利要求1或2所述的系统，其中所述指定位包括最高有效位和最低有效位中的至少一个。
4.如权利要求1或2所述的系统，其中所述传送器改变处理包括在每个字中对位序列从最高有效位向最低有效位进行反转。
5.一种数据接收器，包括：
去串行器，其接收串行数据和时钟信号，并且将所述串行数据转换为与所述时钟信号同步的M位接收器并行数据流；
接收器位序列改变电路，其通过执行第一改变处理来改变所述接收器并行数据流的每个字中的位序列，从而生成位序列恢复的并行数据流，所述第一改变处理包括将所述接收器并行数据流的每个字中的指定位彼此替换；
接收器循环模式生成电路，其通过使用所述位序列恢复的并行数据流中的位序列作为初始值来生成具有N位模式长度的基准循环模式，其中N和M均为大于1的整数，并且N和M彼此不同，所述接收器循环模式生成电路进一步将所述基准循环模式转换为M位基准并行数据流；和
比较和检查电路，其进行以下比较之一：（i）将所述接收器并行数据流与位序列改变的基准并行数据流进行比较，和（ii）将所述位序列恢复的并行数据流与所述基准并行数据流进行比较，
其中，当所述比较和检查电路将所述接收器并行数据流与所述位序列改变的基准并行数据流进行比较时，所述数据接收器进一步包括第二位序列改变电路，其通过执行与所述第一改变处理相反的第二改变处理来改变所述基准并行数据流的每个字中的位序列，从而生成位序列改变的基准并行数据流。
6.如权利要求5所述的数据接收器，其中被用作初始值的位序列是所述位序列恢复的并行数据流的第一个字中的序列。
7.如权利要求5或6所述的数据接收器，其中所述串行数据具有循环模式，所述循环模式具有不等于N位的经改变的模式长度。
8.如权利要求5或6所述的数据接收器，其中所述串行数据具有循环模式，所述循环模式具有N×M位的经改变的模式长度。
9.如权利要求5或6所述的数据接收器，其中所述指定位包括最高有效位和最低有效位中的至少一个。
10.如权利要求5或6所述的数据接收器，其中所述第一改变处理包括在每个字中对位序列从最高有效位向最低有效位进行反转。
11.一种数据传送器，包括：
传送器循环模式生成电路，其生成具有N位模式长度的传送器循环模式，并且将所述传送器循环模式转换为M位传送器并行数据流，其中N和M均为大于1的整数，并且N和M彼此不同；
传送器位序列改变电路，其通过执行传送器改变处理来改变所述传送器并行数据流的每个字中的位序列，并且生成位序列改变的传送器并行数据流，所述传送器改变处理包括将所述传送器并行数据流的每个字中的指定位置处的指定位彼此替换，并且所述位序列改变的传送器并行数据流使得能够在数据接收器处检测出位移位错误；
串行器，其将所述位序列改变的传送器并行数据流转换为与时钟信号同步的串行数据，并且将所述串行数据与所述时钟信号一起进行传送。
12.如权利要求11所述的数据传送器，其中所述指定位包括最高有效位和最低有效位中的至少一个。
13.如权利要求11所述的数据传送器，其中所述传送器改变处理包括在每个字中对位序列从最高有效位向最低有效位进行反转。
14.一种测试通信系统的方法，包括：
通过使用传送器循环模式生成电路生成具有N位模式长度的传送器循环模式，并且将所述传送器循环模式转换为M位传送器并行数据流，其中N和M均为大于1的整数，并且N和M彼此不同；
通过执行传送器改变处理来改变所述传送器并行数据流的每个字中的位序列，从而生成位序列改变的传送器并行数据流，所述传送器改变处理包括将所述传送器并行数据流的每个字中的指定位彼此替换；
将所述位序列改变的传送器并行数据流转换为与时钟信号同步的串行数据，并将所述串行数据与所述时钟信号一起进行传送；
接收所述串行数据和所述时钟信号，并且将所述串行数据转换为与所述时钟信号同步的M位接收器并行数据流；
通过执行与所述传送器改变处理相反的接收器改变处理来改变所述接收器并行数据流的每个字中的位序列，从而生成位序列恢复的并行数据流；
在具有与所述传送器循环模式生成电路相同结构的接收器循环模式生成电路中，通过使用所述位序列恢复的并行数据流中的位序列作为初始值来生成基准循环模式，并且将所述基准循环模式转换为M位基准并行数据流；并且
进行以下比较之一：（i）将所述接收器并行数据流与位序列改变的基准并行数据流进行比较，所述位序列改变的基准并行数据流是通过执行与所述传送器改变处理相同的第二改变处理来改变所述基准并行数据流的每个字中的位序列而生成的，和（ii）将所述位序列恢复的并行数据流与所述基准并行数据流进行比较。
15.如权利要求14所述的方法，其中被用作初始值的位序列是所述位序列恢复的并行数据流的第一个字中的位序列。
16.如权利要求14或15所述的方法，其中所述指定位包括最高有效位和最低有效位中的至少一个。
17.如权利要求14或15所述的方法，其中所述传送器改变处理包括在每个字中对位序列从最高有效位向最低有效位进行反转。
18.一种接收测试数据的方法，包括：
接收串行数据和时钟信号，并且将所述串行数据转换为与所述时钟信号同步的M位接收器并行数据流；
通过执行第一改变处理来改变所述接收器并行数据流的每个字中的位序列，从而生成位序列恢复的并行数据流，所述第一改变处理包括将所述接收器并行数据流的每个字中的指定位彼此替换；
通过使用所述位序列恢复的并行数据流中的位序列作为初始值来生成具有N位模式长度的基准循环模式，并且将所述基准循环模式转换为M位基准并行数据流，其中N和M均为大于1的整数，并且N和M彼此不同；并且
进行以下比较之一：（i）将所述接收器并行数据流与位序列改变的基准并行数据流进行比较，所述位序列改变的基准并行数据流是通过执行与所述第一改变处理相反的第二改变处理来改变所述基准并行数据流的每个字中的位序列而生成的，和（ii）将所述位序列恢复的并行数据流与所述基准并行数据流进行比较。
19.如权利要求18所述的方法，其中被用作初始值的位序列是所述位序列恢复的并行数据流的第一个字中的位序列。
20.如权利要求18或19所述的方法，其中所述串行数据具有循环模式，所述循环模式具有不等于N位的经改变的模式长度。
21.如权利要求18或19所述的方法，其中所述串行数据具有循环模式，所述循环模式具有N×M位的经改变的模式长度。
22.如权利要求18或19所述的方法，其中所述指定位包括最高有效位和最低有效位中的至少一个。
23.如权利要求18或19所述的方法，其中所述第一改变处理包括在每个字中对位序列从最高有效位向最低有效位进行反转。
24.一种传送测试数据的方法，包括：
生成具有N位模式长度的传送器循环模式，并且将所述传送器循环模式转换为M位传送器并行数据流，其中N和M均为大于1的整数，并且N和M彼此不同；
通过执行传送器改变处理来改变所述传送器并行数据流的每个字中的位序列，并且生成位序列改变的传送器并行数据流，所述传送器改变处理包括将所述传送器并行数据流的每个字中的指定位置处的指定位彼此替换，并且所述位序列改变的传送器并行数据流使得能够在数据接收器处检测出位移位错误；并且
将所述位序列改变的传送器并行数据流转换为与时钟信号同步的串行数据，并且将所述串行数据与所述时钟信号一起进行传送。
25.如权利要求24所述的方法，其中所述指定位包括最高有效位和最低有效位中的至少一个。
26.如权利要求24或25所述的方法，其中所述传送器改变处理包括在每个字中对位序列从最高有效位向最低有效位进行反转。
CN201010143191.9A 2009-03-24 2010-03-24 通信系统、数据传送器、数据接收器及其测试方法 Active CN101848073B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009072093 2009-03-24
JP2009-072093 2009-03-24

Publications (2)

Publication Number Publication Date
CN101848073A CN101848073A (zh) 2010-09-29
CN101848073B true CN101848073B (zh) 2014-10-22

Family

ID=42772541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010143191.9A Active CN101848073B (zh) 2009-03-24 2010-03-24 通信系统、数据传送器、数据接收器及其测试方法

Country Status (4)

Country Link
US (2) US8514955B2 (zh)
JP (1) JP5624781B2 (zh)
CN (1) CN101848073B (zh)
TW (1) TWI468708B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8514955B2 (en) * 2009-03-24 2013-08-20 Megachips Corporation Communication system, data transmitter, and data receiver capable of detecting incorrect receipt of data
US20120269239A1 (en) * 2011-04-20 2012-10-25 Mykhaylo Sabelkin Method and Apparatus for Data Transmission Oriented on the Object, Communication Media, Agents, and State of Communication Systems
JP2012124642A (ja) * 2010-12-07 2012-06-28 Fuji Xerox Co Ltd 受信装置、データ転送装置、及びプログラム
JP2012124643A (ja) * 2010-12-07 2012-06-28 Fuji Xerox Co Ltd 受信装置及びデータ転送装置
US8930802B2 (en) * 2011-06-09 2015-01-06 Megachips Corporation Receiving apparatus and method that detect reception of serial data having a plurality of blocks
JP6092727B2 (ja) * 2012-08-30 2017-03-08 株式会社メガチップス 受信装置
WO2017000849A1 (zh) * 2015-06-29 2017-01-05 武汉精测电子技术股份有限公司 Lvds视频信号转换为dp视频信号的方法及系统
TWI615700B (zh) * 2015-10-14 2018-02-21 慧榮科技股份有限公司 時脈校正方法、參考時脈產生方法、時脈校正電路以及參考時脈產生電路
KR102450325B1 (ko) * 2015-12-28 2022-10-04 에스케이하이닉스 주식회사 반도체 장치
KR20180040959A (ko) * 2016-10-13 2018-04-23 에스케이하이닉스 주식회사 복수개의 전송레인들을 갖는 데이터 전송 시스템 및 데이터 전송 시스템의 전송 데이터 테스트 방법
CN108155979B (zh) * 2016-12-02 2020-01-14 电信科学技术研究院 一种检测设备
CN109387765B (zh) * 2017-08-07 2021-12-21 默升科技集团有限公司 用于标识通道错误的器件、方法和集成电路
CN110233807B (zh) * 2019-05-08 2022-07-15 合肥杰发科技有限公司 一种低压差分信号发送器以及数据传输设备
US20240160516A1 (en) * 2022-11-14 2024-05-16 Qualcomm Incorporated C-phy receiver corrupt post pattern filter

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767396A (zh) * 2004-10-29 2006-05-03 阿尔特拉公司 下一代8b10b体系结构

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4586159A (en) * 1983-11-21 1986-04-29 The United States Of America As Represented By The Secretary Of The Navy Digital bus adaptor
JP3285524B2 (ja) * 1997-10-28 2002-05-27 アンリツ株式会社 ビット誤り測定装置
KR100306282B1 (ko) * 1998-12-10 2001-11-02 윤종용 통신시스템의인터리빙/디인터리빙장치및방법
JP2001175170A (ja) 1999-12-14 2001-06-29 Victor Co Of Japan Ltd ストリーム再生方法及びストリーム再生装置
US6862296B1 (en) * 1999-12-21 2005-03-01 Lsi Logic Corporation Receive deserializer circuit for framing parallel data
US6914885B2 (en) * 2001-05-07 2005-07-05 Ericsson Inc. Methods, wireless radio receivers, and systems for selecting a data stream from concurrently demodulated radio signals
GB2419788B (en) * 2004-11-01 2007-10-31 Toshiba Res Europ Ltd Interleaver and de-interleaver systems
JP4873533B2 (ja) * 2005-12-15 2012-02-08 富士通株式会社 高速シリアル転送デバイス試験方法、プログラム及び装置
US7653141B2 (en) * 2006-03-31 2010-01-26 Panasonic Corporation Multi-band OFDM UWB communication systems having improved frequency diversity
JP5289736B2 (ja) 2006-09-29 2013-09-11 富士通セミコンダクター株式会社 送受信装置
US7698088B2 (en) 2006-11-15 2010-04-13 Silicon Image, Inc. Interface test circuitry and methods
WO2008083265A1 (en) * 2006-12-29 2008-07-10 Teradyne, Inc. Identifying periodic jitter in a signal
JP2008193516A (ja) 2007-02-06 2008-08-21 Anritsu Corp ランダムエラー信号発生装置
US8514955B2 (en) 2009-03-24 2013-08-20 Megachips Corporation Communication system, data transmitter, and data receiver capable of detecting incorrect receipt of data

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767396A (zh) * 2004-10-29 2006-05-03 阿尔特拉公司 下一代8b10b体系结构

Also Published As

Publication number Publication date
CN101848073A (zh) 2010-09-29
US8514955B2 (en) 2013-08-20
JP5624781B2 (ja) 2014-11-12
US9094181B2 (en) 2015-07-28
TW201128203A (en) 2011-08-16
US20130243141A1 (en) 2013-09-19
JP2010252317A (ja) 2010-11-04
US20100246699A1 (en) 2010-09-30
TWI468708B (zh) 2015-01-11

Similar Documents

Publication Publication Date Title
CN101848073B (zh) 通信系统、数据传送器、数据接收器及其测试方法
US6393082B1 (en) Signal synchronism detecting circuit
EP1720280A1 (en) Offset test pattern apparatus and method
US20230195663A1 (en) Integrated circuit having lanes interchangeable between clock and data lanes in clock forward interface receiver
CN101233715B (zh) 实现fec前向纠错功能的通信装置
US7009913B2 (en) Sequence controller
US4581741A (en) Error detection apparatus for data dependent coding circuitry
CN108650047B (zh) 一种串行数据接收实时同步监测电路及监测方法
CN101232350B (zh) 奇偶校验误差检测电路和方法
RU2383104C2 (ru) Устройство кодовой цикловой синхронизации
US7424075B2 (en) Pseudorandom data pattern verifier with automatic synchronization
JP3217993B2 (ja) パリティチェック回路
JPH08233890A (ja) ケーブル誤接続検出装置
US8990669B2 (en) Linear feedback shift register with single bit error detection
RU2465632C1 (ru) Способ передачи цифровой информации через параллельную магистраль
KR100735567B1 (ko) 반도체 장치의 입출력 테스트 방법 및 장치
JPH0653938A (ja) シリアルデータ伝送方式
JPH04267631A (ja) パリティビット付加方式
JPH0758737A (ja) 並列伝送路復号化処理装置
KR100456460B1 (ko) 전화선 모뎀에서의 프레임 헤더 오류 검출 장치
JP2021096562A (ja) データ処理装置
CN108306702A (zh) 一种同步码检测系统
JPH0530095B2 (zh)
JP2006194857A (ja) Ｆｐｇａ／ｌｓｉ間の信号伝送確認システム
JPH01138843A (ja) 符号送受信方式

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: MEGA CHIPS CORP.

Free format text: FORMER OWNER: KAWASAKI MICROELECTRONICS INC.

Effective date: 20130609

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130609

Address after: Osaka

Applicant after: Mega Chips Corp.

Address before: Chiba, Japan

Applicant before: Kawasaki Microelectronics Inc.

C14 Grant of patent or utility model
GR01 Patent grant