JP2021096562A

JP2021096562A - データ処理装置

Info

Publication number: JP2021096562A
Application number: JP2019226303A
Authority: JP
Inventors: 昌平山南; Shohei Yamanami
Original assignee: Shimadzu System Solutions Co Ltd
Current assignee: Shimadzu System Solutions Co Ltd
Priority date: 2019-12-16
Filing date: 2019-12-16
Publication date: 2021-06-24
Anticipated expiration: 2039-12-16
Also published as: JP7255777B2

Abstract

【課題】カードの挿抜による伝送遅延や信号波形形状の変化がある場合でも正常なデータ伝送を可能とする。【解決手段】プロセス制御装置用の入出力装置において、マスターカードとスレーブカードが備え、データバスを通して他のカードとシリアルデータを送受信するデータ送受信部は、基本クロックに基づき、シリアルデータの１ビットの伝送期間内に互いに位相が相違する複数のデータラッチ用の受信クロックを生成する受信クロック生成部と、データバスを通して受け取ったシリアルデータを互いに位相が相違する複数のデータラッチ用の受信クロックでラッチして１ビットのデータに対して複数のデータ値を取得し、該複数のデータ値を比較することで最も信頼性が高い結果が得られる受信クロックの位相を決定する位相決定部と、クロック位相決定部で決定された位相の受信クロックを用いてラッチされたデータを真のデータとして選択するデータ選択部と、を含む。【選択図】図２

Description

本発明は、例えばプロセス制御装置や各種の産業機器などに用いられるデータ処理装置に関し、さらに詳しくは、バックプレーンに複数のカード（回路基板）が装着される構成のデータ処理装置に関する。

工場、発電施設、ゴミ焼却施設、水処理施設等におけるプラント設備では、様々な種類の多数のフィールド機器（圧力計、温度計、流量計、モータ、電磁リレーなど）を一括して制御するために、プログラム可能なコントローラユニットを中心とするプロセス制御装置が広く用いられている（特許文献１、非特許文献１等参照）。

こうしたプロセス制御装置では、多数のフィールド機器に対してそれぞれデジタル信号やアナログ信号を出力したり、逆に多数のフィールド機器からそれぞれデジタル信号やアナログ信号を受け取ったりする必要があり、そのための入出力装置を備えている。例えば非特許文献１に記載のプロセス制御装置は、こうした入出力装置として制御ステーションと呼ばれる装置を備えている。

通常、上記入出力装置に接続されるフィールド機器のデータ（信号）の入出力の仕様は様々である。そのため、こうした入出力装置では一般的に、そのデータ入出力の仕様に合わせた処理を行う回路を搭載した複数のカードを、バックプレーンと呼ばれる回路基板に設けられたコネクタに装着する構成が採られている。バックプレーンには、各カードの間でのデータの送受を行うためのデータバスや制御用のクロック信号を送受するクロックバスなどが設けられている。

プロセス制御装置では、例えば一部のカードが故障して交換する必要が生じたり、構成を変更するためにカードの追加又は除去を行ったりする際に、動作を停止することなく、つまりは装置の電源を遮断することなく、バックプレーンに対しカードを抜き差しすること、即ち、ホットスワップ（活線挿抜）に対応することが求められている。ホットスワップに対応するには、カードが抜き差しされたときに、データバス上のデータの撹乱、誤動作、急激な電流の流入による実装部品の破損などを回避する必要があり、従来の入出力装置では、各カードのみならず、ホットスワップ対応のＩＣなどを含む比較的大きな規模の電子回路がバックプレーンに搭載されていた。

しかしながら、一般にＩＣ等の能動的な回路部品は故障が発生し易い。カードは交換が容易であるため故障が生じたとしても影響が小さいが、バックプレーン自体は装置の電源を遮断せずに交換することができないため、故障が生じたときの影響が大きい。バックプレーンの不具合の発生確率を下げるには、バックプレーンに搭載する、ＩＣを含む電子回路をできるだけ減らす又は無くす必要がある。

上記従来の入出力装置では、カード間のデータや制御信号の送受をパラレルラインで行っており、その各信号ラインについてホットスワップ対応の処理を行う必要があるため、その回路規模が大きい。これに対し、特許文献２には、カード間のデータや制御信号の送受をシリアルラインで行う構成の入出力装置が開示されている。また、該特許文献２に記載の装置では、シリアルラインでデータの送受を実施している途中で一部のカードが抜き差しされたときに生じる信号波形の乱れに起因するデータの異常を検出する処理を実施するようになっている。

特開２０１９−７９４５８号公報特開平９−２３７２３７号公報

「分散形制御システム（DCS）」、［online］、［2019年10月24日検索］、島津システムソリューションズ株式会社、インターネット＜URL: https://www.shimadzu.co.jp/sss/products/syn/＞

上述したようにデータの送受をパラレルラインではなくシリアルラインで行うと、信号波形の乱れを検出する対象のラインが少なくて済み、そのための回路規模を削減することができる。しかしながら、特許文献２に開示されているデータ異常検出手法では、次のような問題がある。

即ち、上記データ異常検出手法では、信号波形が乱れてデータにエラーが検出されると、データの送受が実質的に行われない。そのため、カードの挿抜により一時的に信号波形の乱れが生じた場合でも、信号波形の乱れがなくなればデータの送受は正常に復帰する。ところが、上記入出力装置では、カードの追加やカードの除去によってバスラインの負荷容量やインピーダンスの整合状態が変化するため、それによりカードの挿抜の前後で信号波形の形状が変化したり、バックプレーンのコネクタに装着する位置に応じてカード間のデータや制御信号を送受するバスラインの距離が変化するため、伝送遅延が変化したりすることがある。こうした変化に対し、上記データ異常検出手法では、異常が検出されたままとなり、正常なデータの送受が行えないおそれがある。

本発明は上記課題を解決するために成されたものであり、その目的とするところは、バックプレーンに搭載されるホットスワップ対応のためのＩＣ等の複雑な回路を簡略化することができるとともに、カードの挿抜がなされた場合でもバックプレーンを通したデータの送受を良好に行うことができるデータ処理装置を提供することにある。

上記課題を解決するために成された本発明に係るデータ処理装置の一態様は、それぞれが所定の回路を有する複数のカードが、バックプレーンに挿抜自在に取り付けられてなるデータ処理装置であって、
前記カードとして、一つのマスターカードと、一又は複数のスレーブカードとを含み、前記バックプレーンは、前記マスターカードと前記一又は複数のスレーブカードとを接続するシリアルデータ送受するためのデータバスと、基本クロックを送受するためのクロックラインとを有し、
前記マスターカードは、
前記基本クロックを生成するクロック生成部と、
前記クロックラインを通して前記クロック生成部から前記基本クロックを受け取るクロック受信部と、
外部から受けたデータを所定のシリアル伝送形式に変換して前記データバスを通していずれかのスレーブカードに送出する一方、該データバスを通していずれかのスレーブカードからシリアル伝送形式のデータを受け取るデータ送受信部と、
を含み、前記スレーブカードは、
前記クロックラインを通して前記マスターカードから前記基本クロックを受け取るクロック受信部と、
外部から受けたデータを所定のシリアル伝送形式に変換して前記データバスを通して前記マスターカードに送出する、及び／又は、該データバスを通して前記マスターカードからシリアル伝送形式のデータを受け取るデータ送受信部と、
を含み、前記マスターカード及び前記スレーブカードのデータ送受信部はそれぞれ、
前記基本クロックに基づいて、シリアル伝送データの１ビットの伝送期間内に互いに位相が相違する複数のデータラッチ用の受信クロックを生成する受信クロック生成部と、
前記データバスを通して受け取ったシリアル伝送形式のデータを前記互いに位相が相違する複数のデータラッチ用の受信クロックでラッチして１ビットのデータに対して複数のデータ値を取得し、該複数のデータ値を比較することで最も信頼性が高い結果が得られる受信クロックの位相を決定するクロック位相決定部と、
前記クロック位相決定部で決定された位相の受信クロックを用いてラッチされたデータを真のデータとして取得するデータ取得部と、
を含むものである。

本発明の上記態様のデータ処理装置は例えばプロセス制御装置や各種の産業用機器に用いられる入出力装置であって、スレーブカードはそれぞれ外部のフィールド機器や制御対象などと接続され、マスターカードは外部のフィールド機器や制御対象、さらにそのプロセス制御装置のオペレータコンソール等に接続されるものとすることができる。

本発明に係るデータ処理装置の上記態様では、例えば、或るスレーブカードからマスターカードにデータを送信する際に、まずデータ値が既知であるテストデータをスレーブカードから送信し、マスターカードにおいてクロック位相決定部は、受け取ったデータを互いに位相が相違する複数のデータラッチ用の受信クロックでラッチし、１ビットのデータに対して複数のデータ値を取得する。伝送遅延が無視できる程度であり且つ信号波形に異常なリンギングなどが無ければ、位相が相違する複数のデータラッチ用受信クロックでラッチされた結果の複数のデータ値はいずれも既知であるデータ値に一致する筈である。これに対し、伝送遅延があるとその時間分だけ複数のデータ値で値が変化するタイミングがずれる。また、信号波形に異常なリンギングがあると本来同じである筈の複数のデータ値が一定にならずに変化してしまう。したがって、得られた複数のデータ値を本来の値と比較することで、さらに複数のデータ値の連続性をみることで、データをラッチするのに最も適切な受信クロックの位相を決定することができる。

そうして受信クロックの位相が決定されたならば、データ取得部は、その位相の受信クロックを用いて、以降に受信したデータをラッチし、そのラッチされたデータ値を真のデータとして取得する。もちろん、カードが挿抜されるとデータバス上の伝送遅延や信号波形の形状は変化する可能性がある。したがって、或るスレーブカードとマスターカードとの間でのデータの送受を実施する毎に、或いは所定の時間が経過する毎に、データラッチ用受信クロックの位相が適切であるかどうか確認する、つまりは最も適切な受信クロックの位相を決定し直すとよい。

本発明に係るデータ処理装置の上記態様によれば、カードが挿抜されることでシリアルデータ伝送を行うデータバス上の伝送遅延や信号波形の形状が変化した場合であっても、一つのスレーブカード又はマスターカードから送信されたデータをマスターカード又はスレーブカードで適切に受信することができる。また、カード間のデータの送受をシリアルラインを通して行うので、従来のパラレルラインでのデータの送受の際にバックプレーンに搭載していたホットスワップ対応のためのＩＣ等の高度な電子部品は実質的に不要になり、パックプレーンの構成が簡素になってその故障が起こりにくくなる。それによって、装置の信頼性を高めることができる。

本発明の一実施形態であるプロセス制御装置用の入出力装置の概略構成図。本実施形態の入出力装置におけるデータ送受信部の要部の概略構成図。図２に示したデータ送受信部の動作を説明するための波形図。図２に示したデータ送受信部の動作を説明するための波形図。シリアル伝送方式の入出力装置における問題点を説明する波形図。シリアル伝送方式の入出力装置における問題点を説明する波形図。シリアル伝送方式の入出力装置における問題点を説明する波形図。シリアル伝送方式の入出力装置における問題点を説明する波形図。

本発明に係るデータ処理装置の一実施形態であるプロセス制御装置用の入出力装置について、添付図面を参照して説明する。

［本実施形態の入出力装置の構成］
図１は、本実施形態の入出力装置の概略構成図である。この入出力装置は、例えば非特許文献１に開示されたようなプロセス制御装置において、プロセス制御のための各種のデータ処理を実行する演算処理部と外部の様々な機器とを接続するために用いられる入出力部を備える装置であり、接続される外部機器に応じて、信号形式や信号レベルの変換、デジタル−アナログ変換、アナログ−デジタル変換や各種の演算などの処理を実施する機能を含む。

図１に示すように、本実施形態の入出力装置１は、バックプレーン２と、該バックプレーン２にそれぞれ着脱自在に取り付けられる複数のカード３、４と、を含む。カード３、４は、様々な電子部品が搭載された回路基板であり、その端部にバックプレーン２に固定されたコネクタ（オス側）に挿抜自在であるコネクタ（メス側）が取り付けられている。カードは、その機能から、マスターカード３と、スレーブカード４、とに大別される。ここでは、マスターカード３は１枚、スレーブカード４は複数枚（この例では７枚）用いられており、それぞれ同一種類の又は異なる種類のフィールド機器等とのインターフェイスのためのデータ処理回路を有している。

バックプレーン２には、１枚のマスターカード３と複数枚のスレーブカード４との間でのデータの送受を行うために、複数の信号ラインを含むデータバス２１と、基本クロックを送受するクロックライン２２と、が設けられている。また、ここでは記載を省略しているが、各カード３、４に電源（駆動電力）を供給する電源ラインもバックプレーン２に設けられている。データバス２１は少なくとも１本のシリアルデータ伝送ラインを含む。

図１に示すように、マスターカード３は、機能ブロックとして、オペレータコンソール等との間でデータの通信を行うインターフェイス（Ｉ／Ｆ）部３３と、発振回路を含み所定周波数の基本クロックを生成するクロック生成部３２と、いずれかのスレーブカード４から送られて来るデータを受信するとともにスレーブカード４へデータを送信する機能を有するデータ送受信部３１と、を含む。

一方、スレーブカード４は、接続されるフィールド機器に応じた信号変換（アナログ／デジタル変換、デジタル／アナログ変換、信号レベル変換などを含む）を行うインターフェイス（Ｉ／Ｆ）部４３と、マスターカード３から送られて来るデータを受信するとともにマスターカード３へデータを送信する機能を有するデータ送受信部４１と、を含む。

この入出力装置１では、マスターカード３はオペレータコンソール等から所定の制御データを受け取り、データバス２１を通して目的とするスレーブカード４にその制御データを送信する。複数のスレーブカード４のうちのどのスレーブカード４にデータを送信するのか等のデータ送受信制御用のデータもデータバス２１を通して送受する。このデータを受け取った目的のスレーブカード４は該データを所定形式に変換し、Ｉ／Ｆ部４３から、接続されているフィールド機器に送信する。

これとは逆に、流量計、温度計、レベル計などのフィールド機器からのデータをプロセス制御装置に入力する際には、そのフィールド機器に接続されているスレーブカード４にフィールド機器からデータが入力されると、データ送受信部４１はマスターカード３から受け取ったデータ送受用制御データに基づくタイミングでデータをマスターカード３へと送る。このデータを受け取ったマスターカード３は、データを所定形式に変換し演算処理を行って、Ｉ／Ｆ部３３からオペレータコンソール等に送信する。

このように入出力装置１ではマスターカード３から或る一つのスレーブカード４にデータを伝送する場合と、逆に或る一つのスレーブカード４からマスターカード３にデータを伝送する場合と、があるが、いずれの場合でも、マスターカード３とスレーブカード４との間のデータをやり取りはシリアル伝送により実施される。

［シリアルデータ伝送における問題点］
ここで、こうした入出力装置におけるシリアルデータ伝送時に生じる問題点を、図５〜図８に示す概略波形図を参照しつつ説明する。
いま、ここでは、図５に示すように、基本クロックの１周期Ｔに相当する時間に、シリアル伝送データバス上に４ビットのデータを伝送するものとする。このデータを読み込むために、基本クロックの４倍の周波数の受信クロックを用いる。この受信クロックは、マスターカード３において生成された基本クロックに基づいて各カード（マスターカード３、スレーブカード４）内で生成される。したがって、図５、図６に示すように、基本クロックに対して受信クロックの位置、つまり位相は概ね決まっている（位相の変動はジッタ程度である）。いま、マスターカード３が或るスレーブカード４から送信された来たデータを受け取る場合を考える。

シリアル伝送データバス上のデータは基本クロックに対して同期するようにスレーブカード４から出力されるものの、該スレーブカード４からマスターカード３にデータが到達するまでにその伝送距離に応じた伝送遅延時間ｔdが生じる。そのため、マスターカード３から近い位置にあるスレーブカード４からデータが送信されて来た場合には、図５（ｂ）に示すように伝送遅延時間ｔdは比較的小さく、マスターカード３から遠い位置にあるスレーブカード４からデータが送信されて来た場合には、図６（ｂ）に示すように伝送遅延時間ｔdは大きい。このようにデータの伝送遅延時間ｔdには差異が生じる。

図５（ｃ）に示す受信クロックの立ち上がりエッジで図５（ｂ）に示すデータを読み込むとすると、データの伝送遅延時間ｔdが小さければ、図５（ｄ）に示すように各ビットのデータを正しく読み込むことができる。つまりデータの受信は成功である。これに対し、データの伝送遅延時間ｔdが大きいと、図６（ｄ）に示すようにビットずれが生じてしまうために各ビットのデータを正しく読み込むことができない。つまり、データ受信は失敗となる。

また、伝送線路を通してデータを伝送する場合、伝送波形の不要な反射等による信号レベルの低下や波形の乱れを防止するため、伝送線路全体の特性インピーダンスの整合を図ることが望ましい。しかしながら、特性インピーダンスはバックプレーン２に接続されるカードの数やそのカードの位置によってかなり変化するため、常に特性インピーダンスを整合させることは実質的に不可能である。そのため、シリアル伝送データバス上のデータ波形の形状は図７（ｂ）、図８（ｂ）に記載したように、様々に変化し得る。

シリアル伝送データバス上のデータ波形の形状が例えば図７（ｂ）に示した状態であると、受信クロックの立ち上がりエッジで各ビットのデータを正しく読み込むことができ、受信は成功する。これに対し、図８（ｂ）に示すようにシリアル伝送データバス上のデータ波形の歪みが大きいと、二値信号が相互に変化する過渡状態である期間にデータを読み込んでしまい、二値のいずれのレベルであるのか安定しない状態となる。つまり、受信は失敗する。

特に、ホットスワップに対応する入出力装置では、動作中にスレーブカードの挿抜が行われるため、例えば或るスレーブカードを挿入する前には受信が成功していた場合でも、そのスレーブカードを挿入すると受信がうまくできなくなるといった現象が生じる場合がある。なお、シリアルデータ伝送でなくパラレルデータ伝送であっても伝送時間遅延やデータ波形の変形は生じるものの、パラレルデータ伝送ではシリアルデータ伝送に比べて同じ伝送レートであってもデータをラッチする際の時間的余裕を確保することができるので、伝送時間遅延やデータの波形形状が安定するのに要する時間を考慮してデータを取り込むことができるので問題がない。

［本実施形態の入出力装置におけるデータ送受信部の詳細な構成及び動作］
上記のような問題点を克服するために、本実施形態の入出力装置１では、データ送受信部３１、４１においてデータを受信する際に特徴的な処理を実行する。
図２は、データ送受信部３１、４１における要部のブロック構成図である。また、図３及び図４は、このデータ送受信部３１、４１の動作を説明するための概略波形図である。
データ送受信部３１は、ラッチ回路部３１１、シリアル／パラレル変換部３１２、データ分離部３１３、データ選択部３１４、位相決定部３１５、受信クロック生成部３１６、を含む。

データ受信時の動作を説明する。或る一つのスレーブカード４からマスターカード３にデータを伝送し始める際には、まず値が既知であるテストデータを送出する。ここでは、基本クロックの１周期Ｔに相当する時間に、シリアル伝送データバス上に４ビットのデータを伝送するものとし、テストデータは「１０１０」の４ビットである。一つのスレーブカード４からシリアル伝送データバスを通してマスターカード３に伝送されて来たテストデータは、バッファを通してラッチ回路部３１１のデータ入力端（Ｄ）に入力される。

一方、受信クロック生成部３１６は、マスターカード３の内部で、クロックライン２２を通してクロック生成部３２から受け取った基本クロックに基づき、周波数がその１６倍である受信クロックを生成する。これは図５で示した受信クロックに比べて４倍の周波数である。この受信クロックがラッチ回路部３１１のクロック入力端とシリアル／パラレル変換部３１２のクロック入力端に入力される。

１ビットのデータが入力されている期間中に４個（４パルス）の受信クロックがラッチ回路部３１１に入力される。したがって、ラッチ回路部３１１では、同じデータが時間的に少しずつずれた異なる四種類のタイミングでそれぞれラッチされ、そのラッチされた結果が順に出力端（Ｑ）に現れる。この異なる四種類のタイミングとは、図３に示す位相＃１、＃２、＃３、＃４のタイミングである。ラッチ回路部３１１の出力端に現れたデータ値は、受信クロックによって１６ビットのシリアル／パラレル変換部３１２に順番にシフトされながら読み込まれる。そのため、元の４ビットのデータが受信されたときには、その元の４ビットのデータを１ビット当たり４回ラッチすることで得られた４×４＝１６個のデータ値Ｄ₀〜Ｄ₁₅が、シリアル／パラレル変換部３１２に溜まる（図２では、シリアル／パラレル変換部３１２の右端が先頭のデータである）。

データ分離部３１３はこの１６個のデータＤ₀〜Ｄ₁₅を一度に、つまりパラレルで読み込み、４つの位相つまり位相＃１、位相＃２、位相＃３、位相＃４に対応するデータ値に分離する。即ち、位相＃１に対応するデータ値はシリアル／パラレル変換部３１２におけるＤ₀、Ｄ₄、Ｄ₈、Ｄ₁₂、位相＃２に対応するデータ値はシリアル／パラレル変換部３１２におけるＤ₁、Ｄ₅、Ｄ₉、Ｄ₁₃、位相＃３に対応するデータ値はシリアル／パラレル変換部３１２におけるＤ₂、Ｄ₆、Ｄ₁₀、Ｄ₁₄、位相＃４に対応するデータ値はシリアル／パラレル変換部３１２におけるＤ₃、Ｄ₇、Ｄ₁₁、Ｄ₁₅、である。

仮に伝送遅延がなくデータ波形の変形もないとすると、Ｄ₀〜Ｄ₃は「１」、Ｄ₄〜Ｄ₇は「０」、Ｄ₈〜Ｄ₁₁は「１」、Ｄ₁₂〜Ｄ₁₅は「０」となる筈である。しかしながら、図３（ｂ）に示すように伝送遅延がある場合、図３（ｄ）に示すようにＤ₀、Ｄ₁などの位相＃１に対応するデータ値及び位相＃２に対応するデータ値は誤った値となる。一方、位相＃３に対応するデータ値及び位相＃４に対応するデータ値は正しい値となる。そこで、位相決定部３１５は各位相に対応するデータ値の正誤の結果に基づいて、適切な位相を決定する。例えば、上記の図３（ｂ）に示す例の場合には、データ値が正解である結果が連続する位相＃４のほうが信頼性が高いと想定されるため、位相＃４が適切な位相であると判断する。

一方、たとえ伝送遅延が小さくても、図４（ｂ）に示すように信号波形の形状が歪んでいる場合には、位相＃１に対応するデータ値は不安定であり、或るときには「０」となり別のときには「１」となる。そこで、位相決定部３１５は同じ位相に対応するデータ値がばらつくものを除外し、その位相に対応するデータ値が一定であるものの中で適切な位相を決定する。例えば、上記の図４（ｂ）に示す例の場合には、位相＃２、＃３、＃４とデータ値が正解である位相が三つ連続しており、その場合には時間的にその中央にある位相のデータ値が最も信頼性が高いと想定される。そのため、位相＃３が適切な位相であると判断する。一般的に、１ビットのデータに対応するデータ値が複数存在する場合には、時間的にその中央にある位相又は前後に一つだけずれた位置にある位相の信頼性が高いということができる。

このようにして、その時点での適切な位相が決定したならば、データ選択部３１４は、テストデータに続く本来のデータ（通信したい情報を含むデータ）について、先に決定された位相でラッチされたデータを選択して出力する。つまり、一旦、種々の位相でデータを取り込んだあとに、適切なデータのみを選択する。

上記例ではテストデータを４ビットとしたが、これは一例であって適宜変更することができる。また、使用する受信クロックを図５に示した従来の受信クロックの４倍の周波数ではなく、より高い周波数のクロックとしたり、ラッチ回路部３１１でのデータ取り込みタイミングをダブルデータレートとすることにより、クロック自体は低い周波数のクロックを用いてもよい。また、上述したのは、スレーブカード４から送られてくるデータをマスターカード３で受信する場合の例であるが、マスターカード３から送られてくるデータを一つのスレーブカード４で受信する場合にも同様の処理を行うことができる。

また、上記実施形態は本発明の一例にすぎず、本発明の趣旨の範囲で適宜、変更や修正、追加を行っても本願特許請求の範囲に包含されることは当然である。

例えば、上記実施形態の入出力装置はプロセス制御装置用の入出力装置であり、マスターカード３及びスレーブカード４におけるデータ処理は比較的簡単なものであるが、各カードにおいてより複雑なデータ処理を実施するものであってもよい。即ち、単なる入出力装置ではなく、各スレーブカードにおいてマスターカードとの間でデータの送受を行いながら、それぞれ複雑な演算処理を実行する装置にも本発明を適用することができる。したがって、プロセス制御装置に限らず、様々な産業機器における制御装置やデータ処理装置に本発明を適用することができることは明らかである。

［種々の態様］
上述した例示的な実施形態は、以下の態様の具体例であることが当業者により理解される。

（第１項）本発明の一態様によるデータ処理装置は、それぞれが所定の回路を有する複数のカードが、バックプレーンに挿抜自在に取り付けられてなるデータ処理装置であって、
前記カードとして、一つのマスターカードと、一又は複数のスレーブカードとを含み、前記バックプレーンは、前記マスターカードと前記一又は複数のスレーブカードとを接続するシリアルデータ送受するためのデータバスと、基本クロックを送受するためのクロックラインとを有し、
前記マスターカードは、
前記基本クロックを生成するクロック生成部と、
前記クロックラインを通して前記クロック生成部から前記基本クロックを受け取るクロック受信部と、
外部から受けたデータを所定のシリアル伝送形式に変換して前記データバスを通していずれかのスレーブカードに送出する一方、該データバスを通していずれかのスレーブカードからシリアル伝送形式のデータを受け取るデータ送受信部と、
を含み、前記スレーブカードは、
前記クロックラインを通して前記マスターカードから前記基本クロックを受け取るクロック受信部と、
外部から受けたデータを所定のシリアル伝送形式に変換して前記データバスを通して前記マスターカードに送出する、及び／又は、該データバスを通して前記マスターカードからシリアル伝送形式のデータを受け取るデータ送受信部と、
を含み、前記マスターカード及び前記スレーブカードのデータ送受信部はそれぞれ、
前記基本クロックに基づいて、シリアル伝送データの１ビットの伝送期間内に互いに位相が相違する複数のデータラッチ用の受信クロックを生成する受信クロック生成部と、
前記データバスを通して受け取ったシリアル伝送形式のデータを前記互いに位相が相違する複数のデータラッチ用の受信クロックでラッチして１ビットのデータに対して複数のデータ値を取得し、該複数のデータ値を比較することで最も信頼性が高い結果が得られる受信クロックの位相を決定するクロック位相決定部と、
前記クロック位相決定部で決定された位相の受信クロックを用いてラッチされたデータを真のデータとして取得するデータ取得部と、
を含むものである。

第１項に記載のデータ処理装置によれば、バックプレーンに新たなカードが挿入されたり或いは一部のカードが抜去されたりすることでシリアルデータ伝送を行うデータバス上の伝送遅延や信号波形の形状が変化した場合であっても、一つのスレーブカード又はマスターカードから送信されたデータをマスターカード又はスレーブカードで適切に受信することができる。また、カード間のデータの送受をシリアルラインを通して行うので、従来のパラレルラインでのデータの送受の際にバックプレーンに搭載していたホットスワップ対応のためのＩＣ等の高度な電子部品は実質的に不要になり、パックプレーンの構成が簡素になってその故障が起こりにくくなる。それによって、装置の信頼性を高めることができる。

（第２項）第１項に記載のデータ処理装置において、前記クロック位相決定部は、前記１ビットのデータに対する複数のデータ値における時間的に中央のデータ値又は該中央から時間的に一つだけ前後にずれたデータ値を、最も信頼性が高い結果とするものとすることができる。

第２項に記載のデータ処理装置によれば、１ビットのデータに対する複数のデータ値の中から、最も信頼性が高いと推測される結果を的確に得ることができる。

（第３項）第１項又は第２に記載のデータ処理装置は、ホットスワップ対応であるものとすることができる。即ち、電源を遮断することなく、スレーブカードの挿抜を行うことが可能であるものとすることができる。

１…入出力装置
２…バックプレーン
２１…データバス
２２…クロックライン
３…マスターカード
３１…データ送受信部
３１１…ラッチ回路部
３１２…シリアル／パラレル変換部
３１３…データ分離部
３１４…データ選択部
３１５…位相決定部
３１６…受信クロック生成部
３２…クロック生成部
３３…Ｉ／Ｆ部
４…スレーブカード
４１…データ送受信部
４３…Ｉ／Ｆ部

Claims

それぞれが所定の回路を有する複数のカードが、バックプレーンに挿抜自在に取り付けられてなるデータ処理装置であって、
前記カードとして、一つのマスターカードと、一又は複数のスレーブカードとを含み、前記バックプレーンは、前記マスターカードと前記一又は複数のスレーブカードとを接続するシリアルデータ送受するためのデータバスと、基本クロックを送受するためのクロックラインとを有し、
前記マスターカードは、
前記基本クロックを生成するクロック生成部と、
前記クロックラインを通して前記クロック生成部から前記基本クロックを受け取るクロック受信部と、
外部から受けたデータを所定のシリアル伝送形式に変換して前記データバスに送出する一方、該データバスを通していずれかのスレーブカードからシリアル伝送形式のデータを受け取るデータ送受信部と、を含み、
前記スレーブカードは、
前記クロックラインを通して前記マスターカードから前記基本クロックを受け取るクロック受信部と、
外部から受けたデータを所定のシリアル伝送形式に変換して前記データバスに送出する、及び／又は、該データバスを通して前記マスターカードからシリアル伝送形式のデータを受け取るデータ送受信部と、
を含み、前記マスターカード及び前記スレーブカードのデータ送受信部はそれぞれ、
前記基本クロックに基づいて、シリアル伝送データの１ビットの伝送期間内に互いに位相が相違する複数のデータラッチ用の受信クロックを生成する受信クロック生成部と、
前記データバスを通して受け取ったシリアル伝送形式のデータを前記互いに位相が相違する複数のデータラッチ用の受信クロックでラッチして１ビットのデータに対して複数のデータ値を取得し、該複数のデータ値を比較することで最も信頼性が高い結果が得られる受信クロックの位相を決定するクロック位相決定部と、
前記クロック位相決定部で決定された位相の受信クロックを用いてラッチされたデータを真のデータとして取得するデータ取得部と、
を含むデータ処理装置。
前記クロック位相決定部は、前記１ビットのデータに対する複数のデータ値における時間的に中央のデータ値又は該中央から時間的に一つだけ前後にずれたデータ値を、最も信頼性が高い結果とする、請求項１に記載のデータ処理装置。
ホットスワップ対応である、請求項１又は２に記載のデータ処理装置。