CN101789426B - 薄膜晶体管阵列基板及其制造方法、和液晶显示装置 - Google Patents

薄膜晶体管阵列基板及其制造方法、和液晶显示装置 Download PDF

Info

Publication number
CN101789426B
CN101789426B CN201010103981.4A CN201010103981A CN101789426B CN 101789426 B CN101789426 B CN 101789426B CN 201010103981 A CN201010103981 A CN 201010103981A CN 101789426 B CN101789426 B CN 101789426B
Authority
CN
China
Prior art keywords
pixel
layer
electrode
film transistor
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010103981.4A
Other languages
English (en)
Other versions
CN101789426A (zh
Inventor
山口弘高
高取宪一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Japan Ltd
Original Assignee
NLT Technologeies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NLT Technologeies Ltd filed Critical NLT Technologeies Ltd
Publication of CN101789426A publication Critical patent/CN101789426A/zh
Application granted granted Critical
Publication of CN101789426B publication Critical patent/CN101789426B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

提供一种没有减小开口率的垂直取向型薄膜晶体管阵列基板。具备：绝缘层上形成的蚀刻停止层；在包括所述蚀刻停止层的所述绝缘层上形成的钝化层；形成在所述钝化层并且通过所述蚀刻停止层的凹部；形成在包括所述凹部的所述钝化层上并且与所述凹部相对应而凹下的像素电极；所述蚀刻停止层由透明半导体构成。

Description

薄膜晶体管阵列基板及其制造方法、和液晶显示装置
技术领域
本发明涉及一种薄膜晶体管阵列基板及其制造方法、和液晶显示装置。
背景技术
采用了薄膜晶体管(TFT)的有源矩阵驱动方式的液晶显示装置，使矩阵状形成了多个TFT或像素电极的TFT阵列基板与覆盖了对置电极的滤色器基板相对置，成为在这两个基板之间夹持液晶的构造。例如，专利文献1所记载的现有的液晶显示装置是如下所述的一种垂直取向型的液晶显示装置，其具有TFT基板102、与TFT基板102对置配置的对置基板102a、密封在TFT基板102与对置基板102a之间的垂直取向型液晶126，该TFT基板102具备玻璃基板110、在玻璃基板110上形成的TFT105、与TFT105连接的像素电极124(参照图24)。
此外，在专利文献1所记载的液晶显示装置中，在形成了TFT基板102的像素电极124的像素区域内，像素电极124的一部分设置有凹下的凹部123，并且，在凹部123的下面形成有蚀刻阻止图案113a、113b、113c。若在像素电极124和公共电极136之间施加电压，则垂直取向型液晶126的液晶分子在电场中在垂直的方向上进行取向，所以通过形成凹部123，液晶分子的取向方向成为从凹部123放射状的相互不同，达成多域(multi-domain)。并且，通过形成蚀刻阻止图案113a、113b、113c，在蚀刻形成凹部123时通过蚀刻阻止图案113a、113b、113c而蚀刻不能前进，从而防止玻璃基板110的强度降低。
[先行技术文献]
[专利文献]
[专利文献1]特开2006-243494号公报
但是，在专利文献1所记载的液晶显示装置中，在像素区域内形成的蚀刻阻止图案113a、113b、113c由金属(例如，铝和钛的层叠膜)构成，不能透过光。因此，开口率(将像素分为透过部和遮光部时的透过部的面积比例)变小。
发明内容
本发明的主要课题是提供一种没有开口率变小的情况的垂直取向型的薄膜晶体管阵列基板及其制造方法以及液晶显示装置。
在本发明的第1视点中，在薄膜晶体管阵列基板中，特征在于，具备在绝缘层上形成的蚀刻停止层、在包括所述蚀刻停止层的所述绝缘层上形成的钝化层、形成在所述钝化层中并且通到所述蚀刻停止层的凹部、形成在包括所述凹部的所述钝化层上并且与所述凹部相对应而凹下的像素电极，所述蚀刻停止层由透明半导体构成。
在本发明的第2视点中，在薄膜晶体管阵列基板中，特征在于，具备在绝缘层上形成的像素凸部、形成在包括所述像素凸部的所述绝缘层上并且具有与所述像素凸部相对应的突出部分的钝化层、形成在包括所述突出部分的所述钝化层上并且具有与所述突出部分相对应的突出部分的像素电极，所述像素凸部由透明半导体构成。
在本发明的第3视点中，在液晶显示装置中，特征在于，具备所述薄膜晶体管阵列基板、滤色器基板、介于所述薄膜晶体管阵列基板与所述滤色器基板之间的液晶层。
在本发明的第4视点中，在薄膜晶体管阵列的制造方法中，特征在于，包括：在透明绝缘基板上形成栅极电极和扫描线的工序；在包括所述栅极电极和所述扫描线的所述透明绝缘基板上形成绝缘层的工序；在所述绝缘层上，在成为所述栅极电极的沟道的区域形成透明半导体层，同时形成与所述透明半导体层为同一材料的蚀刻停止层的工序；至少在所述绝缘层上形成漏极电极、源极电极和信号线的工序；在包括所述透明半导体层、所述蚀刻停止层、所述信号线、所述漏极电极和所述源极电极的所述绝缘层上形成钝化层的工序；在所述钝化层中，形成通到所述蚀刻停止层的凹部，同时形成通到所述源极电极的接触孔的工序；在包括所述凹部和所述接触孔的区域的所述钝化层上形成像素电极的工序。
在本发明的第5视点中，在薄膜晶体管阵列的制造方法中，特征在于，包括：在透明绝缘基板上形成栅极电极和扫描线的工序；在包括所述栅极电极和所述扫描线的所述透明绝缘基板上形成绝缘层的工序；在所述绝缘层上，在成为所述栅极电极的沟道的区域形成透明半导体层，同时形成与所述透明半导体层为同一材料的像素凸部的工序；至少在所述绝缘层上形成漏极电极、源极电极和信号线的工序；在包括所述透明半导体层、所述像素凸部、所述信号线、所述漏极电极和所述源极电极的所述绝缘层上形成钝化层的工序；在所述钝化层中，形成通到所述源极电极的接触孔的工序；在包括所述像素凸部和所述接触孔的区域的所述钝化层上形成像素电极的工序。
[发明效果]
根据本发明(视点1、视点3)，因为像素区域中的蚀刻停止层是透明的，所以能够提高开口率(将像素分为透过部和遮光部时的透过部的面积比例)，能够获得表现非常良好的显示特性的液晶显示装置。
根据本发明(视点2、视点3)，因为像素区域中的像素凸部是透明的，所以能够提高开口率(将像素分为透过部和遮光部时的透过部的面积比例)，能够获得表现非常良好的显示特性的液晶显示装置。
根据本发明(视点4)，能够在形成薄膜晶体管的透明半导体层的同时形成蚀刻停止层，所以没有增加形成光刻胶的工序，不会使装置的制造成本增加。
根据本发明(视点5)，能够在形成薄膜晶体管的透明半导体层的同时形成像素凸部，所以没有增加形成光刻胶的工序，不会使装置的制造成本增加。
附图说明
图1是示意性地示出本发明的实施例1的薄膜晶体管阵列基板的一像素部的结构的部分俯视图。
图2是示意性地示出本发明的实施例1的薄膜晶体管阵列基板的一像素部的结构的图1的A-A’间的剖面图。
图3是示意性地示出本发明的实施例1的薄膜晶体管阵列基板的一像素部的结构的图1的B-B’间的剖面图。
图4是示意性地示出本发明的实施例1的薄膜晶体管阵列基板的一像素部的结构的图1的C-C’间的剖面图。
图5是示意性地示出采用了本发明的实施例1的薄膜晶体管阵列基板的液晶显示装置的一像素部的结构的相当于图1的A-A’间的剖面图。
图6是示意性地示出本发明的实施例1的薄膜晶体管阵列基板的一像素部的结构的变形例的部分俯视图。
图7是示意性地示出本发明的实施例1的薄膜晶体管阵列基板的制造方法的第1工序剖面图。
图8是示意性地示出本发明的实施例1的薄膜晶体管阵列基板的制造方法的第2工序剖面图。
图9是示意性地示出本发明的实施例2的薄膜晶体管阵列基板的一像素部的结构的部分俯视图。
图10是示意性地示出本发明的实施例2的薄膜晶体管阵列基板的一像素部的结构的图9的A-A’间的剖面图。
图11是示意性地示出本发明的实施例2的薄膜晶体管阵列基板的一像素部的结构的图9的B-B’间的剖面图。
图12是示意性地示出本发明的实施例2的薄膜晶体管阵列基板的一像素部的结构的图9的C-C’间的剖面图。
图13是示意性地示出采用了本发明的实施例2的薄膜晶体管阵列基板的液晶显示装置的一像素部的结构的相当于图1的A-A’间的剖面图。
图14是示意性地示出本发明的实施例2的薄膜晶体管阵列基板的制造方法的第1工序剖面图。
图15是示意性地示出本发明的实施例2的薄膜晶体管阵列基板的制造方法的第2工序剖面图。
图16是示意性地示出本发明的实施例3的薄膜晶体管阵列基板的一像素部的结构的部分俯视图。
图17是示意性地示出本发明的实施例4的薄膜晶体管阵列基板的一像素部的结构的部分俯视图。
图18是示意性地示出本发明的实施例5的薄膜晶体管阵列基板的一像素部的结构的部分俯视图。
图19是示意性地示出本发明的实施例5的薄膜晶体管阵列基板的一像素部的结构的图18的D-D’间的剖面图。
图20是示意性地示出本发明的实施例5-1的薄膜晶体管阵列基板的一像素部的结构的部分俯视图。
图21是示意性地示出本发明的实施例5-1的薄膜晶体管阵列基板的一像素部的结构的图20的E-E’间的剖面图。
图22是示意性地示出本发明的实施例5-2的薄膜晶体管阵列基板的一像素部的结构的部分俯视图。
图23是示意性地示出本发明的实施例5-3的薄膜晶体管阵列基板的一像素部的结构的部分俯视图。
图24是示意性地示出现有例的液晶显示装置的结构的剖面图。
[符号说明]
1玻璃基板(透明绝缘基板)
2栅极电极
3扫描线
4绝缘层
5透明半导体层
6蚀刻停止层
7漏极电极
8源极电极
9信号线
10钝化层
11、11’凹部
12像素电极
12a、12b、12c子像素电极
12d、12f、12g连结部
12e缝隙部
13薄膜晶体管阵列基板
14液晶取向层
15对置共通电极
16滤色器基板
17液晶取向层
18液晶层
19像素凸部
20接触孔
21像素电极
22薄膜晶体管阵列基板
23液晶层
25、26液晶显示装置
30阵列侧偏振板
31滤色器侧偏振板
32玻璃基板
33色层
34遮光层
35保护层
36接触孔
37反射电极
38第2钝化层液
101液晶显示装置
102TFT基板
102a对置基板
105TFT
110、130玻璃基板
112a栅极母线(bus line)
112b积蓄电容母线
113a、113b、113c蚀刻阻止图案
114绝缘层
116半导体层图案
118沟道保护层
120a源极电极
120b漏极电极
120c积蓄电容电极
122保护层
122x、122y接触孔
122z開口部
123凹部
124像素电极
126垂直取向型液晶
132黑矩阵
134滤色器层
136公共电极
Cs积蓄电容
具体实施方式
在本发明的实施方式1的薄膜晶体管阵列基板中，具备绝缘层(图1～图4的4)上形成的蚀刻停止层(图1～图4的6)、包括所述蚀刻停止层的所述绝缘层上所形成的钝化(パツシベ一シヨン)层(图1～图4的10)、形成在所述钝化层中并且通到所述蚀刻停止层的凹部(图1～图4的11)、形成在包括所述凹部的所述钝化层上并且与所述凹部相对应而凹下的像素电极(图1～图4的12)，所述蚀刻停止层由透明半导体形成(方式1)。
并且，也可以是以下的方式。
优选具备透明绝缘基板、在所述透明绝缘基板上形成的扫描线、在所述透明绝缘基板上形成并且从所述扫描线分支的栅极电极、包括所述栅极电极和所述扫描线的所述透明绝缘基板上形成的绝缘层、在成为所述绝缘层上的所述栅极电极的沟道的区域形成的透明半导体层、在所述绝缘层上形成并且与所述扫描线交叉的信号线、形成在所述绝缘层上并且从所述信号线分支且与所述透明半导体层的一端连接的漏极电极、在与所述漏极电极同一层的所述绝缘层上形成并且与所述透明半导体层的另一端连接的源极电极、在所述钝化层中形成并且通到所述源极电极的接触孔(contacthole)；所述蚀刻停止层与所述透明半导体层是同一层且同一材料，所述钝化层形成在所述绝缘层上，所述绝缘层上包括所述透明半导体层、所述蚀刻停止层、所述信号线、所述漏极电极以及所述源极电极，所述凹部形成在被所述扫描线和所述信号线包围的区域的所述钝化层中，所述像素电极至少形成在被所述扫描线和所述信号线包围的区域的所述钝化层上，并且通过所述接触孔与所述源极电极电连接(方式1-1)。
优选所述凹部形成为从中心放射状地具有多个突出部的形状(方式1-2)。
优选所述凹部形成在被所述扫描线和所述信号线包围的区域的中央(方式1-3)。
优选所述蚀刻停止层配设在与所述像素电极的区域大致相同的区域(方式1-4)。
优选所述像素电极成为多个子像素电极相互连结的结构，所述凹部按每个所述子像素电极来设置(方式1-6)。
优选所述源极电极还形成在所述蚀刻停止层上，所述接触孔形成在所述源极电极与所述蚀刻停止层重叠的区域(方式1-5)。
在本发明的实施方式2的薄膜晶体管阵列基板中，具备绝缘层(图9～图12的4)上形成的像素凸部(图9～图12的19)、形成在包括所述像素凸部的所述绝缘层上并且具有与所述像素凸部相对应的突出部分的钝化层(图9～图12的10)、形成在包括所述突出部分的所述钝化层上并且具有与所述钝化层的所述突出部分相对应的突出部分的像素电极(图9～图12的21)，所述像素凸部由透明半导体形成(方式2)。
并且，也可以是以下的方式。
优选具备透明绝缘基板、在所述透明绝缘基板上形成的扫描线、形成在所述透明绝缘基板上并且从所述扫描线分支的栅极电极、在包括所述栅极电极和所述扫描线的所述透明绝缘基板上形成的绝缘层、在成为所述绝缘层上的所述栅极电极的沟道的区域形成的透明半导体层、形成在所述绝缘层上并且与所述扫描线交叉的信号线、形成在所述绝缘层上并且从所述信号线分支且与所述透明半导体层的一端连接的漏极电极、形成在与所述漏极电极同一层的所述绝缘层上并且与所述透明半导体层的另一端连接的源极电极、形成在所述钝化层中并且通到所述源极电极的接触孔；所述像素凸部与所述透明半导体层是同一层且同一材料，所述钝化层形成在包括所述透明半导体层、所述像素凸部、所述信号线、所述漏极电极以及所述源极电极的所述绝缘层上，所述像素电极至少形成在被所述扫描线和所述信号线包围的区域的所述钝化层上，并且通过所述接触孔与所述源极电极电连接(方式2-1)。
优选所述像素凸部形成为从中心放射状地具有多个突出部的形状(方式2-2)。
优选所述像素凸部形成在被所述扫描线和所述信号线包围的区域的中央(方式2-3)。
优选所述像素电极成为多个子像素电极相互连结的结构，所述像素凸部按每个所述子像素电极而配设(方式2-4)。
此外，对于实施方式1、2，也可以是以下的方式。
优选所述像素电极的一部分也配设在与所述扫描线重叠的区域(方式1、2-1)。
优选所述像素电极在边缘部形成有多个缝隙(slit)部(方式1、2-2)。
优选对于所述像素电极，所述多个子像素电极中的任意一个子像素电极是反射型的像素电极，所述一个子像素电极以外的其他子像素电极是透过型像素电极(方式1、2-3)。
优选所述反射型像素电极和所述透过型像素电极形成在同一层(方式1、2-4)。
优选所述像素电极是透过型像素电极(方式1、2-5)。
在本发明的实施方式3的液晶显示装置中，具备所述薄膜晶体管阵列基板(图5的13、图13的22)、滤色器基板(图5、图13的16)、介于所述薄膜晶体管阵列基板与所述滤色器基板之间的液晶层(图5、图13的18)(方式3)。
而且，也可以是以下的方式。
优选所述液晶层是由垂直取向型的液晶分子构成的层(方式3-1)。
在本发明的实施方式4的薄膜晶体管阵列的制造方法中，包括：在透明绝缘基板上形成栅极电极和扫描线的工序(图7(a))；在包括所述栅极电极和所述扫描线的所述透明绝缘基板上形成绝缘层的工序(图7(b))；在所述绝缘层上，在成为所述栅极电极的沟道的区域形成透明半导体层，同时形成与所述透明半导体层是同一材料的蚀刻停止层的工序(图7(c))；至少在所述绝缘层上形成漏极电极、源极电极以及信号线的工序(图8(a))；在包括所述透明半导体层、所述蚀刻停止层、所述信号线、所述漏极电极以及所述源极电极的所述绝缘层上形成钝化层的工序(图8(b))；在所述钝化层中，形成通到所述蚀刻停止层的凹部，同时形成通到所述源极电极的接触孔的工序(图8(b))；在包括所述凹部以及所述接触孔的区域的所述钝化层上形成像素电极的工序(8(c))(方式4)。
在本发明的实施方式5的薄膜晶体管阵列的制造方法中，包括：在透明绝缘基板上形成栅极电极和扫描线的工序(图14(a))；在包括所述栅极电极和所述扫描线的所述透明绝缘基板上形成绝缘层的工序(图14(b))；在所述绝缘层上，在成为所述栅极电极的沟道的区域形成透明半导体层，同时形成与所述透明半导体层是同一材料的像素凸部的工序(图14(c))；至少在所述绝缘层上形成漏极电极、源极电极以及信号线的工序(图15(a))；在包括所述透明半导体层、所述像素凸部、所述信号线、所述漏极电极以及所述源极电极的所述绝缘层上形成钝化层的工序(图15(b))；在所述钝化层中形成通到所述源极电极的接触孔的工序(图15(b))；在包括所述像素凸部以及所述接触孔的区域的所述钝化层上形成像素电极的工序(图15(c))(方式5)。
[实施例1]
下面，采用附图来说明本发明的实施例1的薄膜晶体管阵列基板。图1是示意性地示出本发明的实施例1的薄膜晶体管阵列基板的一像素部的结构的部分俯视图。图2是示意性地示出本发明的实施例1的薄膜晶体管阵列基板的一像素部的结构的图1的A-A’间的剖面图。图3是示意性地示出本发明的实施例1的薄膜晶体管阵列基板的一像素部的结构的图1的B-B’间的剖面图。图4是示意性地示出本发明的实施例1的薄膜晶体管阵列基板的一像素部的结构的图1的C-C’间的剖面图。图5示意性地示出采用了本发明的实施例1的薄膜晶体管阵列基板的液晶显示装置的一像素部的结构的相当于图1的A-A’间的剖面图。图6是示意性地示出本发明的实施例1的薄膜晶体管阵列基板的一像素部的结构的变形例的部分俯视图。另外，在图1、图6中，省略了透明绝缘基板1、绝缘层4以及钝化层10。
参照图1～图4，薄膜晶体管阵列基板13是矩阵状地形成了多个薄膜晶体管的基板，是配置在液晶显示装置(图5的25)中的液晶层(图5的18)的滤色器基板(图5的16)侧的相反侧的基板。薄膜晶体管阵列基板13应用于液晶电视、机械控制装置或便携式电话等所使用的液晶显示装置。在薄膜晶体管阵列基板13中，形成有扫描线3、与扫描线3立体交叉的信号线9。扫描线3和信号线9分别形成有多条，通过这些扫描线3和信号线9所区划的矩形的区域分别成为像素部。
在薄膜晶体管阵列基板13的像素部中，在薄膜晶体管的区域，在透明绝缘基板1上形成与扫描线3连结的栅极电极2，在栅极电极2上形成有成为栅极绝缘膜的绝缘层4，在绝缘层4上形成有成为沟道的透明半导体层5，在透明半导体层5的两侧形成有与信号线9连结的漏极电极7、源极电极8，在包括透明半导体层5、漏极电极7以及源极电极8的绝缘层4上，形成有钝化层10。源极电极8的一部分在像素电极12的区域内延伸，形成在蚀刻停止层6上，通过在钝化层10中形成的接触孔20而与像素电极12电连接。
在薄膜晶体管阵列基板13的像素部中，在像素电极12的区域(去除薄膜晶体管的区域)中，在透明绝缘基板1上形成绝缘层4，在绝缘层4上形成蚀刻停止层6，在蚀刻停止层6上形成钝化层10，在钝化层10上形成像素电极12，像素电极12通过在钝化层10中形成的凹部11与蚀刻停止层6连接，像素电极12通过在钝化层10中形成的接触孔20与源极电极8电连接。
透明绝缘基板1是由玻璃等形成的透明且板状的绝缘基板。
栅极电极2和扫描线3由导电体构成(例如，铬、钼、铝合金等金属)，为同一材料，在透明绝缘基板1上形成在同一层。栅极电极2成为从扫描线3分支的形状，按每个像素部配置1条。扫描线3与栅极驱动器IC(未图示)电连接。
在绝缘层4中，例如，能够采用氮化硅、氧化硅等透明的绝缘体。
透明半导体层5和蚀刻停止层6由透明半导体(例如，氧化锌、氧化锌铟镓、硫化锌等)构成，为同一材料，形成在同一层。透明半导体层5成为薄膜晶体管的沟道。透明半导体层5形成为在像素部中的薄膜晶体管区域的绝缘层4上跨栅极电极2的方式。在透明半导体层5的两端，漏极电极7和源极电极8形成为斜面路的方式。蚀刻停止层6与透明半导体层5分离，形成在像素部中的像素电极12的区域(除了薄膜晶体管的区域的区域)。在蚀刻停止层6上，源极电极8的一部分形成为斜面路的方式，与源极电极8相连接。蚀刻停止层6通过在钝化层10中形成的凹部11与像素电极12连接。蚀刻停止层6配置为不与扫描线3和信号线9重叠的方式。对于蚀刻停止层6的平面形状，为了抑制由蚀刻停止层6端部的阶差引起的旋转位移(disclination)(旋错)，如图1所示，优选形成为与像素电极12中的像素部的区域内的部分的形状大致相同的形状。
漏极电极7、源极电极8以及信号线9由导电体(例如，铬、钼、铝合金、下层过渡金属-中间层铝合金-上层过渡金属等金属)构成，为同一材料，形成在同一层。漏极电极7成为从信号线9分支的形状，按每个像素部配置1条，形成为一部分在透明半导体层5上成斜面路的方式。源极电极8形成为在透明半导体层5和蚀刻停止层6之间，一部分在透明半导体层5和蚀刻停止层6上成斜面路的方式。信号线9与信号线驱动器IC(未图示)电连接。
在钝化层10中，例如，能够采用氮化硅、氧化硅等透明的绝缘体。钝化层10在各像素部的中央附近形成有通到蚀刻停止层6的凹部11。凹部11在像素电极12的表面形成凹部，用于控制液晶分子的倾倒方向。凹部11用于连接像素电极12和蚀刻停止层6。凹部11的平面形状在图1中为矩形，但是也可以是图6的凹部11那样的X字形状，或是从中心放射状地具有多个突出部的星标志状或多边形的形状。钝化层10在源极电极8与像素电极12重叠的区域，形成通到源极电极8的接触孔20。接触孔20用于使源极电极8和像素电极12电连接。凹部11和接触孔20的侧壁面成为底面侧窄的锥形形状。
像素电极12由透明的导电体(氧化铟锡(ITO)等)构成。像素电极12形成在除了薄膜晶体管的区域的钝化层10上。像素电极12的一部分在图1中形成为与扫描线3重叠，但是如图6所示，也可以形成为不与扫描线3重叠。像素电极12通过钝化层10中形成的凹部11与蚀刻停止层6连接，并通过钝化层10中形成的接触孔20与源极电极8电连接。像素电极12的表面按照凹部11和接触孔20的形状而凹陷。通过像素电极12的表面所形成的凹部，控制液晶分子的倾倒方向。
图1～图4那样的薄膜晶体管阵列基板13如图5那样应用于液晶显示装置25。薄膜晶体管阵列基板13在透明绝缘基板1的表面粘贴有阵列侧偏振板30。成为在阵列侧偏振板30的表面侧设置背光单元(未图示)的情况。
薄膜晶体管阵列基板13在包括像素电极12的钝化层10上形成有液晶取向层14(例如，聚酰亚胺等)。在液晶取向层14上配置液晶层18。在液晶层18的薄膜晶体管阵列基板13侧的相反侧配置有滤色器基板16。薄膜晶体管阵列基板13通过密封件(未图示；粘接剂)与滤色器基板16隔着规定间隔而粘接。
滤色器基板16在玻璃基板32上(液晶层18侧的面上)形成有成为黑矩阵的遮光层34，在与遮光层34同一层的空处形成有成为滤色器的色层33，在遮光层34和色层33的液晶层18侧的面上形成有保护层35，在保护层35的液晶层18侧的面上形成有对置共通电极15。遮光层34由铬等遮光材料构成，设置在与多个像素部间的区域、形成了薄膜晶体管的区域、以及形成了积蓄电容(未图示)的区域相对应的部分。色层33由红色滤色器层、绿色滤色器层以及蓝色滤色器层构成，配置为与各色的像素部相对应的方式。保护层35是由透明的绝缘体构成的层。对置共通电极15由透明导电体(ITO等)构成，针对全部像素部共通地形成。滤色器基板16在对置共通电极15上形成有液晶取向层17(例如，聚酰亚胺等)。滤色器基板16在玻璃基板32的表面粘贴有滤色器侧偏振板31。
液晶层18是由垂直取向型液晶分子构成的层。液晶层18被密封在薄膜晶体管阵列基板13与滤色器基板16之间。
液晶显示装置25的动作如下所示。
在像素电极12和对置共通电极15之间不施加电压的状态下，液晶层18中的垂直取向型液晶分子相对于液晶取向层14、17而垂直地取向。因此，在薄膜晶体管阵列基板13的域限制用的凹部11的内侧，液晶分子在相互不同的方向上进行取向。
另一方面，若在像素电极12与对置共通电极15之间施加电压，则液晶层18中的垂直取向型液晶分子在电场中取向为垂直的方向，所以液晶分子的取向方向成为从凹部11放射状地相互不同，表现出比TN(TwistedNematic：扭曲向列)模式的情况更宽的视角特性。
下面，利用附图来说明本发明的实施例1的薄膜晶体管阵列基板的制造方法。图7、图8是示意性地示出本发明的实施例1的薄膜晶体管阵列基板的制造方法工序剖面图。
首先，在透明绝缘基板1上成膜栅极电极2以及扫描线3用的导电体膜(未图示)，然后，在该导电体膜上的作为栅极电极2和扫描线3而保留的部分形成光刻胶(未图示)，然后，通过将该光刻胶作为掩模而进行蚀刻去除，形成栅极电极2和扫描线3，然后，去除该光刻胶(步骤Al；参照图7(a))。这里，对于导电体膜，例如，可以通过溅射法将铬、钼、铝合金等金属进行成膜。此外，导电体膜的膜厚可以是100～300nm左右。
接着，在包括栅极电极2和扫描线3的透明绝缘基板1上使绝缘层4成膜(步骤A2；参照图7(b))。这里，对于绝缘层4，例如，可以通过溅射法或等离子体CVD法使氮化硅或氧化硅成膜。此外，绝缘层4的膜厚可以是300～500nm左右。
紧接着绝缘层4的成膜，在绝缘层4上形成透明半导体层5和蚀刻停止层6用的透明半导体膜(未图示)，然后，在该透明半导体膜上的作为透明半导体层5和蚀刻停止层6而保留的部分形成光刻胶(未图示)，然后，通过将该光刻胶作为掩模进行蚀刻去除，同时形成透明半导体层5和蚀刻停止层6，然后，去除该光刻胶(步骤A3；参照图7(c))。这里，对于透明半导体膜，例如，可以通过溅射法、CVD法、真空蒸镀法、溶凝胶法(sol-gel process)等使氧化锌、氧化锌铟镓、硫化锌等透明半导体成膜。此外，透明半导体膜的膜厚可以是20～200nm左右。此外，绝缘层4和透明半导体膜可以在同一装置，一直保持着真空，来连续形成。
接着，在包括透明半导体层5和蚀刻停止层6的绝缘层4上形成漏极电极7、源极电极8和信号线9用的导电体膜(未图示)，然后，在该导电体膜上的作为漏极电极7、源极电极8和信号线9而保留的部分形成光刻胶(未图示)，然后，通过将该光刻胶作为掩模进行蚀刻去除，形成漏极电极7、源极电极8和信号线9，然后，去除该光刻胶(步骤A4；参照图8(a))。这里，对于导电体膜，例如，可以通过溅射法使铬、钼、铝合金、下层过渡金属-中间层铝合金-上层过渡金属等金属成膜。将导电体膜作为下层过渡金属-中间层铝合金-上层过渡金属的三层是为了降低漏极电极7、源极电极8与透明半导体层5的接触电阻以及源极电极8与像素电极12的接触电阻。此外，导电体膜的膜厚可以是100～300nm左右。
接着，在包括透明半导体层5、蚀刻停止层6、漏极电极7、源极电极8和信号线9的绝缘层4上使钝化层10成膜，然后，在钝化层10上的除了形成凹部11和接触孔20的区域的部分形成光刻胶(未图示)，然后，通过将该光刻胶作为掩模进行蚀刻去除，形成凹部11和接触孔20，然后，去除该光刻胶(步骤A5；参照图8(b))。这里，对于钝化层10，例如，可以通过溅射法或等离子体CVD法使氮化硅或氧化硅成膜。此外，钝化层10的膜厚可以是100～500nm左右。此外，凹部11和接触孔20利用包括氟基的气体的干蚀刻，通过蚀刻钝化层10来形成，但是在这种干蚀刻中，蚀刻停止层6和源极电极8基本不被蚀刻。因此，在蚀刻停止层6和源极电极8，钝化层10的蚀刻阻止。
另外，虽然没有进行图示，但是在显示部的周边所配置的扫描线3用的端子部和信号线9用端子部的接触孔也在步骤A5同时被形成。此外，对于扫描线3用的端子部的接触孔，不仅对钝化层10进行蚀刻加工还对绝缘层4进行蚀刻加工从而形成。
接着，在包括凹部11和接触孔20的钝化层10上使像素电极12用的透明导电体成膜，然后，在该透明导电体膜上的作为像素电极12而保留的部分形成光刻胶(未图示)，然后，通过将该光刻胶作为掩模进行蚀刻去除，形成像素电极12，然后，去除该光刻胶(步骤A6；参照图8(c))。由此，像素电极12通过接触孔20与源极电极8电连接，通过凹部11，表面成为凹下的形状。这里，对于透明导电体膜，例如，可以通过溅射法使氧化铟锡(ITO)成膜。另外，可以根据需要，通过利用掺杂等在透明半导体膜中导入杂质等的方法来调整电阻。此外，透明导电体膜的膜厚可以是20～100nm左右。此外，为了抑制由蚀刻停止层6端部的阶差引起的旋转位移(旋错)，优选像素电极12为与蚀刻停止层6大致相同的形状。之后，可以进行100～200℃左右的退火(anneal)。
另外，在步骤A6中，在显示部的周边配置的扫描线3用的端子部和信号线9用的端子部通过接触孔与透明导电体膜电连接，形成规定的布线图案。
通过以上那样，与图1～图4相同的薄膜晶体管阵列基板13完成。采用了该薄膜晶体管阵列基板13的液晶显示装置(图5的25)的制造方法如以下所述。
首先，在薄膜晶体管阵列基板13的像素电极12侧的面的显示部，形成液晶取向层14。并且，在滤色器基板16的对置共通电极15侧的面的显示部，形成液晶取向层17。
接着，按照像素电极12与对置共通电极15相对置的方式配置薄膜晶体管阵列基板13和滤色器基板16，通过显示部附近的纤细的密封件(粘接剂)，在这两个基板13、16之间密封液晶，形成液晶层18。
接着，在薄膜晶体管阵列基板13的透明绝缘基板1的表面粘贴阵列侧偏振板30，在滤色器基板16的玻璃基板32的表面粘贴滤色器侧偏振板31。据此，形成与图5相同的液晶显示装置25。
然后，在液晶显示装置25的端子(未图示)上分别连接栅极驱动器IC或信号线驱动器IC等，成为在薄膜晶体管阵列基板13侧设置背光单元(未图示)。
根据实施例1，像素区域中的蚀刻停止层6透明，所以能够提高开口率(将像素分为透过部和遮光部时的透过部的面积比例)。据此，能够获得表现非常良好的显示特性的液晶显示装置。也就是说，能够实现比以往更明亮的高性能显示器，或者能够实现与以往相同的明亮度的情况下耗电比以往小的显示器。
此外，根据实施例1，由于在像素区域内不存在对液晶层18中的垂直取向型液晶分子的取向给予影响的凹部11以外的阶差，所以没有液晶分子的取向的紊乱(旋转位移)，能够提高显示特性。也就是说，此外，由于蚀刻停止层6是透明的，所以无论使蚀刻停止层6的面积变得有多大，也不会妨碍透过的光，所以即使使蚀刻停止层6成为与像素区域内的像素电极12大致相同的大小也能够确保开口率，并且，能够在像素电极12的像素区域内消除由蚀刻停止层6引起的阶差，所以没有由凹部11以外的阶差引起的旋转位移，能够提高显示特性。
此外，根据实施例1，在能够形成薄膜晶体管的透明半导体层5的同时形成蚀刻停止层6，所以没有增加形成光刻胶的工序。据此，不用增大装置的制造成本，能够实现上述效果。
[实施例2]
利用附图说明本发明的实施例2的薄膜晶体管阵列基板。图9是示意性地示出本发明的实施例2的薄膜晶体管阵列基板的一像素部的结构的部分俯视图。图10是示意性地示出本发明的实施例2的薄膜晶体管阵列基板的一像素部的结构的图9的A-A’间的剖面图。图11是示意性地示出本发明的实施例2的薄膜晶体管阵列基板的一像素部的结构的图9的B-B’间的剖面图。图12是示意性地示出本发明的实施例2的薄膜晶体管阵列基板的一像素部的结构的图9的C-C’间的剖面图。图13是示意性地示出采用了本发明的实施例2的薄膜晶体管阵列基板的液晶显示装置的一像素部的结构的相当于图1的A-A’间的剖面图。另外，在图9中，省略了透明绝缘基板1、绝缘层4和钝化层10。
在实施例1中，在钝化层(图2的10)中，通过底面形成蚀刻停止层(图2的6；透明半导体)的凹部(图2的11)，使像素电极(图2的12)的表面形状成为按照凹部(图2的11)而凹下的形状，控制液晶分子的倾倒方向，但在实施例2中，通过在钝化层10的下部形成凸部19(透明半导体)，使钝化层10为凸形状，与此相伴，使像素电极21的表面形状为凸形状，从而控制液晶分子的倾倒方向。其他的结构与实施例1相同。
另外，在实施例2中，凸部19(透明半导体)不是使透明绝缘基板1的蚀刻停止的部件，没有在钝化层10中形成实施例1那样的凹部(除了接触孔)。凸部19由透明半导体(例如，氧化锌、氧化锌铟镓、硫化锌等)构成，与透明半导体层5是同一材料，与透明半导体层5形成在同一层。凸部19与透明半导体层5分离，配置在像素区域的中央附近，没有成为与像素电极21同样的大小。在凸部19上，形成了钝化层10，但并不与源极电极8接触。凸部19没有与钝化层10上的像素电极21连接。凸部19的平面形状在图9中为X字形状，但是考虑到液晶分子的倾倒方向，也可以是从中心放射状地具有多个突出部的星标志状、多边形、圆形。
参照图13，在像素电极21和对置共通电极15之间不施加电压的状态下，液晶层18中的垂直取向型液晶分子相对液晶取向层14、17垂直地来取向。因此，在与薄膜晶体管阵列基板22的域限制用的凸部19相伴的像素电极21的突出的部分的周边，液晶分子在相互不同的方向取向。
另一方面，若在像素电极21和对置共通电极15之间施加电压，则液晶层18中的垂直取向型液晶分子在电场中在垂直的方向上取向，所以液晶分子的取向方向成为从与凸部19相伴的像素电极21的突出的部分放射状地相互不同，表现出比TN(Twisted Nematic)模式的情况更宽的视角特性。
下面，利用附图对本发明的实施例2的薄膜晶体管阵列基板的制造方法进行说明。图14、图15是示意性地示出本发明的实施例2的薄膜晶体管阵列基板的制造方法的工序剖面图。
首先，在透明绝缘基板1上成膜栅极电极2和扫描线3用的导电体膜(未图示)，然后，在该导电体膜上的作为栅极电极2和扫描线3而保留的部分形成光刻胶(未图示)，然后，通过将该光刻胶作为掩模进行蚀刻去除，形成栅极电极2和扫描线3，然后，去除该光刻胶(步骤B1；参照图14(a))。该工序与实施例1的步骤A1(参照图7(a))相同。
接着，在包括栅极电极2和扫描线3的透明绝缘基板1上使绝缘层4成膜(步骤B2；参照图14(b))。该工序与实施例1的步骤A2(参照图7(b))相同。
紧接着绝缘层4的成膜，在绝缘层4上成膜透明半导体层5和凸部19用的透明半导体膜(未图示)，然后，在该透明半导体膜上的作为透明半导体层5和凸部19而保留的部分形成光刻胶(未图示)，然后，通过将该光刻胶作为掩模进行蚀刻去除，同时形成透明半导体层5和凸部19，然后，去除该光刻胶(步骤B3；参照图14(c))。这里，凸部19的平面形状可为X字形状。其他与实施例1的步骤A3(参照图7(c))相同。
接着，在包括透明半导体层5的凸部19的绝缘层4上形成漏极电极7、源极电极8和信号线9用的导电体膜(未图示)，然后，在该导电体膜上的作为漏极电极7、源极电极8和信号线9而保留的部分形成光刻胶(未图示)，然后，通过将该光刻胶作为掩模进行蚀刻去除，形成漏极电极7、源极电极8和信号线9，然后，去除该光刻胶(步骤B4；参照图15(a))。该工序与实施例1的步骤A4(参照图8(a))相同。
接着，在包括透明半导体层5、凸部19、漏极电极7、源极电极8和信号线9的绝缘层4上使钝化层10成膜，然后，在钝化层10上的除了形成接触孔20的区域的部分形成光刻胶(未图示)，然后，通过将该光刻胶作为掩模进行蚀刻去除，形成接触孔20，然后，去除该光刻胶(步骤B5；参照图15(b))。在该工序中，未形成凹部(图8(b)的11)的点与实施例1的步骤A5(参照图8(b))不同。其他与实施例1的步骤A5(参照图8(b))相同。
接着，在包括接触孔20的钝化层10上使像素电极21用的透明导电体成膜，然后，在该透明导电体膜上的作为像素电极21而保留的部分形成光刻胶(未图示)，然后，通过将该光刻胶作为掩模进行蚀刻去除，形成像素电极21，然后，去除该光刻胶(步骤B6；参照图15(c))。据此，像素电极21通过接触孔20与源极电极8电连接，成为通过凸部19而表面突出的形状。此外，像素电极21利用凸部19的端部的阶差，所以形成在比凸部19大的区域。其他与实施例1的步骤A6(参照图8(c))相同。
以上那样，与图9～图12相同的薄膜晶体管阵列基板22完成。采用了该薄膜晶体管阵列基板22的液晶显示装置(图13的26)的制造方法与实施例1相同。
根据实施例2，由于像素区域中的凸部19透明，所以能够提高开口率(将像素分为透过部和遮光部时的透过部的面积比例)。据此，能够获得表现非常良好的显示特性的液晶显示装置。也就是说，能够实现比以往更明亮的高性能显示器，或者，能够实现与以往相同明亮度时耗电比以往小的显示器。
此外，根据实施例2，由于在像素区域内不存在对液晶层18中的垂直取向型液晶分子的取向给予影响的凸部19以外的阶差，所以没有液晶分子的取向的紊乱(旋转位移)，能够提高显示特性。
此外，根据实施例2，能够在形成薄膜晶体管的透明半导体层5的同时形成凸部19，所以没有增加形成光刻胶的工序。据此，不会使装置的制造成本增加，能够实现上述效果。
[实施例3]
利用附图对本发明的实施例3的薄膜晶体管阵列基板进行说明。图16是示意性地示出本发明的实施例3的薄膜晶体管阵列基板的一像素部的结构的部分俯视图。另外，在图16中，省略了玻璃基板(相当于图2的1)、绝缘层(相当于图2的4)、钝化层(相当于图2的10)。
在实施例1中，在一像素区域中，像素电极(图1的12)是1个，但在实施例3中，在一像素区域中像素电极12由多个(在图16中为3个)子像素电极12a、12b、12c构成，各子像素电极12a、12b、12c间成为通过连结部12d被连结的结构。此外，按每个子像素电极12a、12b、12c的区域，设置了用于实现被分割的取向的凹部11。蚀刻停止层6比像素电极12的区域略大。其他的结构、制造方法与实施例1相同。
根据实施例3，发挥与实施例1相同的效果的同时，因为各子像素电极12a、12b、12c的形状成为以凹部11为中心的接近点对称的形状，所以能够稳定地产生被分割的多个域。此外，如实施例3那样，若一像素区域的纵横比不同，则在准备多个利用滤色器来进行颜色显示用的颜色显示像素的情况下，能够获得良好的显示。即，例如，将红色、蓝色、绿色的三个颜色显示像素的集合作为一个显示单位时，能够适宜地利用图16那样地纵横比为3∶1的结构。
[实施例4]
利用附图对本发明的实施例4的薄膜晶体管阵列基板进行说明。图17是示意性地示出本发明的实施例4的薄膜晶体管阵列基板的一像素部的结构的部分俯视图。另外，在图17中，省略了玻璃基板(相当于图2的1)、绝缘层(相当于图2的4)、钝化层(相当于图2的10)。
实施例4的薄膜晶体管阵列基板与实施例3基本相同，但是像素电极12的形状不同。即，为了使液晶的取向稳定，在各子像素电极12a、12b、12c的边缘部设置了多个切口(缝隙部12e)。其他的结构、制造方法与实施例3相同。
根据实施例4，发挥与实施例3相同的效果的同时，通过在各子像素电极12a、12b、12c的周围设置缝隙部12e，与实施例3的结构相比，能够使液晶的取向更稳定。
[实施例5]
利用附图对本发明的实施例5的薄膜晶体管阵列基板进行说明。图18是示意性地示出本发明的实施例5的薄膜晶体管阵列基板的一像素部的结构的部分俯视图。图19是示意性地示出本发明的实施例5的薄膜晶体管阵列基板的一像素部的结构的图18的D-D’间的剖面图。图20是示意性地示出本发明的实施例5-1的薄膜晶体管阵列基板的一像素部的结构的部分俯视图。图21是示意性地示出本发明的实施例5-1的薄膜晶体管阵列基板的一像素部的结构的图20的E-E’间的剖面图。图22是示意性地示出本发明的实施例5-2的薄膜晶体管阵列基板的一像素部的结构的部分俯视图。图23是示意性地示出本发明的实施例5-3的薄膜晶体管阵列基板的一像素部的结构的部分俯视图。另外，在图18、图20、图22、图23中，省略了透明绝缘基板1、绝缘层4和钝化层10。在图18中，还省略了第2钝化层38。
在实施例3中，作为像素电极，仅采用了透过型像素电极(图16的12)，但在实施例5中，采用了反射型像素电极37和透过型像素电极12(参照图18、图19)。反射电极37(或反射图案)形成在实施例3的像素电极(图16的12)的同一层，通过钝化层10的接触孔20与源极电极8电连接，按照钝化层10的凹部11而凹下。在包括反射电极37的钝化层10上形成有第2钝化层38。第2钝化层38按照钝化层10的凹部11而凹下。在第2钝化层38中，形成有通到反射电极37的接触孔36。在第2钝化层38上，形成有子像素电极12b、12c通过连结部12d连结了的像素电极12。子像素电极12b具有用于与反射电极37连接的连结部12f。连结部12f通过接触孔36与反射电极37电连接。像素电极12与对应于钝化层10的凹部11的第2钝化层38的凹下的部分相对应而凹下。其他的结构与实施例3相同。
另外，实施例5的薄膜晶体管阵列基板的制造方法通过实施例1的步骤A1～步骤A5的工序，在钝化层10中形成了凹部11和接触孔20之后，在包括凹部11和接触孔20的钝化层10上形成反射电极37，然后，在包括反射电极37的钝化层10上形成第2钝化层38，然后，在第2钝化层38中形成通到反射电极37的接触孔36，然后，在包括接触孔36的第2钝化层38上形成像素电极12。据此，与图18、图19相同的薄膜晶体管阵列基板完成。
另外，在图18、图19中，示出了在钝化层10与第2钝化层38之间的层上设置了反射电极37的结构，但是也可以废止图18、图19的第2钝化层38，如图20、图21那样，成为在与反射电极37同一层设置透过型的像素电极12并连接像素电极12上所形成的连结部12g和反射电极37的结构(实施例5-1)。在该情况下，不需要图18、图19的第2钝化层38和接触孔36。
此外，在图20、图21的结构中，反射电极37形成在一像素区域中的3个子像素电极中通过接触孔20与源极电极8连接的子像素电极的位置，但是，也可以如图22那样，在中间的子像素电极的位置形成反射电极37(实施例5-2)，也可以如图23那样，在离接触孔20最远的子像素电极的位置形成反射电极37(实施例5-3)。
根据实施例5，发挥与实施例相同的效果的同时，因为在一像素区域具有反射型像素电极(反射电极37)，所以能够作为所谓的半透过型液晶显示装置来动作。因此，能够在周围明亮的情况、昏暗的情况的双方实现良好的显示。

Claims (20)

1.一种薄膜晶体管阵列基板，其特征在于，具备：
透明绝缘基板；
扫描线，其形成在所述透明绝缘基板上；
栅极电极，其形成在所述透明绝缘基板上，并且从所述扫描线分支；
绝缘层，其形成在包括所述栅极电极和所述扫描线的所述透明绝缘基板上；
蚀刻停止层，其形成在所述绝缘层上；
钝化层，其形成在包括所述蚀刻停止层的所述绝缘层上；
透明半导体层，其形成在所述绝缘层上的成为所述栅极电极的沟道的区域；
信号线，其形成在所述绝缘层上，并且与所述扫描线交叉；
凹部，其形成在被所述扫描线和所述信号线包围的区域的所述钝化层中，并且通到所述蚀刻停止层；和
像素电极，其形成在包括所述凹部的所述钝化层上，并且与所述凹部相对应而凹下，
所述蚀刻停止层由透明半导体构成，
所述蚀刻停止层与所述透明半导体层在同一层且为同一材料，并且位于与所述透明半导体层分离的部分，所述蚀刻停止层与所述像素电极连接，并且配设在与所述像素电极的区域大致相同的区域。
2.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，
具备：
漏极电极，其形成在所述绝缘层上，并且从所述信号线分支，并且与所述透明半导体层的一端连接；
源极电极，其与所述漏极电极在同一层，形成在所述绝缘层上，并且与所述透明半导体层的另一端连接；和
接触孔，其形成在所述钝化层中，并且通到所述源极电极，
所述钝化层形成在包括所述透明半导体层、所述蚀刻停止层、所述信号线、所述漏极电极和所述源极电极的所述绝缘层上，
所述像素电极至少形成在被所述扫描线和所述信号线包围的区域的所述钝化层上，并且通过所述接触孔与所述源极电极电连接。
3.根据权利要求1或2所述的薄膜晶体管阵列基板，其特征在于，
所述凹部形成为从中心放射状地具有多个突出部的形状。
4.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，
所述凹部形成在被所述扫描线和所述信号线包围的区域的中央。
5.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，
所述像素电极成为多个子像素电极相互连结的结构，
所述凹部按每个所述子像素电极来配设。
6.根据权利要求2所述的薄膜晶体管阵列基板，其特征在于，
所述源极电极还形成在所述蚀刻停止层上，
所述接触孔形成在所述源极电极与所述蚀刻停止层重叠的区域。
7.一种薄膜晶体管阵列基板，其特征在于，具备：
透明绝缘基板；
扫描线，其形成在所述透明绝缘基板上；
栅极电极，其形成在所述透明绝缘基板上，并且从所述扫描线分支；
绝缘层，其形成在包括所述栅极电极和所述扫描线的所述透明绝缘基板上；
像素凸部，其形成在所述绝缘层上；
钝化层，其形成在包括所述像素凸部的所述绝缘层上，并且具有与所述像素凸部相对应的突出部分；
透明半导体层，其形成在所述绝缘层上的成为所述栅极电极的沟道的区域；和
像素电极，其形成在包括所述突出部分的所述钝化层上，并且具有与所述突出部分相对应的突出部分，
所述像素凸部由透明半导体构成，
所述像素凸部与所述透明半导体层在同一层且为同一材料，并且位于与所述透明半导体层分离的部分，
所述像素凸部被配置在形成了所述像素电极的像素区域的中央附近，且比所述像素电极小。
8.根据权利要求7所述的薄膜晶体管阵列基板，其特征在于，
具备：
信号线，其形成在所述绝缘层上，并且与所述扫描线交叉；
漏极电极，其形成在所述绝缘层上，并且从所述信号线分支，且与所述透明半导体层的一端连接；
源极电极，其与所述漏极电极在同一层，形成在所述绝缘层上，并且与所述透明半导体层的另一端连接；和
接触孔，其形成在所述钝化层中，并且通到所述源极电极，
所述钝化层形成在包括所述透明半导体层、所述像素凸部、所述信号线、所述漏极电极和所述源极电极的所述绝缘层上，
所述像素电极至少形成在被所述扫描线和所述信号线包围的区域的所述钝化层上，并且通过所述接触孔与所述源极电极电连接。
9.根据权利要求7或8所述的薄膜晶体管阵列基板，其特征在于，
所述像素凸部形成为从中心放射状地具有多个突出部的形状。
10.根据权利要求8所述的薄膜晶体管阵列基板，其特征在于，
所述像素凸部形成在被所述扫描线和所述信号线包围的区域的中央。
11.根据权利要求7所述的薄膜晶体管阵列基板，其特征在于，
所述像素电极成为多个子像素电极相互连结的结构，
所述像素凸部按每个所述子像素电极而配设。
12.根据权利要求1或7所述的薄膜晶体管阵列基板，其特征在于，
所述像素电极的一部分还配设在与所述扫描线重叠的区域。
13.根据权利要求1、2、7、8中任意一项所述的薄膜晶体管阵列基板，其特征在于，
所述像素电极在边缘部形成有多个缝隙部。
14.根据权利要求5或11所述的薄膜晶体管阵列基板，其特征在于，
对于所述像素电极，所述多个子像素电极中任意一个子像素电极是反射型像素电极，所述一个子像素电极以外的其他子像素电极是透过型像素电极。
15.根据权利要求14所述的薄膜晶体管阵列基板，其特征在于，
所述反射型像素电极和所述透过型像素电极形成在同一层。
16.根据权利要求1、2、7、8中任意一项所述的薄膜晶体管阵列基板，其特征在于，
所述像素电极是透过型像素电极。
17.一种液晶显示装置，其特征在于，具备：
权利要求1、2、7、8中任意一项所述的薄膜晶体管阵列基板；
滤色器基板；和
液晶层，其介于所述薄膜晶体管阵列基板与所述滤色器基板之间。
18.根据权利要求17所述的液晶显示装置，其特征在于，
所述液晶层是由垂直取向型液晶分子构成的层。
19.一种薄膜晶体管阵列的制造方法，其特征在于，包括以下工序：
在透明绝缘基板上形成栅极电极和扫描线的工序；
在包括所述栅极电极和所述扫描线的所述透明绝缘基板上形成绝缘层的工序；
在所述绝缘层上，在成为所述栅极电极的沟道的区域形成透明半导体层，同时形成与所述透明半导体层为同一材料的蚀刻停止层的工序；
至少在所述绝缘层上形成漏极电极、源极电极和信号线的工序；
在包括所述透明半导体层、所述蚀刻停止层、所述信号线、所述漏极电极和所述源极电极的所述绝缘层上形成钝化层的工序；
在被所述扫描线和所述信号线包围的区域的所述钝化层中，形成通到所述蚀刻停止层的凹部，同时形成通到所述源极电极的接触孔的工序；和
在包括所述凹部和所述接触孔的区域的所述钝化层上形成像素电极的工序，
所述像素电极至少形成在被所述扫描线和所述信号线包围的区域的所述钝化层上，并且与所述蚀刻停止层连接，配设在与所述蚀刻停止层的区域大致相同的区域。
20.一种薄膜晶体管阵列的制造方法，其特征在于，包括以下工序：
在透明绝缘基板上形成栅极电极和扫描线的工序；
在包括所述栅极电极和所述扫描线的所述透明绝缘基板上形成绝缘层的工序；
在所述绝缘层上，在成为所述栅极电极的沟道的区域形成透明半导体层，同时形成与所述透明半导体层为同一材料的像素凸部的工序；
至少在所述绝缘层上形成漏极电极、源极电极和信号线的工序；
在包括所述透明半导体层、所述像素凸部、所述信号线、所述漏极电极和所述源极电极的所述绝缘层上形成钝化层的工序；
在所述钝化层中形成通到所述源极电极的接触孔的工序；和
在包括所述像素凸部和所述接触孔的区域的所述钝化层上形成像素电极的工序，
所述像素电极至少形成在被所述扫描线和所述信号线包围的区域的所述钝化层上，
所述像素凸部被配置在形成了所述像素电极的像素区域的中央附近，且比所述像素电极小。
CN201010103981.4A 2009-01-26 2010-01-26 薄膜晶体管阵列基板及其制造方法、和液晶显示装置 Active CN101789426B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-014725 2009-01-26
JP2009014725A JP5299768B2 (ja) 2009-01-26 2009-01-26 薄膜トランジスタアレイ基板及びその製造方法並びに液晶表示装置

Publications (2)

Publication Number Publication Date
CN101789426A CN101789426A (zh) 2010-07-28
CN101789426B true CN101789426B (zh) 2014-08-06

Family

ID=42353911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010103981.4A Active CN101789426B (zh) 2009-01-26 2010-01-26 薄膜晶体管阵列基板及其制造方法、和液晶显示装置

Country Status (3)

Country Link
US (2) US8537297B2 (zh)
JP (1) JP5299768B2 (zh)
CN (1) CN101789426B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2302981B1 (en) * 2008-06-17 2013-05-15 Hitachi Ltd. Organic light-emitting element, method for manufacturing the organic light-emitting element, apparatus for manufacturing the organic light-emitting element, and organic light-emitting device using the organic light-emitting element
KR20110133251A (ko) * 2010-06-04 2011-12-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8797487B2 (en) * 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
WO2012111522A1 (ja) * 2011-02-16 2012-08-23 シャープ株式会社 アクティブマトリクス基板、表示パネル、表示装置、及びテレビ受信装置
CN102646684B (zh) * 2012-02-17 2015-03-11 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示设备
US9274377B2 (en) 2012-03-13 2016-03-01 Samsung Display Co., Ltd. Liquid crystal display device
KR101937445B1 (ko) * 2012-03-13 2019-01-11 삼성디스플레이 주식회사 액정 표시 장치
KR101926838B1 (ko) * 2012-03-14 2019-03-08 삼성디스플레이 주식회사 액정 표시 장치
US20140014948A1 (en) * 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
CN102830531B (zh) * 2012-07-27 2015-03-11 京东方科技集团股份有限公司 Tft阵列基板、制造方法及液晶显示装置
TWI483165B (zh) * 2012-09-21 2015-05-01 Au Optronics Corp 電容式觸控感測結構及其應用
KR101973009B1 (ko) * 2012-11-13 2019-04-29 삼성디스플레이 주식회사 액정 표시 장치
CN103681695B (zh) * 2013-12-13 2016-09-28 深圳市华星光电技术有限公司 薄膜晶体管阵列基板、制造方法及液晶显示装置
CN103901681B (zh) * 2014-03-28 2016-08-17 南京中电熊猫液晶显示科技有限公司 一种液晶显示器的单位像素结构
CN104392928A (zh) * 2014-11-20 2015-03-04 深圳市华星光电技术有限公司 薄膜晶体管的制造方法
CN104503169B (zh) * 2014-11-21 2018-03-06 深圳市华星光电技术有限公司 垂直配向型液晶显示器
KR102547089B1 (ko) * 2015-12-07 2023-06-26 엘지디스플레이 주식회사 박막 트랜지스터 및 그 제조방법과 그를 구비한 표시장치
CN105679765A (zh) * 2016-01-12 2016-06-15 武汉华星光电技术有限公司 Tft阵列基板结构
US11061265B2 (en) * 2019-12-09 2021-07-13 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. COA substrate and display panel
CN111679526B (zh) * 2020-06-24 2021-05-28 武汉华星光电技术有限公司 显示面板及显示装置
JP2022160815A (ja) * 2021-04-07 2022-10-20 シャープ株式会社 表示装置
CN113394236B (zh) * 2021-05-28 2024-04-09 武汉天马微电子有限公司 显示面板及显示装置
CN114442389B (zh) * 2022-02-17 2023-12-22 厦门天马微电子有限公司 一种阵列基板、液晶显示面板及液晶显示装置
WO2023175794A1 (ja) * 2022-03-16 2023-09-21 シャープディスプレイテクノロジー株式会社 表示装置及びその製造方法
WO2024087210A1 (zh) * 2022-10-28 2024-05-02 京东方科技集团股份有限公司 显示基板、其制作方法、显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1412608A (zh) * 2001-10-15 2003-04-23 株式会社日立制作所 液晶显示装置、图像图示装置及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
JP3215618B2 (ja) * 1995-11-28 2001-10-09 シャープ株式会社 反射型液晶表示装置の製造方法
JPH10133216A (ja) * 1996-11-01 1998-05-22 Hitachi Ltd アクティブマトリクス型液晶表示装置
JPH1124041A (ja) * 1997-06-30 1999-01-29 Toshiba Corp 液晶表示装置
JPH11149096A (ja) * 1997-11-18 1999-06-02 Sanyo Electric Co Ltd 反射型液晶表示装置
KR100623989B1 (ko) * 2000-05-23 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 수리 방법
TW571165B (en) * 2000-12-15 2004-01-11 Nec Lcd Technologies Ltd Liquid crystal display device
US7113241B2 (en) * 2001-08-31 2006-09-26 Sharp Kabushiki Kaisha Liquid crystal display and method of manufacturing the same
JP3917417B2 (ja) * 2001-12-11 2007-05-23 シャープ株式会社 反射型液晶表示装置
JP3957277B2 (ja) * 2002-04-15 2007-08-15 株式会社アドバンスト・ディスプレイ 液晶表示装置及びその製造方法
JP3964324B2 (ja) * 2002-12-27 2007-08-22 三菱電機株式会社 半透過型表示装置の製造方法および半透過型表示装置
JP4363339B2 (ja) * 2005-03-03 2009-11-11 エプソンイメージングデバイス株式会社 液晶装置および電子機器
JP4515291B2 (ja) * 2005-03-04 2010-07-28 シャープ株式会社 液晶表示装置
US7768590B2 (en) * 2005-04-26 2010-08-03 Sharp Kabushiki Kaisha Production method of active matrix substrate, active matrix substrate, and liquid crystal display device
JPWO2007015457A1 (ja) * 2005-08-01 2009-02-19 シャープ株式会社 液晶表示装置
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1412608A (zh) * 2001-10-15 2003-04-23 株式会社日立制作所 液晶显示装置、图像图示装置及其制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2006-243494A 2006.09.14
JP特开2008-40343A 2008.02.21

Also Published As

Publication number Publication date
CN101789426A (zh) 2010-07-28
US8537297B2 (en) 2013-09-17
US20100188593A1 (en) 2010-07-29
US20130321733A1 (en) 2013-12-05
US9007542B2 (en) 2015-04-14
JP2010170057A (ja) 2010-08-05
JP5299768B2 (ja) 2013-09-25

Similar Documents

Publication Publication Date Title
CN101789426B (zh) 薄膜晶体管阵列基板及其制造方法、和液晶显示装置
US9703409B2 (en) Liquid crystal display device
US7636144B2 (en) Liquid crystal display device and method of manufacturing the same
US20180108677A1 (en) Display panel and manufacturing method thereof
US9329444B2 (en) Liquid crystal display device
CN105629612B (zh) 薄膜晶体管阵列基板及其制作方法
US7511780B2 (en) Active matrix liquid crystal display device
US9318065B2 (en) Display panel and method of manufacturing the same
CN104115058B (zh) 液晶显示器
CN106483728B (zh) 像素结构、阵列基板和显示装置
US20060203151A1 (en) In-plane switching mode liquid crystal display device and fabrication method thereof
CN103901684B (zh) 一种ips模式的液晶显示器
US9036103B2 (en) Display substrate, method of manufacturing the same and display apparatus having the same
US8139192B2 (en) Liquid crystal display device
KR20090076812A (ko) 액정 표시 장치 및 액정 표시 장치의 제조 방법
CN103946741A (zh) 有源矩阵基板、液晶显示装置以及有源矩阵基板的制造方法
CN104849921A (zh) 液晶显示装置
GB2453412A (en) Liquid crystal display device
US10042221B2 (en) Liquid crystal display device
CN101149549B (zh) 液晶显示器
US8243242B2 (en) Liquid crystal display device, method for producing same, and electronic apparatus
US8218116B2 (en) Liquid crystal display panel and manufacturing method thereof
JP2002055360A (ja) 液晶表示装置及びその製造方法
US10394089B2 (en) Display substrate and method of manufacturing the same
JPH0553146A (ja) 液晶表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant