CN101771075A - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN101771075A
CN101771075A CN200910205387A CN200910205387A CN101771075A CN 101771075 A CN101771075 A CN 101771075A CN 200910205387 A CN200910205387 A CN 200910205387A CN 200910205387 A CN200910205387 A CN 200910205387A CN 101771075 A CN101771075 A CN 101771075A
Authority
CN
China
Prior art keywords
compound semiconductor
layer
electrode
semiconductor device
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910205387A
Other languages
English (en)
Inventor
今田忠纮
山田敦史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to CN201210211258.7A priority Critical patent/CN102723362B/zh
Publication of CN101771075A publication Critical patent/CN101771075A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H01L29/7832—Field effect transistors with field effect produced by an insulated gate with multiple gate structure the structure comprising a MOS gate and at least one non-MOS gate, e.g. JFET or MESFET gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供了一种化合物半导体器件及其制造方法，该器件包括：i-GaN层(电子渡越层)、在i-GaN层(电子渡越层)上形成的n-GaN层(化合物半导体层)、在n-GaN层(化合物半导体层)上形成的源电极、漏电极和栅电极。在所述n-GaN层(化合物半导体层)的所述源电极与所述漏电极之间的区域内、并且在与所述栅电极分离的部分处，形成有一凹入部分。本发明能在断电时间内降低泄漏电流，并优选地获得高阈值电压。

Description

化合物半导体器件及其制造方法
技术领域
本发明涉及一种化合物半导体器件(compound semiconductor device)及其制造方法。
背景技术
传统上，进行涉及高电子迁移率晶体管(HEMT)的研究，在HEMT中，通过晶体生长工艺在衬底上形成AlGaN层和GaN层，GaN层充当电子渡越层(electron transit layer)。GaN的能带隙(band gap)是3.4eV，比GaAs的能带隙(1.4eV)大。因此，GaN基HEMT(GaN based HEMT)的耐受电压高，人们期望将它作为汽车等设备的高耐受电压电子器件。
此外，将水平结构和垂直结构作为GaN基HEMT的结构，在水平结构中，源极和漏极设置为与衬底表面平行，在垂直结构中，源极和漏极设置为与衬底表面垂直。
在GaN基HEMT中，即使在没有向栅电极施加电压的情况下，因为在位于栅电极附近的沟道处存在由于晶格常数之间的差别所致的二维电子气(2DEG)，所以电流在沟道中流动，这是GaN基HEMT的结构所造成的。也就是进行常通运行(normally-on operation)。另一方面，也可以想到，当无意中向栅电极施加“0”(零)V电压时、当接通电源时、当栅电极破损时或者类似情况下，电流在源极与漏极之间流动。因此，从自动防故障(fail-safe)的角度出发，希望GaN基HEMT常断运行(normally-offoperation)。
已经知道，对于具有水平结构的GaN基HEMT，通过在位于栅电极正下方的化合物半导体层处形成有凹入(recess)的一种结构(栅极凹入结构)，能实现常断运行。
不过，虽然在上述栅极凹入结构中能实现常断运行，但是阈值电压为1V或更低，并且即使栅电压为“0”(零)V也可能产生泄漏电流。此外，如果阈值电压为1V或更低，就难以将栅极凹入结构用于施加了高电压的电子器件，这是因为当施加高电压时，噪声增加且运行变得不稳定。通过改变GaN基HEMT的材料，能增加阈值电压，但是会导致这样的情况：不能获得充足的电流，或者仅仅通过改变材料变得容易出现故障。
另一方面，也已经进行了研究以在具有垂直结构的GaN基HEMT中实现常断运行，但是用任何方法都难以对其实现批量生产。
下面列出本发明相关技术的实例：日本特开专利公开No.2006-140368；国际公布小册子No.WO 2006/001369；以及日本应用物理期刊2007年第21期第46卷，页码L503-L505。
发明内容
本发明实施例的目的是提供一种化合物半导体器件及其制造方法，以能在断电时间内降低泄漏电流，并优选地获得高阈值电压。
根据实施例的一个方案，第一化合物半导体器件包括：电子渡越层；化合物半导体层，形成在所述电子渡越层上；以及源电极、漏电极以及栅电极，形成在所述化合物半导体层上。在所述化合物半导体层的所述源电极与所述漏电极之间的区域内、并且在与所述栅电极分离的部分处，形成有凹入部分。
根据实施例的另一个方案，第二化合物半导体器件包括：电子渡越层；化合物半导体层，形成在所述电子渡越层上；栅电极和源电极，形成在所述化合物半导体层上；以及漏电极，形成在所述电子渡越层下。在所述化合物半导体层的所述源电极与所述栅电极之间的区域内形成有凹入部分。
本发明还提供了一种化合物半导体器件的制造方法，包括步骤：在电子渡越层上形成化合物半导体层；在所述化合物半导体层上形成源电极、漏电极以及栅电极；以及在所述化合物半导体层的所述源电极与所述漏电极之间的区域内、并且在与所述栅电极分离的部分处，形成凹入部分。
本发明还提供了另一种化合物半导体器件的制造方法，包括步骤：在电子渡越层上形成化合物半导体层；在所述化合物半导体层上形成栅电极和源电极；在所述电子渡越层下形成漏电极；以及在所述化合物半导体层的所述源电极与所述栅电极之间的区域内形成凹入部分。
利用本发明，能够在断电时间降低泄漏电流，并优选地获得高阈值电压。
附图说明
图1是剖视图，示出根据第一实施例的GaN基HEMT(化合物半导体器件)的结构；
图2是布局图，示出根据第一实施例的GaN基HEMT的结构；
图3是能带示意图，示出凹入电极21r下方的能量结构；
图4是曲线图，示出第一实施例中漏电流与栅电压之间的关系；
图5A至图5I是剖视图，按照工艺顺序示出根据第一实施例的GaN基HEMT的制造方法；
图6是剖视图，示出根据第二实施例的GaN基HEMT(化合物半导体器件)的结构；
图7是布局图，示出根据第二实施例的GaN基HEMT的结构；
图8是曲线图，示出第二实施例中漏电流与栅电压之间的关系；
图9A至图9C是剖视图，按照工艺顺序示出根据第二实施例的GaN基HEMT的制造方法；
图10是剖视图，示出根据第三实施例的GaN基HEMT(化合物半导体器件)的结构；
图11是布局图，示出根据第三实施例的GaN基HEMT的结构；
图12A至图12N是剖视图，按照工艺顺序示出根据第三实施例的GaN基HEMT的制造方法。
具体实施方式
第一实施例
首先描述第一实施例。图1是剖视图，示出根据第一实施例的GaN基HEMT(化合物半导体器件)的结构。
第一实施例中，在衬底1上形成厚约1μm至100μm(例如25μm)的无掺杂i-AlN层2，衬底1例如是n型导电单晶SiC衬底。i-AlN层2的表面处存在较大的凹陷和凸起。在i-AlN层2上形成厚度为100nm或以下(例如20nm至50nm)的无掺杂i-AlN层3。在i-AlN层3上形成厚约0.1μm至10μm(例如0.5μm)的GaN层4。GaN层4中含有过渡金属元素Fe作为杂质。Fe的含量比例如为大约1×1018cm-3至1×1020cm-3。GaN层4厚约0.1μm至10μm，因此，即使i-AlN层2的表面处存在凹陷和凸起，GaN层4的表面也是平坦的。在GaN层4上形成厚约0.1μm至10μm的无掺杂i-GaN层5。i-GaN层5不含Fe。在i-GaN层5上形成厚约5nm至50nm的n型n-AlGaN层6。在n-AlGaN层6上形成厚约0.1nm至10nm的n型n-GaN层7。例如，n-AlGaN层6和n-GaN层7中含有Si作为杂质，杂质浓度大约为5×1017cm-3至5×1019cm-3。
在n-AlGaN层6和n-GaN层7中形成沟槽11用于元件隔离，在沟槽11中嵌入元件隔离绝缘膜12。在n-GaN层7上形成源电极21s和漏电极21d。源电极21s和漏电极21d例如可由Ta膜和在Ta膜上形成的Al膜构成，并且源电极21s和漏电极21d与n-GaN层7形成欧姆结(ohmic junction)。
此外，形成覆盖n-GaN层7、源电极21s和漏电极21d的SiN膜22，在源电极21s与漏电极21d之间的SiN膜22上形成栅电极21g。SiN膜22厚约10nm至2000nm。此外，在源电极21s与栅电极21g之间的SiN膜22中形成开口，在n-GaN层7的从这个开口暴露出来的部分处形成凹入部分7a。凹入部分7a既可以在n-GaN层7截止，也可以一直延伸到n-AlGaN层6。形成从凹入部分7a向上延伸的凹入电极21r。栅电极21g和凹入电极21r例如可由Ni膜和在Ni膜上形成的Au膜构成，并且凹入电极21r与n-GaN层7形成肖特基结。
此外，源电极21s和凹入电极21r接地。
如上所述，构成一片GaN基HEMT。此外，将多个如上所述的GaN基HEMT设置为经由元件隔离绝缘膜12排列在一个方向上，如图2所示。元件隔离绝缘膜12所包围的区域是元件区10。也可以将多个GaN基HEMT设置为经由元件隔离绝缘膜12排列在两个方向上。
在如上所述的第一实施例中，通过因晶格失配所致的压电效应，在i-GaN层5与n-AlGaN层6之间的界面附近感应出电子。结果，出现二维电子气(2DEG)，并且这一部分充当电子渡越层，而n-AlGaN层6充当电子供应层。此外，i-AlN层2充当绝缘层，在衬底1与包括i-GaN层5的化合物半导体层之间形成绝缘。顺便提及，i-GaN层5的厚度优选为0.5μm或更大，使得i-GaN层5中的二维电子气不容易受到添加在GaN层4中的Fe的影响。
如上所述，在i-GaN层5的表面层部分出现二维电子气，但是在本实施例中，与n-GaN层7形成肖特基结的凹入电极21r设置在凹入部分7a内，并且凹入电极21r接地。因此，二维电子气不会存在于凹入电极21r下方的i-GaN层5的表面层部分。因此，在不向栅电极21g施加电压并且电场也几乎不(seldom)存在于栅电极21g与源电极21s之间的情况下，泄漏电流不会在源电极21s与漏电极21d之间流动。也就是说实现了常断运行。此外，如果不向栅电极21g施加比传统电压更高的电压，那么电流就不会流动，因为二维电子气不存在于凹入电极21r下方的i-GaN层5的表面层部分。也就是说阈值电压增加。
图3是能带示意图，示出凹入电极21r下方的能量结构。如图3所示，在不向栅电极21g施加电压的情况下，在i-GaN层5的凹入电极21r侧的导带(conduction band)被向上拉起，二维电子气不能存在于此。另一方面，当向栅电极21g施加预定电压(例如5V)时，导带变成近似平坦，并且电流流动。如上所述，实现常断运行。
图4是曲线图，示出第一实施例中漏电流(drain current)与栅电压之间的关系。这个曲线图表示当源电极21s和凹入电极21r接地并且向漏电极21d施加+20V的电压时的仿真结果。如图4所示，阈值电压Vth超过2V，当向栅电极21g施加的电压(栅电压)为“0”(零)V时，漏电流为“0”(零)A/m。
如上所述，根据第一实施例，能获得高阈值电压，并当栅电压为“0”(零)V时降低泄漏电流。
下面描述根据第一实施例的GaN基HEMT(化合物半导体器件)的制造方法。图5A至图5I是剖视图，按照工艺顺序示出根据第一实施例的GaN基HEMT(化合物半导体器件)的制造方法。
第一实施例中，首先，例如通过氢化物气相外延(HVPE)方法在衬底1上形成i-AlN层2，如图5A所示。此时，例如用三甲基铝气体、氨气以及HCl气体作为源气体，将生长压力设定为大气压，将生长速度设定为100μm/h。
然后，例如通过金属有机化学气相沉积(MOCVD)方法，在i-AlN层2上依次形成i-AlN层3、GaN层4、i-GaN层5、n-AlGaN层6以及n-GaN层7。形成这些层以后，将三甲基铝气体用作Al的材料，将三甲基镓气体用作Ga的材料，将氨气用作N的材料。此外，将氨气的流速例如设定为100ccm至10LM。此外，将生长压力设定为50Torr至300Torr，将生长温度设定为1000℃至1200℃。当形成含Fe的GaN层4时，例如将含Fe的金属有机材料(例如二茂铁(ferrocene))用作Fe的材料。此外，当形成n-AlGaN层6和n-GaN层7时，例如将稀释的SiH4用作Si的材料。将稀释的SiH4的流速例如设定为几个ccm。
然后，通过光刻法和蚀刻工艺，形成穿透n-GaN层7和n-AlGaN层6并到达i-GaN层5的沟槽11，如图5B所示。然后，例如通过等离子体CVD方法在沟槽11中嵌入元件隔离绝缘膜12。顺便提及，可通过Ar等元素的离子注入工艺形成元件隔离区，而不是形成沟槽11和元件隔离绝缘膜12。
然后通过举离(lift-off)法在n-GaN层7上形成源电极21s和漏电极21d，如图5C所示。形成新的抗蚀剂图案(敞开用以形成源电极21s和漏电极21d的区域)，进行Ta和Al的气相沉积，然后，将粘附在抗蚀剂图案上的Ta和Al与抗蚀剂图案一起去除，从而形成源电极21s和漏电极21d。Ta膜和Al膜的厚度例如分别大约是20nm和200nm。在氮化物环境(atmosphere)下进行400℃至1000℃(例如600℃)的热处理，从而建立欧姆特性。
然后，例如通过等离子体CVD方法在整个表面上形成SiN膜22，如图5D所示。
然后，在SiN膜22上形成抗蚀剂图案31，该抗蚀剂图案31的开口31a对应于要形成凹入部分7a的区域，并且抗蚀剂图案31覆盖其它区域，如图5E所示。
然后，用抗蚀剂图案31作为掩模，通过蚀刻SiN膜22，在SiN膜22中形成开口，然后进一步蚀刻n-GaN层7的表面层部分，形成凹入部分7a，如图5F所示。n-GaN层7的形成了凹入部分7a的部分的剩余厚度优选为10nm或更小，将它设定为例如大约5nm至10nm。然后将抗蚀剂图案31去除。此外优选地，n-GaN层7的形成了凹入部分7a的部分的厚度(剩余厚度)与其它部分的厚度之间的差为5nm或更大。优选将剩余厚度设定为10nm或更小的原因在于：如果剩余厚度超过10nm，则可能有不能充分抑制二维电子气的出现这样的情况。此外，优选将厚度差设定为5nm或更大的原因在于，如果厚度差小于5nm，则可能有凹入的效果不能完全实现并且常断运行变困难这样的情况。
然后，在SiN膜22上形成抗蚀剂图案32，该抗蚀剂图案32的开口32g对应于要形成栅电极21g的区域，抗蚀剂图案32的开口32a暴露凹入部分7a，并且抗蚀剂图案31覆盖其它区域，如图5G所示。
然后，通过进行Ni和Au的气相沉积，形成栅电极21g和凹入电极21r，如图5H所示。Ni膜和Au膜的厚度例如分别大约是10nm和300nm。
然后，将粘附在抗蚀剂图案32上的Ni和Au与抗蚀剂图案32一起去除，如图5I所示。这样，可通过举离法形成栅电极21g和凹入电极21r。
然后，形成将源电极21s和凹入电极21r接地的布线等元件。
如上所述，完成根据第一实施例的GaN基HEMT。然后，如果必要的话通过形成钝化膜、外部电极等元件，完成其中集成了多个GaN基HEMT的半导体器件。
第一实施例中，凹入电极21r与源电极21s相互分离，在它们之间存在有SiN膜22，但是凹入电极21r与源电极21s可以直接接触。
第二实施例
下面描述第二实施例。图6是剖视图，示出根据第二实施例的GaN基HEMT(化合物半导体器件)的结构。
第二实施例中不设置在第一实施例中设置了的凹入电极21r。但是，在凹入部分7a周围存在有捕捉电子的损坏部分(damage)。其它构造与第一实施例相同。
如上所述构造一片GaN基HEMT。此外，将多个GaN基HEMT设置为经由元件隔离绝缘膜12排列在一个方向上，如图7所示。元件隔离绝缘膜12所包围的区域是元件区10。也可以将多个GaN基HEMT设置为经由元件隔离绝缘膜12排列在两个方向上。
与第一实施例相同，在如上所述的第二实施例中，在i-GaN层5的表面层部分出现二维电子气，并且二维电子气不会存在于凹入部分7a下方的i-GaN层5的表面层部分。这是因为电子被凹入部分7a周围的损坏部分所捕捉，建立起了电荷平衡。
图8是曲线图，示出第二实施例中漏电流与栅电压之间的关系。这个曲线图表示当源电极21s和凹入电极21r接地并且向漏电极21d施加+20V的电压时的仿真结果。如图8所示，阈值电压Vth约为1V，但是当向栅电极21g施加的电压(栅电压)为“0”(零)V时，漏电流为“0”(零)A/m。
如上所述，通过第二实施例也能减少栅电压为“0”(零)V时的泄漏电流。此外，该结构与第一实施例相比更简单，因此其制造更容易，成本更低。
下面描述根据第二实施例的GaN基HEMT(化合物半导体器件)的制造方法。图9A至图9C是剖视图，按照工艺顺序示出根据第二实施例的GaN基HEMT(化合物半导体器件)的制造方法。
第二实施例中，首先，与第一实施例相同，执行工艺直到形成凹入部分7a。顺便提及，例如，当形成凹入部分7a时，进行干蚀刻，例如使用氯气的反应离子蚀刻(RIE)。此外，将压力设定为大约0.1Pa至10Pa(例如2Pa)，将氯气的流速设定为大约0.1sccm至10sccm(例如2.5sccm)。在上述条件下处理n-GaN层7，因此，形成凹入部分7a，其周围存在有很多捕捉电子的阱(trap)。
然后，将用于形成凹入部分7a的抗蚀剂图案31去除，然后在SiN膜22上形成抗蚀剂图案42，该抗蚀剂图案42的开口42g对应于要形成栅电极21g的区域，并且抗蚀剂图案42覆盖了其它区域，如图9A所示。
然后，通过进行Ni和Au的气相沉积形成栅电极21g，如图9B所示。Ni膜和Au膜的厚度例如分别大约是10nm和300nm。
然后，将粘附在抗蚀剂图案42上的Ni和Au与抗蚀剂图案42一起去除，如图9C所示。可通过如上所述的举离法形成栅电极21g。
如上所述，完成根据第二实施例的GaN基HEMT。
在第一实施例和第二实施例中，可以只在n-GaN层7中形成用于源电极的开口和用于漏电极的开口，并且可在这些开口中形成源电极21s和漏电极21d。关于这些开口的深度，一部分n-GaN层7可保留，或者一部分n-AlGaN层6可被去除。也就是说，开口的深度不必与n-GaN层7的厚度匹配。
此外，栅电极21g与n-GaN层7可直接接触，并且栅电极21g可与n-GaN层7形成肖特基结。此外，在栅电极21g下方的n-GaN层7也可以形成凹入部分。也就是说，可以使用栅极凹入结构。上述凹入部分的深度可以与n-GaN层7的厚度匹配，或者，这个深度既可以比n-GaN层7的厚度浅，也可以比n-GaN层7的厚度深。应当注意，优选平坦地进行蚀刻。当使用栅极凹入结构以后，它适合于高速运行，因为响应变为高速。另一方面，当没有使用栅极凹入结构时，可以更可靠地抑制泄漏电流。因此，可以按照用途来选择是否采用栅极凹入结构。
在凹入电极21r与n-GaN层7之间可以存在有绝缘膜。也就是说，它可以是MIS结构。例如，可以采用SiN膜、SiO2膜、HfO膜、HfNO膜、Al2O3膜、TaO膜等等作为绝缘膜。绝缘膜的厚度例如为大约0.1nm至50nm。因为绝缘膜的厚度小于0.1nm时，绝缘膜可能形成为岛状或其它形状，所以可能有泄漏电流反而增加或者可靠性下降这样的情况。因为绝缘膜的厚度超过50nm时，凹入电极21r与n-AlGaN层6之间的距离变得太大，所以可能有不能完全抑制二维电子气的出现这样的情况。
即使将凹入电极21r设置在栅电极21g与漏电极21d之间，也可以抑制二维电子气的出现。应当注意，在上述构造中，有因为向漏电极21d施加高电压，所以耐受电压容易变低这样的情况，还有变得难以有效抑制二维电子气的出现这样的情况。因此，优选将凹入电极21r设置在栅电极21g与源电极21s之间。
可以采用碳化硅(SiC)衬底、蓝宝石衬底、硅衬底、GaN衬底、GaAs衬底等等作为衬底1。衬底1既可以是导电的、半绝缘的，也可以是绝缘的。
第三实施例
下面描述第三实施例。根据第一实施例和第二实施例的GaN基HEMT的结构是水平结构，但是根据第三实施例的GaN基HEMT的结构是垂直结构。图10是剖视图，示出根据第三实施例的GaN基HEMT(化合物半导体器件)的结构。
第三实施例中，在n型n-GaN层51上形成无掺杂i-AlN层52，i-AlN层52具有开口52a。n-GaN层51厚约0.1μm至100μm(例如25μm)，i-AlN层52厚约0.02μm至20μm。作为电流通行区域的开口52a的平面形状例如是水平方向和垂直方向的长度分别是0.5μm和500μm的矩形。n-GaN层51含有过渡金属元素Fe作为杂质。Fe的含量比约为1×1017cm-3至5×1019cm-3。在开口52a中形成GaN膜53。
然后，在i-AlN层52和GaN层53上形成无掺杂i-GaN层54、n型n-AlGaN层55以及n型n-GaN层56。i-GaN层54厚约1μm至2μm。n-AlGaN层55厚约20nm至30nm。n-GaN层56厚约3nm至8nm。例如，n-AlGaN层55和n-GaN层56中含有Si作为杂质，浓度约为1×1017cm-3至5×1019cm-3。
在n-AlGaN层55和n-GaN层56中形成沟槽61用于元件隔离，在沟槽61中嵌入元件隔离绝缘膜62。在n-GaN层56上形成平面形状为方形的源电极71s。源电极71s例如可由Ta膜和在Ta膜上形成的Al膜构成，并且源电极71s与n-GaN层56形成欧姆结。
然后，形成覆盖n-GaN层56和源电极71s的SiN膜72，在被源电极71s包围的区域中的SiN膜72上形成栅电极71g。SiN膜72厚约1nm至2000nm。此外，在源电极71s与栅电极71g之间的SiN膜72中形成开口，在n-GaN层56的从该开口暴露出来的部分处形成凹入部分56a。形成从凹入部分56a向上延伸的凹入电极71r。栅电极71g和凹入电极71r例如可由Ni膜和在Ni膜上形成的Au膜构成，并且凹入电极71r与n-GaN层56形成肖特基结。
此外，源电极71s和凹入电极71r接地。
然后，在n-GaN层51的后表面形成漏电极71d。漏电极71d例如可由Ta膜和在Ta膜上形成的Al膜构成，并且漏电极71d与n-GaN层51形成欧姆结。
如上所述，构成一片GaN基HEMT。此外，将多个如上所述的GaN基HEMT设置为经由元件隔离绝缘膜62排列在一个方向上，如图11所示。元件隔离绝缘膜62所包围的区域是元件区60。也可以将多个GaN基HEMT设置为经由元件隔离绝缘膜62排列在两个方向上。
在如上所述的第三实施例中，n-AlGaN层55充当电子供应层，向i-GaN层54(电子渡越层)供应电子。n-AlGaN层55的能带隙较宽，因此，在i-GaN层54与n-AlGaN层55的界面附近的区域处的i-GaN层54中形成深势阱，并且在此出现二维电子气(2DEG)。此外，i-AlN层52充当绝缘层，在包括i-GaN层54的化合物半导体层与n-GaN层51和漏电极71d之间形成绝缘。顺便提及，i-GaN层54的厚度优选为0.5μm或更大，使得i-GaN层54内的二维电子气不容易受到添加在n-GaN层51中的Fe的影响。
如上所述，i-GaN层54的表面层部分出现二维电子气，但是在本实施例中，与n-GaN层56形成肖特基结的凹入电极71r设置在凹入部分56a中，并且凹入电极71r接地。因此与第一实施例中原因相同，二维电子气不会存在于凹入电极71r下方的i-GaN层54的表面层部分。因此，在不向栅电极71g施加电压，并且电场也几乎不存在于栅电极71g与源电极71s之间的情况下，泄漏电流不会在源电极71s与漏电极71d之间流动。也就是说实现了常断运行。此外，如果不向栅电极71g施加比传统电压更高的电压，那么电流就不会流动，因为二维电子气不存在于凹入电极71r下方的i-GaN层54的表面层部分。也就是说与第一实施例中原因相同，阈值电压增加。
根据第三实施例，在垂直结构中，除了也能实现常断运行之外，还能获得高阈值电压，并当栅电压为“0”(零)V时降低泄漏电流。
下面描述根据第三实施例的GaN基HEMT(化合物半导体器件)的制造方法。图12A至图12N是剖视图，按照工艺顺序示出根据第三实施例的GaN基HEMT(化合物半导体器件)的制造方法。
首先，通过HVPE方法在n-GaN层51上形成i-AlN层52，如图12A所示。
然后，在i-AlN层52中形成开口52a，如图12B所示。关于形成开口52a，例如，在i-AlN层52上形成暴露出要形成开口52a的区域的抗蚀剂图案，用此抗蚀剂图案作为掩模对i-AlN层52进行蚀刻。然后，将抗蚀剂图案去除。
然后，例如通过MOCVD方法在开口52a中形成GaN层53，如图12C所示。
然后，例如通过MOCVD方法在i-AlN层52和GaN层53上依次形成i-GaN54、n-AlGaN55以及n-GaN层56，如图12D所示。
然后，通过光刻法和蚀刻工艺，形成穿透n-GaN层56和n-AlGaN层55并到达i-GaN层54的沟槽61，如图12E所示。然后，例如通过等离子体CVD方法在沟槽61内嵌入元件隔离绝缘膜62。顺便提及，可通过Ar等元素的离子注入工艺形成元件隔离区，而不是形成沟槽61和元件隔离绝缘膜62。
然后通过举离法在n-GaN层56上形成源电极71s，如图12F所示。形成源电极71s时，形成新的抗蚀剂图案(敞开要形成源电极71s的区域)，进行Ta和Al的气相沉积，然后，将粘附在抗蚀剂图案上的Ta和Al与抗蚀剂图案一起去除。Ta膜和Al膜的厚度例如分别设定为大约20nm和200nm。在氮化物环境下进行400℃至1000℃(例如600℃)的热处理，从而建立欧姆特性。
然后，例如通过等离子体CVD方法在整个表面上形成SiN膜72，如图12G所示。
然后，在SiN膜72上形成抗蚀剂图案81，该抗蚀剂图案81的开口81a对应于要形成凹入部分56a的区域，并且抗蚀剂图案81覆盖其它区域，如图12H所示。
然后，用抗蚀剂图案81作为掩模，通过蚀刻SiN膜72，在SiN膜72中形成开口，如图12I所示，然后蚀刻n-GaN层56的表面层部分，形成凹入部分56a。n-GaN层56的形成了凹入部分56a的部分的剩余厚度优选为10nm或更小，将它设定为例如大约5nm至10nm。然后将抗蚀剂图案81去除。
然后，在SiN膜72上形成抗蚀剂图案82，该抗蚀剂图案82的开口82g对应于要形成栅电极71g的区域，抗蚀剂图案82的开口82a暴露凹入部分56a，并且抗蚀剂图案82覆盖其它区域，如图12J所示。
然后，通过进行Ni和Au的气相沉积，形成栅电极71g和凹入电极71r，如图12K所示。Ni膜和Au膜的厚度例如分别大约是10nm和300nm。
然后，将粘附在抗蚀剂图案82上的Ni和Au与抗蚀剂图案82一起去除，如图12L所示。如上所述，可通过举离法形成栅电极71g和凹入电极71r。
然后，在n-GaN层51的前表面侧的整个表面上形成表面保护层83，如图12M所示，并将n-GaN层51前后翻转。然后，在n-GaN层51的后表面的整个表面上形成漏电极71d。
然后，将n-GaN层51前后翻转，如图12N所示，然后将表面保护层83去除。
然后，形成将源电极71s和凹入电极71r接地的布线等元件。
如上所述，完成根据第三实施例的GaN基HEMT。然后，如果必要的话通过形成钝化膜、外部电极等元件，完成其中集成了多个GaN基HEMT的半导体器件。
顺便提及，第三实施例中可使用n型导电GaN衬底作为n-GaN层51。此外，可在导电衬底上形成n-GaN层51。
此外，只在n-GaN层56中形成用于源电极的开口，在该开口中可形成源电极71s。关于开口的深度，可保留一部分n-GaN层56，或者可去除一部分n-AlGaN层55。也就是说，开口的深度不必与n-GaN层56的厚度匹配。
此外，栅电极71g与n-GaN层56可以直接接触，并且栅电极71g可以与n-GaN层56形成肖特基结。此外，也可以在栅电极71g下方的n-GaN层56中形成凹入部分。也就是说，可以使用栅极凹入结构。上述凹入部分的深度可以与n-GaN层56的厚度匹配，或者，这个深度可以比n-GaN层56的厚度浅。应当注意，优选平坦地进行蚀刻。当使用栅极凹入结构以后，它适合于高速运行，因为响应变为高速。另一方面，当没有使用栅极凹入结构时，可以更可靠地抑制泄漏电流。因此，可以按照用途来选择是否采用栅极凹入结构。
顺便提及，栅电极、源电极、漏电极以及凹入电极的结构并不限于上述实施例。例如，可通过单一层来构成这些电极。此外，它们的形成方法并不限于举离法。此外，只要能获得欧姆特性，形成源电极和漏电极以后可以不进行热处理。对栅电极和凹入电极可进行热处理。可采用金、镍、铂、铜、氮化钨、氮化钛、钯、钴、铑、铼、以及铱中的一种或者两种或更多种的组合物作为栅电极和凹入电极的材料。
每个层的厚度、材料等等并不限于上述实施例。此外，凹入电极不必连接到源电极，并且，只要向它提供的电势不同于栅电极的电势，其也不必接地。
优选在源电极与栅电极之间设置相对介电常数为3或更小的绝缘膜。例如，可采用多孔SiOH膜、氟化碳膜、有机硅石膜等等作为上述绝缘膜。
根据上述化合物半导体器件等等，在断电时间内可减少泄漏电流，因为由于肖特基电极的影响能够局部地抑制二维电子气的出现。
本发明中陈述的所有实例和条件性语言是为了教导的目的，以帮助读者理解本发明的原理和发明人提出的改进现有技术的概念，并且应将本发明中陈述的所有实例和条件性语言解释为不限制这样具体陈述的实例和条件，说明书中这些实例的构成也并非涉及显示本发明的优势和不足。虽然已经详细描述了本发明的实施例(多个实施例)，但是应当理解，可以做出各种变化、替代和改变而不脱离本发明的精神和范围。

Claims (20)

1.一种化合物半导体器件，包括：
电子渡越层；
化合物半导体层，形成在所述电子渡越层上；以及
源电极、漏电极以及栅电极，形成在所述化合物半导体层上；
其中，在所述化合物半导体层的所述源电极与所述漏电极之间的区域内、并且在与所述栅电极分离的部分处，形成有凹入部分。
2.如权利要求1所述的化合物半导体器件，其中，在所述源电极与所述栅电极之间的区域内形成有所述凹入部分。
3.如权利要求1所述的化合物半导体器件，还包括形成在所述凹入部分中的肖特基电极。
4.如权利要求3所述的化合物半导体器件，其中，所述肖特基电极接地。
5.如权利要求3所述的化合物半导体器件，其中，所述肖特基电极连接到所述源电极。
6.如权利要求3所述的化合物半导体器件，其中，与所述栅电极不同的电势被提供到所述肖特基电极。
7.如权利要求1所述的化合物半导体器件，还包括形成在所述电子渡越层与所述化合物半导体层之间的电子供应层。
8.如权利要求1所述的化合物半导体器件，还包括沿着所述凹入部分的内表面形成的绝缘膜。
9.如权利要求1所述的化合物半导体器件，其中，所述化合物半导体层的形成有所述凹入部分的部分的厚度为10nm或更小。
10.一种化合物半导体器件，包括：
电子渡越层；
化合物半导体层，形成在所述电子渡越层上；
栅电极和源电极，形成在所述化合物半导体层上；以及
漏电极，形成在所述电子渡越层下；
其中，在所述化合物半导体层的所述源电极与所述栅电极之间的区域内形成有凹入部分。
11.如权利要求10所述的化合物半导体器件，还包括形成在所述凹入部分中的肖特基电极。
12.如权利要求11所述的化合物半导体器件，其中，所述肖特基电极接地。
13.如权利要求11所述的化合物半导体器件，其中，所述肖特基电极连接到所述源电极。
14.如权利要求11所述的化合物半导体器件，其中，与所述栅电极不同的电势被提供到所述肖特基电极。
15.如权利要求10所述的化合物半导体器件，还包括形成在所述电子渡越层与所述化合物半导体层之间的电子供应层。
16.如权利要求10所述的化合物半导体器件，还包括沿着所述凹入部分的内表面形成的绝缘膜。
17.如权利要求10所述的化合物半导体器件，其中，所述化合物半导体层的形成有所述凹入部分的部分的厚度为10nm或更小。
18.一种化合物半导体器件的制造方法，包括步骤：
在电子渡越层上形成化合物半导体层；
在所述化合物半导体层上形成源电极、漏电极以及栅电极；以及
在所述化合物半导体层的所述源电极与所述漏电极之间的区域内、并且在与所述栅电极分离的部分处，形成凹入部分。
19.一种化合物半导体器件的制造方法，包括步骤：
在电子渡越层上形成化合物半导体层；
在所述化合物半导体层上形成栅电极和源电极；
在所述电子渡越层下形成漏电极；以及
在所述化合物半导体层的所述源电极与所述栅电极之间的区域内形成凹入部分。
20.如权利要求18所述的化合物半导体器件的制造方法，还包括在所述凹入部分中形成肖特基电极。
CN200910205387A 2008-12-26 2009-10-21 化合物半导体器件及其制造方法 Pending CN101771075A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210211258.7A CN102723362B (zh) 2008-12-26 2009-10-21 化合物半导体器件及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008334793A JP5564791B2 (ja) 2008-12-26 2008-12-26 化合物半導体装置及びその製造方法
JP2008-334793 2008-12-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201210211258.7A Division CN102723362B (zh) 2008-12-26 2009-10-21 化合物半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN101771075A true CN101771075A (zh) 2010-07-07

Family

ID=41800685

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210211258.7A Active CN102723362B (zh) 2008-12-26 2009-10-21 化合物半导体器件及其制造方法
CN200910205387A Pending CN101771075A (zh) 2008-12-26 2009-10-21 化合物半导体器件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201210211258.7A Active CN102723362B (zh) 2008-12-26 2009-10-21 化合物半导体器件及其制造方法

Country Status (4)

Country Link
US (2) US8198653B2 (zh)
EP (2) EP2701200B1 (zh)
JP (1) JP5564791B2 (zh)
CN (2) CN102723362B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468331A (zh) * 2010-11-02 2012-05-23 富士通株式会社 半导体器件及其制造方法
CN103227198A (zh) * 2012-01-27 2013-07-31 富士通半导体股份有限公司 化合物半导体器件及其制造方法
CN103367420A (zh) * 2012-03-30 2013-10-23 富士通株式会社 化合物半导体器件及其制造方法
CN103430294A (zh) * 2011-03-18 2013-12-04 富士通株式会社 化合物半导体装置及其制造方法
TWI483383B (zh) * 2011-02-14 2015-05-01 Fujitsu Ltd 化合物半導體裝置及其製造方法
CN110809819A (zh) * 2017-07-04 2020-02-18 三菱电机株式会社 半导体装置及半导体装置的制造方法
CN111952356A (zh) * 2020-07-13 2020-11-17 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） Hemt器件结构及其制备方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2040299A1 (en) * 2007-09-12 2009-03-25 Forschungsverbund Berlin e.V. Electrical devices having improved transfer characteristics and method for tailoring the transfer characteristics of such an electrical device
JP5577681B2 (ja) * 2009-11-30 2014-08-27 住友電気工業株式会社 半導体装置
WO2011132285A1 (ja) * 2010-04-22 2011-10-27 三菱電機株式会社 半導体装置およびその製造方法
KR102065115B1 (ko) * 2010-11-05 2020-01-13 삼성전자주식회사 Ｅ-모드를 갖는 고 전자 이동도 트랜지스터 및 그 제조방법
JP5343100B2 (ja) * 2011-03-17 2013-11-13 株式会社東芝 窒化物半導体装置
WO2013011617A1 (ja) * 2011-07-15 2013-01-24 パナソニック株式会社 半導体装置及びその製造方法
JP2014197565A (ja) * 2011-07-29 2014-10-16 パナソニック株式会社 半導体装置
JP5782947B2 (ja) * 2011-09-15 2015-09-24 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
US8969881B2 (en) * 2012-02-17 2015-03-03 International Rectifier Corporation Power transistor having segmented gate
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
KR101927408B1 (ko) * 2012-07-20 2019-03-07 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
KR101946009B1 (ko) * 2012-10-11 2019-02-08 삼성전자주식회사 고전자이동도 트랜지스터 및 그 구동방법
WO2014167876A1 (ja) * 2013-04-12 2014-10-16 シャープ株式会社 窒化物半導体装置
KR102100928B1 (ko) * 2013-10-17 2020-05-15 삼성전자주식회사 고전자 이동도 트랜지스터
TWI548087B (zh) * 2014-06-06 2016-09-01 台達電子工業股份有限公司 半導體裝置與其之製造方法
US9530846B2 (en) * 2015-03-31 2016-12-27 Coorstek Kk Nitride semiconductor substrate
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
JP6304155B2 (ja) * 2015-07-14 2018-04-04 株式会社デンソー 窒化物半導体装置
DE102016205079B4 (de) * 2016-03-29 2021-07-01 Robert Bosch Gmbh High-electron-mobility Transistor
US10784341B2 (en) 2019-01-21 2020-09-22 Northrop Grumnian Systems Corporation Castellated superjunction transistors
US10804387B1 (en) * 2019-03-21 2020-10-13 Northrop Grumman Systems Corporation Vertical superlattice transistors
US11342440B2 (en) 2019-07-22 2022-05-24 Northrop Grumman Systems Corporation Passivated transistors
US11791388B2 (en) * 2020-02-27 2023-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Source leakage current suppression by source surrounding gate structure
US11855198B2 (en) * 2020-04-09 2023-12-26 Qualcomm Incorporated Multi-gate high electron mobility transistors (HEMTs) employing tuned recess depth gates for improved device linearity

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104291A (ja) * 1992-09-18 1994-04-15 Fujitsu Ltd 電界効果型半導体装置
JP5130641B2 (ja) * 2006-03-31 2013-01-30 サンケン電気株式会社 複合半導体装置
JP4077731B2 (ja) * 2003-01-27 2008-04-23 富士通株式会社 化合物半導体装置およびその製造方法
US7465997B2 (en) * 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
JP2005286135A (ja) * 2004-03-30 2005-10-13 Eudyna Devices Inc 半導体装置および半導体装置の製造方法
US7084441B2 (en) * 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
JP5084262B2 (ja) 2004-06-24 2012-11-28 日本電気株式会社 半導体装置
JP4974454B2 (ja) * 2004-11-15 2012-07-11 株式会社豊田中央研究所 半導体装置
JP4832768B2 (ja) * 2005-02-09 2011-12-07 日本電信電話株式会社 半導体装置
JP5093991B2 (ja) 2005-03-31 2012-12-12 住友電工デバイス・イノベーション株式会社 半導体装置
JP2007150282A (ja) * 2005-11-02 2007-06-14 Sharp Corp 電界効果トランジスタ
JP5179023B2 (ja) * 2006-05-31 2013-04-10 パナソニック株式会社 電界効果トランジスタ
JP5105160B2 (ja) * 2006-11-13 2012-12-19 クリー インコーポレイテッド トランジスタ
USRE45989E1 (en) * 2006-11-20 2016-04-26 Panasonic Corporation Semiconductor device and method for driving the same
EP2087511B1 (en) * 2006-11-21 2015-03-18 Imec Surface treatment and passivation of aigan/gan hemt
JP2008147593A (ja) * 2006-12-13 2008-06-26 Toyota Central R&D Labs Inc Ｍｉｓ構造を内蔵するｈｅｍｔ
US7838904B2 (en) * 2007-01-31 2010-11-23 Panasonic Corporation Nitride based semiconductor device with concave gate region
JP5386987B2 (ja) * 2007-02-07 2014-01-15 日本電気株式会社 半導体装置
JP4478175B2 (ja) * 2007-06-26 2010-06-09 株式会社東芝 半導体装置
WO2009076076A2 (en) * 2007-12-10 2009-06-18 Transphorm Inc. Insulated gate e-mode transistors
US7898004B2 (en) * 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468331A (zh) * 2010-11-02 2012-05-23 富士通株式会社 半导体器件及其制造方法
CN102468331B (zh) * 2010-11-02 2016-07-06 富士通株式会社 半导体器件及其制造方法
TWI483383B (zh) * 2011-02-14 2015-05-01 Fujitsu Ltd 化合物半導體裝置及其製造方法
CN103430294A (zh) * 2011-03-18 2013-12-04 富士通株式会社 化合物半导体装置及其制造方法
CN103430294B (zh) * 2011-03-18 2016-11-09 富士通株式会社 化合物半导体装置及其制造方法
CN103227198A (zh) * 2012-01-27 2013-07-31 富士通半导体股份有限公司 化合物半导体器件及其制造方法
CN103367420A (zh) * 2012-03-30 2013-10-23 富士通株式会社 化合物半导体器件及其制造方法
CN103367420B (zh) * 2012-03-30 2016-03-09 富士通株式会社 化合物半导体器件及其制造方法
CN110809819A (zh) * 2017-07-04 2020-02-18 三菱电机株式会社 半导体装置及半导体装置的制造方法
CN110809819B (zh) * 2017-07-04 2023-09-12 三菱电机株式会社 半导体装置及半导体装置的制造方法
CN111952356A (zh) * 2020-07-13 2020-11-17 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） Hemt器件结构及其制备方法

Also Published As

Publication number Publication date
JP2010157602A (ja) 2010-07-15
EP2202801A2 (en) 2010-06-30
US8735942B2 (en) 2014-05-27
CN102723362B (zh) 2016-02-24
EP2701200A2 (en) 2014-02-26
US8198653B2 (en) 2012-06-12
JP5564791B2 (ja) 2014-08-06
EP2202801B1 (en) 2018-07-18
CN102723362A (zh) 2012-10-10
US20120139008A1 (en) 2012-06-07
EP2701200B1 (en) 2017-09-13
EP2202801A3 (en) 2012-03-07
EP2701200A3 (en) 2014-08-13
US20100163928A1 (en) 2010-07-01

Similar Documents

Publication Publication Date Title
CN102723362B (zh) 化合物半导体器件及其制造方法
CN104821340B (zh) 半导体器件
US8384129B2 (en) Transistor with enhanced channel charge inducing material layer and threshold voltage control
US9490356B2 (en) Growth of high-performance III-nitride transistor passivation layer for GaN electronics
EP2722890B1 (en) Schottky diode structure and method of fabrication
US9634107B2 (en) Low temperature ohmic contacts for III-N power devices
JP5609055B2 (ja) 化合物半導体装置及びその製造方法
US20160071967A1 (en) High-Electron-Mobility Transistor Having a Buried Field Plate
TWI512993B (zh) 電晶體與其形成方法與半導體元件
US9666705B2 (en) Contact structures for compound semiconductor devices
CN103545362B (zh) 化合物半导体器件及其制造方法
CN110246894B (zh) 电子器件和形成电子器件的方法
JP7308593B2 (ja) 窒化物半導体装置
CN111293174A (zh) 半导体器件及其制造方法
CN111312711A (zh) 半导体器件及其制造方法
CN111106163A (zh) 半导体器件及其制造方法
US20230015042A1 (en) Semiconductor device and manufacturing method thereof
WO2024092543A1 (en) Nitride-based semiconductor device and method for manufacturing the same
US20230352557A1 (en) Semiconductor device and manufacturing method thereof
JP5742912B2 (ja) 化合物半導体装置及びその製造方法
CN111312712A (zh) 半导体器件及其制造方法
KR101402096B1 (ko) ＴａＮ 쇼트키 접촉을 포함하는 질화물계 반도체 소자 및 그 제조 방법
CN115440811A (zh) 半导体器件及其制造方法
JP2008153371A (ja) 縦型電界効果トランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100707