WO2011132285A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2011132285A1
WO2011132285A1 PCT/JP2010/057141 JP2010057141W WO2011132285A1 WO 2011132285 A1 WO2011132285 A1 WO 2011132285A1 JP 2010057141 W JP2010057141 W JP 2010057141W WO 2011132285 A1 WO2011132285 A1 WO 2011132285A1
Authority
WO
WIPO (PCT)
Prior art keywords
barrier
gate electrode
reference numeral
semiconductor device
drain electrode
Prior art date
Application number
PCT/JP2010/057141
Other languages
English (en)
French (fr)
Inventor
大石　敏之
大塚　浩志
山中　宏治
井上　晃
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to EP10850226A priority Critical patent/EP2562799A1/en
Priority to JP2012511458A priority patent/JP5506919B2/ja
Priority to US13/639,199 priority patent/US20130020584A1/en
Priority to PCT/JP2010/057141 priority patent/WO2011132285A1/ja
Publication of WO2011132285A1 publication Critical patent/WO2011132285A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Definitions

  • the present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly to a structure for improving the efficiency of a semiconductor device such as a high electron mobility transistor device using a nitride semiconductor represented by GaN and a method for manufacturing the same.
  • GaN-HEMT a HEMT using a nitride semiconductor typified by GaN
  • the thickness of the AlGaN barrier layer from the gate electrode to the drain electrode is constant.
  • an explanation will be given by taking, as an example, “the current status of the X-band and Ku-band high-power GaN HEMT” published in p. 762 (2009) of the J92-C volume of the IEICE Transactions.
  • a semiconductor GaN channel and an AlGaN barrier are provided on a SiC substrate, and source, gate, and drain electrodes are formed thereon.
  • the AlGaN barrier is formed with the same film thickness from the gate electrode to the drain electrode.
  • GaN HEMT is used as a microwave amplifier.
  • PAE Power added efficiency
  • the gain G is expressed by the following equation (2).
  • A is a proportionality constant
  • gm is a mutual conductance
  • Cgd is a gate-drain capacitance
  • the drain efficiency ⁇ d is an index indicating whether or not power can be sent to the load, and therefore increases if the power consumption at the load can be increased.
  • the power consumption P RL at the load is expressed by the following equation (3).
  • Rd is the drain resistance
  • Gds is the reciprocal of the source-drain resistance
  • ⁇ is the angular frequency
  • Ids is the drain current
  • Cds is the source-drain capacitance.
  • Cgd reduction and Rd reduction are in a trade-off relationship. That is, if the AlGaN barrier is thickened to reduce Rd, the two-dimensional electron gas in the channel increases. When the electron concentration increases due to the two-dimensional electron gas, Cgd increases. As described above, when Rd is reduced, Cgd increases. Conversely, when Cgd is reduced, Rd increases, so it is difficult to reduce Rd and Cgd at the same time. Therefore, in the conventional semiconductor device, the structure is optimized under the trade-off condition of Rd and Cgd, and there is a limit in improving PAE.
  • the present invention has been made to solve such problems, and an object of the present invention is to obtain a semiconductor device capable of improving PAE by simultaneously reducing Rd and Cgd and a method for manufacturing the same.
  • the present invention provides a GaN channel layer that is provided on a substrate and travels electrons, a barrier layer that is provided on the GaN channel layer and includes one or more of In, Al, and Ga, and N,
  • a semiconductor device comprising: a gate electrode provided on a barrier layer; and a source electrode and a drain electrode provided on the substrate with the gate electrode interposed therebetween, wherein the gate electrode and the drain electrode In the intervening barrier layer, the magnitude of the polarization on the gate electrode side is weaker than the polarization on the drain electrode side.
  • the present invention provides a GaN channel layer that is provided on a substrate and travels electrons, a barrier layer that is provided on the GaN channel layer and includes one or more of In, Al, and Ga, and N,
  • a semiconductor device comprising: a gate electrode provided on a barrier layer; and a source electrode and a drain electrode provided on the substrate with the gate electrode interposed therebetween, wherein the gate electrode and the drain electrode Since the magnitude of the polarization on the gate electrode side is weaker than the polarization on the drain electrode side in the barrier layer in between, the Rd and Cgd can be reduced simultaneously to reduce the PAE Improvements can be made.
  • the semiconductor device concerning Embodiment 2 of this invention it is a figure which shows the relationship between AlGaN barrier thickness, a gain, drain efficiency, and PAE. It is sectional drawing which shows the structure of the semiconductor device which concerns on Embodiment 3 of this invention. In the semiconductor device concerning Embodiment 3 of this invention, it is a figure which shows the relationship between AlGaN barrier thickness, a gain, drain efficiency, and PAE. In the semiconductor device concerning Embodiment 3 of this invention, it is a figure which shows the relationship between AlGaN barrier thickness, a gain, drain efficiency, and PAE.
  • the semiconductor device concerning Embodiment 3 of this invention it is a figure which shows the relationship between AlGaN barrier thickness, a gain, drain efficiency, and PAE.
  • the semiconductor device concerning Embodiment 3 of this invention it is a figure which shows the relationship between the length which leaves AlGaN3 by the side of a gate, a gain, drain efficiency, and PAE.
  • the manufacturing method of the semiconductor device of Embodiment 1 of this invention It is a figure which shows the manufacturing method of the semiconductor device of Embodiment 1 of this invention.
  • the manufacturing method of the semiconductor device of Embodiment 1 of this invention it is a figure which shows the manufacturing method of the semiconductor device of Embodiment 1 of this invention.
  • the semiconductor device of the present invention is provided with a GaN channel layer in which electrons travel, and a barrier that is provided to form a two-dimensional electron gas for the GaN channel layer and includes at least one of In, Al, and Ga, and N. With layers.
  • the PAE is improved by simultaneously reducing the drain resistance Rd and the gate-drain capacitance Cgd.
  • the thickness (and / or composition) of the barrier layer between the gate electrode and the drain electrode the magnitude of polarization of the barrier layer on the gate electrode side is made smaller than that on the drain electrode side. .
  • the trade-off limitation between Rd and Cgd in the prior art can be removed, and a significant improvement in PAE can be expected.
  • Cgd can improve both gain and drain efficiency, the reduction of Cgd is particularly important. Further, regarding the source resistance Rs, Rs is reduced by making the structure of the barrier layer on the source electrode side the same as the structure of the barrier layer on the drain electrode side. Therefore, according to the present invention, Rd, Rs, and Cgd can be simultaneously reduced, and PAE can be further improved.
  • FIG. 1 is a cross-sectional view showing a configuration of a semiconductor device according to Embodiment 1 of the present invention.
  • a GaN HEMT is described as an example of the semiconductor device.
  • 1 is a substrate
  • 2 is a buffer provided on the substrate 1
  • 3 is provided on the buffer 2
  • 5 is an n-type provided on the GaN channel 3.
  • High concentration impurities hereinafter referred to as n + region 5
  • 6 is a source electrode provided on the n + region 5
  • 7 is a drain electrode provided on the n + region 5
  • 8 is provided on an AlGaN barrier 9 described later.
  • Gate electrode is a gate electrode.
  • the AlGaN barrier 9 is an AlGaN barrier (barrier layer) provided on the GaN channel 3 in order to form a two-dimensional electron gas in the GaN channel 3. Further, the AlGaN barrier 9 has an uneven structure having a plurality of film thicknesses.
  • 10 is a distance 1
  • 11 is a distance 2
  • 12 is a film thickness of the AlGaN barrier 9 at a distance 1 (reference numeral 10) (hereinafter referred to as a portion 1)
  • 13 is a distance 2 (reference numeral 11) is a part of the AlGaN barrier 9 (hereinafter referred to as part 2)
  • 22 is a part of the AlGaN barrier 9 provided between the gate electrode 8 and the source electrode 6 (hereinafter referred to as part 3).
  • the portion 1 is a portion of the AlGaN barrier 9 on the gate electrode 8 side (region on the gate electrode 8 side) between the gate electrode 8 and the drain electrode 7.
  • the portion 2 is a portion (region on the drain electrode side) of the AlGaN barrier 9 between the gate electrode 8 and the drain electrode 7 other than the portion 1.
  • FIG. 1 shows the n + region 5
  • the n + region 5 does not necessarily have to be formed, and even in that case, normal GaN-HEMT operation is possible.
  • an actual semiconductor device not only the above-described configuration but also an element isolation region, a wiring, a protective film, and the like are provided. However, since they are not related to the operation of the present invention, FIG. Is omitted.
  • the GaN HEMT of the present invention can be used as a single amplifier, but can also be used as a transistor constituting an MMIC.
  • the substrate 1 a sapphire, SiC, Si, GaN substrate or the like is used.
  • a semi-insulating SiC substrate having particularly good thermal conductivity is generally used as the substrate 1.
  • the buffer 2 is a layer inserted between the substrate 1 and the GaN channel 3.
  • the buffer 2 is AlN, AlGaN, GaN.
  • Various structures such as / InGaN and AlN / AlGaN are used.
  • the n + region 5 is formed below the source electrode 6 and the drain electrode 7 for the purpose of reducing the contact resistance between the source electrode 6 and the drain electrode 7. In this embodiment, if an ohmic contact can be formed with respect to the source electrode 6 and the drain electrode 7, the effect can be obtained even if the n + region 5 is not provided.
  • Rs is considered to be a resistance from the source electrode 6 to the gate electrode 8
  • Rd is considered to be a resistance from the gate electrode 8 to the drain electrode 7.
  • Cgd is a capacitance between the gate electrode 8 and the drain electrode 7.
  • a bias in the reverse direction is applied between the gate electrode 8 and the drain electrode 7 when the semiconductor device (amplifier) is operated. For this reason, the voltage between the gate electrode 8 and the drain electrode 7 is mainly applied to the gate electrode 8 side. Therefore, it is considered that Cgd is formed on the gate electrode 8 side between the gate electrode 8 and the drain electrode 7.
  • Cgd can be reduced by lowering the electron concentration. From the above, the electron concentration in the region on the gate electrode 8 side between the gate electrode 8 and the drain electrode 7 is reduced to reduce Cgd, and the electron concentration in the region between the other gate electrode 8 and the drain electrode 7 is reduced. May be increased to reduce Rd. As will be described later, the distance 1 (symbol 10) necessary for reducing Cgd is short, and it is considered that Rd is hardly affected.
  • the electron concentration of the channel depends on the strength of the influence of polarization (specifically, the magnitude of polarization and the film thickness of the AlGaN barrier 9). Due to the influence of the surface, when the AlGaN barrier 9 is thin, the electron concentration is low, and conversely, when the AlGaN barrier 9 is thick, the electron concentration is high. Therefore, as shown in FIG. 1, the film thickness 12 in the portion 1 of the AlGaN barrier 9 at the distance 1 (reference numeral 10) on the gate electrode 8 side is reduced to reduce Cgd, and the distance 2 on the drain electrode 7 side. The film thickness 13 in the portion 2 of the AlGaN barrier 9 (reference numeral 11) was increased to reduce Rd.
  • the thickness of the portion 3 of the AlGaN barrier 9 at the distance 3 (reference numeral 22) between the source electrode 6 and the gate electrode 8 may be increased. Therefore, in FIG. The film thickness is the same as the film thickness 13 of the portion 2. Further, the film thickness 23 of the AlGaN barrier 9 immediately below the gate electrode 8 (hereinafter referred to as “part 4”) determines the pinch-off voltage. Therefore, in the first embodiment, when the film thickness 23 of the AlGaN barrier 9 in the portion 4 immediately below the gate electrode 8 is included, the AlGaN barrier 9 has three types between the source electrode 6 and the drain electrode 7. It will have film thicknesses 12, 13, and 23.
  • the Al composition of the AlGaN barrier 9 is 0.2
  • the thickness 13 of the AlGaN barrier 9 in the portion 2 at a distance 2 is 40 nm
  • the thickness 23 of the portion 4 directly below the gate electrode 8 is 23.
  • the calculation result in the structure which made 10 nm into is shown. 2 and 3, the thick solid line indicates the PAE of the present embodiment, the broken line indicates the drain efficiency ⁇ d of the present embodiment, and the alternate long and short dash line indicates the gain G of the present embodiment.
  • the gain G, drain efficiency ⁇ d, and PAE are all improved by reducing the film thickness 12 of the portion 1 of the AlGaN barrier 9.
  • the calculation results of the conventional structure in which the Al composition is 0.2 and the thickness of the AlGaN barrier is constant at 10 nm are shown by thin solid lines.
  • the PAE higher than the conventional example is obtained by setting the film thickness 12 of the portion 1 of the AlGaN barrier 9 to 20 nm or less, and in the case of FIG. 3 to 36 nm or less.
  • the film thickness 12 of the portion 1 of the AlGaN barrier 9 by making the film thickness 12 of the portion 1 of the AlGaN barrier 9 smaller than the film thickness 13 of the portions 2 and 4 of the AlGaN barrier 9, a higher PAE can be obtained. .
  • the film thickness 12 of the portion 1 of the AlGaN barrier 9 is 20 nm or less, the degree of improvement in PAE is remarkable. Therefore, the film thickness 12 of the portion 1 of the AlGaN barrier 9 is desirably 20 nm or less. 2 and 3, the distance 3 (reference numeral 22) between the gate electrode 8 and the n + region 5 is 3 ⁇ m, and the distance 1 (reference numeral 10) on the gate electrode 8 side is 1 ⁇ m.
  • FIG. 12 is a resist.
  • the crystal of the buffer 2, the GaN channel 3, and the AlGaN barrier 9 is grown on the substrate 1 in this order. MOCVD and MBE methods can be used for crystal growth.
  • the AlGaN barrier 9 has a uniform film thickness of 13.
  • the n + region 5, the source electrode 6, and the drain electrode 7 are formed using photolithography and lift-off. Up to here, it can be manufactured by the same process as the conventional one.
  • a portion of the AlGaN barrier 9 that is not removed during etching is covered with a resist 21.
  • the portion of the AlGaN barrier 9 exposed from the resist 21 is removed by plasma or chemical etching.
  • the AlGaN barrier 9 can be etched, for example, by irradiating a mixed gas of chlorine gas and Ar gas in a plasma state. Further, instead of the resist 21, SiO or SiN may be used as a mask. When the resist 21 is removed after the etching, as shown in FIG. 13, the film thickness of the AlGaN barrier 9 in the portion exposed from the resist 21 is reduced to a film thickness 23. Further, another resist pattern is formed again and etching is performed. As a result, as shown in FIG. 14, a portion having a thickness 12 that is thinner than the thickness 23 is formed in a part of the portion having the thickness 23, and a structure having two steps can be formed (portions 1 to 4). Next, as shown in FIG. 15, the gate electrode 8 is formed on the portion 4 having the film thickness 23 of the AlGaN barrier 9. The gate electrode 8 can be formed by photolithography and lift-off. Through the above steps, the structure shown in FIG. 1 can be manufactured.
  • the thickness of the barrier layer portion 1 on the gate electrode 8 side between the gate electrode 8 and the drain electrode 7 is set to the thickness of the barrier layer portion 2 on the drain electrode 7 side. Thinner than the thickness. By doing so, the magnitude of the polarization of the barrier layer on the gate electrode 8 side is weaker than that on the drain electrode 7 side between the gate electrode 8 and the drain electrode 7.
  • the electron concentration is reduced on the gate electrode 8 side to reduce Cgd. On the electrode 7 side, the electron concentration is increased to reduce Rd.
  • the trade-off limitation between Cgd and Rd in the prior art can be solved, and Cgd and Rd can be reduced simultaneously.
  • the thickness of the barrier layer portion 3 between the source electrode 6 and the gate electrode 8 is increased to reduce Rs.
  • three of Rd, Rs, and Cgd can be reduced at the same time, PAE can be remarkably improved, and a semiconductor device with low power consumption can be realized. Since the gain and drain efficiency have characteristics that decrease as the frequency increases, this structure of the present embodiment is very effective when the frequency is high, such as millimeter waves.
  • the AlGaN barrier 9 has been described as an example of the barrier layer, but the barrier layer is not limited thereto.
  • any barrier such as GaN having an Al composition of 0 or AlN having an Al composition of 1 may be used as long as the barrier layer is made of Al x Ga 1-x N (0 ⁇ x ⁇ 1).
  • Embodiment 2 FIG.
  • an example (AlGaN barrier 9) in which the barrier layer is configured from a single Al composition has been described.
  • AlGaN barrier 9 an example in which the barrier layer is configured from a single Al composition has been described.
  • the barrier layer is formed of a plurality of different Al compositions will be described.
  • by using a plurality of Al compositions there is an advantage that selective etching can be performed, process controllability is improved, and electrical characteristics are stabilized.
  • FIG. 4 is a cross-sectional view showing the configuration of the semiconductor device according to the second embodiment.
  • 14 is an AlGaN barrier (hereinafter referred to as barrier 1)
  • 15 is an AlGaN barrier (hereinafter referred to as barrier 2) having an Al composition lower than that of barrier 1 (reference 14)
  • 16 is barrier 2 (reference number).
  • 17 is a distance 4 of a portion (hereinafter referred to as portion 5) on the gate electrode 8 side where the barrier 3 (reference numeral 16) is removed. It is.
  • Reference numeral 24 denotes a film thickness of the barrier 2 (reference numeral 15), and reference numeral 25 denotes a film thickness of the barrier 3 (reference numeral 16).
  • the distance 4 (symbol 17) is substantially the same length as the distance 1 (symbol 10) in FIG. 1, and the sum of the film thicknesses 23, 24, and 25 is substantially the same as the film thickness 13.
  • Other configurations are the same as those in the first embodiment, and are therefore denoted by the same reference numerals, and description thereof is omitted here.
  • the electron concentration of the channel depends on the polarization of the barrier layer. Also, the higher the Al composition, the stronger the polarization. Therefore, polarization can be strengthened by stacking an AlGaN barrier with a high Al composition on the AlGaN barrier, and conversely, polarization can be weakened by stacking an AlGaN barrier with a low Al composition on the AlGaN barrier. Therefore, as shown in FIG. 4, a barrier 1 (reference numeral 14) having a film thickness 23 is provided on the GaN channel 3 between the gate electrode 8 and the drain electrode 7. Further, a barrier 2 (reference numeral 15) having a film thickness of 24 is provided on the barrier 1 (reference numeral 14).
  • Barrier 2 (reference numeral 15) is an AlGaN barrier having a low Al composition. Further, a barrier 3 (reference numeral 16) having a film thickness of 25 is provided on the barrier 2 (reference numeral 15) on the drain electrode 7 side.
  • the barrier 3 (reference numeral 16) is an AlGaN barrier having a high Al composition. In this way, only the barrier 2 having a low Al composition is provided on the gate electrode 8 side, and the barrier 3 having a high Al composition is provided on the barrier 2 side on the drain electrode 7 side. Thereby, the polarization is weak on the gate electrode 8 side, and the polarization is strong on the drain electrode 7 side.
  • Embodiment 1 described that the influence of polarization can be obtained by reducing the film thickness. For this reason, it is not necessary to remove all of the barrier 3 on the gate electrode 8 side, and it is sufficient that it is partially removed. However, when all of the barrier 3 on the gate electrode 8 side is removed, the greatest effect can be obtained.
  • the structure of the barrier layer between the gate electrode 8 and the source electrode 6 is the same as the structure of the barrier layer on the drain electrode 7 side. That is, in the barrier layer between the gate electrode 8 and the source electrode 6, the barrier 2 and the barrier 3 are sequentially stacked on the barrier 1. Thereby, the film thickness of a barrier layer becomes thick and Rs can be reduced.
  • the barrier 1 (symbol 14) has an Al composition of 0.2 and the film thickness 23 is 10 nm, similarly to the AlGaN barrier 9 of the first embodiment, the barrier 2 (symbol 15).
  • the calculation result when changing the film thickness 24 is shown.
  • the Al composition of the barrier 2 (reference numeral 15) is 0 (GaN).
  • the barrier 3 has an Al composition of 1 (AlN) and a film thickness 25 of 2 nm.
  • the Al composition has an Al composition of 0.3 and a film thickness 25 of 20 nm. 5 and 6, it can be seen that the PAE improves as the film thickness 24 of the barrier 2 (reference numeral 15) increases. Further, at any film thickness, a higher PAE is obtained than the conventional apparatus indicated by a thin solid line, and the effectiveness of this structure is shown.
  • the barrier 2 (reference numeral 15) and the barrier 3 (reference numeral 16) are only used for controlling the intensity of polarization, and are separated from the GaN channel 3 through which electrons travel. For this reason, the barrier 2 (reference numeral 15) and the barrier 3 (reference numeral 16) do not need to be crystals, and may be polycrystalline or amorphous. Further, the barrier 2 (reference numeral 15) and the barrier 3 (reference numeral 16) need only be able to control the intensity of polarization. Therefore, the barrier 2 (reference numeral 15) does not have to be limited to AlGaN, and is composed of In, Ga, Al, N, such as InGaN and AlInGaN. Any material can be used.
  • a buffer 2, a GaN channel 3, a barrier 1 (reference numeral 14), a barrier 2 (reference numeral 15), and a barrier 3 (reference numeral 16) are sequentially grown on the substrate 1 by a crystal growth method such as MOCVD or MBE.
  • the barrier 2 (reference numeral 15) and the barrier 3 (reference numeral 16) do not have to be crystalline, and may be polycrystalline or amorphous. Therefore, the barrier 2 (reference numeral 15) and the barrier 3 (reference numeral 16) may be formed by other methods such as sputtering or vapor deposition.
  • the sum of the film thickness 23 of the barrier 1 (symbol 14), the film thickness 24 of the barrier 2 (symbol 15), and the film thickness 25 of the barrier 3 (symbol 16) is the same as the film thickness 13.
  • barriers 1 to 3 reference numerals 14 to 16
  • a resist 21 is formed so as to open a portion where the barrier 3 (reference numeral 16) is removed.
  • the barrier 2 is selectively removed by plasma or chemical etching, and the resist is removed.
  • the barrier 2 is selectively removed as shown in FIG.
  • the barrier 2 is selectively removed so that the difference in distance between the barrier 2 (symbol 15) and the barrier 3 (symbol 16) is the distance 4 (symbol 17).
  • the gate electrode 8 is formed in the portion where the barrier 2 (reference numeral 15) is removed. In the etching shown in FIGS.
  • the AlGaN barrier (barrier 2) having a low Al composition containing GaN can be selectively removed by adding a gas containing oxygen or fluorine to the chlorine gas.
  • AlN or a high Al composition AlGaN barrier (barrier 3) can be selectively removed by a solution containing KOH. In this case, it is effective to perform etching while irradiating light.
  • a barrier layer made of polycrystal or amorphous rather than crystal tends to be etched more easily.
  • a plurality of different Al composition barrier layers (barriers 1, 2, 3) are selectively stacked to form a gap between the gate electrode 8 and the drain electrode 7.
  • the film thickness 24 in the region on the gate electrode 8 side of the barrier layer was made thinner than the film thickness (24 + 25) in the region on the drain electrode 7 side. By doing so, the magnitude of the polarization of the barrier layer on the gate electrode 8 side becomes weaker than that on the drain electrode 7 side.
  • the electron concentration is reduced on the gate electrode 8 side, and the electron concentration on the drain electrode 7 side. To increase.
  • the limitation of the trade-off between Cgd and Rd in the prior art can be eliminated, and Cgd and Rd can be reduced simultaneously.
  • the barrier 2 having a low Al composition is provided on the gate electrode 8 side, and the barrier 3 having a high Al composition is provided on the drain electrode 7 side.
  • the difference in the magnitude of the polarization of the barrier layer becomes clearer on the electrode 7 side.
  • Rs is reduced by increasing the thickness (24 + 25) of the portion of the barrier layer between the source electrode 6 and the gate electrode 8.
  • this structure of the present embodiment is very effective when the frequency is high, such as millimeter waves.
  • a plurality of Al compositions are used, selective etching can be performed, process controllability can be improved, and electrical characteristics can be stabilized.
  • Embodiment 3 FIG.
  • the barrier 2 (reference numeral 15) has a low Al composition
  • the barrier 3 (reference numeral 16) has a high Al composition
  • the third embodiment an example in which the barrier 2 has a high Al composition and the barrier 3 has a low Al composition is shown.
  • FIG. 7 is a cross-sectional view showing the configuration of the semiconductor device according to the third embodiment.
  • 18 is an AlGaN barrier (hereinafter referred to as barrier 2) having an Al composition equal to or higher than that of barrier 1 (reference numeral 14)
  • 19 is an AlGaN barrier (hereinafter referred to as barrier) having an Al composition lower than that of barrier 2 (reference numeral 18).
  • barrier 2 is an AlGaN barrier having an Al composition lower than that of barrier 2 (reference numeral 18).
  • barrier 2 is the distance 5 of the barrier 3 (symbol 19).
  • Reference numeral 26 denotes a film thickness of the barrier 2 (reference numeral 18)
  • reference numeral 27 denotes a film thickness of the barrier 3 (reference numeral 19).
  • a barrier 2 (reference numeral 18) is provided on the barrier 1 (reference numeral 14) between the gate electrode 8 and the drain electrode 7. Further, in the region on the gate electrode 8 side, the barrier 2 ( The barrier 3 (reference numeral 19) is provided on the reference numeral 18).
  • Other configurations are the same as those in the first or second embodiment, and are therefore denoted by the same reference numerals and description thereof is omitted.
  • the barrier structure between the source electrode 6 and the gate electrode 8 is the same as the region on the drain electrode 7 side.
  • the distance 5 (reference numeral 20) is substantially the same distance as the distance 1 (reference numeral 10) in FIG.
  • the sum of the film thicknesses 23, 26, and 27 is substantially the same as the film thickness 13.
  • the gate electrode 8 is disposed between the gate electrode 8 and the drain electrode 7. Only the barrier 3 (symbol 19) having a low Al composition for weakening the polarization strength is stacked on the barrier 2 (symbol 18).
  • size of the polarization of the barrier layer by the side of the gate electrode 8 becomes weaker than the drain electrode 7 side. Therefore, the electron concentration decreases on the gate electrode 8 side and Cgd is reduced, and on the drain electrode 7 side, the electron concentration increases and Rd is reduced.
  • the barrier structure between the source electrode 6 and the gate electrode 8 is the same as that on the drain electrode 7 side, and Rs is reduced. .
  • the barrier 1 (symbol 14) has a structure in which the Al composition is 0.2 and the film thickness 23 is 10 nm, similarly to the AlGaN barrier 9 of the first embodiment. ) Shows the calculation result when the film thickness 26 is changed.
  • the Al composition of the barrier 2 (reference numeral 18) is 1 (AlN), and the film thickness 27 of the barrier 3 (reference numeral 19) is 2 nm.
  • the Al composition of the barrier 2 (symbol 18) is 0.3, and the film thickness 27 of the barrier 3 (symbol 19) is 3 nm.
  • the Al composition of the barrier 3 is 0 (GaN). 8 and 9, it can be seen that the PAE improves as the film thickness 26 of the barrier 2 (reference numeral 18) becomes thinner. In FIG. 8, when the film thickness 26 of the barrier 2 (reference numeral 18) is 8 nm or less and in FIG. 9 the film thickness 26 of the barrier 2 (reference numeral 18) is 42 nm or less, a value exceeding the conventional PAE is obtained. The effect of Form 3 was demonstrated. 8 and 9 that the film thickness 26 of the barrier 2 (reference numeral 18) is desirably 10 to 40 nm or less.
  • the Al composition and film thickness of the barrier 1 are the same as those in FIGS. 8 and 9, the Al composition of the barrier 2 (reference numeral 18) is 0.3, and the film thickness 26 is 30 nm.
  • the calculation result when the film thickness 27 of (symbol 19) is changed is shown.
  • the Al composition of the barrier 3 is 0 (GaN). From FIG. 10, it can be seen that if the film thickness 19 of the barrier 3 (reference numeral 19) is 1 nm or more, a higher PAE than the conventional example can be realized.
  • the distance 3 (reference numeral 22) between the gate electrode 8 and the n + region 5 is 3 ⁇ m
  • the distance 5 (reference numeral 20) on the gate electrode 8 side is 1 ⁇ m.
  • the Al composition of barrier 2 (reference numeral 18) is 0.3, the film thickness 26 is 2 nm, the Al composition of barrier 3 (reference numeral 19) is 0, and the film thickness 27 is fixed at 3 nm.
  • the calculation result by changing the distance 5 (reference numeral 20) on the electrode 8 side is shown. From FIG. 11, it can be seen that if the distance 5 (reference numeral 20) is 0.07 ⁇ m or more, a PAE higher than that of the conventional example is obtained. Further, the value (0.07 ⁇ m) of the distance 5 (symbol 20) is very small compared to 3 ⁇ m of the distance 3 (symbol 22) between the gate electrode 8 and the n + region 5, so that Cgd can be reduced. It is considered that the formed distance 5 (reference numeral 20) hardly affects Rd. The same can be said for the first and second embodiments.
  • the manufacturing method can be performed in the same manner as in the second embodiment (FIGS. 16 to 19). That is, first, a buffer 2, a GaN channel 3, a barrier 1 (reference numeral 14), a barrier 2 (reference numeral 18), and a barrier 3 (reference numeral 19) are sequentially grown on the substrate 1 by a crystal growth method such as MOCVD or MBE. Let The barrier 2 (symbol 18) and the barrier 3 (symbol 19) do not have to be crystalline, and may be polycrystalline or amorphous.
  • the barrier 2 (reference numeral 18) and the barrier 3 (reference numeral 19) may be formed by other methods such as sputtering or vapor deposition.
  • the total of the film thickness 23 of the barrier 1 (reference numeral 14), the film thickness 26 of the barrier 2 (reference numeral 18), and the film thickness 27 of the barrier 3 (reference numeral 19) is the same as the film thickness 13.
  • a resist 21 is formed so as to open a portion where the barrier 3 (reference numeral 19) is removed.
  • the barrier 3 (symbol 19) is selectively removed by plasma or chemical etching, the structure shown in FIG. 21 is obtained.
  • etching is performed with the width of the resist 21 formed on the barrier 3 (reference numeral 19) being the same as the distance 5 (reference numeral 20).
  • the n + region 5, the source electrode 6, and the drain electrode 7 are formed using photolithography and lift-off.
  • another resist is formed so as to open a portion where the barrier 2 (reference numeral 18) is removed, and the barrier 2 (reference numeral 18) is selectively removed by plasma or chemical etching.
  • the barrier 2 reference numeral 18
  • the gate electrode 8 is formed in the portion where the barrier 2 (reference numeral 18) is removed.
  • AlGaN (barrier 2) having a low Al composition containing GaN can be selectively removed.
  • AlN or AlGaN (barrier 3) having a high Al composition can be selectively removed by a solution containing KOH. In this case, it is effective to perform etching while irradiating light. In addition, not polycrystalline but polycrystalline or amorphous tends to be etched more easily.
  • the barrier 19 is removed except for necessary portions (FIG. 24), and the source electrode 6 and the drain electrode 7 are formed (FIG. 25).
  • the buffer 2, the GaN channel 3, the barrier 1 (reference numeral 14), the barrier 2 (reference numeral 18), and the barrier 3 (reference numeral 19) are formed on the substrate 1 by a crystal growth method such as MOCVD or MBE. ) In order.
  • a resist is formed on the barrier 3 (symbol 19), and by etching, the barrier 3 (symbol 19) is removed leaving only a part as shown in FIG. 24, and the resist is removed.
  • the width of the portion of the barrier 19 that has not been removed by etching is a distance 5 (reference numeral 20).
  • an n + region 5, a source electrode 6, and a drain electrode 7 are formed by photolithography and lift-off.
  • another resist is formed on the barrier 2 (reference numeral 18), and a part of the barrier 2 (reference numeral 18) is removed by etching as shown in FIG. 26, and the resist is removed.
  • the gate electrode 8 is formed in the portion where the barrier 2 (reference numeral 18) is removed.
  • a plurality of different Al composition barrier layers (barriers 1, 2, 3) are selectively stacked, and on the gate electrode 8 side, a high Al composition barrier 2 is formed.
  • the low Al composition barrier 3 (symbol 19) is provided, and on the drain electrode 7 side, only the high Al composition barrier 2 (symbol 18) is provided.
  • the magnitude of the polarization of the barrier layer on the gate electrode 8 side becomes weaker than that on the drain electrode 7 side.
  • the third embodiment by controlling the thickness and composition of the barrier layer between the gate electrode 8 and the drain electrode 7, the electron concentration is reduced on the gate electrode 8 side, and the drain electrode 7 side. Then, increase the electron concentration.
  • the limitation of the trade-off between Cgd and Rd in the prior art can be eliminated, and Cgd and Rd can be reduced simultaneously.
  • the structure of the barrier layer between the source electrode 6 and the gate electrode 8 is made the same as the structure of the barrier layer on the drain electrode 7 side to reduce Rs.
  • three of Rd, Rs, and Cgd can be reduced at the same time, PAE can be remarkably improved, and a semiconductor device with low power consumption can be realized. Since the gain and drain efficiency have characteristics that decrease as the frequency increases, this structure of the present embodiment is very effective when the frequency is high, such as millimeter waves.
  • the gate electrode 8 may be a T-type for reducing the gate resistance, and even in that case, the effect of the present invention can be obtained.
  • a field plate such as electric field relaxation is also applicable as the gate electrode 8.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

　本発明は、基板上に設けられ、電子が走行するＧａＮチャネル層と、前記ＧａＮチャネル層上に設けられた、Ｉｎ、Ａｌ、Ｇａのいずれか一つ以上とＮとを含むバリア層と、前記バリア層上に設けられたゲート電極と、前記ゲート電極を挟んで、前記基板上に設けられた、ソース電極及びドレイン電極とを備えた半導体装置であって、前記バリア層の前記ゲート電極と前記ドレイン電極との間の部分において、前記ゲート電極側のバリア層の分極の大きさが、前記ドレイン電極側より弱いことを特徴とする半導体装置である。これにより、ＲｄとＣｇｄとを同時に低減でき、ＰＡＥの向上を図ることができる。

Description

半導体装置およびその製造方法
　本発明は半導体装置およびその製造方法に関し、特に、ＧａＮに代表される窒化物半導体を使った高電子移動度トランジスタ装置等の半導体装置を高効率化する構造およびその製造方法に関する。
　ＧａＮに代表される窒化物半導体を利用したＨＥＭＴ（以下、ＧａＮ ＨＥＭＴとする）等の従来の半導体装置では、ゲート電極からドレイン電極に至るＡｌＧａＮバリア層の膜厚は一定である。以下、非特許文献１の電子情報通信学会論文誌のＪ９２－Ｃ巻のｐ７６２（２００９年）に掲載された「Ｘ帯及びＫｕ帯高出力ＧａＮ ＨＥＭＴの現状」を例にとり、説明する。この文献に示されるように、ＳｉＣ基板上に、半導体ＧａＮチャネルおよびＡｌＧａＮバリアがあり、その上部にソース、ゲート、ドレイン電極が形成されている。ＡｌＧａＮバリアは、ゲート電極からドレイン電極に至るまで同じ膜厚で形成されている。
高木一考，「Ｘ帯及びＫｕ帯高出力ＧａＮ ＨＥＭＴの現状」，電子情報通信学会論文誌，電子情報通信学会，２００９年，Ｖｏｌ．Ｊ９２－Ｃ，Ｎｏ．１２，ｐｐ．７６２－７６９
　ＧａＮ ＨＥＭＴはマイクロ波増幅器として利用される。増幅器において重要な指標のひとつに、ＰＡＥ（電力付加効率：Ｐｏｗｅｒ　ａｄｄｅｄ　ｅｆｆｉｃｉｅｎｃｙ）がある。これは、ＤＣ入力とＲＦ入力をいかに効率よくＲＦ出力に変換できるかの指標である。ＲＦ出力に変換されなかった電力は熱となり、無駄に消費される。このため、ＰＡＥが小さいと、同じＲＦ出力を得るのに、大きな電源が必要となり、システムが大きくなるという問題を生じる。特に、電源の上限が決まっているようなシステムにおいては、ＰＡＥを向上させることは非常に重要となる。
　ＰＡＥをηａｄｄとすると、利得Ｇ、ドレイン効率ηｄを使って、下記の（１）式で表わされる。
Figure JPOXMLDOC01-appb-M000001
　（１）式から、利得Ｇとドレイン効率ηｄを増加させることが、ＰＡＥ向上のポイントとなることがわかる。
　ここで、利得Ｇは、下記の（２）式で表わされる。
Figure JPOXMLDOC01-appb-M000002
　ただし、Ａは比例定数、ｇｍは相互コンダクタンス、Ｃｇｄはゲート・ドレイン間容量である。（２）式から、利得Ｇは、ｇｍを増加、Ｃｇｄを低減させることで、増加できることがわかる。また、ｇｍは、ソース抵抗（Ｒｓ）を低減することで、増加する。
　一方、ドレイン効率ηｄは、負荷に電力を送ることができるか否かを示す指標であるため、負荷での消費電力を増やすことができれば、増加する。負荷での消費電力ＰRLは、下記の（３）式で表わされる。
Figure JPOXMLDOC01-appb-M000003
　ただし、Ｒｄはドレイン抵抗、Ｇｄｓはソース・ドレイン間抵抗の逆数、ωは角周波数、Ｉｄｓはドレイン電流、Ｃｄｓはソース・ドレイン容量である。（３）式からわかるように、Ｒｄ、Ｃｄｓ、Ｃｇｄなどを低減させれば、負荷での消費電力ＰRLを増加させることができるため、ηｄの改善には有効である。以上の考察から、ＲｄとＣｇｄとを同時に低減できれば、ＰＡＥを向上できることがわかる。
　しかしながら、非特許文献１に記載の従来例のように、ＡｌＧａＮ膜厚が一定の構造では、Ｃｇｄ低減とＲｄ低減とはトレードオフの関係となる。すなわち、Ｒｄを低減するために、ＡｌＧａＮバリアを厚くすると、チャネルの２次元電子ガスが増加してしまう。２次元電子ガスにより電子濃度が増えると、Ｃｇｄが増加する。このように、Ｒｄを低減させるとＣｇｄが増加してしまい、逆に、Ｃｇｄを低減させるとＲｄが増加してしまうので、ＲｄとＣｇｄとを同時に低減させることは困難であった。したがって、従来の半導体装置においては、このＲｄとＣｇｄのトレードオフの条件下で、構造の最適化を図ることになり、ＰＡＥの向上には限界があった。
　本発明は、かかる問題点を解決するためになされたものであり、ＲｄとＣｇｄとを同時に低減することにより、ＰＡＥの向上を図ることが可能な、半導体装置およびその製造方法を得ることを目的とする。
　本発明は、基板上に設けられ、電子が走行するＧａＮチャネル層と、前記ＧａＮチャネル層上に設けられた、Ｉｎ、Ａｌ、Ｇａのいずれか一つ以上とＮとを含むバリア層と、前記バリア層上に設けられたゲート電極と、前記ゲート電極を挟んで、前記基板上に設けられた、ソース電極及びドレイン電極とを備えた半導体装置であって、前記ゲート電極と前記ドレイン電極との間の前記バリア層において、前記ゲート電極側の分極の大きさは、前記ドレイン電極側の分極より弱いことを特徴とする半導体装置である。
　本発明は、基板上に設けられ、電子が走行するＧａＮチャネル層と、前記ＧａＮチャネル層上に設けられた、Ｉｎ、Ａｌ、Ｇａのいずれか一つ以上とＮとを含むバリア層と、前記バリア層上に設けられたゲート電極と、前記ゲート電極を挟んで、前記基板上に設けられた、ソース電極及びドレイン電極とを備えた半導体装置であって、前記ゲート電極と前記ドレイン電極との間の前記バリア層において、前記ゲート電極側の分極の大きさは、前記ドレイン電極側の分極より弱いことを特徴とする半導体装置であるので、ＲｄとＣｇｄとを同時に低減することにより、ＰＡＥの向上を図ることができる。
本発明の実施の形態１に係る半導体装置の構成を示す断面図である。 本発明の実施の形態１に係る半導体装置において、ゲート側のＡｌＧａＮバリア厚と、利得、ドレイン効率、および、ＰＡＥとの関係を示す図である。 本発明の実施の形態１に係る半導体装置において、ゲート側のＡｌＧａＮバリア厚と、利得、ドレイン効率、および、ＰＡＥとの関係を示す図である。 本発明の実施の形態２に係る半導体装置の構成を示す断面図である。 本発明の実施の形態２に係る半導体装置において、ＡｌＧａＮバリア厚と、利得、ドレイン効率、および、ＰＡＥとの関係を示す図である。 本発明の実施の形態２に係る半導体装置において、ＡｌＧａＮバリア厚と、利得、ドレイン効率、および、ＰＡＥとの関係を示す図である。 本発明の実施の形態３に係る半導体装置の構成を示す断面図である。 本発明の実施の形態３に係る半導体装置において、ＡｌＧａＮバリア厚と、利得、ドレイン効率、および、ＰＡＥとの関係を示す図である。 本発明の実施の形態３に係る半導体装置において、ＡｌＧａＮバリア厚と、利得、ドレイン効率、および、ＰＡＥとの関係を示す図である。 本発明の実施の形態３に係る半導体装置において、ＡｌＧａＮバリア厚と、利得、ドレイン効率、および、ＰＡＥとの関係を示す図である。 本発明の実施の形態３に係る半導体装置において、ゲート側のＡｌＧａＮ３を残す長さと、利得、ドレイン効率、および、ＰＡＥとの関係を示す図である。 本発明の実施の形態１の半導体装置の製造方法を示す図である。 本発明の実施の形態１の半導体装置の製造方法を示す図である。 本発明の実施の形態１の半導体装置の製造方法を示す図である。 本発明の実施の形態１の半導体装置の製造方法を示す図である。 本発明の実施の形態２の半導体装置の製造方法を示す図である。 本発明の実施の形態２の半導体装置の製造方法を示す図である。 本発明の実施の形態２の半導体装置の製造方法を示す図である。 本発明の実施の形態２の半導体装置の製造方法を示す図である。 本発明の実施の形態３の半導体装置の製造方法を示す図である。 本発明の実施の形態３の半導体装置の製造方法を示す図である。 本発明の実施の形態３の半導体装置の製造方法を示す図である。 本発明の実施の形態３の半導体装置の製造方法を示す図である。 本発明の実施の形態３の半導体装置の他の製造方法を示す図である。 本発明の実施の形態３の半導体装置の他の製造方法を示す図である。 本発明の実施の形態３の半導体装置の他の製造方法を示す図である。 本発明の実施の形態３の半導体装置の他の製造方法を示す図である。
　本発明の半導体装置は、電子が走行するＧａＮチャネル層と、ＧａＮチャネル層に対して２次元電子ガスを形成するために設けられ、Ｉｎ、Ａｌ、Ｇａの少なくともいずれか１つとＮとを含むバリア層とを備えている。当該構成において、ドレイン抵抗Ｒｄとゲート・ドレイン間容量Ｃｇｄとを同時に低減することにより、ＰＡＥの向上を図る。具体的には、ゲート電極とドレイン電極との間のバリア層の膜厚（及び／または組成）を制御することで、ゲート電極側のバリア層の分極の大きさを、ドレイン電極側より小さくする。これにより、従来技術におけるＲｄとＣｇｄとの間のトレードオフの制限を取り払うことができ、著しいＰＡＥの向上が期待できる。Ｃｇｄは、利得とドレイン効率の両方を向上できるため、Ｃｇｄの低減は特に重要である。さらに、ソース抵抗Ｒｓについても、ソース電極側のバリア層の構造を、ドレイン電極側のバリア層の構造と同じにすることで、Ｒｓを低減する。従って、本発明によれば、Ｒｄ、Ｒｓ、Ｃｇｄを同時に低減することができ、ＰＡＥをさらに向上させることができる。
　実施の形態１．
　図１は、本発明の実施の形態１に係る半導体装置の構成を示した断面図である。なお、図１においては、半導体装置として、ＧａＮ ＨＥＭＴを例に挙げて記載している。図１において、１は基板、２は基板１上に設けられたバッファ、３は、バッファ２上に設けられ、電子が走行するＧａＮチャネル、５は、ＧａＮチャネル３上に設けられたｎ型の高濃度不純物（以下、ｎ＋領域５とする）、６はｎ＋領域５上に設けられたソース電極、７はｎ＋領域５上に設けられたドレイン電極、８は、後述するＡｌＧａＮバリア９上に設けられたゲート電極である。
　９は、ＡｌＧａＮバリア（バリア層）あり、ＧａＮチャネル３に２次元電子ガスを形成するためにＧａＮチャネル３上に設けられている。また、ＡｌＧａＮバリア９は、複数の膜厚を有する凹凸のある構造となっている。また、図１において、１０は距離１、１１は距離２、１２は、距離１（符号１０）の部分（以下、部分１とする）のＡｌＧａＮバリア９の膜厚、１３は、距離２（符号１１）の部分（以下、部分２とする）のＡｌＧａＮバリア９の膜厚、２２は、ゲート電極８とソース電極６との間に設けられているＡｌＧａＮバリア９の一部分（以下、部分３とする）の幅である距離３、２３は、ゲート電極８の下方の部分（以下、部分４とする）のＡｌＧａＮバリア９の膜厚である。ここで、部分１は、ゲート電極８とドレイン電極７との間のゲート電極８側のＡｌＧａＮバリア９の一部分（ゲート電極８側の領域）である。部分２は、部分１以外の、ゲート電極８とドレイン電極７との間のＡｌＧａＮバリア９の部分（ドレイン電極側の領域）である。
　なお、図１においては、ｎ＋領域５を示しているが、ｎ＋領域５は必ずしも形成しなくてもよく、その場合においても、正常なＧａＮ ＨＥＭＴの動作は可能となる。また、実際の半導体装置では、上述の構成だけでなく、素子分離領域、配線、および、保護膜などが設けられているが、本発明の動作とは関連がないため、図１においては、図示を省略している。
　本発明のＧａＮ ＨＥＭＴは、単体の増幅器としても利用できるが、ＭＭＩＣを構成するトランジスタとしても利用可能である。また、基板１としては、サファイア、ＳｉＣ、Ｓｉ、ＧａＮ基板などが用いられる。特に熱伝導率の良好な半絶縁性ＳｉＣ基板が、基板１として、一般的に利用される。バッファ２は、基板１とＧａＮチャネル３との間に挿入される層で、ＧａＮチャネル３の結晶性を向上させること、および、電子をＧａＮチャネル３に閉じ込めることを目的に、ＡｌＮ、ＡｌＧａＮ、ＧａＮ／ＩｎＧａＮ、ＡｌＮ／ＡｌＧａＮなどの様々な構造が用いられる。また、ｎ＋領域５は、ソース電極６とドレイン電極７のコンタクト抵抗を低減する目的で、ソース電極６とドレイン電極７の下に形成されている。本実施の形態では、ソース電極６とドレイン電極７に対して、オーミック性のコンタクトが形成できれば、ｎ＋領域５は無くても効果が得られるが、ある方が望ましい。
　次に、本実施の形態１に係る半導体装置の動作について説明する。上述したように、ＰＡＥの向上には、Ｒｓ、Ｒｄ、Ｃｇｄの低減が重要である。Ｒｓはソース電極６からゲート電極８までの抵抗、Ｒｄはゲート電極８からドレイン電極７までの抵抗と考えられる。Ｃｇｄはゲート電極８とドレイン電極７との間の容量である。半導体装置（増幅器）の動作時のバイアスは、ゲート電極８とドレイン電極７との間に逆方向のバイアスが印加されている。このため、ゲート電極８とドレイン電極７との間の電圧は主にゲート電極８側にかかっている。したがって、Ｃｇｄは、ゲート電極８とドレイン電極７との間のゲート電極８側に形成されていると考えられる。また、Ｃｇｄは、電子濃度を低くすることで低減できる。以上から、ゲート電極８とドレイン電極７との間のゲート電極８側の領域の電子濃度を少なくしてＣｇｄを低減し、それ以外のゲート電極８とドレイン電極７との間の領域の電子濃度を高くしてＲｄを低減すれば良い。後で述べるが、Ｃｇｄを低減するために必要な距離１（符号１０）は短く、ほとんどＲｄに影響を与えないものと考えられる。
　ＧａＮ ＨＥＭＴでは、チャネルの電子濃度は、分極の影響の強さ（具体的には分極の大きさとＡｌＧａＮバリア９の膜厚）に依存する。表面の影響により、ＡｌＧａＮバリア９が薄いと電子濃度は少なく、逆に、ＡｌＧａＮバリア９が厚いと電子濃度は多くなる。よって、図１に示すように、ゲート電極８側の距離１（符号１０）のＡｌＧａＮバリア９の部分１における膜厚１２を薄くして、Ｃｇｄを低減させ、また、ドレイン電極７側の距離２（符号１１）のＡｌＧａＮバリア９の部分２における膜厚１３を厚くして、Ｒｄを低減させた。さらに、Ｒｓに関しては、ソース電極６とゲート電極８との間の距離３（符号２２）のＡｌＧａＮバリア９の部分３における膜厚を厚くすれば良いので、図１では、部分３の膜厚を、部分２の膜厚１３と同じ膜厚とした。また、ゲート電極８の真下の部分（以下、部分４とする）のＡｌＧａＮバリア９の膜厚２３は、ピンチオフ電圧を決める。このため、本実施の形態１では、ゲート電極８の真下の部分４のＡｌＧａＮバリア９の膜厚２３を含めると、ソース電極６からドレイン電極７に至る間で、ＡｌＧａＮバリア９が、３種類の膜厚１２，１３，２３を有することになる。
　次に、図１の構造で、利得、ドレイン効率、および、ＰＡＥを計算したので、その結果について説明する。図２は、ＡｌＧａＮバリア９のＡｌ組成を０．２とし、距離２（符号１１）の部分２のＡｌＧａＮバリア９の膜厚１３を２０ｎｍとし、ゲート電極８の真下の部分４の膜厚２３を１０ｎｍとした構造において、距離１（符号１０）のＡｌＧａＮバリア９の部分１の膜厚１２を変えた場合の計算結果を示す。また、図３は、ＡｌＧａＮバリア９のＡｌ組成を０．２、距離２（符号１１）の部分２のＡｌＧａＮバリア９の膜厚１３を４０ｎｍとし、ゲート電極８の真下の部分４の膜厚２３を１０ｎｍとした構造での計算結果を示す。図２，図３において、太い実線が本実施の形態のＰＡＥ、破線が本実施の形態のドレイン効率ηｄ、一点鎖線が本実施の形態の利得Ｇを示す。
　図２、図３の計算結果から、ＡｌＧａＮバリア９の部分１の膜厚１２を薄くすることで、利得Ｇ、ドレイン効率ηｄ、および、ＰＡＥが、とも向上することがわかる。なお、図２、図３においては、比較のために、Ａｌ組成０．２で、ＡｌＧａＮバリアの膜厚が１０ｎｍで一定とした従来構造の計算結果を、細い実線で示した。図２の場合、ＡｌＧａＮバリア９の部分１の膜厚１２を、２０ｎｍ以下、図３の場合、３６ｎｍ以下とすることで、従来例より高いＰＡＥが得られている。当該結果から、本実施の形態では、ＡｌＧａＮバリア９の部分１の膜厚１２を、ＡｌＧａＮバリア９の部分２，４の膜厚１３より低くすることで、従来より高いＰＡＥが得られることがわかる。特に、ＡｌＧａＮバリア９の部分１の膜厚１２が２０ｎｍ以下である場合、ＰＡＥの向上の度合いが著しいので、ＡｌＧａＮバリア９の部分１の膜厚１２は２０ｎｍ以下にすることが望ましい。なお、図２、図３では、ゲート電極８とｎ＋領域５との間の距離３（符号２２）を３μｍ、ゲート電極８側の距離１（符号１０）を１μｍとして計算した。
　次に、本実施の形態１に係る半導体装置の製造方法について、図１２～図１５を用いて説明する。図１２において、２１はレジストである。
　まず、基板１の上に、バッファ２、ＧａＮチャネル３、ＡｌＧａＮバリア９を順に、結晶成長させる。結晶成長にはＭＯＣＶＤ、ＭＢＥ法を用いることができる。このときのＡｌＧａＮバリア９の膜厚は、膜厚１３で均一である。次に、写真製版、リフトオフを使い、ｎ＋領域５、ソース電極６、ドレイン電極７を形成する。ここまでは、従来と同じ工程で作製できる。次に、図１２に示すように、ＡｌＧａＮバリア９のうち、エッチングの際に除去しない部分を、レジスト２１で被う。次に、プラズマや化学的なエッチングで、ＡｌＧａＮバリア９のうちの、レジスト２１から露出している部分を除去する。ＡｌＧａＮバリア９は、例えば、塩素ガス、Ａｒガスの混合ガスをプラズマ状態にして照射することでエッチングすることが可能である。また、レジスト２１の代わりに、ＳｉＯやＳｉＮをマスクとしても良い。エッチング後に、レジスト２１を取ると、図１３に示すように、レジスト２１から露出していた部分のＡｌＧａＮバリア９の膜厚が薄くなり、膜厚２３となっている。さらに、再度、別のレジストパターンを形成し、エッチングを行う。これにより、図１４のように、膜厚２３だった部分の一部分に、膜厚２３よりさらに薄い膜厚１２の部分が形成され、段差が２つある構造が形成できる（部分１～４）。次に、図１５に示すように、ＡｌＧａＮバリア９の膜厚２３を有する部分４の上に、ゲート電極８を形成する。ゲート電極８は、写真製版とリフトオフにより形成可能である。以上の工程により、図１に示す構造が作製できる。
　以上のように、本実施の形態においては、ゲート電極８とドレイン電極７との間のゲート電極８側のバリア層の部分１の膜厚を、ドレイン電極７側のバリア層の部分２の膜厚より薄くした。こうすることで、ゲート電極８とドレイン電極７との間で、ゲート電極８側のバリア層の分極の大きさがドレイン電極７側より弱くなる。このように、本実施の形態においては、ゲート電極８とドレイン電極７との間のバリア層の膜厚を制御することで、ゲート電極８側では電子濃度を少なくしてＣｇｄを低減し、ドレイン電極７側では電子濃度を高くしてＲｄを低減する。これにより、従来技術におけるＣｇｄとＲｄとの間のトレードオフの制限を解決することができ、ＣｇｄとＲｄとを同時に低減することができる。さらに、本実施の形態においては、ソース電極６とゲート電極８との間のバリア層の部分３の膜厚を厚くして、Ｒｓを低減させた。これにより、Ｒｄ、Ｒｓ、Ｃｇｄの３つを同時に低減することができ、ＰＡＥを著しく向上でき、消費電力の低い半導体装置が実現できる。なお、利得やドレイン効率は周波数が増加すると減少する特性を持つため、ミリ波のように周波数が高い場合には、本実施の形態のこの構造が非常に有効である。
　なお、上記の説明においては、バリア層として、ＡｌＧａＮバリア９を例に挙げて説明したが、これに限定されるものでない。バリア層としては、ＡｌxＧａ1-xＮ（０＜ｘ≦１）によって構成されたバリアであれば、Ａｌ組成が０のＧａＮ、Ａｌ組成が１のＡｌＮ等、いずれのものでもよい。
　実施の形態２．
　上述の実施の形態１では、バリア層を単一のＡｌ組成から構成した例（ＡｌＧａＮバリア９）について示した。本実施の形態２では、バリア層を、互いに異なる複数のＡｌ組成から構成する例について述べる。本実施の形態２では、複数のＡｌ組成を用いることで、選択エッチングができ、プロセスの制御性が向上し、電気的特性が安定する利点がある。
　図４は、本実施の形態２に係る半導体装置の構成を示した断面図である。図４において、１４は、ＡｌＧａＮバリア（以下、バリア１とする）、１５は、バリア１（符号１４）よりＡｌ組成の低いＡｌＧａＮバリア（以下、バリア２とする）、１６は、バリア２（符号１５）以上のＡｌ組成を持つＡｌＧａＮバリア（以下、バリア３とする）、１７は、バリア３（符号１６）が除去されているゲート電極８側の部分（以下、部分５とする）の距離４である。また、２４は、バリア２（符号１５）の膜厚、２５は、バリア３（符号１６）の膜厚である。なお、距離４（符号１７）は、図１の距離１（符号１０）と略々同じ長さであり、膜厚２３，２４，２５の総和は膜厚１３と略々同じになる。他の構成については、実施の形態１と同じであるため、同一符号により示し、ここでは説明を省略する。
　実施の形態１で述べたように、ＧａＮ ＨＥＭＴでは、チャネルの電子濃度はバリア層の分極に依存する。また、Ａｌ組成が高いほど、分極は強くなる。よって、ＡｌＧａＮバリアの上にＡｌ組成の高いＡｌＧａＮバリアを積むことで分極を強く、逆に、ＡｌＧａＮバリアの上にＡｌ組成の低いＡｌＧａＮバリアを積むことで分極を弱くすることができる。そこで、図４に示すように、ゲート電極８とドレイン電極７との間の、ＧａＮチャネル３上に、膜厚２３のバリア１（符号１４）を設ける。また、バリア１（符号１４）上に、膜厚２４のバリア２（符号１５）を設ける。バリア２（符号１５）は、Ａｌ組成の低いＡｌＧａＮバリアである。さらに、ドレイン電極７側の、バリア２（符号１５）上に、膜厚２５のバリア３（符号１６）を設ける。バリア３（符号１６）は、Ａｌ組成の高いＡｌＧａＮバリアである。このようにして、ゲート電極８側にはＡｌ組成の低いバリア２だけを設け、ドレイン電極７側には、バリア２の上に、Ａｌ組成の高いバリア３を設ける。これにより、ゲート電極８側では分極が弱く、ドレイン電極７側では分極が強くなる。
　なお、分極の影響の強さは膜厚を薄くすることでも得られることを実施の形態１で述べた。このため、ゲート電極８側のバリア３は全てを除去する必要はなく、部分的に除去されていれば良い。しかしながら、ゲート電極８側のバリア３の全てを除去した場合には、最も大きな効果が得られる。
　また、本実施の形態２においても、Ｒｓの低減のために、ゲート電極８とソース電極６との間のバリア層の構造を、ドレイン電極７側のバリア層の構造とおなじにした。すなわち、ゲート電極８とソース電極６との間のバリア層では、バリア１の上に、バリア２とバリア３とが順に積まれている。これにより、バリア層の膜厚が厚くなり、Ｒｓが低減できる。
　図５、図６は、バリア１（符号１４）を、実施の形態１のＡｌＧａＮバリア９と同様に、Ａｌ組成０．２とし、膜厚２３を１０ｎｍとした構造において、バリア２（符号１５）の膜厚２４を変えた場合の計算結果を示す。なお、バリア２（符号１５）のＡｌ組成は、０（ＧａＮ）としている。また、バリア３は、図５では、Ａｌ組成が１（ＡｌＮ）で、膜厚２５が２ｎｍであり、図６では、Ａｌ組成が０．３で、膜厚２５が２０ｎｍである。図５、図６から、バリア２（符号１５）の膜厚２４が厚くなると、ＰＡＥが向上することがわかる。さらに、どの膜厚においても、細い実線で示す従来装置より、高いＰＡＥが得られており、本構造の有効性が示されている。
　バリア２（符号１５）およびバリア３（符号１６）は、分極の強さを制御するために利用するだけで、電子が走行するＧａＮチャネル３とは離れている。このため、バリア２（符号１５）およびバリア３（符号１６）は結晶である必要はなく、多結晶や、アモルファスでも良い。また、バリア２（符号１５）およびバリア３（符号１６）は、分極の強さを制御できれば良いため、ＡｌＧａＮに限定する必要はなく、ＩｎＧａＮ、ＡｌＩｎＧａＮなど、Ｉｎ、Ｇａ、Ａｌ、Ｎから構成される材料であれば、いずれのものでもよい。
　次に、本実施の形態２に係る半導体装置の製造方法について、図１６～図１９を用いて説明する。
　まず、ＭＯＣＶＤ、ＭＢＥなどの結晶成長法により、基板１上に、バッファ２、ＧａＮチャネル３、バリア１（符号１４）、バリア２（符号１５）、バリア３（符号１６）を順に結晶成長させる。但し、バリア２（符号１５）およびバリア３（符号１６）については結晶である必要はなく、多結晶や、アモルファスでも良い。このため、バリア２（符号１５）およびバリア３（符号１６）は、スパッタや、蒸着など、他の方法で形成しても良い。このとき、バリア１（符号１４）の膜厚２３と、バリア２（符号１５）の膜厚２４と、バリア３（符号１６）の膜厚２５との総和が、膜厚１３と同じになるように、バリア１～３（符号１４～１６）を形成する。次に、図１６に示すように、バリア３（符号１６）を除去する部分を開口するように、レジスト２１を形成する。こうして、バリア３（符号１６）を、プラズマや化学的なエッチングで選択的に除去した後に、レジスト２１を取り除くと、図１７に示す構造となる。次に、バリア２（符号１５）を除去する部分を開口するように、別のレジストを形成し、バリア２（符号１５）を、プラズマや化学的なエッチングで選択的に除去し、当該レジストを取り除くと、図１８に示すように、バリア２（符号１５）が選択的に除去される。このとき、バリア２（符号１５）とバリア３（符号１６）との距離の差が、距離４（符号１７）になるように、バリア２（符号１５）を選択的に除去する。次に、図１９に示すように、バリア２（符号１５）が除去された部分に、ゲート電極８を形成する。図１７および図１８のエッチングにおいて、塩素ガスに酸素やフッ素を含んだガスを添加することで、ＧａＮを含む低Ａｌ組成のＡｌＧａＮバリア（バリア２）を選択的に除去できる。また、図１６のエッチングにおいて、ＫＯＨを含んだ液により、ＡｌＮや高Ａｌ組成のＡｌＧａＮバリア（バリア３）を選択的に除去できる。この場合、光を照射しながらエッチングすることが有効である。また、結晶でなく、多結晶やアモルファスで構成されたバリア層の方がエッチングしやすい傾向にある。
　以上のように、本実施の形態２においては、互いに異なる複数のＡｌ組成のバリア層（バリア１，２，３）を選択的に積層することで、ゲート電極８とドレイン電極７との間のバリア層のゲート電極８側の領域の膜厚２４を、ドレイン電極７側の領域の膜厚（２４＋２５）より薄くした。こうすることで、ゲート電極８側のバリア層の分極の大きさが、ドレイン電極７側より弱くなる。このように、本実施の形態においては、ゲート電極８とドレイン電極７との間のバリア層の膜厚を制御することで、ゲート電極８側では電子濃度を少なく、ドレイン電極７側では電子濃度を高くする。これにより、従来技術におけるＣｇｄとＲｄとの間のトレードオフの制限を無くすことができ、ＣｇｄとＲｄとを同時に低減することができる。また、膜厚を変えるだけでなく、ゲート電極８側にはＡｌ組成の低いバリア２を設け、ドレイン電極７側にはＡｌ組成の高いバリア３を設けるようにしたので、ゲート電極８側とドレイン電極７側とで、バリア層の分極の大きさの差がより明確になる。さらに、本実施の形態においては、ソース電極６とゲート電極８との間のバリア層の部分の膜厚（２４＋２５）を厚くして、Ｒｓを低減させた。これにより、Ｒｄ、Ｒｓ、Ｃｇｄの３つを同時に低減することができ、ＰＡＥを著しく向上でき、消費電力の低い半導体装置が実現できる。なお、利得やドレイン効率は周波数が増加すると減少する特性を持つため、ミリ波のように周波数が高い場合には、本実施の形態のこの構造が非常に有効である。また、本実施の形態２においては、複数のＡｌ組成を用いるようにしたので、選択エッチングが可能となり、プロセスの制御性が向上し、電気的特性が安定するという効果も得られる。
　実施の形態３．
　上述の実施の形態２では、バリア２（符号１５）を低Ａｌ組成、バリア３（符号１６）を高Ａｌ組成とした。本実施の形態３では、バリア２を高Ａｌ組成、バリア３を低Ａｌ組成にした例を示す。
　図７は、本実施の形態３に係る半導体装置の構成を示した断面図である。図７において、１８は、バリア１（符号１４）以上のＡｌ組成を持つＡｌＧａＮバリア（以下、バリア２とする）、１９は、バリア２（符号１８）よりＡｌ組成の低いＡｌＧａＮバリア（以下、バリア３とする）、２０は、バリア３（符号１９）の距離５である。また、２６は、バリア２（符号１８）の膜厚であり、２７は、バリア３（符号１９）の膜厚である。本実施の形態では、ゲート電極８とドレイン電極７との間において、バリア１（符号１４）上に、バリア２（符号１８）が設けられ、さらに、ゲート電極８側の領域では、バリア２（符号１８）上に、バリア３（符号１９）が設けられている。他の構成については、実施の形態１または２と同じであるため、同一符号により示し、説明は省略する。なお、本実施の形態３においても、実施の形態１および２と同様に、ソース電極６とゲート電極８との間のバリア構造は、ドレイン電極７側の領域と同じバリア構造になっている。また、距離５（符号２０）は、図１の距離１（符号１０）と略々同じ距離になっている。また、膜厚２３，２６，２７の総和は、膜厚１３と略々同じになる。
　本実施の形態３では、高Ａｌ組成のＡｌＧａＮバリアであるバリア２（符号１８）をバリア１（符号１４）の上に積むため、ゲート電極８とドレイン電極７との間のゲート電極８側にだけ、分極強さを弱めるための低Ａｌ組成のバリア３（符号１９）をバリア２（符号１８）上に積んでいる。これにより、本実施の形態３においても、ゲート電極８側のバリア層の分極の大きさが、ドレイン電極７側より弱くなる。従って、ゲート電極８側では電子濃度が少なくなってＣｇｄが低減され、ドレイン電極７側では電子濃度が高くなってＲｄが低減される。さらに、本実施の形態３においても、実施の形態１および２と同様に、ソース電極６とゲート電極８との間のバリア構造を、ドレイン電極７側と同じにして、Ｒｓを低減している。
　図８、図９に、本実施の形態３の構造で、利得、ドレイン効率、ＰＡＥを計算した結果を示す。図８、図９は、バリア１（符号１４）を、実施の形態１のＡｌＧａＮバリア９と同様に、Ａｌ組成を０．２とし、膜厚２３を１０ｎｍとした構造において、バリア２（符号１８）の膜厚２６を変えた場合の計算結果を示す。図８では、バリア２（符号１８）のＡｌ組成を１（ＡｌＮ）とし、バリア３（符号１９）の膜厚２７を２ｎｍとした。また、図９では、バリア２（符号１８）のＡｌ組成を０．３とし、バリア３（符号１９）の膜厚２７を３ｎｍとした。なお、図８、図９ともに、バリア３のＡｌ組成は０（ＧａＮ）である。図８、図９から、バリア２（符号１８）の膜厚２６が薄くなると、ＰＡＥは向上することがわかる。図８でバリア２（符号１８）の膜厚２６が８ｎｍ以下、図９でバリア２（符号１８）の膜厚２６が４２ｎｍ以下において、従来のＰＡＥを超える値が得られており、本実施の形態３の効果が実証された。図８、図９から、バリア２（符号１８）の膜厚２６は、１０～４０ｎｍ以下が望ましいことがわかる。
　図１０は、バリア１（符号１４）のＡｌ組成および膜厚を、図８、図９と同じにし、バリア２（符号１８）のＡｌ組成を０．３、膜厚２６を３０ｎｍとして、バリア３（符号１９）の膜厚２７を変化させた場合の計算結果を示す。バリア３のＡｌ組成は、０（ＧａＮ）とする。図１０から、バリア３（符号１９）の膜厚１９は、１ｎｍ以上あれば、従来例より高いＰＡＥが実現できることがわかる。
　なお、図８～図１０においては、ゲート電極８とｎ＋領域５との間の距離３（符号２２）を３μｍ、ゲート電極８側の距離５（符号２０）を１μｍとして計算した。
　図１１では、バリア２（符号１８）のＡｌ組成を０．３とし、膜厚２６を２ｎｍとし、バリア３（符号１９）のＡｌ組成を０とし、膜厚２７を３ｎｍに固定して、ゲート電極８側の距離５（符号２０）を変えて計算した結果を示す。図１１から、距離５（符号２０）が０．０７μｍ以上あれば、従来例より高いＰＡＥが得られていることがわかる。また、距離５（符号２０）の値（０．０７μｍ）は、ゲート電極８とｎ＋領域５との間の距離３（符号２２）の３μｍに比べて、非常に小さいため、Ｃｇｄ低減のために形成した距離５(符号２０）の部分がほとんどＲｄに影響ないと考えられる。このことは、上記の実施の形態１および２でも同様のことが言える。
　次に、図２０～２３を用いて、本実施の形態３の製造方法について述べる。当該製造方法は、実施の形態２（図１６～１９）と同様の方法で実施できる。すなわち、まず、ＭＯＣＶＤ、ＭＢＥなどの結晶成長法により、基板１上に、バッファ２、ＧａＮチャネル３、バリア１（符号１４）、バリア２（符号１８）、バリア３（符号１９）を順に結晶成長させる。バリア２（符号１８）およびバリア３（符号１９）については結晶である必要はなく、多結晶や、アモルファスでも良い。このため、バリア２（符号１８）およびバリア３（符号１９）は、スパッタや、蒸着など、他の方法で形成しても良い。このとき、バリア１（符号１４）の膜厚２３と、バリア２（符号１８）の膜厚２６と、バリア３（符号１９）の膜厚２７との総和が、膜厚１３と同じになるように、形成する。次に、図２０に示すように、バリア３（符号１９）を除去する部分を開口するように、レジスト２１を形成する。こうして、バリア３（符号１９）を、プラズマや化学的なエッチングで選択的に除去すると、図２１に示す構造となる。このとき、バリア３（符号１９）上に形成するレジスト２１の幅を、距離５（符号２０）と同じにして、エッチングを行う。次に、レジスト２１を取り除いた後に、写真製版、リフトオフを使い、ｎ＋領域５、ソース電極６、ドレイン電極７を形成する。また、バリア２（符号１８）を除去する部分を開口するように、別のレジストを形成し、バリア２（符号１８）を、プラズマや化学的なエッチングで選択的に除去する。エッチング後に、当該レジストを取り除くと、図２２に示すように、バリア２（符号１８）が選択的に除去されている。次に、図２３に示すように、バリア２（符号１８）が除去された部分に、ゲート電極８を形成する。図２２のエッチングにおいて、塩素ガスに酸素やフッ素を含んだガスを添加することで、ＧａＮを含む低Ａｌ組成のＡｌＧａＮ（バリア２）を選択的に除去できる。また、図２０のエッチングにおいて、ＫＯＨを含んだ液によりＡｌＮや高Ａｌ組成のＡｌＧａＮ（バリア３）を選択的に除去できる。この場合、光を照射しながらエッチングすることが有効である。また、結晶でなく、多結晶やアモルファスの方がエッチングしやすい傾向にある。
　また、本実施の形態３では、図２４～２７に示すように、バリア１９を必要な部分以外を除去して（図２４）、ソース電極６、ドレイン電極７を形成する（図２５）ことが可能である。すなわち、図２４に示すように、ＭＯＣＶＤ、ＭＢＥなどの結晶成長法により、基板１上に、バッファ２、ＧａＮチャネル３、バリア１（符号１４）、バリア２（符号１８）、バリア３（符号１９）を順に結晶成長させる。次に、バリア３（符号１９）上にレジストを形成して、エッチングにより、図２４に示すように、一部分だけを残してバリア３（符号１９）を除去し、当該レジストを取り除く。エッチングにより除去されなかったバリア１９の当該一部分の幅は、距離５（符号２０）となっている。次に、図２５に示すように、写真製版、リフトオフを使い、ｎ＋領域５、ソース電極６、ドレイン電極７を形成する。次に、バリア２（符号１８）上に別のレジストを形成し、エッチングにより、図２６に示すように、バリア２（符号１８）の一部分を除去し、当該レジストを取り除く。次に、バリア２（符号１８）が除去された部分に、図２７に示すように、ゲート電極８を形成する。このようにすることで、ソース電極６およびドレイン電極７の下の電子濃度も増やすことができ、オーミック性の特性を得ることが容易くなる。なお、図２５～２７には、ｎ＋領域５を示したが、これを形成しなくても正常なＧａＮ ＨＥＭＴの動作は可能となる。
　以上のように、本実施の形態３においては、互いに異なる複数のＡｌ組成のバリア層（バリア１，２，３）を選択的に積層し、ゲート電極８側においては、高Ａｌ組成のバリア２（符号１８）上に、低Ａｌ組成のバリア３（符号１９）を設け、ドレイン電極７側では、高Ａｌ組成のバリア２（符号１８）のみを設ける構成にした。これにより、ゲート電極８側のバリア層の分極の大きさが、ドレイン電極７側より弱くなる。このように、本実施の形態３においては、ゲート電極８とドレイン電極７との間のバリア層の膜厚および組成を制御することで、ゲート電極８側では電子濃度を少なく、ドレイン電極７側では電子濃度を高くする。これにより、従来技術におけるＣｇｄとＲｄとの間のトレードオフの制限を無くすことができ、ＣｇｄとＲｄとを同時に低減することができる。さらに、本実施の形態３においては、ソース電極６とゲート電極８との間のバリア層の構造を、ドレイン電極７側のバリア層の構造と同じにして、Ｒｓを低減させた。これにより、Ｒｄ、Ｒｓ、Ｃｇｄの３つを同時に低減することができ、ＰＡＥを著しく向上でき、消費電力の低い半導体装置が実現できる。なお、利得やドレイン効率は周波数が増加すると減少する特性を持つため、ミリ波のように周波数が高い場合には、本実施の形態のこの構造が非常に有効である。
　なお、上述した実施の形態１～３においては、ゲート電極８の形状を矩形とした例について述べた。しかしながら、これに限定されるものではなく、ゲート電極８は、ゲート抵抗を低減するためのＴ型としてもよく、その場合においても、本発明の効果は得られる。また、電界緩和のようなフィールドプレートも、ゲート電極８として適用可能である。
　１　基板、２　バッファ、３　ＧａＮチャネル、５　ｎ＋領域、６　ソース電極、７　ドレイン電極、８　ゲート電極、９　ＡｌＧａＮバリア、１０　距離１、１１　距離２、１２　膜厚、１３　膜厚、１４　バリア１、１５　バリア２、１６　バリア３、１７　距離、１８　バリア２、１９　バリア３、２０　距離５、２１　レジスト、２２　距離３、２３　膜厚、２４　膜厚、２５　膜厚、２６　膜厚、２７　膜厚。

Claims (10)

  1. 　基板上に設けられ、電子が走行するＧａＮチャネル層と、
    　前記ＧａＮチャネル層上に設けられた、Ｉｎ、Ａｌ、Ｇａのいずれか一つ以上とＮとを含むバリア層と、
    　前記バリア層上に設けられたゲート電極と、
    　前記ゲート電極を挟んで、前記基板上に設けられた、ソース電極及びドレイン電極と
    　を備えた半導体装置であって、
    　前記ゲート電極と前記ドレイン電極との間の前記バリア層において、前記ゲート電極側の分極の大きさは、前記ドレイン電極側の分極より弱い
    　ことを特徴とする半導体装置。
  2. 　前記ゲート電極と前記ドレイン電極との間の前記バリア層は、ＡｌxＧａ1-xＮ（０＜ｘ≦１）によって構成され、
    　当該バリア層における前記ゲート電極側の領域の膜厚は、前記ドレイン電極側の領域の膜厚より薄いことを特徴とする請求項１に記載の半導体装置。
  3. 　前記ゲート電極と前記ドレイン電極との間の前記バリア層は、Ａｌ組成の異なる、ＡｌxＧａ1-xＮ（０＜ｘ≦１）、ＡｌyＧａ1-yＮ（０≦ｙ＜１）、及び、ＡｌzＧａ1-zＮ（０＜ｚ≦１）の３層を少なくとも含み、
    　ここで、ｘとｙはｘ＞ｙの関係にあり、ｙとｚはｙ＜ｚの関係にあり、
    　当該バリア層における前記ゲート電極側の領域において、前記３層のうちの前記ＡｌzＧａ1-zＮの層の一部もしくは全部が除去されており、
    　前記ゲート電極の下方には、前記３層のうちの前記ＡｌxＧａ1-xＮの層のみが設けられている
    　ことを特徴とする請求項１に記載の半導体装置。
  4. 　前記ゲート電極と前記ドレイン電極との間の前記バリア層は、Ａｌ組成の異なる、ＡｌxＧａ1-xＮ（０＜ｘ≦１）、ＡｌyＧａ1-yＮ（０＜ｙ≦１）、ＡｌzＧａ1-zＮ（０≦ｚ＜１）の３層を少なくとも含み、
    　ここで、ｘとｙはｘ＜ｙの関係にあり、ｙとｚはｙ＞ｚの関係にあり、
    　当該バリア層における前記ドレイン電極側の領域において、前記３層のうちの前記ＡｌzＧａ1-zＮの層の一部もしくは全部が除去されており、
    　前記ゲート電極の下方には、前記３層のうちの前記ＡｌxＧａ1-xＮの層のみが設けられている
    　ことを特徴とする請求項１に記載の半導体装置。
  5. 　前記ＡｌzＧａ1-zＮ（０≦ｚ＜１）の層は、ＧａＮ（ｚ＝０）であることを特徴とする請求項４に記載の半導体装置。
  6. 　前記ＡｌzＧａ1-zＮの層の一部もしくは全部が除去された前記ゲート電極側の領域の長さは、０．０７μｍ以上であることを特徴とする請求項３に記載の半導体装置。
  7. 　前記ドレイン電極側の領域で前記ＡｌzＧａ1-zＮの層の一部もしくは全部が除去されたときに、当該ＡｌzＧａ1-zＮの層が残された前記ゲート電極側の領域の長さは、０．０７μｍ以上であることを特徴とする請求項４または５に記載の半導体装置。
  8. 　前記ＡｌyＧａ1-yＮの層および前記ＡｌzＧａ1-zＮの層の少なくともいずれか１つが、多結晶またはアモルファスで形成されていることを特徴とする請求項３ないし７のいずれか１項に記載の半導体装置。
  9. 　前記ゲート電極と前記ソース電極との間のバリア層の構造は、前記ドレイン電極側の領域の前記バリア層の構造と同じ構造であることを特徴とする請求項１ないし８のいずれか１項に記載の半導体装置。
  10. 　基板上に、電子が走行するＧａＮチャネル層を形成するステップと、
    　前記ＧａＮチャネル層上に、Ｉｎ、Ａｌ、Ｇａのいずれか一つ以上とＮとを含むバリア層を形成するステップと、
    　前記バリア層上にゲート電極を形成するステップと、
    　前記基板上に、前記ゲート電極を挟んで、ソース電極及びドレイン電極を形成するステップと
    　を備え、
    　前記ゲート電極と前記ドレイン電極との間の前記バリア層において、前記ゲート電極側の分極の大きさが、前記ドレイン電極側の分極より弱くなるように、前記バリア層の膜厚および組成の少なくともいずれか１つを調整して、前記バリア層を形成する
    　ことを特徴とする半導体装置の製造方法。
PCT/JP2010/057141 2010-04-22 2010-04-22 半導体装置およびその製造方法 WO2011132285A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP10850226A EP2562799A1 (en) 2010-04-22 2010-04-22 Semiconductor device and method for manufacturing same
JP2012511458A JP5506919B2 (ja) 2010-04-22 2010-04-22 半導体装置およびその製造方法
US13/639,199 US20130020584A1 (en) 2010-04-22 2010-04-22 Semiconductor device and method for manufacturing same
PCT/JP2010/057141 WO2011132285A1 (ja) 2010-04-22 2010-04-22 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/057141 WO2011132285A1 (ja) 2010-04-22 2010-04-22 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
WO2011132285A1 true WO2011132285A1 (ja) 2011-10-27

Family

ID=44833841

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/057141 WO2011132285A1 (ja) 2010-04-22 2010-04-22 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US20130020584A1 (ja)
EP (1) EP2562799A1 (ja)
JP (1) JP5506919B2 (ja)
WO (1) WO2011132285A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013225621A (ja) * 2012-04-23 2013-10-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2013229458A (ja) * 2012-04-26 2013-11-07 Mitsubishi Electric Corp ヘテロ接合電界効果型トランジスタおよびその製造方法
WO2016157718A1 (ja) * 2015-04-02 2016-10-06 パナソニック株式会社 窒化物半導体装置
JP2022530183A (ja) * 2019-03-18 2022-06-28 ウルフスピード インコーポレイテッド 電子濃度を低減するための構造および電子濃度を低減するためのプロセス

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794643B (zh) * 2014-01-22 2016-03-02 西安电子科技大学 一种基于槽栅高压器件及其制作方法
CN106876443A (zh) * 2017-03-03 2017-06-20 上海新傲科技股份有限公司 高击穿电压的氮化镓高电子迁移率晶体管及其形成方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230407A (ja) * 1999-12-08 2001-08-24 Matsushita Electric Ind Co Ltd 半導体装置
JP2002016245A (ja) * 2000-06-29 2002-01-18 Nec Corp 半導体装置
JP2005079346A (ja) * 2003-08-29 2005-03-24 Toshiba Corp 半導体装置
JP2006286740A (ja) * 2005-03-31 2006-10-19 Eudyna Devices Inc 半導体装置及びその製造方法
JP2007067240A (ja) * 2005-08-31 2007-03-15 Toshiba Corp 窒化物系半導体装置
JP2007227884A (ja) * 2006-01-30 2007-09-06 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JP2010003959A (ja) * 2008-06-23 2010-01-07 Sanken Electric Co Ltd 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
JP4022708B2 (ja) * 2000-06-29 2007-12-19 日本電気株式会社 半導体装置
US7033912B2 (en) * 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
JP2006032552A (ja) * 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
FR2875338B1 (fr) * 2004-09-13 2007-01-05 Picogiga Internat Soc Par Acti Methode d'elaboration de structures hemt piezoelectriques a desordre d'alliage nul
JP5564791B2 (ja) * 2008-12-26 2014-08-06 富士通株式会社 化合物半導体装置及びその製造方法
JP5577681B2 (ja) * 2009-11-30 2014-08-27 住友電気工業株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230407A (ja) * 1999-12-08 2001-08-24 Matsushita Electric Ind Co Ltd 半導体装置
JP2002016245A (ja) * 2000-06-29 2002-01-18 Nec Corp 半導体装置
JP2005079346A (ja) * 2003-08-29 2005-03-24 Toshiba Corp 半導体装置
JP2006286740A (ja) * 2005-03-31 2006-10-19 Eudyna Devices Inc 半導体装置及びその製造方法
JP2007067240A (ja) * 2005-08-31 2007-03-15 Toshiba Corp 窒化物系半導体装置
JP2007227884A (ja) * 2006-01-30 2007-09-06 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JP2010003959A (ja) * 2008-06-23 2010-01-07 Sanken Electric Co Ltd 半導体装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Current Status of X-Band and Ku-Band High Power GaN HEMTs", IEICE TRANSACTIONS, vol. J92-C, 2009, pages 762
KAZUTAKA TAKAGI: "Current Status of X-Band and Ku-Band High Power GaN HEMTs", IEICE TRANSACTIONS, vol. J92-C, no. 12, pages 762 - 769

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013225621A (ja) * 2012-04-23 2013-10-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2013229458A (ja) * 2012-04-26 2013-11-07 Mitsubishi Electric Corp ヘテロ接合電界効果型トランジスタおよびその製造方法
WO2016157718A1 (ja) * 2015-04-02 2016-10-06 パナソニック株式会社 窒化物半導体装置
JPWO2016157718A1 (ja) * 2015-04-02 2018-01-25 パナソニック株式会社 窒化物半導体装置
US10164011B2 (en) 2015-04-02 2018-12-25 Panasonic Corporation Nitride semiconductor device
JP2022530183A (ja) * 2019-03-18 2022-06-28 ウルフスピード インコーポレイテッド 電子濃度を低減するための構造および電子濃度を低減するためのプロセス
JP7419392B2 (ja) 2019-03-18 2024-01-22 ウルフスピード インコーポレイテッド 電子濃度を低減するための構造および電子濃度を低減するためのプロセス

Also Published As

Publication number Publication date
JPWO2011132285A1 (ja) 2013-07-18
US20130020584A1 (en) 2013-01-24
JP5506919B2 (ja) 2014-05-28
EP2562799A1 (en) 2013-02-27

Similar Documents

Publication Publication Date Title
JP4751150B2 (ja) 窒化物系半導体装置
JP5366798B2 (ja) 高効率および／または高電力密度のワイドバンドギャップトランジスタ
US7652311B2 (en) III-nitride device with reduced piezoelectric polarization
JP5041701B2 (ja) ヘテロ接合型電界効果トランジスタ
TWI484632B (zh) 化合物半導體裝置及其製造方法
US8338862B2 (en) Semiconductor device
JP7317936B2 (ja) 窒化物半導体装置
WO2012063329A1 (ja) 半導体装置、および半導体装置の製造方法
JP5506919B2 (ja) 半導体装置およびその製造方法
JP2008004720A (ja) 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
JP2008124262A (ja) 選択再成長を用いたＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法
JP2008112868A (ja) 半導体装置およびその製造方法
JP2010192633A (ja) ＧａＮ系電界効果トランジスタの製造方法
JP2007227884A (ja) 電界効果トランジスタ
JP2010040828A (ja) 窒化物半導体装置
JP7216523B2 (ja) 窒化物半導体装置
JP5379391B2 (ja) 窒化ガリウム系化合物半導体からなる半導体素子及びその製造方法
JP2003051508A (ja) ＧａＮ系半導体装置
JP4607506B2 (ja) 半導体装置
JP2012049170A (ja) 窒化物半導体装置
JP5638846B2 (ja) 電界効果トランジスタ
JP2010153748A (ja) 電界効果半導体装置の製造方法
KR101668445B1 (ko) 반도체 소자 및 그의 제조방법
JP5732228B2 (ja) 窒化物半導体装置の製造方法
JP5514231B2 (ja) ヘテロ接合型電界効果トランジスタ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10850226

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012511458

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13639199

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2010850226

Country of ref document: EP