CN103430294B - 化合物半导体装置及其制造方法 - Google Patents

化合物半导体装置及其制造方法 Download PDF

Info

Publication number
CN103430294B
CN103430294B CN201180069251.XA CN201180069251A CN103430294B CN 103430294 B CN103430294 B CN 103430294B CN 201180069251 A CN201180069251 A CN 201180069251A CN 103430294 B CN103430294 B CN 103430294B
Authority
CN
China
Prior art keywords
semiconductor layer
compound semiconductor
compound
electrode
conductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180069251.XA
Other languages
English (en)
Other versions
CN103430294A (zh
Inventor
今田忠纮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103430294A publication Critical patent/CN103430294A/zh
Application granted granted Critical
Publication of CN103430294B publication Critical patent/CN103430294B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107Substrate region of field-effect devices
    • H01L29/1075Substrate region of field-effect devices of field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1272Semiconductive ceramic capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明的化合物半导体装置设有第1电极(3)、在第1电极(3)的上方形成的本征第1化合物半导体层(1)、在第1化合物半导体层(1)上形成且带隙比第1化合物半导体层(1)小的第2化合物半导体层(2)以及在第2化合物半导体层(2)的上方形成的第2电极(4)。

Description

化合物半导体装置及其制造方法
技术领域
本发明涉及化合物半导体装置及其制造方法。
背景技术
以往,一直在研究基板的上方利用晶体生长形成AlGaN层和GaN层,GaN层作为电子渡越层发挥功能的高电子迁移率晶体管(HEMT:high electron mobility transistor)。GaN的带隙为3.4eV,比Si的带隙(1.1eV)和GaAs的带隙(1.4eV)都大。因此,GaN系的HEMT的耐压高,有望用作汽车用等高耐压电力器件。
另一方面,Si系的场效应晶体管中必然存在体二极管。体二极管以呈反并联的方式与晶体管连接,即使产生短时间的模电压(die voltage)(电涌)也会通过发生雪崩击穿而具有充分的电涌耐受性。但是,在GaN系的HEMT中,必然不存在这样的体二极管,产生电涌时将发生故障等。以往作为电涌对策元件使用压敏电阻和RC电涌吸收电路等。
然而,由于在这些电涌对策元件中寄生有大的电容,所以发热变大或HEMT的动作变迟缓。大的发热将导致动作效率的降低,HEMT的动作速度的延迟将导致开关元件的开关损耗。另外,在HEMT的通常的动作中直通电流易于流过这些元件,所以消耗电力变大。另外,由于HEMT的动作速度比这些电涌对策元件快,所以即便使用电涌对策元件,有时在电涌对策元件进行动作之前电流就会流过HEMT。
现有技术文献
专利文献
专利文献1:日本特开2002-252552号公报
专利文献2:日本特开2009-164158号公报
专利文献3:日本特开2009-4398号公报。
发明内容
本发明的目的在于提供能够在抑制寄生电容的增加的同时抑制电涌的影响的化合物半导体装置及其制造方法。
在化合物半导体装置的一个方式中,设置有:第1电极;在上述第1电极的上方形成的本征(intrinsic)的第1化合物半导体层;在上述第1化合物半导体层上形成且带隙比上述第1化合物半导体层小的第2化合物半导体层;以及,在上述第2化合物半导体层的上方形成的第2电极。
在化合物半导体装置的其他的一个方式中,设置有:导电性基板;在上述导电性基板的上方形成的本征第1化合物半导体层;在上述第1化合物半导体层上形成且带隙比上述第1化合物半导体层小的、作为电子渡越层的第2化合物半导体层;在上述第2化合物半导体层的上方形成的电子供给层;以及,在上述电子供给层的上方形成的源电极、栅电极以及漏电极。上述导电性基板与上述漏电极相互连接。
在化合物半导体装置的制造方法的一个方式中,在第1电极的上方形成本征第1化合物半导体层,在上述第1化合物半导体层上形成带隙比上述第1化合物半导体层小的第2化合物半导体层。另外,在上述第2化合物半导体层的上方形成第2电极。
根据上述的化合物半导体装置等,由于本征第1化合物半导体层和第2化合物半导体层的带隙的关系适当,所以能够在抑制寄生电容的增加的同时抑制电涌的影响。
附图说明
图1是表示第1实施方式的化合物半导体装置的结构的剖视图。
图2A是表示不施加电压时的传导带的图。
图2B是表示施加规定的电压时的传导带的图。
图3是表示电极间电压与电容的关系的图。
图4是表示开关电路的构成的例子的图。
图5是表示开关电路的动作的例子的图。
图6是表示第1实施方式的变形例的剖视图。
图7是表示第1实施方式的其他的变形例的剖视图。
图8A是表示制造电涌对策元件的方法的剖视图。
图8B是接着图8A表示制造电涌对策元件的方法的剖视图。
图9是表示MOCVD装置的构成的图。
图10是表示第2实施方式的化合物半导体装置的结构的剖视图。
图11是表示第2实施方式的化合物半导体装置的结构的俯视图。
图12A是表示制造第2实施方式的化合物半导体装置的方法的剖视图。
图12B是接着图12A表示制造化合物半导体装置的方法的剖视图。
图12C是接着图12B表示制造化合物半导体装置的方法的剖视图。
具体实施方式
以下,参照添加的附图对实施方式进行具体说明。
(第1实施方式)
首先,对第1实施方式进行说明。图1是表示第1实施方式的化合物半导体装置(电涌对策元件)的结构的剖视图。
在第1实施方式的电涌对策元件10中,如图1所示,在电极3的上方形成本征化合物半导体层1,在化合物半导体层1上,形成带隙比化合物半导体层1小的化合物半导体层2,在化合物半导体层2的上方形成电极4。例如,化合物半导体层1含有AlN或者AlGaN,化合物半导体层2含有GaN。例如,化合物半导体层1比化合物半导体层2薄,化合物半导体层1的厚度为1nm~1000nm左右,化合物半导体层2的厚度为10nm~10000nm左右。
在该电涌对策元件10中,在电极3和电极4之间不施加电压的情况下,如图2A所示,化合物半导体层1和化合物半导体层2的传导带比费米能级高,化合物半导体层1和化合物半导体层2作为电容绝缘膜发挥功能。另外,若对电极3施加比电极4高的电位,则化合物半导体层2的传导带降低。而且,若对电极3施加比电极4高出一定值的电位,则如图2B所示,化合物半导体层1和化合物半导体层2的边界的传导带降低至费米能级,仅化合物半导体层2作为电容绝缘膜发挥功能。换言之,电极3和电极4之间的电位差到达某个值时,电极3和电极4之间的电容的有效距离急剧减少,电涌耐受量增大。
例如,如图3所示,如果电极3和电极4之间的电位差(电极间电压)小于一定阈值(约550V),则电极3和电极4之间的电容极小。另一方面,电极3和电极4之间的电位差为阈值以上时,电极3和电极4之间的电容急剧增加,电涌耐受量增大。
如图4所示,电涌对策元件10例如可以与用作开关电路的开关元件的HEMT11连接而使用。即,将电涌对策元件10的电极3连接到在供给电源电压的端子和接地端子之间连接的HEMT11的漏极,在源极连接电极4即可。在这样构成的开关电路中,如图5所示,将重复作为开关元件的HEMT11的开和关。从开切换为关时,因寄生于开关电路的感应器12的影响而产生电涌,但HEMT11的动作速度不变差,电涌对策元件10的电容迅速增加。因此,能够抑制伴随电涌产生的信号波形的延迟(rounding)。
这样,根据第1实施方式,在HEMT11通常动作时,电流不易流过电涌对策元件10,能够抑制发热和消耗电力的增大。因此,能够使HEMT11以高效率进行动作。另外,也可维持HEMT11的高速动作。而且,在流入过大的电涌的情况下,能够恰当地保护HEMT11。
应予说明,优选化合物半导体层2的至少一部分掺杂有p型。这是因为若掺杂有p型的杂质,则能够得到更高的耐压。
应予说明,如图6所示,在电极3与化合物半导体层1之间,可以形成带隙比化合物半导体层1小的化合物半导体层5。例如,化合物半导体层5含有n型或者本征GaN。另外,例如,化合物半导体层5的厚度为1nm~5000nm左右。可根据化合物半导体层5的厚度和杂质浓度分布,调整使电涌对策元件的电容急剧变化的电极间电压、动作速度等。
另外,如图7所示,作为电极3,可使用包含导电性基板3a、导电性缓冲层3b以及接触层3c的层叠体,作为电极4,可使用接触层4a和金属膜4b的层叠体。导电性基板3a例如为导电性Si基板、导电性SiC基板、导电性GaN基板等。在导电性基板3a中,例如掺杂有n型的杂质。例如,导电性缓冲层3b含有n型的AlN或者AlGaN,接触层3c含有n型的GaN。另外,例如,导电性缓冲层3b的厚度为1nm~1000nm左右,接触层3c的厚度为1nm~5000nm左右。例如,接触层4a含有n型的GaN,其厚度为1nm~5000nm左右。另外,金属膜4b例如含有厚度为20nm左右的Ta膜和其上的厚度为200nm左右的Al膜的层叠体。应予说明,在图7所示的例子中,虽然如同图6所示的例子那样设置有化合物半导体层5,但也可以如同图1所示的例子那样不设置化合物半导体层5。
接下来,对制造图7所示的电涌对策元件的方法进行说明。图8A~图8B是按工序顺序表示制造电涌对策元件的方法的剖视图。
首先,如图8A所示,在导电性基板3a上,例如利用有机化学气相沉积(MOCVD:metalorganic chemical vapor deposition)法形成导电性缓冲层3b、接触层3c、化合物半导体层5、化合物半导体层1、化合物半导体层2以及接触层4a。也可以利用分子束外延(MBE:molecular beam epitaxy)法形成这些层。
此处,对MOCVD装置进行说明。图9是表示MOCVD装置的构成的图。在石英制反应管140的周围配置高频线圈141,在反应管140的内侧配置用于载置基板120的碳基座142。在反应管140的上游端(图9中的左侧的端部),连接有2根气体导入管144和145,供给化合物的源气体。例如,从气体导入管144导入NH3气体作为N源气体,从气体导入管145导入三甲基铝(TMA)、三甲基镓(TMG)等有机III族化合物原料作为III族元素的源气体。在基板120上进行晶体生长,剩余的气体从气体排出管146向除害塔排出。应予说明,在减压气氛下进行利用MOCVD法的晶体生长时,气体排出管146与真空泵连接,真空泵的排出口与除害塔连接。
形成上述构成时,根据要形成的层的种类,适当设定作为Al源的TMA气体和作为Ga源的TMG气体的供给的有无和流量。另外,在使n型杂质含有的情况下,例如以规定的流量向原料气体中添加含有Si的气体、例如SiH4气体,以成为上述的各浓度范围内的规定值的方式掺杂Si。
形成AlN层时的条件例如如下设定。
三甲基铝(TMA)的流量:1~50sccm,
氨气(NH3)的流量:10~5000sccm,
压力:100Torr,
温度:1100℃。
形成GaN层时的条件例如如下设定。
三甲基镓(TMG)的流量:1~50sccm,
氨气(NH3)的流量:10~10000sccm,
压力:100Torr,
温度:1100℃。
作为AlGaN层形成Al0.25Ga0.75N层时的条件例如如下设定。
三甲基镓(TMG)的流量:0~50sccm,
三甲基铝(TMA)的流量:0~50sccm,
氨气(NH3)的流量:20slm,
压力:100Torr,
温度:1100℃。
形成n型的GaN层时的条件例如如下设定。
三甲基镓(TMG)的流量:1~50sccm,
氨气(NH3)的流量:10~10000sccm,
n型杂质:硅烷(SiH4),
压力:100Torr,
温度:1100℃。
形成接触层4a后,在接触层4a上形成金属膜4b。金属膜4b例如可利用溅射法形成。
这样,可制造图7所示的电涌对策元件。图1所示的电涌对策元件和图6所示的电涌对策元件也可利用相同的处理来制造。
(第2实施方式)
接下来,对第2实施方式进行说明。图10是表示第2实施方式涉及的化合物半导体装置的结构的剖视图。在该化合物半导体装置中,包含GaN系HEMT和电涌对策元件。
第2实施方式涉及的化合物半导体装置中,如图10所示,在导电性基板23a上形成有导电性缓冲层23b、接触层23c、GaN层25、本征AlN层21、GaN层22以及n型的AlGaN层26。另外,在AlGaN层26上形成有栅电极24g。在AlGaN层26上,还以俯视时将栅电极24g夹持在中间的方式形成有源电极24s和漏电极24d。
导电性基板23a例如为导电性Si基板、导电性SiC基板、导电性GaN基板等。导电性基板23a中,例如掺杂有n型的杂质。例如,导电性缓冲层23b含有n型的AlN或者AlGaN,其厚度为1nm~1000nm左右。例如,接触层23c含有n型的GaN,其厚度为1nm~5000nm左右。例如,GaN层25的厚度为1nm~5000nm左右,AlN层21的厚度为1nm~1000nm左右,GaN层22的厚度为10nm~10000nm左右,AlGaN层26的厚度为1nm~200nm左右。栅电极24g例如包含厚度为30nm左右的Ni膜和其上的厚度为400nm左右的Au膜的层叠体。源电极24s和漏电极24d例如包含厚度为20nm左右的Ta膜和其上的厚度为200nm左右的Al膜的层叠体。另外,漏电极24d与导电性基板23a连接。
这样构成的化合物半导体装置中,GaN层22作为HEMT的电子渡越层发挥功能,AlGaN层26作为电子供给层发挥功能。另外,AlN层21与第1实施方式的电涌对策元件10的化合物半导体层1具有相同的功能,GaN层22与第1实施方式的电涌对策元件10的化合物半导体层2具有相同的功能。
因此,第2实施方式涉及的化合物半导体装置中包含的HEMT,因电涌对策元件的作用,能以高速进行适当的动作。
如图11所示,这样的层叠结构被硅氮化膜等钝化膜27覆盖。栅电极24g与栅极衬垫28g连接,源电极24s与源极衬垫28s连接,漏电极24d与漏极衬垫28d连接。栅极衬垫28g、源极衬垫28s以及漏极衬垫28d从钝化膜27露出,它们与接合线或端子等连接。另外,在晶体管区域29配置有图10所示的HEMT。
应予说明,可以形成AlGaN层代替AlN层21。另外,在GaN层22与AlGaN层26之间,可以形成本征AlGaN层作为隔离层。
另外,优选GaN层22的至少一部分掺杂有p型。这是因为若掺杂p型的杂质,则能够得到更高的耐压。
接下来,对制造第2实施方式涉及的化合物半导体装置的方法进行说明。图12A~图12C是按工序顺序表示制造电涌对策元件的方法的剖视图。
首先,如图12A所示,在导电性基板23a上,例如利用MOCVD法形成导电性缓冲层23b、接触层23c、GaN层25、本征AlN层21、GaN层22以及n型的AlGaN层26。也可以利用MBE法形成这些层。
形成AlGaN层26后,如图12B所示,在AlGaN层26上形成源电极24s和漏电极24d。源电极24s和漏电极24d例如可利用剥离法形成。即,使形成有将用于形成源电极24s的预定的区域开口的开口部和将用于形成漏电极24d的预定的区域开口的开口部的抗蚀图案进行形成,例如利用溅射法形成Ta膜和Al膜,将抗蚀图案与其上的Ta膜和Al膜一同除去即可。
形成源电极24s和漏电极24d后,如图12C所示,在AlGaN层26上,以俯视时被源电极24s和漏电极24d夹持的方式形成栅电极24g。栅电极24g例如靠近源电极24s形成。栅电极24g例如可利用剥离法形成。即,使形成有将用于形成栅电极24g的预定的区域开口的开口部的抗蚀图案进行形成,例如利用蒸镀法形成Ni膜和Au膜,将抗蚀图案与其上的Ni膜和Au膜一同除去即可。
这样可制造第2实施方式涉及的化合物半导体装置。应予说明,也可将导电性基板23a、导电性缓冲层23b以及接触层23c的层叠体视为一个电极。
与第1实施方式的电涌对策元件10组合的HEMT(化合物半导体装置)和第2实施方式的化合物半导体装置,例如可用于开关元件。另外,这样的开关元件可用于开关电源或者电子设备。另外,也可将这些化合物半导体装置用作服务器的电源电路等全桥电源电路用部件。
产业上的可利用性
根据这些化合物半导体装置等,能够在减少寄生电容的同时抑制电涌的影响。

Claims (11)

1.一种化合物半导体装置,其特征在于,具有:
第1电极,
在所述第1电极的上方形成的本征第1化合物半导体层,
在所述第1化合物半导体层上形成的、与所述第1化合物半导体层互相直接接触且带隙比所述第1化合物半导体层小的第2化合物半导体层,以及
在所述第2化合物半导体层的上方形成的、与所述第2化合物半导体层互相直接接触的第2电极,
所述第2化合物半导体层为单层。
2.根据权利要求1所述的化合物半导体装置,其特征在于,所述第1化合物半导体层和所述第2化合物半导体层含有氮化物半导体。
3.根据权利要求2所述的化合物半导体装置,其特征在于,所述第1化合物半导体层的氮化物半导体为AlN。
4.根据权利要求2所述的化合物半导体装置,其特征在于,所述第1化合物半导体层的氮化物半导体为AlGaN。
5.根据权利要求1所述的化合物半导体装置,其特征在于,在所述第1电极与所述第1化合物半导体层之间,具有带隙比所述第1化合物半导体层小的第3化合物半导体层。
6.根据权利要求5所述的化合物半导体装置,其特征在于,所述第3化合物半导体层含有氮化物半导体。
7.根据权利要求1所述的化合物半导体装置,其特征在于,所述第2化合物半导体层的至少一部分掺杂有p型。
8.一种化合物半导体装置的制造方法,其特征在于,具有:
在第1电极的上方形成本征第1化合物半导体层的工序,
在所述第1化合物半导体层上形成与所述第1化合物半导体层互相直接接触且带隙比所述第1化合物半导体层小的第2化合物半导体层的工序,以及
在所述第2化合物半导体层的上方形成与所述第2化合物半导体层互相直接接触的第2电极的工序,
所述第2化合物半导体层为单层。
9.根据权利要求8所述的化合物半导体装置的制造方法,其特征在于,所述第1化合物半导体层和所述第2化合物半导体层含有氮化物半导体。
10.根据权利要求8所述的化合物半导体装置的制造方法,其特征在于,在形成所述第1化合物半导体层的工序之前,具有
在所述第1电极的上方形成带隙比所述第1化合物半导体层小的第3化合物半导体层的工序。
11.根据权利要求10所述的化合物半导体装置的制造方法,其特征在于,所述第3化合物半导体层含有氮化物半导体。
CN201180069251.XA 2011-03-18 2011-03-18 化合物半导体装置及其制造方法 Expired - Fee Related CN103430294B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/056580 WO2012127567A1 (ja) 2011-03-18 2011-03-18 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN103430294A CN103430294A (zh) 2013-12-04
CN103430294B true CN103430294B (zh) 2016-11-09

Family

ID=46878764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180069251.XA Expired - Fee Related CN103430294B (zh) 2011-03-18 2011-03-18 化合物半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US8941093B2 (zh)
JP (1) JP5692357B2 (zh)
CN (1) CN103430294B (zh)
WO (1) WO2012127567A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566692B2 (en) * 2000-08-11 2003-05-20 Matsushita Electric Industrial Co., Ltd. Electron device and junction transistor
CN101771075A (zh) * 2008-12-26 2010-07-07 富士通株式会社 化合物半导体器件及其制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100571071B1 (ko) 1996-12-04 2006-06-21 소니 가부시끼 가이샤 전계효과트랜지스터및그제조방법
JPH10223901A (ja) * 1996-12-04 1998-08-21 Sony Corp 電界効果型トランジスタおよびその製造方法
JP2000332362A (ja) * 1999-05-24 2000-11-30 Sony Corp 半導体装置および半導体発光素子
JP3771135B2 (ja) 2001-02-26 2006-04-26 株式会社ルネサステクノロジ 半導体開閉器
US6674101B2 (en) * 2001-06-01 2004-01-06 Furukawa Electric Co Ltd GaN-based semiconductor device
US6881261B2 (en) * 2001-11-13 2005-04-19 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device
JP4209136B2 (ja) * 2002-05-30 2009-01-14 パナソニック株式会社 半導体装置及びその製造方法
US7714359B2 (en) * 2005-02-17 2010-05-11 Panasonic Corporation Field effect transistor having nitride semiconductor layer
JP2007273640A (ja) * 2006-03-30 2007-10-18 Sanken Electric Co Ltd 半導体装置
JP5397825B2 (ja) 2007-05-18 2014-01-22 サンケン電気株式会社 電界効果半導体装置
JP5319084B2 (ja) 2007-06-19 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置
JP2009164158A (ja) 2007-12-28 2009-07-23 Panasonic Corp 半導体装置及びその製造方法
JP5524462B2 (ja) * 2008-08-06 2014-06-18 シャープ株式会社 半導体装置
US8195653B2 (en) * 2009-01-07 2012-06-05 Microsoft Corporation Relevance improvements for implicit local queries
JP5487631B2 (ja) * 2009-02-04 2014-05-07 富士通株式会社 化合物半導体装置及びその製造方法
JP5481103B2 (ja) * 2009-06-11 2014-04-23 株式会社東芝 窒化物半導体素子
JP4794656B2 (ja) * 2009-06-11 2011-10-19 シャープ株式会社 半導体装置
JP2011040676A (ja) * 2009-08-18 2011-02-24 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2011049271A (ja) * 2009-08-26 2011-03-10 Sanken Electric Co Ltd 半導体装置
JP2011187580A (ja) * 2010-03-05 2011-09-22 Sony Corp 自励発振型半導体レーザ素子及びその駆動方法
JP5765147B2 (ja) * 2011-09-01 2015-08-19 富士通株式会社 半導体装置
DE112011105988B4 (de) * 2011-12-23 2020-08-06 Intel Corporation III-N-Materialstruktur für Gate-Aussparungstransistoren

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566692B2 (en) * 2000-08-11 2003-05-20 Matsushita Electric Industrial Co., Ltd. Electron device and junction transistor
CN101771075A (zh) * 2008-12-26 2010-07-07 富士通株式会社 化合物半导体器件及其制造方法

Also Published As

Publication number Publication date
US20130334540A1 (en) 2013-12-19
CN103430294A (zh) 2013-12-04
US8941093B2 (en) 2015-01-27
JPWO2012127567A1 (ja) 2014-07-24
WO2012127567A1 (ja) 2012-09-27
JP5692357B2 (ja) 2015-04-01

Similar Documents

Publication Publication Date Title
US10446676B2 (en) Heterostructure power transistor with AlSiN passivation layer
JP5784440B2 (ja) 半導体装置の製造方法及び半導体装置
JP5990976B2 (ja) 半導体装置及び半導体装置の製造方法
JP5573941B2 (ja) 化合物半導体装置及びその製造方法
US8963164B2 (en) Compound semiconductor device and method of manufacturing the same
CN103367424B (zh) 化合物半导体器件及其制造方法
CN103325823B (zh) 化合物半导体器件及其制造方法
CN102651387B (zh) 化合物半导体器件及其制造方法以及电源
US8581335B2 (en) Compound semiconductor device and manufacturing method thereof
CN104518019B (zh) 半导体器件及其制造方法
JP2014072424A (ja) 半導体装置及び半導体装置の製造方法
JP2013055148A (ja) 半導体装置
CN103367426A (zh) 化合物半导体器件及其制造方法
JP5343910B2 (ja) 化合物半導体装置の製造方法
JP2013197315A (ja) 半導体装置及び半導体装置の製造方法
CN102487081A (zh) 化合物半导体器件及其制造方法
KR101357526B1 (ko) 반도체 장치 및 그의 제조 방법
KR20140112272A (ko) 고전자 이동도 트랜지스터 및 그 제조방법
CN103430294B (zh) 化合物半导体装置及其制造方法
JP2020072218A (ja) 化合物半導体装置、高周波増幅器及び電源装置
KR101418211B1 (ko) 반도체 장치
JP6187167B2 (ja) 化合物半導体装置及びその製造方法
JP2022016952A (ja) 半導体装置
CN103109369A (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161109

CF01 Termination of patent right due to non-payment of annual fee