CN101740537B - 半导体装置以及修改集成电路的方法 - Google Patents

半导体装置以及修改集成电路的方法 Download PDF

Info

Publication number
CN101740537B
CN101740537B CN2009100094559A CN200910009455A CN101740537B CN 101740537 B CN101740537 B CN 101740537B CN 2009100094559 A CN2009100094559 A CN 2009100094559A CN 200910009455 A CN200910009455 A CN 200910009455A CN 101740537 B CN101740537 B CN 101740537B
Authority
CN
China
Prior art keywords
pad
integrated circuit
circuit
current guiding
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009100094559A
Other languages
English (en)
Other versions
CN101740537A (zh
Inventor
冉景涵
林育信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101740537A publication Critical patent/CN101740537A/zh
Application granted granted Critical
Publication of CN101740537B publication Critical patent/CN101740537B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明揭露一种半导体装置与修改集成电路的方法。其中半导体装置包含集成电路与连接元件，其特征在于该集成电路包含第一焊盘；第二焊盘；第一电流引导电路，耦接于第一焊盘与第一参考电压，用于选择性地将接收自第一焊盘的第一特定电信号引导至第一参考电压，以及第二电流引导电路，耦接于第二焊盘与第二参考电压，用于选择性地将接收自第二焊盘的第二特定电信号引导至第二参考电压。而其中的连接元件，在集成电路之外，用于耦接第一焊盘与第二焊盘。藉此，无需重新设计半导体芯片的ESD保护电路即可避免存在缺陷的ESD保护电路的不利影响。

Description

半导体装置以及修改集成电路的方法
技术领域
本发明涉及一种半导体装置，尤其涉及半导体装置以及修改集成电路的方法，所述半导体装置中包含有集成电路，所包含的集成电路具有由外部连接元件相耦接的焊盘。
背景技术
通常的，如图1所示，半导体裸晶(semiconductor die)的主表面包含有多个接合焊盘(bonding pad)，而接合焊盘位于半导体裸晶主表面边缘的周围。图1为现有的半导体裸晶的主表面示意图。多条接合线(bonding wire)110分别与多个接合焊盘120相接合，以使外部信号(如电源、接地源、输入信号、输出信号等)电气耦接至半导体裸晶。对于每一耦接于电源/接地源的接合焊盘120(即电源/接地焊盘)而言，在其之下总设有静电放电(Electrostatic Discharging，简称ESD)保护电路以保护半导体裸晶不受静电信号的损害。尽管如此，半导体裸晶的制造过程并无法保证每一ESD保护电路都能如人们所愿的顺利运作。换言之，某些ESD保护电路也许无法做到足够迅速的反应以释放相应焊盘上的感应(induced)静电信号。若发生此情况，对于半导体芯片设计者而言大致具有两种选项。一是重新设计半导体芯片的ESD保护电路，二是忽视掉ESD保护电路。第一种做法会延长半导体芯片的制造时间并且大幅增加半导体芯片的成本。而第二种做法则有可能缩短半导体芯片的寿命，而更严重的是可能影响半导体芯片的正常运作。
发明内容
为了保护半导体芯片不受静电信号的损害，同时节约成本，本发明目的之一是提供一种半导体装置及修改集成电路的方法。
依据本发明的一个实施例提供一种半导体装置，其特征在于包含：集成电路，包含：第一焊盘；第二焊盘；第一电流引导电路，耦接于所述第一焊盘与第一参考电压，用于选择性地将接收自所述第一焊盘的第一特定电信号引导至所述第一参考电压；以及第二电流引导电路，耦接于所述第二焊盘与第二参考电压，用于选择性地将接收自所述第二焊盘的第二特定电信号引导至所述第二参考电压；以及连接元件，于所述集成电路之外，用于耦接所述第一焊盘与所述第二焊盘。
依据本发明的另一个实施例提供一种修改集成电路的方法，其特征在于，所述集成电路包含：第一焊盘；第二焊盘；第一电流引导电路，耦接于所述第一焊盘与第一参考电压，用于选择性地将接收自所述第一焊盘的第一特定电信号引导至所述第一参考电压；以及第二电流引导电路，耦接于所述第二焊盘与第二参考电压，用于选择性地将接收自所述第二焊盘的第二特定电信号引导至所述第二参考电压；所述方法包含：提供连接元件；以及使用所述连接元件将所述第一焊盘与所述第二焊盘耦接，其中所述连接元件在所述集成电路之外。
藉此，无需重新设计半导体芯片的ESD保护电路即可避免存在缺陷的ESD保护电路的不利影响。
附图说明
图1为现有的半导体裸晶的主表面示意图。
图2为根据本发明的一个实施例的半导体装置的俯视示意图。
图3为图2中所示的半导体装置的简要电路示意图。
图4为说明图3中第一特定电信号与第二特定电信号的时序图。
图5为待测试的集成电路的俯视示意图。
图6为根据本发明的一个实施例修改图5中集成电路的方法的流程图。
具体实施方式
在权利要求书及说明书当中使用了某些词汇来指称特定的元件。所属领域中的普通技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本发明的权利要求书及说明书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求项当中所提及的“包含”为一开放式的用语，故应解释成“包含但不限定于”。以外，“耦接”一词在此包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其它装置或连接手段间接地电气连接至该第二装置。
请同时参照图2与图3。图2为根据本发明的一个实施例的半导体装置200的俯视示意图。图3为图2中所示的半导体装置200的简要电路示意图。半导体装置200包含集成电路201以及至少一个连接元件202。请注意，此处为简便起见，在图2中仅显示出一个连接元件。集成电路201包含第一焊盘2011，第二焊盘2012，第一电流引导电路2013，耦接于第一焊盘2011与第一参考电压，用于选择性地将接收自第一焊盘2011的第一特定电信号Sesd1引导(guiding)至第一参考电压；以及第二电流引导电路2014，耦接于第二焊盘2012与第二参考电压，用于选择性地将接收自第二焊盘2012的第二特定电信号Sesd2引导至第二参考电压。在一个实施例中，第一参考电压与第二参考电压可设为相同接地电压Vgnd，并且第一焊盘2011与第二焊盘2012耦接于相同电源Vdd。连接元件202，可为内部接合线，位于集成电路201本身之外，用于耦接第一焊盘2011与第二焊盘2012。请注意，在本实施例中，第一焊盘2011以及第二焊盘2012为用于接收供应电压或接地电压的电源焊盘(power pads)；尽管如此，这并非为对本发明的限定。换言之，第一焊盘2011与第二焊盘2012亦可为输入/输出焊盘，用以接收/输出信号。进一步的，第一电流引导电路2013与第二电流引导电路2014可以利用ESD保护电路来实作。因此，第一电流引导电路2013与第二电流引导电路2014分别用于保护第一焊盘2011以及第二焊盘2012不受感应的静电损害，第一焊盘2011以及第二焊盘2012分别会产生第一特定电信号Sesd1与第二特定电信号Sesd2。
请再次参照图2。半导体装置200进一步包含第三焊盘2015，接合线203，多个焊盘204，以及多条接合线205。接合线203耦接于第三焊盘2015以接收电源Vdd。进一步的，在半导体装置200当中的导线(图中未示)电气耦接于第三焊盘2015以及第二焊盘2011之间。多个焊盘204分别耦接于多条接合线205。请注意，本领域普通技术人员可知使用多个焊盘204与多条接合线205的作用，故简洁起见此处略去不予详述。并且，连接元件202可以等同于如图3当中所示的电感器件。
请参照图4。图4为第一特定电信号Sesd1与第二特定电信号Sesd2的时序示意图。当快速增长的第一特定电信号Sesd1(峰值电压V1)进入第一焊盘2011中时，将启动第一电流引导电路2013以将第一特定电信号Sesd1释放至接地电压Vgnd。另外，连接元件202的电感特性会对第一特定电信号Sesd1产生一较大的阻容延迟(RC delay)。当第一特定电信号Sesd1经过连接元件202后，即成为第二特定电信号Sesd2。相应的，如图4所示，第二特定电信号Sesd2将相对平缓(峰值电压V2)。接着，第二特定电信号Sesd2将会启动第二电流引导电路2014以使第二特定电信号Sesd2释放至接地电压Vgnd。换言之，对于第一特定电信号Sesd1而言有两条释放路径：一是通过第一电流引导电路2013，另一路径则是通过第二焊盘2012与第二电流引导电路2014。
为更清楚的描述图2中的实施例，第二电流引导电路2014可为一有缺陷的ESD保护电路，缺陷也许是半导体装置200的制造过程导致的。换言之，第二电流引导电路2014的功能并非像第一电流引导电路2013那般完善。在某种非常糟糕的情况中，第二电流引导电路2014甚至没有ESD保护的功能。例如，在人体模式(Human Body Mode，简称HBM)以及机器模式(MachineMode，简称MM)的ESD测试当中，第二电流引导电路2014分别在1.5KV以及250V上失效。换言之，第二电流引导电路2014只对静电低于人体模式的1.5KV或机器模式的250V作出响应。相应的，本发明的连接元件202能够对第一特定电信号Sesd1起缓冲作用，使之成为第二特定电信号Sesd2，如图4中所示，后者相对平缓且可由第二电流引导电路2014处理。
请一并参照图5和图6。图5为待测试的集成电路500的俯视示意图。图6为修改图5中集成电路500的方法的流程图。集成电路500可以利用人体模式以及机器模式的ESD测试来检验。集成电路500包含多个焊盘1～20以及分别耦接至这些焊盘的多个电流引导电路(图中未示)，其中每个电流引导电路耦接至相应焊盘与相应参考电压，以便将接收自相应焊盘的电信号引导到相应参考电压。与图2当中的半导体装置200类似，电流引导电路由ESD保护电路实作，且上述电信号为静电信号。在集成电路500制成之后，实施修改集成电路500的方法以添加额外的连接元件。请注意若结果实质上相同，该步骤并不限定于完全按照图6中所示的顺序执行。另外，根据不同的应用可以略去某些步骤。该方法包含以下步骤：
步骤501：通过焊盘1～20对集成电路500上的电流引导电路实施人体模式及机器模式的ESD验证(verification)；
步骤502：确认是否有任何的与电流引导电路相应的焊盘未能通过上述ESD验证；若有，转至步骤503；若无，转至步骤507；
步骤503：确认是否存在与步骤502中确定的焊盘耦接于同一电压源的焊盘；若有，转至步骤504；若无，转至步骤507；
步骤504：确认在步骤503当中获得的焊盘是否为双接合焊盘(doublebond pad)；若是，转至步骤505；若不是，转至步骤507；
步骤505：提供一连接元件；
步骤506：使用连接元件将焊盘2与焊盘19相耦接，其中连接元件在集成电路之外，焊盘2为步骤504当中获得的焊盘，而焊盘19为步骤502当中获得的焊盘；
步骤507：结束。
在接合线接合到集成电路500的每一焊盘之前，可利用人体模式与机器模式的ESD验证来检测集成电路500以确定电流引导电路的功能是否正常(步骤501)。若在步骤502中验证焊盘(如焊盘19)未通过ESD验证，则意味着耦接于该焊盘的电流引导电路可能在ESD验证的某一特定电压上失效，例如，在人体模式的1.5KV或机器模式的250V。然后，该流程会找出与未通过ESD验证的焊盘具有相同电压源，但却通过验证的焊盘(步骤503)。若通过ESD验证的焊盘为双接合焊盘，如焊盘1与焊盘2，则利用连接元件耦接焊盘2与焊盘19(步骤505，506)以形成修改后的如图2所示的半导体装置200。因此，根据对图2中实施例的描述，连接元件可对焊盘2上的静电信号进行缓冲，以便得到可由电流引导电路处理的较平缓的信号并将其转送到焊盘19。
上述实施例仅用来例举本发明的实施方式，以及阐释本发明的技术特征，并非用来限制本发明的范畴。任何本领域的普通技术人员可依据本发明的精神轻易完成的改变或等同的安排均属于本发明所主张的范围，本发明的权利范围应以权利要求书为准。

Claims (17)

1.一种半导体装置，其特征在于包含：
集成电路，包含：第一焊盘；第二焊盘；第一电流引导电路，耦接于所述第一焊盘与第一参考电压，用于选择性地将接收自所述第一焊盘的第一特定电信号引导至所述第一参考电压；以及第二电流引导电路，耦接于所述第二焊盘与第二参考电压，用于选择性地将接收自所述第二焊盘的第二特定电信号引导至所述第二参考电压；以及
连接元件，于所述集成电路之外，用于耦接所述第一焊盘与所述第二焊盘，
其中，所述连接元件为电感性的内部接合线。
2.根据权利要求1所述的半导体装置，其特征在于，所述第一电流引导电路为静电放电保护电路。
3.根据权利要求2所述的半导体装置，其特征在于，所述第一焊盘为电源/接地焊盘。
4.根据权利要求2所述的半导体装置，其特征在于，所述第一焊盘为输入/输出焊盘。
5.根据权利要求2所述的半导体装置，其特征在于，所述第二电流引导电路为静电放电保护电路。
6.根据权利要求5所述的半导体装置，其特征在于，所述第一焊盘以及第二焊盘均为电源/接地焊盘。
7.根据权利要求5所述的半导体装置，其特征在于，所述第一焊盘以及第二焊盘均为输入/输出焊盘。
8.根据权利要求1所述的半导体装置，其特征在于，所述内部接合线直接连接于所述第一焊盘与所述第二焊盘之间。
9.一种修改集成电路的方法，其特征在于，所述集成电路包含：第一焊盘；第二焊盘；第一电流引导电路，耦接于所述第一焊盘与第一参考电压，用于选择性地将接收自所述第一焊盘的第一特定电信号引导至所述第一参考电压；以及第二电流引导电路，耦接于所述第二焊盘与第二参考电压，用于选择性地将接收自所述第二焊盘的第二特定电信号引导至所述第二参考电压；所述方法包含：
提供连接元件；以及
使用所述连接元件将所述第一焊盘与所述第二焊盘耦接，其中所述连接元件在所述集成电路之外，且所述连接元件为电感性的内部接合线。
10.根据权利要求9所述的修改集成电路的方法，其特征在于，使用所述连接元件耦接所述第一焊盘与所述第二焊盘的步骤包含：
对所述第一电流引导电路及所述第二电流引导电路实施验证过程；以及
当所述第一电流引导电路通过所述验证而所述第二电流引导电路未通过时，使用所述连接元件将所述第一焊盘连接至所述第二焊盘。
11.根据权利要求10所述的修改集成电路的方法，其特征在于，所述第一电流引导电路为静电放电保护电路。
12.根据权利要求11所述的修改集成电路的方法，其特征在于，所述第一焊盘为电源/接地焊盘。
13.根据权利要求11所述的修改集成电路的方法，其特征在于，所述第一焊盘为输入/输出焊盘。
14.根据权利要求11所述的修改集成电路的方法，其特征在于，所述第二电流引导电路为静电放电保护电路。
15.根据权利要求14所述的修改集成电路的方法，其特征在于，所述第一焊盘以及所述第二焊盘均为电源/接地焊盘。
16.根据权利要求14所述的修改集成电路的方法，其特征在于，所述第一焊盘以及所述第二焊盘均为输入/输出焊盘。
17.根据权利要求9所述的修改集成电路的方法，其特征在于，所述内部接合线直接连接于所述第一焊盘与所述第二焊盘之间。
CN2009100094559A 2008-11-04 2009-02-25 半导体装置以及修改集成电路的方法 Expired - Fee Related CN101740537B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/264,272 US20100109053A1 (en) 2008-11-04 2008-11-04 Semiconductor device having integrated circuit with pads coupled by external connecting component and method for modifying integrated circuit
US12/264,272 2008-11-04

Publications (2)

Publication Number Publication Date
CN101740537A CN101740537A (zh) 2010-06-16
CN101740537B true CN101740537B (zh) 2012-06-27

Family

ID=42130324

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100094559A Expired - Fee Related CN101740537B (zh) 2008-11-04 2009-02-25 半导体装置以及修改集成电路的方法

Country Status (3)

Country Link
US (1) US20100109053A1 (zh)
CN (1) CN101740537B (zh)
TW (1) TWI387024B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI424544B (zh) * 2011-03-31 2014-01-21 Novatek Microelectronics Corp 積體電路裝置
TWI596992B (zh) * 2016-09-06 2017-08-21 奕力科技股份有限公司 靜電放電保護裝置及靜電放電的保護方法
JP7426702B2 (ja) * 2020-02-13 2024-02-02 ザインエレクトロニクス株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043539A (en) * 1997-11-26 2000-03-28 Lsi Logic Corporation Electro-static discharge protection of CMOS integrated circuits
US6770982B1 (en) * 2002-01-16 2004-08-03 Marvell International, Ltd. Semiconductor device power distribution system and method
CN1745477A (zh) * 2002-12-20 2006-03-08 先进模拟科技公司 可测试静电放电保护电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6150358A (ja) * 1984-08-20 1986-03-12 Toshiba Corp 半導体集積回路
TW463442B (en) * 1999-09-13 2001-11-11 United Microelectronics Corp Electrostatic discharge protection circuit having common discharge line
WO2002075891A1 (en) * 2001-03-16 2002-09-26 Sarnoff Corporation Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies
TW565928B (en) * 2001-05-23 2003-12-11 United Microelectronics Corp Electrostatic discharge protection circuit using Zener diode
JP4130414B2 (ja) * 2004-01-07 2008-08-06 株式会社東芝 半導体集積回路の静電放電の解析装置および解析プログラム
JP4763324B2 (ja) * 2005-03-30 2011-08-31 Ｏｋｉセミコンダクタ株式会社 静電保護回路及び該静電保護回路を含む半導体装置
JP4711903B2 (ja) * 2006-07-24 2011-06-29 富士通セミコンダクター株式会社 半導体装置
JP4303761B2 (ja) * 2007-03-07 2009-07-29 Ｎｅｃエレクトロニクス株式会社 半導体回路及びその動作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043539A (en) * 1997-11-26 2000-03-28 Lsi Logic Corporation Electro-static discharge protection of CMOS integrated circuits
US6770982B1 (en) * 2002-01-16 2004-08-03 Marvell International, Ltd. Semiconductor device power distribution system and method
CN1745477A (zh) * 2002-12-20 2006-03-08 先进模拟科技公司 可测试静电放电保护电路

Also Published As

Publication number Publication date
US20100109053A1 (en) 2010-05-06
TWI387024B (zh) 2013-02-21
TW201019407A (en) 2010-05-16
CN101740537A (zh) 2010-06-16

Similar Documents

Publication Publication Date Title
WO2019080433A1 (zh) 阵列基板及显示面板
KR102310121B1 (ko) Esd 보호 기능을 갖는 집적 회로와 이를 포함하는 전자 시스템
US8830640B2 (en) Electrostatic discharge protection circuit
JP5342656B2 (ja) 集積回路内のｅｓｄ保護に要する面積を縮小する方法および装置
US8189308B2 (en) Integrated circuit
US20070091522A1 (en) EDS protection system for multi-power domain circuitry
CN100334729C (zh) 半导体集成器件及用于设计该半导体集成器件的设备
WO2017215015A1 (zh) 芯片esd保护电路
WO2012125179A1 (en) Input-output esd protection
US7561390B2 (en) Protection circuit in semiconductor circuit device comprising a plurality of chips
JP2009500840A (ja) 静電放電保護を有する集積回路
US20200136382A1 (en) Discharge protection circuit and method for operating a discharge protection circuit
CN101740537B (zh) 半导体装置以及修改集成电路的方法
TWI314356B (en) Integrated circuit and esd proteciton system
WO2006011292A1 (ja) 半導体装置
JP2002124577A (ja) 多チップモジュール用ｅｓｄ回路を含む集積回路及びその方法
US6639771B2 (en) Internet ESD-shunt diode protected by delayed external MOSFET switch
US8649135B2 (en) On-chip noise filter circuit
US5910873A (en) Field oxide transistor based feedback circuit for electrical overstress protection
US20100001394A1 (en) Chip package with esd protection structure
US20190237458A1 (en) Semiconductor device having multiple gate pads
CN104143820A (zh) 静电放电保护电路及方法
TWI666755B (zh) 靜電放電防護架構、積體電路以及用來保護積體電路之核心電路免受導電墊片所接收之靜電放電事件的傷害的方法
JP5855458B2 (ja) 集積回路においてｉ／ｏクラスタを形成するための方法及び装置
US7827512B2 (en) Semiconductor device and method of designing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120627

Termination date: 20190225