CN101740458A - 浅沟槽结构制作方法 - Google Patents
浅沟槽结构制作方法 Download PDFInfo
- Publication number
- CN101740458A CN101740458A CN200810203541A CN200810203541A CN101740458A CN 101740458 A CN101740458 A CN 101740458A CN 200810203541 A CN200810203541 A CN 200810203541A CN 200810203541 A CN200810203541 A CN 200810203541A CN 101740458 A CN101740458 A CN 101740458A
- Authority
- CN
- China
- Prior art keywords
- shallow trench
- oxide
- manufacturing
- sacrificial layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
一种浅沟槽结构制作方法,包括:提供半导体衬底,在所述半导体衬底上形成浅沟槽;在所述浅沟槽内形成氧化物牺牲层;去除所述氧化物牺牲层;在所述浅沟槽内形成衬底氧化层;在所述衬底氧化层上形成用于填充浅沟槽的填充氧化层。通过本技术方案,可使得浅沟槽在形成过程中其顶端转角得以圆化,改善浅沟槽内的应力环境,避免后续工艺对浅沟槽的破坏,提高半导体器件的电学性能,提升半导体产品的良率。
Description
技术领域
本发明涉及半导体制作技术领域,特别涉及浅沟槽结构制作方法。
背景技术
半导体集成电路的发展方向为增加密度与缩小元件。在集成电路制作中,隔离结构是一种重要技术,形成在硅基底上的元件必须与其他元件隔离。随着半导体制作技术的进步,浅沟槽隔离(Shallow Trench Isolation,STI)技术已经逐渐取代了传统半导体器件制作所采用的如局部硅氧化法(LOCOS)等其他隔离方法。
现有浅沟槽隔离结构的制作方法一般包括:在高温氧化炉管内氧化硅晶圆,在硅衬底上形成衬垫氧化层(Pad Oxide)和氮化硅层(Nitride),再进行浅沟槽蚀刻,之后在浅沟槽的底部及侧壁以热氧化工艺形成衬底氧化层(Liner),并以例如低压化学气相淀积(LPCVD)工艺或高浓度等离子-化学气相沉积(HDP-CVD)工艺在所述衬底氧化层上形成用于填充浅沟槽的填充氧化层,接着以化学机械研磨(CMP)技术去除表面多出的材料,并以氮化硅层作为研磨终止层,留下一平坦的表面,最后再将氮化硅层和衬垫氧化层去除,以供后续工艺的制作。
由于现有技术中,浅沟槽是利用蚀刻工艺形成的,其各转角大多呈尖锐状,所述浅沟槽的形状不仅影响后续沟槽的填充效果,而且尖锐的浅沟槽转角还容易引起边缘漏电,使得器件电学性能下降。另外,浅沟槽进行填充采用的是化学气相淀积(CVD)工艺,特别是高浓度等离子-化学气相沉积(HDP-CVD)工艺,而在浅沟槽的底部及侧壁形成的衬底氧化层由于厚度较小,一般例如为30埃至200埃。在形成填充氧化层的过程中,等离子体会不断轰击衬底氧化层,特别是对于衬底氧化层中位于浅沟槽各转角处的呈尖锐状的那一部分,受到等离子体侵蚀会更加明显,膜层厚度会被磨薄,甚至会出现被穿破并进而破坏位于衬底氧化层之下的硅衬底的情形,产生漏电流,降低浅沟槽的隔离特性,从而导致最终形成的半导体器件的质量下降。
发明内容
本发明解决的问题是提供一种浅沟槽结构制作方法,避免了现有技术中由于多晶硅层表面沾染的杂质影响产品良率的问题。
为解决上述问题,本发明提供一种浅沟槽结构制作方法,包括:提供半导体衬底,在所述半导体衬底上形成浅沟槽;在所述浅沟槽内形成氧化物牺牲层;去除所述氧化物牺牲层;在所述浅沟槽内形成衬底氧化层;在所述衬底氧化层上形成用于填充浅沟槽的填充氧化层。
可选地,形成所述氧化物牺牲层的方法为热氧化工艺。
可选地,所述热氧化工艺包括原位蒸汽生成工艺。
可选地,形成所述氧化物牺牲层的温度条件为800摄氏度至1200摄氏度。
可选地,所述氧化物牺牲层的厚度为30埃至200埃。
可选地,所述氧化物牺牲层的材料为氧化硅。
可选地,形成氧化物牺牲层的次数为至少二次。
可选地,去除所述氧化物牺牲层的方法为干法蚀刻工艺或湿法蚀刻工艺。
可选地,形成所述衬底氧化层的方法为热氧化法。
可选地,形成填充氧化层的方法为高浓度等离子-化学气相沉积工艺。
与现有技术相比,本发明技术方案在制作浅沟槽结构工艺中在浅沟槽内形成衬底氧化层之前额外增加了在浅沟槽内形成氧化物牺牲层并于后续再予以去除的工艺步骤,使得浅沟槽各转角得以圆化,改善浅沟槽内的应力环境,避免在执行后续工艺制作时对浅沟槽(特别是顶端转角)的破坏,提高半导体器件的电学性能,进而提升半导体产品的良率。
附图说明
图1为根据本发明实施方式中浅沟槽结构制作方法的流程图;
图2至图6为根据图1流程制作浅沟槽结构的结构示意图。
具体实施方式
发明人发现,在制作浅沟槽结构时,浅沟槽各转角呈尖锐状,且在后续利用HDP-CVD工艺形成填充氧化层时,由于HDP具有一定的刻蚀能力,等离子体对衬底氧化层造成轰击,且衬底氧化层厚度较小,特别是浅沟槽各转角位置处的衬底氧化层也呈尖锐状,因此衬底氧化层在等离子体轰击下非常容易被破坏,导致填充氧化层直接与浅沟槽内的硅衬底接触,使得浅沟槽内的应力变化,甚至会破坏浅沟槽内的晶格,使晶格产生缺陷,从而导致半导体器件的电学性能下降。
因此,在制作半导体器件时,为防止上述缺陷对产品良率的影响。本发明提供一种浅沟槽结构制作方法,包括:提供半导体衬底,在所述半导体衬底上形成浅沟槽;在所述浅沟槽内形成氧化物牺牲层;去除所述氧化物牺牲层;在所述浅沟槽内形成衬底氧化层;在所述衬底氧化层上形成用于填充浅沟槽的填充氧化层。额外增加了在浅沟槽内形成氧化物牺牲层并于后续再予以去除的工艺步骤,使得浅沟槽各转角得以圆化,改善浅沟槽内的应力环境,避免后续工艺对衬底氧化层和硅衬底的破坏,提高半导体器件的电学性能,进而提升半导体产品的良率。
本发明提供一种浅沟槽结构制作方法,包括提供半导体衬底,所述半导体衬底形成有浅沟槽;在所述浅沟槽内形成氧化物牺牲层;去除所述氧化物牺牲层;在所述浅沟槽内形成衬底氧化层。与现有技术相比,使得浅沟槽顶端转角得以圆化,改善浅沟槽内的应力环境,避免后续执行高密度等离子体化学气相沉积及化学机械研磨时对浅沟槽(特别是顶端转角)的破坏,从而表面半导体器件电学性能的下降。
为此,如图1所示,所述浅沟槽结构制作方法包括如下步骤:
S100,提供半导体衬底,在所述半导体衬底上形成浅沟槽。
S102,在所述浅沟槽内形成氧化物牺牲层。
S104,去除所述氧化物牺牲层。
S106,在所述浅沟槽内形成衬底氧化层。
S108,在所述衬底氧化层上形成用于填充浅沟槽的填充氧化层。
下面结合附图对本发明的内容进行详细说明。
执行步骤S100,提供半导体衬底,在半导体衬底200上依序形成衬垫氧化层201、氮化硅层202和浅沟槽203,形成如图2所示的结构。
其中,所述半导体衬底200为形成有半导体器件的硅、形成有半导体器件的绝缘体上硅(SOI)、或者为形成有半导体器件的II-VI或者III-V族化合物半导体。
衬垫氧化层201的材质一般为氧化硅。在现有技术中,形成衬垫氧化层201的工艺是热氧化法,即在高温环境下,将半导体衬底200暴露在含氧环境中。该工艺通常在炉管中实现。通常形成的衬垫氧化层201的厚度都在几十埃左右,例如约50埃至250埃厚。因形成衬垫氧化层201的工艺已为本领域技术人员所熟知,故在此不再赘述。
在衬垫氧化层201上形成氮化硅层202。所述氮化硅层202的材质为氮化硅。在现有技术中,形成氮化硅层202的方法例如是化学气相淀积工艺(CVD)。在本实施例中,形成的氮化硅层202的厚度大约为1000埃~2000埃。因形成氮化硅层202的工艺已为本领域技术人员所熟知,故在此不再赘述。
接着,进行蚀刻以形成浅沟槽203,浅沟槽203是用于对半导体衬底200所形成的栅极结构(未予以图示)进行电隔离。在现有技术中,形成浅沟槽203的方法是微影蚀刻工艺,具体来讲,是通过非等向性蚀刻,并且以含有HBr、Cl与CF4为反应气体而形成的。形成的浅沟槽203的深度一般为0.4um至0.5um深。因形成浅沟槽203的工艺已为本领域技术人员所熟知,故在此不再赘述。
接着执行步骤S102,在浅沟槽203内形成氧化物牺牲层204,形成如图3所示的结构。
氧化物牺牲层204是形成在浅沟槽203的底部和侧壁上。氧化物牺牲层204的材质为氧化硅。在现有技术中,氧化物牺牲层204可以例如是热氧化法,即在高温环境下,将半导体衬底200暴露在含氧环境中。优选地,可以是原位蒸汽生成工艺(ISSG),具体来讲,是在通常的氧气气氛里掺入了恒量的氢气(具有氧和氢氧根的氛围),在高温下,例如800摄氏度~1200摄氏度,产生类似于爆燃的化学反应,所述反应会产生大量的气相活性自由基,其中主要是易于与硅原子反应的原子氧,由于原子氧的强氧化作用,在未有保护的、暴露的硅表面都会被氧化进而形成ISSG氧化物层(即氧化物牺牲层204),形成的氧化物牺牲层204的厚度大致为30埃至200埃。所述氧化物牺牲层204能够修复浅沟槽203内的衬底晶格缺陷以及改善浅沟槽203内衬底表面应力。
接着执行步骤S104,去除所述氧化物牺牲层204,形成如图4所示的结构。氧化物牺牲层204可通过干法蚀刻工艺或湿法蚀刻工艺予以去除。以湿法蚀刻工艺为例进行说明,例如可通过稀释水溶性氢氟酸(HF)溶液来腐蚀并去除氧化物牺牲层204。所述氢氟酸溶液的选择应参考湿度、干燥条件及氧化物牺牲层204的厚度等因素。通过稀释水溶性氢氟酸溶液清洗技术能更好地保证硅片表面的微粗糙度,在处理过程中不会产生额外的杂质。该氢氟酸去除工艺的具体实施方法已为本领域技术人员所熟知,在此不再赘述。
容易知道,通过上述形成氧化物牺牲层204的步骤S102和去除氧化物牺牲层204的步骤S104,可使得浅沟槽203在氧化物牺牲层204形成与去除的高温处理过程中,应力能得到一定的释放,浅沟槽203的各转角(包括浅沟槽的底部与侧壁所形成的转角以及侧壁与半导体衬底表面形成的转角)得以获得一定程度的圆化,相比之前各转角呈尖锐状,效果明显。
接着执行步骤S106,在浅沟槽内203形成衬底氧化层205,形成如图5所示的结构。
氧化物牺牲层204是形成在浅沟槽203的底部和侧壁上。衬底氧化层205的材质为氧化硅,其厚度为30埃至200埃。在现有技术中,与形成氧化物牺牲层204相类似,形成衬底氧化层205的方法也可以利用热氧化法、优选为ISSG工艺,来实现。因该ISSG工艺已为本领域技术人员所熟知,在此不再赘述。
需说明的是,在步骤S106中形成衬底氧化层205时采用的是热氧化法,故在处理过程中,特别是在高温情形下,浅沟槽203的应力能得到进一步的释放,浅沟槽203的各转角圆化效果更为明显,使得最终形成的衬底氧化层205厚度均匀,且在对应浅沟槽203的各转角处的那部分同样是圆滑过渡,而可避免出现之前的尖锐状。
接着执行步骤S108,在衬底氧化层205上形成用于填充浅沟槽203的填充氧化层206,形成如图6所示的结构。
填充氧化层206的材质为氧化硅。在现有技术中,形成填充氧化层206的方法可以是低压化学气相淀积(LPCVD)工艺或高浓度等离子-化学气相沉积(HDP-CVD)工艺。优选地,可以是例如以SiH4、O2和Ar的混合气体作为等离子化的气体源的HDP-CVD工艺对沟槽进行填充,因该HDP-CVD工艺的具体实施方法已为本领域技术人员所熟知,在此不再赘述。由于通过上述步骤,使得浅沟槽的各转角及与其对应的衬底氧化层205的各转角获得了圆化,衬底氧化层205可有效保护其下的半导体衬底,避免HDP-CVD工艺中等离子对衬底氧化层205及其下半导体衬底的破坏。
本发明技术方案在制作浅沟槽结构工艺中通过在浅沟槽内预先形成氧化物牺牲层并于后续再予以去除的工艺步骤,使得在形成氧化物牺牲层的高温处理下浅沟槽各转角得以圆化,改善浅沟槽内的应力环境,使得后续形成的衬底氧化层厚度更为均匀,其相应的各转角也能得到圆化,避免后续执行高密度等离子体化学气相沉积及化学机械研磨时对浅沟槽(特别是顶端转角)的破坏,提高半导体器件的电学性能,进而提升半导体产品的良率。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此,例如在上述实施方式中,形成氧化物牺牲层并再予以去除的工艺步骤并不仅限于一次,在对于增加工艺步骤影响生产效率和增加工艺步骤改善浅沟槽内应力环境的平衡考量下,上述工艺步骤根据实际的需要还可进行二次甚至以上的多次,以达到更好的效果。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种浅沟槽结构制作方法,其特征在于,包括:
提供半导体衬底,在所述半导体衬底上形成浅沟槽;
在所述浅沟槽内形成氧化物牺牲层;
去除所述氧化物牺牲层;
在所述浅沟槽内形成衬底氧化层;
在所述衬底氧化层上形成用于填充浅沟槽的填充氧化层。
2.根据权利要求1所述浅沟槽结构制作方法,其特征在于,形成所述氧化物牺牲层的方法为热氧化工艺。
3.根据权利要求1所述浅沟槽结构制作方法,其特征在于,所述热氧化工艺包括原位蒸汽生成工艺。
4.根据权利要求1所述浅沟槽结构制作方法,其特征在于,形成所述氧化物牺牲层的温度条件为800摄氏度至1200摄氏度。
5.根据权利要求1或2所述浅沟槽结构制作方法,其特征在于,所述氧化物牺牲层的厚度为30埃至200埃。
6.如权利要求1或2所述的浅沟槽结构制作方法,其特征在于,所述氧化物牺牲层的材料为氧化硅。
7.根据权利要求1所述浅沟槽结构制作方法,其特征在于,形成氧化物牺牲层的次数为至少二次。
8.如权利要求1所述的浅沟槽结构制作方法,其特征在于,去除所述氧化物牺牲层的方法为干法蚀刻工艺或湿法蚀刻工艺。
9.如权利要求1所述的浅沟槽结构制作方法,其特征在于,形成所述衬底氧化层的方法为热氧化法。
10.如权利要求1所述的浅沟槽结构制作方法,其特征在于,形成填充氧化层的方法为高浓度等离子-化学气相沉积工艺。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810203541A CN101740458A (zh) | 2008-11-27 | 2008-11-27 | 浅沟槽结构制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810203541A CN101740458A (zh) | 2008-11-27 | 2008-11-27 | 浅沟槽结构制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101740458A true CN101740458A (zh) | 2010-06-16 |
Family
ID=42463705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200810203541A Pending CN101740458A (zh) | 2008-11-27 | 2008-11-27 | 浅沟槽结构制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101740458A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102361007A (zh) * | 2011-11-02 | 2012-02-22 | 上海宏力半导体制造有限公司 | 沟槽刻蚀方法以及半导体器件 |
CN102646603A (zh) * | 2012-04-24 | 2012-08-22 | 上海宏力半导体制造有限公司 | 沟槽型mos的形成方法 |
CN103646862A (zh) * | 2013-11-29 | 2014-03-19 | 上海华力微电子有限公司 | Cmos器件栅氧化层的制造方法 |
WO2014088976A1 (en) * | 2012-12-05 | 2014-06-12 | Robert Bosch Gmbh | Structured gap for a mems pressure sensor |
CN107731822A (zh) * | 2017-08-22 | 2018-02-23 | 长江存储科技有限责任公司 | 一种三维存储器的制备方法及其结构 |
CN110462823A (zh) * | 2017-03-30 | 2019-11-15 | 超威半导体公司 | 氧化物中的正弦形状电容器架构 |
-
2008
- 2008-11-27 CN CN200810203541A patent/CN101740458A/zh active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102361007A (zh) * | 2011-11-02 | 2012-02-22 | 上海宏力半导体制造有限公司 | 沟槽刻蚀方法以及半导体器件 |
CN102646603A (zh) * | 2012-04-24 | 2012-08-22 | 上海宏力半导体制造有限公司 | 沟槽型mos的形成方法 |
CN102646603B (zh) * | 2012-04-24 | 2016-04-06 | 上海华虹宏力半导体制造有限公司 | 沟槽型mos的形成方法 |
WO2014088976A1 (en) * | 2012-12-05 | 2014-06-12 | Robert Bosch Gmbh | Structured gap for a mems pressure sensor |
US9073749B2 (en) | 2012-12-05 | 2015-07-07 | Robert Bosch Gmbh | Structured gap for a MEMS pressure sensor |
CN103646862A (zh) * | 2013-11-29 | 2014-03-19 | 上海华力微电子有限公司 | Cmos器件栅氧化层的制造方法 |
CN103646862B (zh) * | 2013-11-29 | 2016-06-15 | 上海华力微电子有限公司 | Cmos器件栅氧化层的制造方法 |
CN110462823A (zh) * | 2017-03-30 | 2019-11-15 | 超威半导体公司 | 氧化物中的正弦形状电容器架构 |
CN107731822A (zh) * | 2017-08-22 | 2018-02-23 | 长江存储科技有限责任公司 | 一种三维存储器的制备方法及其结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100483669C (zh) | 浅沟槽隔离结构的制造方法 | |
US8470714B1 (en) | Method of forming fin structures in integrated circuits | |
CN100539069C (zh) | 浅沟槽隔离的制造方法 | |
JP2014199942A (ja) | バルクFinFET中のSiフィンのフィン下部近くのSTI形状 | |
CN101770974B (zh) | 浅沟槽隔离结构的制造方法 | |
CN101740458A (zh) | 浅沟槽结构制作方法 | |
CN102122630B (zh) | 浅沟槽隔离结构的制作方法 | |
KR100590383B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
CN104425278A (zh) | 半导体器件及半导体器件的形成方法 | |
CN101599419B (zh) | 沟槽的形成方法 | |
JP2005197475A (ja) | 半導体装置のドライエッチング方法 | |
JP2005322872A (ja) | トレンチ型素子分離膜を備えた半導体素子の製造方法 | |
KR20190041518A (ko) | 웨이퍼의 이산화규소 제거 방법 및 집적회로 제조 공정 | |
CN101728307B (zh) | 浅沟槽隔离结构的制作方法 | |
CN102122628B (zh) | 浅沟槽隔离结构及其制作方法 | |
CN102157429A (zh) | 一种浅沟槽隔离结构的制造方法 | |
CN104637881A (zh) | 浅沟槽隔离结构的形成方法 | |
CN103594412A (zh) | 一种浅沟槽隔离结构的制作方法和浅沟槽隔离结构 | |
US6720235B2 (en) | Method of forming shallow trench isolation in a semiconductor substrate | |
JP3748867B2 (ja) | 半導体装置の製造方法 | |
CN101459106B (zh) | 浅沟槽隔离结构的形成方法 | |
KR100700284B1 (ko) | 반도체소자의 트랜치 소자분리막 형성방법 | |
KR20090056083A (ko) | 반도체 소자의 제조 방법 | |
JP5401818B2 (ja) | 半導体装置の製造方法 | |
TWI267914B (en) | Method of manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20100616 |