CN107731822A - 一种三维存储器的制备方法及其结构 - Google Patents
一种三维存储器的制备方法及其结构 Download PDFInfo
- Publication number
- CN107731822A CN107731822A CN201710726109.7A CN201710726109A CN107731822A CN 107731822 A CN107731822 A CN 107731822A CN 201710726109 A CN201710726109 A CN 201710726109A CN 107731822 A CN107731822 A CN 107731822A
- Authority
- CN
- China
- Prior art keywords
- substrate
- silica membrane
- type
- dimensional storage
- corner regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003860 storage Methods 0.000 title claims abstract description 35
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 133
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 65
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 51
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 51
- 239000010703 silicon Substances 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 239000012528 membrane Substances 0.000 claims abstract description 47
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims description 41
- 239000001301 oxygen Substances 0.000 claims description 28
- 229910052760 oxygen Inorganic materials 0.000 claims description 28
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 5
- 239000012895 dilution Substances 0.000 claims description 4
- 238000010790 dilution Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 230000008569 process Effects 0.000 claims description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims 2
- 239000004408 titanium dioxide Substances 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 description 11
- 239000010408 film Substances 0.000 description 8
- 239000002210 silicon-based material Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 241000790917 Dioxys <bee> Species 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 230000026267 regulation of growth Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 229910003978 SiClx Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- VDGJOQCBCPGFFD-UHFFFAOYSA-N oxygen(2-) silicon(4+) titanium(4+) Chemical compound [Si+4].[O-2].[O-2].[Ti+4] VDGJOQCBCPGFFD-UHFFFAOYSA-N 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical group [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005039 memory span Effects 0.000 description 1
- 210000003205 muscle Anatomy 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供的一种三维存储器的制备方法及其结构，在基板的表面，外延硅柱的侧壁以及L型的转角区形成第一二氧化硅薄膜，接着去除所述第一二氧化硅薄膜，接着在所述基板的表面，所述外延硅柱的侧壁以及所述L型的转角区形成第二二氧化硅薄膜，可以使栅氧结构层的厚度在外延硅柱与硅衬底表面的L型转角处厚度均匀、圆滑，避免由于L型转角处的栅氧结构层厚度较薄以及尖角的存在而导致的电荷泄露发生，提高产品电性的稳定性和产品良率。
Description
技术领域
本发明涉及半导体器件及其制造领域，尤其涉及一种三维存储器的制备方法及其结构。
背景技术
随着市场需求对存储器容量的不断提高，传统的基于平面或二维结构的存储器在单位面积内可提供的存储单元数量已经接近极限，无法进一步满足市场对更大容量存储器的需求。就如同在一块有限的平面上建立的数间平房，这些平房整齐排列，但是随着需求量的不断增加，平房的数量不断井喷，可最终这块面积有限的平面只能容纳一定数量的平房而无法继续增加。平面结构的存储器已接近其实际扩展极限，给半导体存储器行业带来严峻挑战。
为了解决上述困难，业界提出了三维存储器(3D NAND)的概念，其是一种新兴的闪存类型，通过把内存颗粒堆叠在一起来解决2D或者平面NAND闪存带来的限制。不同于将存储芯片放置在单面，新的3D NAND技术，垂直堆叠了多层数据存储单元，具备卓越的精度。基于该技术，可打造出存储容量比同类NAND技术高达数倍的存储设备。该技术可支持在更小的空间内容纳更高存储容量，进而带来很大的成本节约、能耗降低，以及大幅的性能提升以全面满足众多消费类移动设备和要求最严苛的企业部署的需求。利用新的技术使得颗粒能够进行立体式的堆叠，从而解决了由于晶圆物理极限而无法进一步扩大单晶片可用容量的限制，在同样体积大小的情况下，极大的提升了存储器颗粒单晶片的容量体积，进一步推动了存储颗粒总体容量的飙升。
如图1所示，三维存储器包括硅衬底10，硅衬底10上形成有阵列存储区；所述陈列存储区包括在所述硅衬底10上交替形成栅金属层(图中未示出)和氧化硅层13的多层堆叠结构14，在所述堆叠结构14中形成的垂直沟道区15。为了隔离栅金属层与源漏电极，需要在三维存储器的底部形成一层栅氧结构11，该栅氧结构层需要有较高的质量，而且需要具有均一的厚度，如果其厚度不均匀或者偏薄，电荷就容易从栅氧结构层中薄弱的地方泄露。目前，形成该栅氧结构层的方法主要是通过硅衬底10以及硅衬底上的外延硅柱12来形成位于三维存储器底部的L型栅氧结构层11，该栅氧结构层是通过硅在含水汽的高纯氧的氛围下生长而成。由于氧化硅生长速率与接触氧的面积呈正比，外延硅柱与硅衬底表面会均匀生长氧化层，而在外延硅柱与硅衬底表面的L型转角处由于接触面积较小(如图2中箭头位置)，生长的氧化硅就会偏薄，由于转角处氧化不均匀，容易导致金属栅16转角处形成尖角17，尖角处的栅氧结构层最薄弱，容易导致电荷泄露。
发明内容
本发明的目的就是为了解决以上问题，如何使栅氧结构层的厚度在外延硅柱与硅衬底表面的L型转角处厚度同样是均匀的，使原本的尖角圆滑，从而避免由于L型转角处的栅氧结构层厚度较薄而导致的电荷泄露发生。本发明的目的是通过以下技术方案实现的。
一种三维存储器的制备方法，其特征在于，包括如下步骤：
提供一基板，在所述基板上形成三维存储器的阵列存储区；
在所述阵列存储区中形成接触通孔以暴露所述基板，在所述接触通孔底部暴露的基板上形成外延硅柱，所述外延硅柱的侧壁与所述基板形成L型的转角区；
在所述基板的表面，所述外延硅柱的侧壁以及所述L型的转角区形成第一二氧化硅薄膜；
去除所述第一二氧化硅薄膜，去除所述二氧化硅薄膜后所述L型转角区从尖角的形貌转变为圆弧的形貌；
在所述基板的表面，所述外延硅柱的侧壁以及所述L型的转角区形成第二二氧化硅薄膜，所述第二二氧化硅薄膜在所述基板与所述外延硅柱的侧壁形成的L型转角区具有圆弧的形貌。
优选地，所述形成第一二氧化硅薄膜的工艺为低温干氧法，所述低温干氧法的生长温度为700摄氏度至800摄氏度之间，生长气氛为氧气，不含氢气和水蒸气。
优选地，所述第一二氧化硅薄膜的厚度为20埃至50埃。
优选地，所述去除所述第一二氧化硅薄膜的工艺为使用稀释的氢氟酸来去除所述第一二氧化硅薄膜。
优选地，所述形成第二二氧化硅薄膜的工艺为原位蒸汽氧化法，生长温度为900摄氏度至1100摄氏度，生长气氛包括氧气和氢气。
本发明还提供一种三维存储器结构，其特征在于，所述三维存储器结构是由如上述任意一项所述的方法制备得到的。
本发明的优点在于：本发明提供的一种三维存储器的制备方法及其结构，可以使栅氧结构层的厚度在外延硅柱与硅衬底表面的L型转角处厚度同样是均匀的，使原本的尖角圆滑，从而避免由于L型转角处的栅氧结构层厚度较薄而导致的电荷泄露发生，进而提高产品电性的稳定性，提高产品良率。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1示出了根据本发明背景技术中三维存储器的栅氧结构的示意图。
图2示出了根据本发明背景技术中三维存储器的栅氧结构的电镜图片。
图3-5示出了根据本发明实施例的三维存储器的栅氧结构的制备工艺流程结构示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
实施例一
参考图3-5所示，本发明的实施例一提出一种三维存储器的制备方法，其特征在于，包括以下步骤：
如图3所示，提供一基板20，在所述基板20上形成三维存储器的阵列存储区24，所述基板20的材料为硅晶片；
在所述阵列存储区24中形成接触通孔以暴露所述基板，在所述接触通孔底部暴露的基板上形成外延硅柱22，所述外延硅柱22的侧壁与所述基板形成L型的转角区；
在所述基板20的表面，所述外延硅柱的侧壁以及所述L型的转角区形成第一二氧化硅薄膜21；所述形成第一二氧化硅薄膜21的工艺步骤具体为：采用低温干氧法，将所述基板20的表面，所述外延硅柱的侧壁以及所述L型的转角区的硅材料氧化而形成一层较薄的二氧化硅层，采用所述低温干氧法是为了降低硅氧化过程中的热生长速率，这样就可以在所述基板20的表面，所述外延硅柱的侧壁以及所述L型的转角区形成一层较薄的二氧化硅薄膜，而且薄膜的厚度更佳均匀。低温干氧法的生长温度控制在700摄氏度至800摄氏度之间，干氧法的气氛在氧气的气氛下，气氛中不含氢气和水蒸气，这样可以使氧气渗透到硅材质的深度较浅，有利于形成较薄的二氧化硅层。所述第一二氧化硅层的厚度为20埃至50埃。
如图4所示，去除所述第一二氧化硅薄膜21，去除所述二氧化硅薄膜21后所述L型转角区从尖角的形貌转变为圆弧的形貌；去除所述第一二氧化硅薄膜的工艺具体为：使用稀释的氢氟酸来湿法去除所述第一二氧化硅层。由于所述第一二氧化硅层是将一部分基板表面、外延硅柱的侧面以及L型转角区的硅材质氧化而来，且其薄膜的均匀性较好，而且厚度较薄，因此，在去除该第一二氧化硅薄膜后，在L型转角区的位置，有原来交尖锐的尖角形貌转变为了圆弧的形貌，转角处的形貌较之前变得圆滑，而没有尖角的存在。
如图5所示，在所述基板20的表面，所述外延硅柱22的侧壁以及所述L型的转角区形成第二二氧化硅薄膜26，所述第二二氧化硅薄膜26在所述基板20与所述外延硅柱22的侧壁形成的L型转角区具有圆弧的形貌。所述形成第二二氧化硅薄膜的工艺为原位蒸汽氧化法替代原有的湿氧法，原位蒸汽氧化法的生长温度为900摄氏度至1100摄氏度，生长气氛包括氧气和氢气。所述第二二氧化硅薄膜的厚度为80埃至150埃。在高温下形成的氢氧离子团能迅速渗透到硅材质较深的深度形成二氧化硅，该种方式形成的氧化层厚度均匀质密，可以避免转角热生长速率不均匀造成的尖角形貌，由于形成的二氧化硅质密，底部二氧化层可以更好的绝缘电荷。
实施例二
参考图3-5所示，本发明的实施例二提出一种三维存储器的制备方法，其特征在于，包括以下步骤：
如图3所示，提供一基板20，在所述基板20上形成三维存储器的阵列存储区24和外围电路区，所述基板20的材料为硅晶片；
形成所述陈列存储区的工艺包括在所述基板上交替形成氮化硅层和氧化硅层的多层堆叠结构；在所述多层堆叠结构中形成多个通孔；
在所述阵列存储区24中形成接触通孔以暴露所述基板，在所述接触通孔底部暴露的基板上形成外延硅柱22，所述外延硅柱22的侧壁与所述基板形成L型的转角区；
在每个所述通孔的内壁表面上依次顺序形成高K介电层，第一隧穿介质层，电荷存储介质层，第二隧穿介质层和多晶硅层；以上各层将每个所述通孔的内壁完全覆盖以作为三维存储器的导电沟道区；
去除所述多层堆叠结构中的氮化硅层；在所述三维存储器的底部，所述基板和所述外延硅柱的侧壁暴露于上述被去除的氮化硅层的位置处；
在所述基板20的表面，所述外延硅柱的侧壁以及所述L型的转角区形成第一二氧化硅薄膜21；所述形成第一二氧化硅薄膜21的工艺步骤具体为：采用低温干氧法，将所述基板20的表面，所述外延硅柱的侧壁以及所述L型的转角区的硅材料氧化而形成一层较薄的二氧化硅层，采用所述低温干氧法是为了降低硅氧化过程中的热生长速率，这样就可以在所述基板20的表面，所述外延硅柱的侧壁以及所述L型的转角区形成一层较薄的二氧化硅薄膜，而且薄膜的厚度更佳均匀。低温干氧法的生长温度控制在700摄氏度至800摄氏度之间，干氧法的气氛在氧气的气氛下，气氛中不含氢气和水蒸气，这样可以使氧气渗透到硅材质的深度较浅，有利于形成较薄的二氧化硅层。所述第一二氧化硅层的厚度为20埃至50埃。
如图4所示，去除所述第一二氧化硅薄膜21，去除所述二氧化硅薄膜21后所述L型转角区从尖角的形貌转变为圆弧的形貌；去除所述第一二氧化硅薄膜的工艺具体为：使用稀释的氢氟酸来湿法去除所述第一二氧化硅层。由于所述第一二氧化硅层是将一部分基板表面、外延硅柱的侧面以及L型转角区的硅材质氧化而来，且其薄膜的均匀性较好，而且厚度较薄，因此，在去除该第一二氧化硅薄膜后，在L型转角区的位置，有原来交尖锐的尖角形貌转变为了圆弧的形貌，转角处的形貌较之前变得圆滑，而没有尖角的存在。
如图5所示，在所述基板20的表面，所述外延硅柱22的侧壁以及所述L型的转角区形成第二二氧化硅薄膜26，所述第二二氧化硅薄膜26在所述基板20与所述外延硅柱22的侧壁形成的L型转角区具有圆弧的形貌。所述形成第二二氧化硅薄膜的工艺为原位蒸汽氧化法，生长温度为900摄氏度至1100摄氏度，生长气氛包括氧气和氢气。在高温下形成的氢氧离子团能迅速渗透到硅材质较深的深度形成二氧化硅，该种方式形成的氧化层厚度均匀质密，可以避免转角热生长速率不均匀造成的尖角形貌，由于形成的二氧化硅质密，底部二氧化层可以更好的绝缘电荷。
在所述多层堆叠结构中被去除的氮化硅层的位置形成金属栅；
形成与所述外围电路电连接的接触孔；
形成与所述金属栅电连接的接触孔。
实施例三
本发明的实施例三提出一种三维存储器的制备方法，在该实施例中，将描述与以上实施例不同的部分，相同部分将不再赘述。
所述低温干氧法生长第一二氧化硅薄膜的温度为720摄氏度，所述原位蒸汽法生长第二二氧化硅薄膜的温度为1000摄氏度。所述第一二氧化硅薄膜的厚度为30埃。所述第二二氧化硅薄膜的厚度为100埃。
实施例四
本发明的实施例四提出一种三维存储器的制备方法，在该实施例中，将描述与以上实施例不同的部分，相同部分将不再赘述。
所述低温干氧法生长第一二氧化硅薄膜的温度为760摄氏度，所述原位蒸汽法生长第二二氧化硅薄膜的温度为1200摄氏度。所述第一二氧化硅薄膜的厚度为40埃。所述第二二氧化硅薄膜的厚度为120埃。
实施例五
本发明的实施例五提出一种三维存储器的制备方法，在该实施例中，将描述与以上实施例不同的部分，相同部分将不再赘述。
所述低温干氧法生长第一二氧化硅薄膜的温度为770摄氏度，所述原位蒸汽法生长第二二氧化硅薄膜的温度为950摄氏度。所述第一二氧化硅薄膜的厚度为30埃。所述第二二氧化硅薄膜的厚度为90埃。
实施例六
本发明的实施例六提出一种三维存储器结构，所述三维存储器结构是由如上述实施例一至五任意一项所述的方法制备得到的。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (6)
1.一种三维存储器的制备方法，其特征在于，包括如下步骤：
提供一基板，在所述基板上形成三维存储器的阵列存储区；
在所述阵列存储区中形成接触通孔以暴露所述基板，在所述接触通孔底部暴露的基板上形成外延硅柱，所述外延硅柱的侧壁与所述基板形成L型的转角区；
在所述基板的表面，所述外延硅柱的侧壁以及所述L型的转角区形成第一二氧化硅薄膜；
去除所述第一二氧化硅薄膜，去除所述二氧化硅薄膜后所述L型转角区从尖角的形貌转变为圆弧的形貌；
在所述基板的表面，所述外延硅柱的侧壁以及所述L型的转角区形成第二二氧化硅薄膜，所述第二二氧化硅薄膜在所述基板与所述外延硅柱的侧壁形成的L型转角区具有圆弧的形貌。
2.如权利要求1所述的一种三维存储器的制备方法，其特征在于：
所述形成第一二氧化硅薄膜的工艺为低温干氧法，所述低温干氧法的生长温度为700摄氏度至800摄氏度之间，生长气氛为氧气，不含氢气和水蒸气。
3.如权利要求1所述的一种三维存储器的制备方法，其特征在于：
所述第一二氧化硅薄膜的厚度为20埃至50埃。
4.如权利要求1所述的一种三维存储器的制备方法，其特征在于：
所述去除所述第一二氧化硅薄膜的工艺为使用稀释的氢氟酸来去除所述第一二氧化硅薄膜。
5.如权利要求1所述的一种三维存储器的制备方法，其特征在于：
所述形成第二二氧化硅薄膜的工艺为原位蒸汽氧化法，生长温度为900摄氏度至1100摄氏度，生长气氛包括氧气和氢气。
6.一种三维存储器结构，其特征在于，所述三维存储器结构是由如权利要求1-5任意一项所述的方法制备得到的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710726109.7A CN107731822B (zh) | 2017-08-22 | 2017-08-22 | 一种三维存储器的制备方法及其结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710726109.7A CN107731822B (zh) | 2017-08-22 | 2017-08-22 | 一种三维存储器的制备方法及其结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107731822A true CN107731822A (zh) | 2018-02-23 |
| CN107731822B CN107731822B (zh) | 2019-01-29 |
Family
ID=61205148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710726109.7A Active CN107731822B (zh) | 2017-08-22 | 2017-08-22 | 一种三维存储器的制备方法及其结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107731822B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101651144A (zh) * | 2008-06-11 | 2010-02-17 | 三星电子株式会社 | 包括竖直立柱的存储器件及制造和操作该存储器件的方法 |
| CN101740458A (zh) * | 2008-11-27 | 2010-06-16 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽结构制作方法 |
| CN103646862A (zh) * | 2013-11-29 | 2014-03-19 | 上海华力微电子有限公司 | Cmos器件栅氧化层的制造方法 |
| US20140273373A1 (en) * | 2013-03-12 | 2014-09-18 | SanDisk Technologies, Inc. | Method of making a vertical nand device using sequential etching of multilayer stacks |
| CN105374826A (zh) * | 2015-10-20 | 2016-03-02 | 中国科学院微电子研究所 | 三维半导体器件及其制造方法 |
-
2017
- 2017-08-22 CN CN201710726109.7A patent/CN107731822B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101651144A (zh) * | 2008-06-11 | 2010-02-17 | 三星电子株式会社 | 包括竖直立柱的存储器件及制造和操作该存储器件的方法 |
| CN101740458A (zh) * | 2008-11-27 | 2010-06-16 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽结构制作方法 |
| US20140273373A1 (en) * | 2013-03-12 | 2014-09-18 | SanDisk Technologies, Inc. | Method of making a vertical nand device using sequential etching of multilayer stacks |
| CN103646862A (zh) * | 2013-11-29 | 2014-03-19 | 上海华力微电子有限公司 | Cmos器件栅氧化层的制造方法 |
| CN105374826A (zh) * | 2015-10-20 | 2016-03-02 | 中国科学院微电子研究所 | 三维半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107731822B (zh) | 2019-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11839085B2 (en) | Three-dimensional vertical single transistor ferroelectric memory and manufacturing method thereof | |
| TWI222212B (en) | Crown-type capacitor and its manufacturing method | |
| US10373766B2 (en) | Method of producing a super-capacitor | |
| CN110178224A (zh) | 三维存储器器件以及其制作方法 | |
| CN109860197A (zh) | 三维存储器及形成三维存储器的方法 | |
| CN104025225B (zh) | 储能结构、制造用于储能结构的支承结构的方法及包含储能结构的微电子组件和系统 | |
| CN107482015B (zh) | 一种三维存储器的制备方法及其结构 | |
| CN110121777A (zh) | 存储器装置的阶梯结构 | |
| TWI254417B (en) | Single transistor dram cell with reduced current leakage and method of manufacture | |
| CN107706182A (zh) | 一种三维存储器的制备方法及其结构 | |
| CN107706184A (zh) | 一种三维存储器的制备方法及其结构 | |
| TWI433274B (zh) | 堆疊式動態隨機存取記憶體電容之單邊離子植入製程 | |
| CN104241204B (zh) | 3d nand闪存的形成方法 | |
| CN107731838A (zh) | 一种nand存储器及其制备方法 | |
| CN109411475A (zh) | 存储器及其形成方法 | |
| CN107706191A (zh) | 一种3d nand闪存沟道孔多晶硅连接层形成方法 | |
| CN109727989A (zh) | 一种三维存储器及其制造方法 | |
| TWI253168B (en) | Semiconductor substrate and semiconductor circuit formed therein and associated fabrication methods | |
| CN107968093B (zh) | 一种提高共源极钨墙与钨栅极之间击穿电压的3d nand制备方法 | |
| CN107680970B (zh) | 一种三维存储器件的制造方法及其器件结构 | |
| CN107731822B (zh) | 一种三维存储器的制备方法及其结构 | |
| CN107706192B (zh) | 一种三维存储器的制备方法及其结构 | |
| CN107579073A (zh) | 一种三维存储器的制备方法及其结构 | |
| CN103700643A (zh) | 一种基于tsv工艺的转接板深槽电容及其制造方法 | |
| TWI758031B (zh) | 包括具有梅花形狀的通道結構的三維記憶體元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |