CN101689485A - 层叠膜的制造方法、半导体装置的制造方法、半导体装置以及显示装置 - Google Patents

层叠膜的制造方法、半导体装置的制造方法、半导体装置以及显示装置 Download PDF

Info

Publication number
CN101689485A
CN101689485A CN200880024408A CN200880024408A CN101689485A CN 101689485 A CN101689485 A CN 101689485A CN 200880024408 A CN200880024408 A CN 200880024408A CN 200880024408 A CN200880024408 A CN 200880024408A CN 101689485 A CN101689485 A CN 101689485A
Authority
CN
China
Prior art keywords
film
mentioned
semiconductor
semiconductor device
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880024408A
Other languages
English (en)
Other versions
CN101689485B (zh
Inventor
宫嶋利明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101689485A publication Critical patent/CN101689485A/zh
Application granted granted Critical
Publication of CN101689485B publication Critical patent/CN101689485B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam

Abstract

本发明的半导体膜的制造方法具备如下工序：形成被基板101支撑的第一膜103的工序(a)；形成被基板支撑并且热传导率比第一膜103低的第二膜102的工序(b)；在第一膜103和第二膜102的上方堆积非晶质状态的半导体膜104的工序(c)；以及通过对半导体膜104中位于第一膜103和第二膜102的上方的部分照射相同强度的能量束，使半导体膜104中位于第二膜102上的部分晶化，使半导体膜104中位于第一膜103上的部分原样保留非晶质状态的工序(d)。

Description

层叠膜的制造方法、半导体装置的制造方法、半导体装置以及显示装置
技术领域
本发明涉及具有晶质半导体层和非晶质半导体层的层叠膜的制造方法、半导体装置的制造方法、半导体装置以及显示装置。
背景技术
以往，作为液晶显示装置的薄膜晶体管(以下称之为“TFT”)，人们已知形成在基板上的多晶硅层发挥活性区域的功能的薄膜晶体管。该多晶硅层通过对形成在基板上的非晶质硅膜照射能量束使其晶化而形成。多晶硅膜显示出因平均粒径的大小而异的电气特性。
一般而言，表现为多晶硅膜的平均粒径越小越不易产生TFT的漏电流、平均粒径越大载流子迁移率越大的性质。因此，能用平均粒径较小的区域来实现漏电流较少的晶体管，并且能通过用平均粒径较大的区域形成晶体管来能够实现载流子迁移率的提高。
在专利文献1中公开了如下方法：通过对形成在膜厚不同的基底膜上的非晶质硅膜照射相同强度的激光，来形成平均粒径不同的多晶硅膜。根据专利文献1，进行激光退火时的冷却速度在非晶质硅膜中基底膜的厚度不同的部分间不同，冷却速度越大的区域形成平均粒径越小的多晶硅膜，冷却速度越小的区域形成平均粒径越大的多晶硅膜。
另一方面，在专利文献2中公开了对每个像素设置静态随机存取存储器(SRAM)作为灰度数据保持单元的液晶装置。在该液晶装置中，对每个像素形成用于对液晶施加电压的TFT和用于构成SRAM电路的TFT。一般而言，对于用于对液晶施加电压的TFT要求漏电流较少的特性，对于构成SRAM电路的TFT要求较高的载流子迁移率。
专利文献1：日本特开平11-95259号公报
专利文献2：日本特开平11-295700号公报
发明内容
发明要解决的问题
在专利文献1所公开的方法中存在如下问题：即便形成具有平均粒径不同的多晶硅层的TFT，也无法充分地获得该TFT所需要的特性。例如，即便使用平均粒径较小的区域形成TFT，也不能说漏电流足够少，而是要求漏电流进一步变少。
另外，为了实现专利文献2所公开的构造，需要将要求漏电流较少的特性的TFT和要求较高的载流子迁移率的TFT形成在相互接近的区域中。但是，对相互接近的区域照射不同强度的激光有困难。
本发明是为了解决上述课题而完成的，其目的在于提供一种能够以自由的布局形成非晶质半导体层和晶质半导体层的方法，并且提供一种通过使用非晶质半导体层和晶质半导体层来制造TFT从而使漏电流较少的TFT和载流子迁移率较高的TFT以自由的布局进行配置的半导体装置以及具备该半导体装置的显示装置。
进而，本发明的目的还在于提供一种能够使非晶质半导体层和晶质半导体层相互接近形成的方法，并且提供一种通过使用非晶质半导体层和晶质半导体层来制造TFT从而使漏电流较少的TFT和载流子迁移率较高的TFT配置在相互接近的区域中的半导体装置以及具备该半导体装置的显示装置。
用于解决问题的方案
本发明的层叠膜的制造方法具备如下工序：形成被基板支撑的第一膜的工序(a)；形成被上述基板支撑并且热传导率比上述第一膜低的第二膜的工序(b)；在上述第一膜和上述第二膜的上方堆积非晶质状态的半导体膜的工序(c)；以及通过对上述半导体膜中位于上述第一膜和上述第二膜的上方的部分照射相同强度的能量束，使上述半导体膜中位于上述第二膜上的部分晶化，使上述半导体膜中位于上述第一膜上的部分原样保留非晶质状态的工序(d)。
在某一实施方式中，在上述工序(c)中形成上述半导体膜使其与上述第一膜和上述第二膜直接相接。
在某一实施方式中，在上述工序(b)之后上述工序(c)之前还具备形成与上述第一膜和上述第二膜直接相接的第三膜的工序，在上述工序(c)中，在上述第三膜上形成上述半导体膜。
在某一实施方式中，上述第一膜是绝缘膜。
在某一实施方式中，上述第一膜是导电膜。
在某一实施方式中，上述能量束是光。
在某一实施方式中，上述光是激光。
在某一实施方式中，上述半导体膜包含硅或者锗中的至少任意一种。
本发明的半导体装置的制造方法包括如下工序：形成被基板支撑的第一膜的工序(a)；形成被上述基板支撑并且热传导率比上述第一膜低的第二膜的工序(b)；在上述第一膜和上述第二膜的上方堆积非晶质状态的半导体膜的工序(c)；以及通过对上述半导体膜中位于上述第一膜和上述第二膜的上方的部分照射相同强度的能量束，使上述半导体膜中位于上述第二膜上的部分晶化而形成晶质半导体膜，使上述半导体膜中位于上述第一膜上的部分原样保留非晶质状态而作为非晶质半导体膜的工序(d)。
在某一实施方式中，还包括如下工序：在上述工序(d)之后，通过进行图案化而形成包含上述晶质半导体膜的至少一部分的岛状晶质半导体层和包含上述非晶质半导体膜的至少一部分的岛状非晶质半导体层的工序(e)；以及分别使用上述岛状晶质半导体层以及上述岛状非晶质半导体层形成薄膜晶体管的工序(f)。
本发明的半导体装置是具备第一薄膜晶体管和第二薄膜晶体管的半导体装置，具备：基板；被上述基板支撑的第一膜；被上述基板支撑并且热传导率比上述第一膜低的第二膜；形成在上述第一膜的上方、构成上述第一薄膜晶体管的非晶质半导体层；以及形成在上述第二膜的上方、构成上述第二薄膜晶体管的晶质半导体层。
在某一实施方式中，在每个像素中设置上述第一薄膜晶体管和上述第二薄膜晶体管。
在某一实施方式中，在每个像素中设置上述第一薄膜晶体管，在上述像素以外设置上述第二薄膜晶体管。
在某一实施方式中，上述非晶质半导体层与上述第一膜直接相接，上述晶质半导体层与上述第二膜直接相接。
在某一实施方式中，在上述第一膜和上述第二膜上形成有第三膜，在上述第三膜上形成有上述非晶质半导体层和上述晶质半导体层。
在某一实施方式中，上述第一膜是与以接地电位为首的任意电位连接的电极。
在某一实施方式中，上述第一膜是用于控制上述第一薄膜晶体管的阈值电压的电极。
在某一实施方式中，上述第一膜是上述第一薄膜晶体管的栅极电极。
在某一实施方式中，上述基板由透过可见光的材料形成。
在某一实施方式中，上述第一膜由遮断可见光的材料形成。
本发明的显示装置具备本发明的半导体装置。
发明效果
根据本发明，能够将晶质半导体层和非晶质半导体层自由地配置在包括接近的区域在内的区域中。因此，能够利用晶质半导体层形成需要载流子迁移率较高特性的TFT，利用非晶质半导体层形成漏电流较少的TFT。
附图说明
图1的(a)～(c)是表示本发明的实施方式的层叠膜的制造工序的示意图。
图2的(a)、(b)是表示本发明的实施方式的层叠膜的变化的示意图。
图3的(a)～(f)是表示实施方式1的层叠膜的制造工序的示意图。
图4的(a)～(f)是表示实施方式2的层叠膜的制造工序的示意图。
图5的(a)～(c)是表示实施方式3的半导体装置的制造工序的示意图。
图6是表示实施方式4的半导体装置的示意图。
图7是表示实施方式5的半导体装置的示意图。
图8的(a)是表示实施方式6的液晶显示装置中的TFT基板的构造的示意图。(b)是表示实施方式6的液晶显示装置中的CF基板的构造的示意图。
附图标记说明
1：玻璃基板；2：氧化硅膜；3：氮化硅膜；4：非晶质硅膜；5：脉冲状准分子激光；6：非晶质硅膜；7：晶质硅膜；8：W膜；9：氧化硅膜；10：非晶质硅层；11：晶质硅层；12：氧化硅膜；13：W膜；14：氧化硅膜；15：AI配线；16：氮化硅膜；17：树脂膜；18：ITO膜；19：聚酰亚胺膜；20：玻璃基板；21：滤色器；22：ITO膜；23：聚酰亚胺膜；30、31：凹部；32、33、35、36、37、38：TFT；34、39、40：接触孔；101：基板；102：第二膜；103：第一膜；104：半导体膜；105：能量束；106：非晶质半导体层；107：晶质半导体层；109：第三膜。
具体实施方式
下面，参照附图详细地说明本发明的优选实施方式。此外，本发明并不限于实施方式。
首先，参照图1的(a)～(c)说明本发明的实施方式的层叠膜的制造方法。
本发明的实施方式的层叠膜的制造方法具备如下工序：形成被基板101所支撑的第一膜103的工序；形成被基板101所支撑且热传导率比第一膜103低的第二膜102的工序；以及在第一膜103和第二膜102的上方堆积非晶质状态的半导体膜104的工序。通过进行这样的工序而获得如图1的(a)所示的构造。然后，如图1的(b)所示，对半导体膜104中位于第一膜103和第二膜102上的部分照射相同强度的能量束105。
在此，半导体膜104吸收能量束105而被加热，一部分热被释放到外部。在半导体膜104的下方配置有第一膜103和第二膜102，第一膜103具有比第二膜102高的热传导率，因此第一膜103比第二膜102释放出更多的热量。因此，与半导体膜104中位于第一膜103上的部分相比，半导体膜104中位于第二膜102上的部分积蓄更多的热。即，半导体膜104中位于第二膜102上的部分的温度会高于半导体膜104中位于第一膜103上的部分的温度。
当通过脉冲状准分子激光的照射使半导体膜104的温度超过某个值时，非晶质状态的半导体膜104会熔化，然后在进行固化的过程中发生晶化。在本实施方式中设定为使得半导体膜104中位于第二膜102上的部分的温度超过上述值、且半导体膜104中位于第一膜103上的部分的温度不超过上述值。半导体膜104的温度因半导体膜104的材质、膜厚或者脉冲状准分子激光的强度等而不同，因此在本实施方式中对这些值进行调整。
对半导体膜104照射脉冲状准分子激光的结果如图1的(c)所示，半导体膜104中位于第二膜102上的部分被晶化而形成晶质半导体层107，半导体膜104中位于第一膜103上的部分原样保留为非晶质状态，成为非晶质半导体层106。
在本实施方式中，例如采用氧化硅膜作为第二膜102，采用氮化硅膜或者W膜作为第一膜103。
在专利文献1所记载的技术中，在对非晶质硅膜照射激光并使其熔化以后，利用固化过程中冷却速度的差异而形成平均粒径不同的多晶硅膜，与此相对，在本实施方式中利用基底的热传导率的更大的差异，仅使照射了激光的区域的一部分区域熔融晶化，使其它区域保持于晶质的状态。在专利文献1中采用膜厚为2000埃和6000埃的SiO2膜作为底涂层，冷却速度最大也仅仅差3倍(膜厚比)。与此相对，本实施方式中所采用的氧化硅膜与氮化硅膜的热传导率、或者氧化硅膜与W膜的热传导率分别相差一位数以上。因此，与专利文献1相比，本实施方式中的基底的冷却速度之差更大，在该基底上形成非晶质状态的半导体膜104以后进行热处理，由此能够形成晶质半导体层107和非晶质半导体层106。
根据该方法，能够通过第一膜103和第二膜102的配置来决定晶质半导体层107和非晶质半导体层106的配置，因此能够将晶质半导体层107和非晶质半导体层106自由地配置在相互接近的区域上。
在本实施方式中，也可以如图2的(a)所示那样形成半导体膜104，使其与第一膜103和第二膜102直接相接。在该情况下，由于第一膜103与第二膜102的热传导率之差对半导体膜104的散热速度将直接地带来影响，所以具有易于区分制作晶质半导体层107和非晶质半导体层106的优点。
但是，在本实施方式中并不需要一定使第一膜103和第二膜102与半导体膜104相接。具体而言，如图2的(b)所示，也可以在形成半导体膜104以前，还具备形成与第一膜103和第二膜102直接相接的第三膜109的工序，在第三膜109上形成半导体膜104。
下面，作为本发明的更具体的实施方式，对实施方式1到实施方式6进行说明。
(实施方式1)
首先，参照图3的(f)说明实施方式1的层叠膜。图3的(a)～(f)是表示制造实施方式1的层叠膜的工序的示意图，其中，图3的(f)表示实施方式1的层叠膜已完成的状态。
如图3的(f)所示，本实施方式的层叠膜具备：玻璃基板1；形成在玻璃基板1上的氧化硅膜2；氮化硅膜3，其形成在玻璃基板1上，热传导率高于氧化硅膜2；形成在氧化硅膜2上的晶质硅膜7；以及形成在氮化硅膜3上的非晶质硅膜6。
下面，参照图3的(a)～(f)说明实施方式1的层叠膜的制造方法。
在本实施方式的层叠膜的制造方法中，首先如图3的(a)所示，通过进行使用了TEOS(四乙氧基硅烷)气体和O3气体的等离子CVD(化学气相成长)法，在玻璃基板1上形成厚度为400nm的氧化硅膜2。此时，氧化硅膜2也可以不一定与玻璃基板1相接，只要被玻璃基板1支撑即可。具体而言，在玻璃基板1与氧化硅膜2之间也可以存在绝缘性的膜等。
之后，通过进行使用了CF4气体和CHF3气体的RIE(反应离子蚀刻)法，除去氧化硅膜2的一部分直到玻璃基板1的表面露出为止，形成凹部30。
然后，如图3的(b)所示，通过使用了SiH4气体、NH3气体以及N2气体的等离子CVD法，形成厚度为400nm的氮化硅膜3a。氮化硅膜3a覆盖氧化硅膜2和在凹部30内露出的玻璃基板1的表面。
之后，如图3的(c)所示，通过进行使用了CF4气体和CHF3气体的RIE法，将氮化硅膜3a中位于氧化硅膜2上的部分除去，并在凹部30内留下氮化硅膜3。此时，氮化硅膜3也可以不一定与玻璃基板1相接。具体而言，在氮化硅膜3与玻璃基板1之间既可以残存一部分氧化硅膜2，也可以存在其它的膜。氮化硅膜3具有比氧化硅膜2高的热传导率。在本实施方式中也可以形成热传导率大于氧化硅膜2的其它绝缘膜来取代氮化硅膜3。
然后，如图3的(d)所示，通过进行使用了Si2H6气体和H2气体的等离子CVD法，以50nm的厚度形成与氧化硅膜2和氮化硅膜3的上表面相接的非晶质硅膜4。
然后，如图3的(e)所示，对非晶质硅膜4照射脉冲状准分子激光5。作为此时的脉冲状准分子激光5，使用将每1脉冲的输出能量除以照射面积所求得的能量(下面称为脉冲能量密度)为380mJ/cm2的激光。作为脉冲状准分子激光优选照射XeCI(波长为308nm、脉冲宽度为60nsec、脉冲间隔为4msec、频率为250Hz)。
由于氮化硅膜3的热传导率大于氧化硅膜2的热传导率，因此对于通过照射脉冲状准分子激光5而在非晶质硅膜4内产生的热，与氧化硅膜2相比，氮化硅膜3更易于散发。因此，如图3的(f)所示，非晶质硅膜4中位于氮化硅膜3上的部分的温度不充分升高，非晶质硅膜4不熔化，因此不会发生晶化。其结果是保持非晶质状态而成为非晶质硅膜6。另一方面，在非晶质硅膜4中位于氧化硅膜2上的部分，热被保持，温度充分上升。其结果是非晶质硅膜4熔化，发生晶化。由此形成例如平均粒径小于等于200nm的晶质硅膜7。
这样，在本实施方式中，能够通过氧化硅膜2和氮化硅膜3的配置来决定晶质硅膜7和非晶质硅膜6的配置，因此能够将晶质硅膜7和非晶质硅膜6自由地配置在相互接近的区域上。因此，当采用本实施方式的层叠膜时，能够使用晶质硅膜7形成需要载流子迁移率较高的特性的TFT，使用非晶质硅膜6形成漏电流较少的TFT。
(实施方式2)
下面，参照图4的(a)～(f)说明实施方式2的层叠膜的制造方法。图4的(a)～(f)是表示制造实施方式2的层叠膜的工序的示意图。
在本实施方式的层叠膜的制造方法中，首先如图4的(a)所示，通过进行使用了TEOS(四乙氧基硅烷)气体和O3气体的等离子CVD(化学气相成长)法，在玻璃基板1上形成厚度为200nm的氧化硅膜2。此时，氧化硅膜2也可以不一定与玻璃基板1相接，只要被玻璃基板1所支撑即可。
之后，通过进行使用了CF4气体和CHF3气体的RIE(反应离子蚀刻)法，除去氧化硅膜2的一部分直到露出玻璃基板1为止，形成凹部31。然后，通过进行溅射法形成厚度为200nm的W膜8a。此时，W膜8a覆盖氧化硅膜2的上方以及在凹部31内露出的玻璃基板1。
然后，如图4的(b)所示，通过进行使用了CF4气体和CI2气体的RIE法，将W膜8a中位于氧化硅膜2上的部分除去，在凹部31内保留W膜8。此时，W膜8也可以不一定与玻璃基板1相接，只要被玻璃基板1所支撑即可。一般，W膜8具有比氧化硅膜2高的热传导率。在本实施方式中也可以形成热传导率大于氧化硅膜2的导体膜来取代W膜8。
然后，如图4的(c)所示，通过进行使用了TEOS气体和O3气体的等离子CVD法，在氧化硅膜2和W膜8上形成厚度为200nm的氧化硅膜9。
接着，如图4的(d)所示，通过进行使用了Si2H6气体和H2气体的等离子CVD法，在氧化硅膜9上形成为50nm的非晶质硅膜4。
然后，如图4的(e)所示，以与实施方式1同样的条件对非晶质硅膜4照射脉冲能量密度为380mJ/cm2的脉冲状准分子激光5。当照射脉冲状准分子激光5时，在非晶质硅膜4内产生热，该热被传给氧化硅膜9。W膜8的热传导率大于氧化硅膜2的热传导率，因此与氧化硅膜2相比，传递给氧化硅膜9的热更容易在W膜8一方散发出来。因此，如图4的(f)所示，非晶质硅膜4中位于W膜8上方的部分的温度不充分升高，不发生非晶质硅膜4的熔化，因此不发生晶化。其结果是保持非晶质状态而成为非晶质硅膜6。另一方面，非晶质硅膜4中位于氧化硅膜2上的部分充分保持热，温度上升。其结果是发生非晶质硅膜4的熔化，发生晶化，形成晶质硅膜7。
这样，在本实施方式中，能够将晶质硅膜7和非晶质硅膜6自由地配置在相互接近的区域。因此，当采用本实施方式的层叠膜时，就能够使用晶质硅膜7形成需要载流子迁移率较高的特性的TFT，使用非晶质硅膜6形成需要漏电流较少的特性的TFT。
(实施方式3)
下面，参照图5的(c)说明使用了实施方式1的层叠膜的半导体装置的构造。图5的(a)～(c)是表示实施方式3的半导体装置的制造方法的示意图，其中，图5的(c)表示实施方式3的半导体装置已完成的状态。
如图5的(c)所示，在本实施方式的半导体装置中，对显示装置的每个像素设置有TFT 32、33。另外，本实施方式的半导体装置具备：基板1；形成在基板1上的一部分的氮化硅膜3；以及形成在基板1上的另一部分的氧化硅膜2。氧化硅膜2具有比氮化硅膜3低的热传导率。在氮化硅膜3上形成有非晶质硅层10，在氧化硅膜2上形成有晶质硅层11。非晶质硅层10构成TFT 32，晶质硅层11构成TFT33。
在非晶质硅层10和晶质硅层11上分别形成有发挥栅极绝缘膜功能的氧化硅膜12和发挥栅极电极功能的W膜13。另外，省略图示，在非晶质硅层10上形成有源极区域以及漏极区域。同样，在晶质硅层11上也形成有源极区域以及漏极区域。
W膜13、非晶质硅层10以及晶质硅层11上由氧化硅膜14所覆盖。在氧化硅膜14中形成有使非晶质硅层10和晶质硅层11露出的接触孔34。从接触孔34中到其周围的氧化硅膜14上形成有AI配线15，在AI配线15和氧化硅膜14上形成有氮化硅膜16。
然后，参照图5的(a)～(c)说明本实施方式的半导体装置的制造方法。
在本实施方式的制造方法中，首先如图5的(a)所示，准备在表面形成有非晶质硅膜6和晶质硅膜7的基板。然后，如图5的(b)所示，利用使用了CF4气体和O2气体的RIE法进行图案化，形成岛状的非晶质硅层10和岛状的晶质硅层11。
然后，进行图5的(c)所示的用于形成TFT 32、33的工序。首先，进行使用了TEOS气体和O3气体的等离子CVD法，由此在岛状的非晶质硅层10和晶质硅层11上形成发挥栅极绝缘膜功能的氧化硅膜12。并且，通过溅射法在氧化硅膜12上形成W膜(未图示)，通过进行使用了CF4气体和CI2气体的RIE法，形成发挥栅极电极功能的W膜13。然后，对非晶质硅层10和晶质硅层11进行P或者B的离子注入，由此在非晶质硅层10上形成源极区域(未图示)和漏极区域(未图示)。同样地，在晶质硅层11上也形成源极区域(未图示)和漏极区域(未图示)。
然后，通过进行使用了TEOS气体和O3气体的等离子CVD法，形成覆盖在非晶质硅层10和晶质硅层11以及形成于它们的上方的W膜13上的氧化硅膜14。之后，通过进行使用了CF4气体和CHF3气体的RIE法，形成贯通氧化硅膜14使非晶质硅层10和晶质硅层11分别露出的接触孔34。然后，通过进行溅射法形成从接触孔34内延伸到氧化硅膜14上的AI膜(未图示)。之后，通过进行使用了BCI3气体和CI2气体的RIE法除去AI膜中不需要的部分，形成AI配线15。AI配线15中配置于接触孔34内的部分发挥源极电极或者漏极电极的功能。之后，通过进行使用了SiH4气体、NH3气体以及N2气体的等离子CVD法，在AI配线15以及氧化硅膜14上形成氮化硅膜16。通过以上的工序形成TFT 32、33。
在本实施方式中，能够分别采用非晶质硅层10和晶质硅层11形成TFT 32、33。因此，能够在TFT 32中使漏电流变少，并且能够在TFT 33中实现较高的载流子迁移率。
如专利文献2所公开那样，在对每个像素形成用于对液晶施加电压的TFT和用于构成SRAM电路的TFT的情况下，本实施方式的方法特别有用。即，如果将具有非晶质硅层10的TFT 32用作对液晶施加电压的TFT，将具有晶质硅层11的TFT 33用作构成SRAM的TFT，能够在用于对液晶施加电压的TFT中使漏电流变少，并且能够在构成SRAM的TFT中实现较高的载流子迁移率。此外，载流子迁移率较高的TFT不仅对构成SRAM的TFT有用，对外围电路也有用。
(实施方式4)
下面说明使用了实施方式2的层叠膜的半导体装置。图6是表示实施方式4的半导体装置的示意图。
在本实施方式4的半导体装置中，如图6所示，在基板1上分别支撑着氧化硅膜2和热传导性比氧化硅膜2高的W膜8。氧化硅膜2和W膜8上被氧化硅膜9所覆盖。氧化硅膜9中位于氧化硅膜2上的部分被晶质硅层11所覆盖，氧化硅膜9中位于W膜8上的部分被非晶质硅层10所覆盖。晶质硅层11构成TFT 36，非晶质硅层10构成TFT 35。此外，本实施方式除了使用实施方式2的层叠膜而不是实施方式1的层叠膜以外与第三实施方式结构相同。因此，省略TFT 35、36等的说明。
处于玻璃基板1与非晶质硅层10之间的W膜8经由接触孔(省略图示)与W膜13或者AI配线15连接。W膜8可以连接到以接地电位为首的任意电位，也可以用作用于控制TFT的阈值电压的电极。另外，也可以将W膜8与W膜13一起用作TFT 35的栅极电极。在此情况下，W膜8就成为背面侧的栅极电极。
本实施方式可取得与实施方式3同样的效果，省略其说明。
(实施方式5)
在下面，就将实施方式2的层叠膜上的W膜8用作栅极电极的半导体装置进行说明。图7是表示实施方式5的半导体装置的示意图。
如图7所示，在本实施方式的半导体装置中，W膜8被用作TFT37的栅极电极。配置在W膜8上的氧化硅膜9发挥栅极绝缘膜的功能，位于氧化硅膜9上的非晶质硅层10发挥活性区的功能。虽然省略图示，但是在非晶质硅层10上形成有源极区域和漏极区域。
在本实施方式的半导体装置中，由于W膜8发挥栅极电极的功能，因此未形成实施方式3、4所说明的氧化硅膜12和W膜13(图5、6所示)。即，在非晶质硅层10上与氧化硅膜14相接。在氧化硅膜14上形成有使非晶质硅层10露出的接触孔39，在从接触孔39到其周围的氧化硅膜14上形成有AI配线15。在氧化硅膜14和AI配线15上形成有氮化硅膜16。此外，虽然在图7所示的截面上没有表现出来，但是配线与W膜8接触，并通过该配线对W膜8施加栅极电压。除此以外的结构与第4的实施方式相同，因此省略其说明。
此外，为了获得本实施方式的半导体装置，例如如下变更实施方式3的制法即可。在非晶质硅层10上也形成有氧化硅膜12和W膜13(图5所示)的状态下，进行用于形成源极区域和漏极区域的离子注入。之后，除去位于非晶质硅层10上的氧化硅膜12和W膜13，形成氧化硅膜14。由此，能够在非晶质硅层10上也形成源极区域和漏极区域。
本实施方式可取得与实施方式3同样的效果。
(实施方式6)
下面，说明使用了实施方式3的半导体装置的液晶显示装置。图8的(a)是表示实施方式6的液晶显示装置中的TFT基板的构造的示意图，图8的(b)是表示实施方式6的液晶显示装置中的CF基板的构造的示意图。
如图8的(a)所示，在本实施方式的TFT基板中，在实施方式3的半导体装置上形成有树脂膜17、ITO膜18以及聚酰亚胺膜19。具体地说，在氮化硅膜16上形成有树脂膜17，利用树脂膜17填入氮化硅膜16的表面的凹凸。在树脂膜17中形成有到达AI配线15的接触孔40，树脂膜17的上方和接触孔40的表面被ITO膜18覆盖。该ITO膜18在接触孔40内与AI配线15接触。ITO膜18的上表面被作为取向膜的聚酰亚胺模19覆盖。
另一方面，如图8的(b)所示，在本实施方式的CF基板中，在玻璃基板20上形成有R(红)、G(绿)、B(蓝)各自的滤色器21。在滤色器21上按顺序形成有作为对置电极的ITO膜22和作为取向膜的聚酰亚胺膜23。
虽然省略图示，但是在本实施方式的液晶显示装置中，TFT基板和CF基板相对配置。在TFT基板与CF基板之间的空间填充有作为显示介质的液晶。
然后，再次参照图8的(a)、(b)说明本实施方式的液晶显示装置的制造方法。
在本实施方式的制造方法中，为了形成图8的(a)所示的TFT基板，在用实施方式3的方法形成到氮化硅膜16以后，在氮化硅膜16上整体形成树脂膜17。然后，通过光刻工序以及蚀刻进行图案化，形成到达AI膜15的接触孔40。之后，通过溅射法形成了覆盖树脂膜17的上表面和接触孔40的内部的ITO膜18，然后通过光刻工序和使用了HCI和FeCI3的蚀刻，对ITO膜18进行图案化。之后，通过进行胶版印刷法在ITO膜18上形成聚酰亚胺膜19，并进行摩擦处理。
另一方面，为了形成图8的(b)所示的CF基板，准备与图8的(a)所示的玻璃基板1不同的玻璃基板20。然后，将带有R、G、B的各感光性树脂膜的薄膜热压接到玻璃基板20上来进行转印，然后通过光刻工序和蚀刻进行薄膜的图案化。并且，在配置R、G、B的各感光性树脂膜的边界形成具有遮光性的黑矩阵部，制作滤色器21。然后，通过进行溅射法在滤色器21的整个上表面形成ITO膜22。并且，通过胶版印刷法在该ITO膜22上形成作为取向膜的聚酰亚胺膜23，进行摩擦处理。
将如上那样形成的TFT基板和CF基板配置为使实施了摩擦处理的面彼此相互对置，并通过密封树脂粘合。此时，在玻璃基板1、20间散布圆球状或者圆柱状的硅(silica)，使得玻璃基板1、20之间的空间变得固定。然后，在玻璃基板1、20间封入作为显示介质的液晶，然后在玻璃基板1、20的外侧粘贴偏光板等，完成液晶显示器。
此外，本实施方式是使用了实施方式3的半导体装置的液晶显示装置，但也可以使用实施方式4或者实施方式5的半导体装置。
(其它实施方式)
在实施方式1、2的制造方法中，对非晶质硅膜4照射脉冲状的准分子激光5，但也可以使用连续波而不是脉冲状的激光。准分子激光会被规定膜厚的硅膜吸收这一点以及非晶质硅和晶质硅的吸收系数的差别不大这一点适合于本发明。但是，也可以采用准分子激光以外的激光。另外，也可以不采用激光而采用非相干光。另外，也可以不是光而是能量束，例如也可以采用电子束。在采用电子束的情况下，为了易于被硅吸收，优选加速电压小于等于10kV。
在实施方式1、2的制造方法中使用了非晶质硅作为非晶质半导体膜，但也可以使用Ge、SiGe等其它半导体材料。
在实施方式3中，在非晶质硅层10和晶质硅层11上同时形成作为栅极绝缘膜的氧化硅膜并使膜厚相同，但是也可以分别形成并改变膜厚，也可以使用氮化硅膜等其它绝缘膜。
在实施方式1、2的制造方法中，在氧化硅膜2和氮化硅膜3上直接形成了非晶质硅层10，但也可以使氧化硅膜等存在于氧化硅膜2和氮化硅膜3与非晶质硅层10之间。
在实施方式1、2的制造方法中采用玻璃基板1形成层叠膜，但在本发明中也可以采用不透过可见光的基板。
除实施方式6的液晶显示装置以外，本发明还能够应用于EL(Electro Luminescence：电致发光)显示器等其它显示器。
为了防止光照到TFT而流通出乎预料的电流，也可以将实施方式2的制造方法中的W膜8用作遮光膜。另外，还可以将W膜以外的遮断可见光的材料用作遮光膜。此遮光膜能够防止从外侧向液晶内部入射的光到达TFT。
实施方式3是对每个像素形成有SRAM的半导体装置，但除此以外，本发明也能够用于对每个像素形成有DRAM的半导体装置。另外，本发明还能够应用于在每个像素中具有使用了非晶质半导体层的漏电流较少的TFT、在像素外的外围电路等中具有使用了晶质半导体层的载流子迁移率较高的TFT的半导体装置。
工业实用性
本发明被用于层叠膜的制造方法、半导体装置的制造方法、半导体装置以及显示装置。

Claims (21)

1.一种层叠膜的制造方法，具备如下工序：
形成被基板支撑的第一膜的工序(a)；
形成被上述基板支撑并且热传导率比上述第一膜低的第二膜的工序(b)；
在上述第一膜和上述第二膜的上方堆积非晶质状态的半导体膜的工序(c)；以及
通过对上述半导体膜中位于上述第一膜和上述第二膜的上方的部分照射相同强度的能量束，使上述半导体膜中位于上述第二膜上的部分晶化，使上述半导体膜中位于上述第一膜上的部分原样保留非晶质状态的工序(d)。
2.根据权利要求1所述的层叠膜的制造方法，
在上述工序(c)中，形成上述半导体膜使其与上述第一膜和上述第二膜直接相接。
3.根据权利要求1所述的层叠膜的制造方法，
在上述工序(b)之后上述工序(c)之前，还具备形成与上述第一膜和上述第二膜直接相接的第三膜的工序，
在上述工序(c)中，在上述第三膜上形成上述半导体膜。
4.根据权利要求1～3中的任一项所述的层叠膜的制造方法，
上述第一膜是绝缘膜。
5.根据权利要求1～3中的任一项所述的层叠膜的制造方法，
上述第一膜是导电膜。
6.根据权利要求1～5中的任一项所述的层叠膜的制造方法，
上述能量束是光。
7.根据权利要求6所述的层叠膜的制造方法，
上述光是激光。
8.根据权利要求1～7中的任一项所述的层叠膜的制造方法，
上述半导体膜包含硅或者锗中的至少任意一种。
9.一种半导体装置的制造方法，包括如下工序：
形成被基板支撑的第一膜的工序(a)；
形成被上述基板支撑并且热传导率比上述第一膜低的第二膜的工序(b)；
在上述第一膜和上述第二膜的上方堆积非晶质状态的半导体膜的工序(c)；以及
通过对上述半导体膜中位于上述第一膜和上述第二膜的上方的部分照射相同强度的能量束，使上述半导体膜中位于上述第二膜上的部分晶化形成晶质半导体膜，使上述半导体膜中位于上述第一膜上的部分原样保留非晶质状态而作为非晶质半导体膜的工序(d)。
10.根据权利要求9所述的半导体装置的制造方法，
还包括如下工序：
在上述工序(d)之后，通过进行图案化而形成包含上述晶质半导体膜的至少一部分的岛状晶质半导体层和包含上述非晶质半导体膜的至少一部分的岛状非晶质半导体层的工序(e)；以及
分别使用上述岛状晶质半导体层和上述岛状非晶质半导体层形成薄膜晶体管的工序(f)。
11.一种半导体装置，其具备第一薄膜晶体管和第二薄膜晶体管，其具备：
基板；
被上述基板支撑的第一膜；
被上述基板支撑并且热传导率比上述第一膜低的第二膜；
形成在上述第一膜的上方、构成上述第一薄膜晶体管的非晶质半导体层；以及
形成在上述第二膜的上方、构成上述第二薄膜晶体管的晶质半导体层。
12.根据权利要求11所述的半导体装置，
在每个像素中设置上述第一薄膜晶体管和上述第二薄膜晶体管。
13.根据权利要求11所述的半导体装置，
在每个像素中设置上述第一薄膜晶体管，在上述像素以外设置上述第二薄膜晶体管。
14.根据权利要求11～13中的任一项所述的半导体装置，
上述非晶质半导体层与上述第一膜直接相接，
上述晶质半导体层与上述第二膜直接相接。
15.根据权利要求11～13中的任一项所述的半导体装置，
在上述第一膜和上述第二膜上形成有第三膜，
在上述第三膜上形成有上述非晶质半导体层和上述晶质半导体层。
16.根据权利要求11～15中的任一项所述的半导体装置，
上述第一膜是与以接地电位为首的任意电位连接的电极。
17.根据权利要求11～15中的任一项所述的半导体装置，
上述第一膜是用于控制上述第一薄膜晶体管的阈值电压的电极。
18.根据权利要求11～15中的任一项所述的半导体装置，
上述第一膜是上述第一薄膜晶体管的栅极电极。
19.根据权利要求11～18中的任一项所述的半导体装置，
上述基板由透过可见光的材料形成。
20.根据权利要求11～18中的任一项所述的半导体装置，
上述第一膜由遮断可见光的材料形成。
21.一种显示装置，
具备权利要求11～20中的任一项所述的半导体装置。
CN2008800244085A 2007-07-20 2008-07-14 层叠膜的制造方法、半导体装置的制造方法、半导体装置以及显示装置 Expired - Fee Related CN101689485B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP189127/2007 2007-07-20
JP2007189127 2007-07-20
PCT/JP2008/001888 WO2009013873A1 (ja) 2007-07-20 2008-07-14 積層膜の製造方法、半導体装置の製造方法、半導体装置および表示装置

Publications (2)

Publication Number Publication Date
CN101689485A true CN101689485A (zh) 2010-03-31
CN101689485B CN101689485B (zh) 2012-06-13

Family

ID=40281135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800244085A Expired - Fee Related CN101689485B (zh) 2007-07-20 2008-07-14 层叠膜的制造方法、半导体装置的制造方法、半导体装置以及显示装置

Country Status (3)

Country Link
US (1) US20100193792A1 (zh)
CN (1) CN101689485B (zh)
WO (1) WO2009013873A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5691285B2 (ja) * 2010-08-05 2015-04-01 三菱電機株式会社 表示装置の製造方法
CN104599959A (zh) * 2014-12-24 2015-05-06 深圳市华星光电技术有限公司 低温多晶硅tft基板的制作方法及其结构
JP7262210B2 (ja) * 2018-11-21 2023-04-21 東京エレクトロン株式会社 凹部の埋め込み方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59114853A (ja) * 1982-12-21 1984-07-03 Agency Of Ind Science & Technol 積層集積回路素子の製造方法
JPH0227320A (ja) * 1988-07-18 1990-01-30 Hitachi Ltd 薄膜半導体表示装置とその製造方法
JPH02208635A (ja) * 1989-02-08 1990-08-20 Seiko Epson Corp 半導体装置
JPH10163112A (ja) * 1996-12-04 1998-06-19 Sony Corp 半導体装置の製造方法
JPH10189450A (ja) * 1996-12-27 1998-07-21 Sony Corp 半導体装置の製造方法
JP3832086B2 (ja) * 1998-04-15 2006-10-11 セイコーエプソン株式会社 反射型液晶装置及び反射型プロジェクタ
JP2002231955A (ja) * 2001-02-01 2002-08-16 Hitachi Ltd 表示装置およびその製造方法
JP4540359B2 (ja) * 2004-02-10 2010-09-08 シャープ株式会社 半導体装置およびその製造方法
FR2890236B1 (fr) * 2005-08-30 2007-11-30 Commissariat Energie Atomique Procede de fabrication de circuits en couches minces en silicium amorphe et polycristallin

Also Published As

Publication number Publication date
CN101689485B (zh) 2012-06-13
WO2009013873A1 (ja) 2009-01-29
US20100193792A1 (en) 2010-08-05

Similar Documents

Publication Publication Date Title
US7611932B2 (en) Method of manufacturing a thin film transistor
KR100561991B1 (ko) 박막트랜지스터를형성하기위한방법
JP3968484B2 (ja) 薄膜トランジスタの製造方法
WO2016202062A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
JP4634147B2 (ja) 薄膜トランジスタを備えた電子装置の製造方法
KR20020089355A (ko) 반도체층의 도핑 방법, 박막 반도체 소자의 제조 방법, 및박막 반도체 소자
KR100878240B1 (ko) 다결정용 마스크 및 이를 이용한 박막 트랜지스터의 제조방법
KR100928490B1 (ko) 액정표시패널 및 그 제조 방법
JP4057215B2 (ja) 半導体装置の製造方法および液晶表示装置の製造方法
CN101689485B (zh) 层叠膜的制造方法、半导体装置的制造方法、半导体装置以及显示装置
JPH10150200A (ja) 薄膜トランジスタおよびその製造方法
JP4545260B2 (ja) 半導体装置の作製方法
JP2001320056A (ja) 薄膜トランジスタの製造方法及び薄膜半導体装置
JP3242867B2 (ja) 半導体素子の製造方法、および液晶表示装置の製造方法
KR100758156B1 (ko) 다결정 실리콘 박막 트랜지스터의 제조 방법 및 그 방법으로 제조된 액정표시장치용 어레이 기판
JPH0697193A (ja) 半導体装置とその製造方法
KR101686242B1 (ko) 박막트랜지스터 및 평판형 표시장치 제조방법
JPH10274787A (ja) 半導体装置の製造方法
JP2000036464A (ja) 薄膜半導体装置の製造方法
KR20020089959A (ko) 폴리실리콘 박막트랜지스터의 제조방법 및 이를 적용한액정표시소자
CN117476651A (zh) 阵列基板、显示面板及阵列基板的制备方法
KR20080003082A (ko) 결정화방법 및 결정화마스크 제작방법
JPH10154813A (ja) 薄膜トランジスタの製造方法および液晶表示装置
JP2003197630A (ja) 薄膜トランジスタと表示装置およびその製造方法
JP2004006974A (ja) アクティブマトリクス回路の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120613

Termination date: 20160714