CN101682431B - 抖动校准 - Google Patents
抖动校准 Download PDFInfo
- Publication number
- CN101682431B CN101682431B CN200880016510.0A CN200880016510A CN101682431B CN 101682431 B CN101682431 B CN 101682431B CN 200880016510 A CN200880016510 A CN 200880016510A CN 101682431 B CN101682431 B CN 101682431B
- Authority
- CN
- China
- Prior art keywords
- jitter
- amount
- shake
- sampling device
- test data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
- H04L1/205—Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31708—Analysis of signal quality
- G01R31/31709—Jitter measurements; Jitter generators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/20—Monitoring; Testing of receivers
- H04B17/21—Monitoring; Testing of receivers for calibration; for correcting measurements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Nonlinear Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
对在测试设备和用于被测器件(DUT)的连接之间的通信信道中的抖动进行校准,包括:在大约连接点处对通信信道中的测试数据进行采样,以产生采样数据,其中,该测试数据以第一速率通过通信信道,并且其中以小于第一速率的第二速率对所述测试数据进行采样;确定在与测试数据相关的采样数据中的第一抖动量;以及基于该第一抖动量来确定在大约连接点处的第二抖动量。
Description
技术领域
本专利申请一般地涉及抖动校准,并且更具体地,涉及在通信信道中的抖动的校准。
背景技术
自动测试设备(ATE)是指自动化地,通常由计算机驱动的,用于测试器件的途径,器件诸如半导体、电子电路、以及印刷电路板配件。通过ATE测试的器件被称为被测器件,或者称为DUT。
在一种类型的测试期间,ATE将抖动添加到测试信号,并且观察DUT对于抖动的反应。诸如此类的测试提供DUT对抖动的容许度的指示。然而,由于沿着ATE和DUT之间的通信路径将抖动引入测试信号中而导致了问题的产生。更具体地,由于沿着通信路径将抖动引入测试信号中,因此在对DUT连接处的测试信号中的抖动不同于ATE期望处于测试信号中的抖动,即,ATE已经添加到测试信号中的抖动。在实际抖动和期望抖动之间的该差异可能不利地影响由ATE执行的测试。
发明内容
本专利申请描述了在测试设备和DUT之间的通信信道中的抖动的校准。
一般地,本专利申请描述了一种对在测试设备和用于对在被测器件(DUT)的连接之间的通信信道中的抖动进行校准的方法。该方法包括在大约连接点处对通信信道中的测试数据进行采样,以产生采样数据。测试数据以第一速率传输经过通信信道,并且以小于第一速率的第二速率来对测试数据进行采样。该方法还包括确定与测试数据相关的采样数据中的第一抖动量,并且基于该第一抖动量来确定在大约连接点处的第二抖动量。该方法还可以单独地或组合地包括下述特征中的一个或多个。
第一抖动量可以包括在采样期间所引入的第三抖动量。确定第二抖动量可以包括:对第一抖动量进行的处理,以基本上消除第三抖动量的影响。
第三抖动量(J3)可以包括由用于执行采样的器件所引入的抖动(J4),以及由用于对器件进行计时的选通脉冲(strobe)所引入的抖动(J5)。第二抖动量(J2)可以如下确定:
其中,J1与第一抖动量相对应。
第三抖动量(J3)可以包括由用于执行采样的器件所引入的抖动(J4)。第二抖动量(J2)可以如下确定:
其中,J1与第一抖动量相对应。
用于执行采样的器件可以包括锁存比较器和/或D触发器。该方法进一步包括将抖动添加到测试数据。该抖动可以包括周期性抖动和确定性抖动中的至少一种。
一般地,本专利申请还描述了一种用于对通信信道中的抖动进行校准的系统。该系统包括采样器件,该采样器件用于对在通信信道中的测试数据进行采样,以产生采样数据。该采样器件可以被配置成在DUT和通信信道之间的大约连接点处,对测试数据进行采样。该测试数据以第一速率通过通信信道,并且以小于第一速率的第二速率对该测试数据进行采样。该系统还包括处理器件,该处理器件用于:确定在与测试数据相关的采样数据中的第一抖动量,并且基于该第一抖动量,确定在大约连接点处的第二抖动量。该系统还可以单独地或组合地包括如下特征中的一个或者多个。
第一抖动量可以包括在采样期间所引入的第三抖动量。确定第二抖动量可以包括;对第一抖动量进行的处理,以基本上消除第三抖动量的影响。
第三抖动量(J3)可以包括由用于执行采样的器件所引入的抖动(J4),以及用于对器件进行计时的选通脉冲所引入的抖动(J5)。第二抖动量可以如下确定:
其中,J1与第一抖动量相对应。
第三抖动量(J3)可以包括由用于执行采样的器件所引入的抖动(J4)。第二抖动量(J2)可以如下确定:
其中,J1与第一抖动量相对应。
该采样器件可以包括锁存比较器和/或D触发器。该系统可以包括测试设备,该测试设备用于将抖动添加到测试数据。该抖动可以包括周期性抖动和确定性抖动中的至少一种。
采样器件可以被配置成根据时钟信号来对测试数据进行采样。该系统可以包括时钟分配器件,该时钟分配器件接收时钟信号并且将时钟信号提供给采样器件。
一般地,本专利申请还描述了自动测试设备(ATE),该自动测试设备(ATE)包括:器件接口板,该器件接口板包括用于对DUT进行的接口连接;引脚型电子器件,该引脚型电子器件用于生成测试数据,以供通过通信信道向接口连接进行传输,该测试数据包括抖动;以及代替DUT被连接到接口连接的装置。该装置被配置成使用欠采样技术来对测试数据进行采样,以产生采样数据。处理器件被配置(例如,被编程)成使用采样数据来确定在与接口连接相对应的点处的测试数据中的抖动量。该ATE还可以单独地或组合地包括以下特征中的一个或者多个。
该处理器件可以被配置成,通过消除由该装置和由该装置使用来对测试数据进行采样的时钟信号所产生的抖动中的至少一个来确定抖动量。欠采样技术可以包括移动选通(walking strobe)技术,该移动选通技术以小于测试数据的第二频率的第一频率来对测试数据进行采样,其中,第一频率不是第二频率的倍数。该装置可以包括锁存比较器和D触发器中的至少一个、和/或时钟分配器件,该时钟分配器件用于接收时钟信号并且用于将时钟信号提供给该装置。该装置可以被配置成根据所述时钟信号来执行采样。
以下在附图和描述中阐明了一个或者多个示例的细节。从描述、附图和权利要求中,本发明的进一步的特征、方面和优点将变得显而易见。
附图说明
图1是用于测试器件的ATE的框图。
图2是在ATE中使用的测试器的框图。
图3是图示了抖动如何影响信号的曲线图。
图4是用于在大约对DUT的接口处测量信号中的实际抖动的过程中所使用的电路的框图。
图5是图示了移动选通采样的曲线图。
图6是描绘了使用移动选通采样重构的信号的曲线图。
在不同附图中的相似的参考标号表示相似的元件。
具体实施方式
参考图1,用于对诸如半导体器件的被测器件(DUT)18进行测试的ATE系统10包括测试器12。为了控制测试器12,系统10包括计算机系统14,该计算机系统14通过硬接线连接16与测试器12对接。典型地,计算机系统14将命令发送给测试器12,以发起用于测试DUT18的功能和程序的执行。这样的执行测试程序可以发起测试信号的生成以及向DUT 18的测试信号的传输,并且收集来自DUT的响应。可以通过系统10来测试各种类型的DUT。例如,DUT可以是诸如集成电路(IC)芯片(例如,存储器芯片、微处理器、模数转换器、数模转换器等)的半导体器件。
为了提供测试信号并且收集来自DUT的响应,测试器12被连接到一个或者多个连接器引脚,该一个或者多个连接器引脚提供用于DUT 18的内部电路的接口。为了测试某些DUT,例如,可以将多达64或者128个连接器引脚(或者更多)对接到测试器12。出于说明的目的,在该示例中,半导体器件测试器12经由硬接线连接被连接到DUT 18的一个连接器引脚上。导体20(例如,电缆)被连接到引脚22,并且用于将测试信号(例如,PUM DC测试信号、PE AC测试信号等)递送到DUT 18的内部电路。导体20还响应于由半导体器件测试器12提供的测试信号来在引脚22处感测信号。例如,可以响应于测试信号来在引脚22处感测电压信号或者电流信号,并且通过导体20将该电压信号或者电流信号发送到测试器12用于分析。这样的单端口测试还可以在DUT 18中所包括的其他引脚上被执行。例如,测试器12可以向其他引脚提供测试信号,并且收集通过(对所提供的信号进行递送的)导体反射回的相关信号。通过收集反射的信号,引脚的输入阻抗可以与其他单端口测试量一起被特征化。在其他的测试方案中,可以通过导体20向引脚22发送数字信号,以供在DUT 18上存储数字值。一旦被存储,就可以接入DUT 18来通过导体20来取回存储的数字值以及向测试器12发送存储的数字值。然后,对该取回的数字值进行识别以确定在DUT18上是否存储了适当的值。
与执行单端口测量一起,双端口测试也可以由半导体器件测试器12来执行。例如,可以通过导体20将测试信号注入到引脚22中,并且可以从DUT 18的一个或者多个其他引脚收集响应信号。该响应信号被提供到半导体器件测试器12,以确定量,诸如增益响应、相位响应、和其他吞吐量测量量。
还参考图2,为了发送并且从DUT(或者多个DUT)的多个连接器引脚收集测试信号,半导体器件测试器12包括接口卡24,该接口卡24可以与很多引脚进行通信。例如,接口卡24可以将测试信号传输到例如32、64或128个引脚,并且收集相应的响应。对引脚的每个通信链路通常被称为信道,并且因为可以同时执行多个测试,所以通过将测试信号提供给大量的信道,可以减少测试时间。与具有在接口卡上有很多的信道一起,通过在测试器12中包括多个接口卡,信道的总数目增加,因此进一步地减小了测试时间。在该示例中,示出了两个额外的接口卡26和28,以证明多个接口卡可以装入在测试器12中。
每个接口卡都包括用于执行特定测试功能的专属集成电路(IC)芯片(例如,专用集成电路(ASIC))。例如,接口卡24包括用于执行参数测量单元测(PMU)测试和引脚型电子器件(PE)测试的IC芯片30。IC芯片30具有PMU级32,该PMU级32包括用于执行PMU测试的电路;以及PE级34,该PE级34包括用于执行PE测试的电路。此外,接口卡26和28分别包括IC芯片36和38,该IC芯片36和38包括PMU和PE电路。典型地,PMU测试涉及向DUT提供DC电压或者电流信号,以确定诸如输入和输出阻抗、电流泄露、以及其他类型DC性能特征的量。PE测试涉及向DUT(例如,DUT 18)发送AC测试信号或者波形并且收集响应,以进一步特征化DUT的性能。例如,IC芯片30可以(向DUT)传输表示二进制值向量的AC测试信号,以供在DUT上进行存储。一旦已经存储了这些二进制值,测试器12就可以接入DUT,以确定是否已经存储了正确的二进制值。因为数字信号通常包括电压突变(abrupt vo1tage transition),所以在IC芯片30上的PE级34中的电路以比起PMU级32中的电路相对高的速度进行操作。PE测试还可以涉及将抖动添加到测试信号,并且观察存在抖动下的DUT操作。
为了将DC和AC测试信号二者从接口卡24传递到DUT 18,导电迹线40将IC芯片30连接到接口板连接器42,该接口板连接器42允许信号继续传递到接口板24和在接口板24终止。接口板连接器42还被连接到与接口连接器46连接的导体44,该接口连接器46允许信号传递到测试器12和从测试器12中传出。在该示例中,导体20被连接到接口连接器46,用于在测试器12和DUT 18的引脚22之间的双向信号传递。在一些布置中,可以使用接口器件来将一个或者多个导体从测试器12连接到DUT。例如,DUT(例如,DUT 18)可以被安装在器件接口板(DIB)上,用于提供对每个DUT引脚的接入。在这样的布置中,导体20可以被连接到DIB,用于将测试信号置于DUT的合适引脚(例如,引脚22)上。
在该示例中,仅仅导电迹线40和导体44分别连接IC芯片30和接口板24,用于递送和收集信号。然而,IC芯片30(以及IC芯片36和38)通常具有多个引脚(例如,八个、十六个等),该多个引脚分别与多个导电迹线和相应的导体相连接,用于(经由DIB)提供信号和收集来自DUT的信号。此外,在一些布置中,测试器12可以连接到两个或者更多个的DIB,用于将由接口卡24、26和28提供的信道与一个或多个被测器件对接。
为了发起和控制由接口卡24、26和28执行的测试,测试器12包括提供测试参数(例如,测试信号电压电平、测试信号电流电平、数字值等)的PMU控制电路48和PE控制电路50,用于产生测试信号并且分析DUT响应。可以使用一个或者多个处理器件来实现PMU控制电路和PE控制电路。处理器件的示例包括,但是不限于,微处理器、微控制器、可编程逻辑(例如,现场可编程门阵列)和/或其组合。测试器12还包括计算机接口52,该计算机接口52允许计算机系统14控制由测试器12执行的操作,并且还允许数据(例如,测试参数、DUT响应等)在测试器12和计算机系统14之间进行传递。
以下描述了对在诸如图1和图2中所示的DUT和ATE之间的通信信道中的抖动进行校准。然而,应该注意到,校准处理不限于使用图1和图2中所示的ATE,并且可以用于校准在任何器件的通信信道中的抖动。
如上所述,在一种类型的测试期间,ATE将抖动添加到测试信号,并且观察DUT对该抖动的反应。诸如此类的测试提供了DUT对抖动的容许度的指示。出于本发明的目的,抖动可以包括或者可以由在时间上信号的边沿距其理想位置的变化来定义。这可以包括信号的时移和/或拉伸(elongation)。例如,如图3中所示,位置54对应于信号的理想位置,并且位置55对应于存在抖动下信号的偏移的位置。
ATE可以将不同类型的抖动添加到测试信号。在此方面上,抖动通常可以分成两种类型:确定性抖动(DJ)和随机抖动(RJ)。DJ可以与已知的源相关联,并且可以被分成两部分:周期性抖动(PJ)和数据相关的抖动(DDJ)。PJ是周期性的,意味着它随时间重复,而DDJ基本上是恒定的,意味着在不同信号边缘上偏置是相对恒定的。RJ可以由任何数目的源或因素产生,并且顾名思义,不遵循任何具体的模式。
图4示出了校准器件57,该校准器件57可以用于以下用于对在通信信道中的抖动进行校准的过程。校准器件57可以与ATE电连接。例如,校准器件57可以代替DUT来被安装在DIB的接口连接处。校准器件57包括采样器件59和时钟分配器件60。采样器件59可以是任何类型的电路,该电路可以对通过通信信道61从ATE发送的数字波形进行采样。例如,采样器件59可以包括D触发器(D-FF)和/或锁存比较器。采样器件59根据来自ATE的时钟信号62(选通输入)来执行采样。时钟分配器件60将时钟信号分配给在DIB上的各种采样器件,包括采样器件59。在此方面上,应注意到,单个校准器件可以包括用于对多个信道上的测试数据进行采样的多个采样器件。可选地,可以每通信信道地安装单个校准器件,并且该单个校准器件可以用于仅对与该相应的通信信道中的抖动量进行校准。在一种实施方式中,六个校准器件被安装在DIB板上,以校准六个相应的通信信道。
采样器件59对来自通信信道的测试数据进行采样,以产生采样数据。在该实施方式中,采样器件59以比测试数据通过通信信道的速率小的速率来对测试数据进行采样。这被称为欠采样。例如,如果测试数据具有1千兆赫兹(GHz)的频率,并且因此具有1纳秒(ns)的周期,则时钟信号可以具有100兆赫兹(MHz)的频率以及10ns的周期,这引起每数据的第十比特的一次采样。对于在时钟的上升沿和下降沿处都对数据进行采样的两倍数据速率(double-rate-data)数据,在一个示例中,时钟信号可以具有50MHz的频率和20ns的周期。
在一种实施方式中,采样周期不是测试数据周期的精确倍数。其中采样周期不是测试数据周期的精确倍数的一种欠采样技术被称为移动选通。在美国专利No.6,609,977中描述了移动选通欠采样的示例,其内容通过引用由此并于本申请,如同在此进行了全面的阐述。
图5和图6图示了移动选通采样。参考图5,采样器件59根据(可以由ATE生成的)移动选通时钟Tws64来对测试数据63进行采样。移动选通时钟具有不同于(例如,小于)测试数据(加抖信号)的频率的频率,其导致了在每个连续采样周期65、66等期间以稍微的偏置来对测试数据进行采样,如图5中所示。即,采样器件59以与被测量的信号不同的频率来被“选通”,使移动选通时钟以已知的偏置在信号上前进。例如,在第一周期期间,移动选通时钟在点0、1、2和3(65)处对测试信号63进行采样。在下一个周期期间,移动选通时钟被稍微偏置,导致在点4、5、6和7(66)处进行采样,如此等等。产生的采样,即,捕获的数据比特,可以用于重构测试数据(加抖信号),如图6中所示。
在该实施方式中,由采样器件59和时钟信号添加的抖动量与在测试数据中的抖动量相比相对较小。这是为了减小采样器件和时钟信号对测试过程的影响。例如,在测试数据中的抖动可以约为100±10%皮秒(ps)。通过采样器件添加的抖动量可以约为1/10th ps。可以用来实现采样器件59的部件可以是由生产的部件no.25706PP。由时钟信号添加的抖动量可以约为小于(<)1ps。例如,可以使用由(泰瑞达)公司制造的PicoClockTM来生成用于对加抖测试数据进行采样的时钟信号。
由采样器件59输出的采样数据被转发给与ATE相关的处理器件。例如,可以将采样数据提供给计算机系统14或者提供给与ATE相关联的微处理器、微控制器或者可编程逻辑。处理器件从采样数据中重构加抖信号(参见,例如,图6),并且通过例如将重构信号与通信信道上原始输出的测试数据进行比较来确定在重构信号中的抖动量。
在此方面,可以通过通信信道引入抖动,使得在大约与DUT接触的点处的抖动与预期的抖动(例如,通过ATE引入到测试数据中的抖动)不同。因此,在此描述的校准过程的一个目的在于,确定在大约与DUT接触的点处所经历的抖动量。然而,在从与DUT接触的点测量的重构信号中的抖动还包括由时钟信号和采样器件所引入的抖动。虽然由时钟信号和采样器件所引入的抖动可能相对较小(如上注意到的),但是它仍然可能影响测试设备的校准。因此,进一步处理在重构信号中的抖动,以产生如下的值:该值基本上对应于在大约与DUT接触的点处所经历的抖动量。即,可以从重构信号的抖动中至少被大部分地消除由时钟信号和采样器件引入的抖动。
更具体地,使J2是基本上与在大约与DUT接触的点处所经历的抖动量相对应的抖动量。使J1是在重构信号中的抖动量,使J4是由采样器件59引入的抖动量,并且使J5是由时钟信号(例如,用于对采样器件进行计时的选通脉冲)引入的抖动量。处理器件如下确定在大约与DUT接触的点处所经历的抖动量(J2):
在可选实施方式中,将由采样器件59输出的采样数据转发给与ATE相关联的处理器件。如上,处理器件从采样数据中重构加抖信号(参见,例如,图6),并且通过例如将重构信号与具有添加的抖动的原始测试数据相比较来确定重构信号中的抖动量。然而,在该实施方式中,用于由采样器件59进行采样所使用的时钟信号是在ATE的操作期间所使用的实际时钟信号,而不是如上所述的实施方式中的情况下的减少了抖动的时钟信号。因此,该实施方式使得ATE能够确定在实际测试情况期间在大约与DUT接触的点处所经历的抖动量。
在该情况下,可以从重构信号中的抖动中至少大部分地消除由采样器件59引入的抖动。然而,不消除由时钟信号产生的抖动。因此,处理器件如下确定在大约与DUT接触的点处所经历的抖动量:
其中,J1、J2和J4与如上所述的变量相对应。因此,处理器件确定当DUT被连接到ATE时,例如,当代替校准器件57来被安装时,DUT将经历的抖动量。
如上所述的校准过程(在下文中的“校准过程”)具有很多优点。例如,校准过程可以用于校准ATE,以测试串行器/解串行器(串行并行转换电路,SERDES)器件、高性能存储器器件、以及诸如PCI扩展II的数据总线。然而,应该注意到,校准过程不限于与这样的器件相关联的测试,而是可以用于校准ATE,以在任何类型的器件上执行任何类型的测试。
校准过程不限于使用如上所述的硬件和软件。该校准过程可以使用任何硬件和/或软件来实现。例如,可以使用数字电子电路,或者在计算机硬件、固件、软件或者其的组合中至少部分地实现该校准过程或其各部分。
可以经由计算机程序产品,即,在例如一个或者多个机器可读介质或者在传播的信号中的信息载体中被有形地包含的计算机程序,来至少部分地实现该校准过程(例如,由处理器件执行的功能),用于由例如可编程处理器、计算机或者多个计算机的数据处理装置来执行,或者用于控制数据处理装置的操作。计算机程序可以以任何形式的编程语言来编写,包括编译语言或者解释语言,并且计算机程序可以以任何形式来被部署,包括部署为单机(stand alone)程序或者部署为适合在计算环境中使用的模块、组件、子程序或者其他单元。计算机程序可以被部署成在一个计算机上或在一个站点处的或者在多个地点上分布并且通过通信网络互连的多个计算机上执行。
与实现校准过程相关联的动作可以通过执行一个或者多个计算机程序的一个或者多个可编程处理器来执行,以执行校准过程的功能。ATE的全部和部分可以被实现为专用逻辑电路,例如,FPGA(现场可编程门阵列)和/或ASIC(专用集成电路)。
例如,适合执行计算机程序的处理器包括通用和专用微处理器二者,以及任何类型的数字计算机的任何一个或者多个处理器。通常,处理器将从只读存储器或者随机存取存储器或二者接收指令和数据。计算机的元件包括用于执行指令的处理器和用于存储指令和数据的一个或者多个存储器器件。
可以将在此描述的不同实施例的元素组合成形成以上没有具体阐明的其他实施例。在此没有具体描述的其他实施例也在下面的权利要求的范围内。
Claims (13)
1.一种对在测试仪器和用于被测器件DUT的连接之间的通信信道中的抖动进行校准的方法,所述方法包括:
利用采样器件在连接点处对所述通信信道中的测试数据进行采样,以产生采样数据,其中,所述测试数据以第一速率通过所述通信信道,并且其中,以小于所述第一速率的第二速率对所述测试数据进行采样;
确定在与所述测试数据相关的所述采样数据中的第一抖动量,所述第一抖动量包含在采样期间所引入的第三抖动量,其中所述第三抖动量或者仅仅包括由所述采样器件所引入的抖动或者包括由所述采样器件所引入的抖动和用于对所述采样器件进行计时的选通脉冲所引入的抖动;以及
通过处理所述第一抖动量以消除第三抖动量的影响基于所述第一抖动量确定在所述连接点处的第二抖动量,所述第二抖动量包括所述测试数据通过所述通信信道所引入的抖动。
2.一种对在测试仪器和用于被测器件DUT的连接之间的通信信道中的抖动进行校准的方法,所述方法包括:
利用采样器件在连接点处对所述通信信道中的测试数据进行采样,以产生采样数据,其中,所述测试数据以第一速率通过所述通信信道,并且其中,以小于所述第一速率的第二速率对所述测试数据进行采样;
确定在与所述测试数据相关的所述采样数据中的第一抖动量J1,所述第一抖动量J1包含在采样期间所引入的第三抖动量J3,其中所述第三抖动量J3或者仅仅包括由所述采样器件所引入的抖动J4或者包括由所述采样器件所引入的抖动J4和用于对所述采样器件进行计时的选通脉冲所引入的抖动J5;以及
通过处理所述第一抖动量J1以消除第三抖动量J3的影响基于所述第一抖动量J1来确定在大约所述连接点处的第二抖动量J2;并且其中
3.根据权利要求1或2所述的方法,还包括在采样所述测试数据之前在所述连接点将所述采样器件代替DUT连接到所述通信信道。
4.根据权利要求1或2所述的方法,其中,所述采样器件包括锁存比较器。
5.根据权利要求1或2所述的方法,其中,所述采样器件包括D触发器。
6.根据权利要求1或2所述的方法,进一步包括:
将抖动添加到所述测试数据,所述抖动包括周期性抖动和确定性抖动中的至少一种。
7.一种用于对具有用于被测器件DUT的连接的通信信道中的抖动进行校准的系统,包括:
采样器件,所述采样器件用于对在通信信道中的测试数据进行采样,以产生采样数据,所述采样器件被配置成在连接点处对所述测试数据进行采样,其中,所述测试数据以第一速率通过所述通信信道,并且其中,以小于所述第一速率的第二速率对所述测试数据进行采样;以及
处理器件,所述处理器件用于:
确定与所述测试数据相关的所述采样数据中的第一抖动量,所述第一抖动量包含在采样期间所引入的第三抖动量,其中所述第三抖动量或者仅仅包括由所述采样器件所引入的抖动或者包括由所述采样器件所引入的抖动和用于对所述采样器件进行计时的选通脉冲所引入的抖动;以及
通过处理所述第一抖动量以消除第三抖动量的影响基于所述第一抖动量确定在所述连接点处的第二抖动量,所述第二抖动量包括所述测试数据通过所述通信信道所引入的抖动。
8.一种用于对具有用于被测器件DUT的连接的通信信道中的抖动进行校准的系统,包括:
采样器件,所述采样器件用于对在通信信道中的测试数据进行采样,以产生采样数据,所述采样器件被配置成在连接点处对所述测试数据进行采样,其中,所述测试数据以第一速率通过所述通信信道,并且其中,以小于所述第一速率的第二速率对所述测试数据进行采样;以及
处理器件,所述处理器件用于:
确定与所述测试数据相关的所述采样数据中的第一抖动量J1,所述第一抖动量包含在采样期间所引入的第三抖动量J3,其中所述第三抖动量J3或者仅仅包括由所述采样器件所引入的抖动J4或者包括由所述采样器件所引入的抖动J4和用于对所述采样器件进行计时的选通脉冲所引入的抖动J5;以及
通过处理所述第一抖动量J1以消除第三抖动量J3的影响基于所述第一抖动量J1确定在所述连接点处的第二抖动量J2;并且其中
9.根据权利要求7或8所述的系统,还包括在所述连接点将所述采样器件代替DUT连接到所述通信信道。
10.根据权利要求7或8所述的系统,其中,所述采样器件包括锁存比较器。
11.根据权利要求7或8所述的系统,其中,所述采样器件包括D触发器。
12.根据权利要求7或8所述的系统,进一步包括:
测试设备,所述测试设备将抖动添加到所述测试数据,所述抖动包括周期性抖动和确定性抖动中的至少一种。
13.根据权利要求7或8所述的系统,其中,所述采样器件被配置成根据时钟信号来对所述测试数据进行采样;并且
其中,所述系统进一步包括:
时钟分配器件,所述时钟分配器件用于接收所述时钟信号,并且用于将所述时钟信号提供给所述采样器件。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/750,651 | 2007-05-18 | ||
US11/750,651 US7991046B2 (en) | 2007-05-18 | 2007-05-18 | Calibrating jitter |
PCT/US2008/063865 WO2008144486A1 (en) | 2007-05-18 | 2008-05-16 | Calibrating jitter |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101682431A CN101682431A (zh) | 2010-03-24 |
CN101682431B true CN101682431B (zh) | 2014-05-21 |
Family
ID=40027443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200880016510.0A Active CN101682431B (zh) | 2007-05-18 | 2008-05-16 | 抖动校准 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7991046B2 (zh) |
JP (1) | JP5319665B2 (zh) |
CN (1) | CN101682431B (zh) |
DE (1) | DE112008001350B4 (zh) |
TW (1) | TWI418824B (zh) |
WO (1) | WO2008144486A1 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7560947B2 (en) | 2005-09-28 | 2009-07-14 | Teradyne, Inc. | Pin electronics driver |
US9474492B2 (en) | 2012-05-22 | 2016-10-25 | Siemens Medical Solutions Usa, Inc. | Adaptive ECG trigger signal jitter detection and compensation for imaging systems |
US9590774B1 (en) * | 2015-09-25 | 2017-03-07 | Microsoft Technology Licensing, Llc | Circuit for introducing signal jitter |
KR102546302B1 (ko) * | 2016-07-08 | 2023-06-21 | 삼성전자주식회사 | 클락 지터 측정 회로 및 이를 포함하는 반도체 장치 |
KR102410014B1 (ko) * | 2017-08-03 | 2022-06-21 | 삼성전자주식회사 | 클락 지터 측정 회로 및 이를 포함하는 반도체 장치 |
US11036410B2 (en) * | 2018-04-13 | 2021-06-15 | Micron Technology, Inc. | Clock characteristic determination |
US10775408B2 (en) * | 2018-08-20 | 2020-09-15 | Teradyne, Inc. | System for testing devices inside of carriers |
CN109283450B (zh) * | 2018-09-11 | 2024-01-23 | 长鑫存储技术有限公司 | 一种测试机的控制方法、装置、介质及电子设备 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9313020D0 (en) * | 1993-06-24 | 1993-08-11 | Madge Networks Ltd | Jitter monitoring |
JPH1138086A (ja) * | 1997-07-16 | 1999-02-12 | Advantest Corp | 半導体試験装置 |
US6661836B1 (en) * | 1998-10-21 | 2003-12-09 | Nptest, Llp | Measuring jitter of high-speed data channels |
US6640193B2 (en) * | 1999-12-15 | 2003-10-28 | Texas Instruments Incorporated | Method and system for measuring jitter |
JP4445114B2 (ja) * | 2000-01-31 | 2010-04-07 | 株式会社アドバンテスト | ジッタ測定装置及びその方法 |
US6609077B1 (en) * | 2000-05-31 | 2003-08-19 | Teradyne, Inc. | ATE timing measurement unit and method |
US6865496B2 (en) * | 2001-11-01 | 2005-03-08 | Agilent Technologies, Inc. | Zero-crossing direction and time interval jitter measurement apparatus using offset sampling |
US7054358B2 (en) * | 2002-04-29 | 2006-05-30 | Advantest Corporation | Measuring apparatus and measuring method |
KR100471006B1 (ko) * | 2002-07-24 | 2005-03-10 | 삼성전자주식회사 | 고속 데이터 출력 소자의 지터 측정 장치 및 토탈 지터측정방법 |
US20040062301A1 (en) * | 2002-09-30 | 2004-04-01 | Takahiro Yamaguchi | Jitter measurement apparatus and jitter measurement method |
JP3821802B2 (ja) * | 2003-07-14 | 2006-09-13 | アンリツ株式会社 | ジッタ測定装置 |
US7627790B2 (en) * | 2003-08-21 | 2009-12-01 | Credence Systems Corporation | Apparatus for jitter testing an IC |
US7409617B2 (en) * | 2004-09-30 | 2008-08-05 | Credence Systems Corporation | System for measuring characteristics of a digital signal |
US7002358B2 (en) * | 2003-12-10 | 2006-02-21 | Hewlett-Packard Development Company, L.P. | Method and apparatus for measuring jitter |
DE112005001349T5 (de) * | 2004-06-09 | 2007-04-26 | Advantest Corp. | Taktgenerator und Halbleitertestvorrichtung |
US7668233B2 (en) * | 2004-07-28 | 2010-02-23 | Circadiant Systems, Inc. | Method of determining jitter and apparatus for determining jitter |
US7590170B2 (en) * | 2004-09-29 | 2009-09-15 | Teradyne, Inc. | Method and apparatus for measuring jitter |
US7292044B2 (en) * | 2004-11-19 | 2007-11-06 | Analog Devices, Inc. | Integrating time measurement circuit for a channel of a test card |
US7023366B1 (en) | 2004-12-23 | 2006-04-04 | Teradyne, Inc. | Using a parametric measurement unit for converter testing |
US7313496B2 (en) * | 2005-02-11 | 2007-12-25 | Advantest Corporation | Test apparatus and test method for testing a device under test |
US7149638B2 (en) * | 2005-03-29 | 2006-12-12 | Agilent Technologies, Inc. | Separation of random and deterministic components of jitter |
KR100780941B1 (ko) * | 2005-08-24 | 2007-12-03 | 삼성전자주식회사 | 잡음주입이 가능한 고속 테스트데이터 발생기 및 이를사용하는 자동 테스트 시스템 |
US7668235B2 (en) * | 2005-11-10 | 2010-02-23 | Teradyne | Jitter measurement algorithm using locally in-order strobes |
US7277805B2 (en) * | 2006-01-06 | 2007-10-02 | International Business Machines Corporation | Jitter measurements for repetitive clock signals |
US7409307B2 (en) * | 2006-04-20 | 2008-08-05 | Advantest Corporation | Calibration apparatus, calibration method, testing apparatus, and testing method |
US7480581B2 (en) * | 2006-06-27 | 2009-01-20 | Teradyne, Inc. | Calibrating a testing device |
US7684944B2 (en) * | 2006-10-17 | 2010-03-23 | Advantest Corporation | Calibration apparatus, calibration method, and testing apparatus |
-
2007
- 2007-05-18 US US11/750,651 patent/US7991046B2/en active Active
-
2008
- 2008-05-15 TW TW097117803A patent/TWI418824B/zh active
- 2008-05-16 DE DE112008001350.0T patent/DE112008001350B4/de active Active
- 2008-05-16 JP JP2010508604A patent/JP5319665B2/ja active Active
- 2008-05-16 WO PCT/US2008/063865 patent/WO2008144486A1/en active Application Filing
- 2008-05-16 CN CN200880016510.0A patent/CN101682431B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US20080285636A1 (en) | 2008-11-20 |
JP5319665B2 (ja) | 2013-10-16 |
DE112008001350T5 (de) | 2010-06-10 |
TW200905227A (en) | 2009-02-01 |
US7991046B2 (en) | 2011-08-02 |
CN101682431A (zh) | 2010-03-24 |
TWI418824B (zh) | 2013-12-11 |
JP2010528266A (ja) | 2010-08-19 |
DE112008001350B4 (de) | 2021-10-14 |
WO2008144486A1 (en) | 2008-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101682431B (zh) | 抖动校准 | |
US6714021B2 (en) | Integrated time domain reflectometry (TDR) tester | |
EP2253964B1 (en) | Method and apparatus for evaluating and optimizing a signaling system | |
US7139957B2 (en) | Automatic self test of an integrated circuit component via AC I/O loopback | |
JP2016521852A (ja) | 較正装置 | |
WO2000000836A1 (en) | A skew calibration means and a method of skew calibration | |
US20230052588A1 (en) | On-chip virtual oscilloscope using high-speed receiver sampler readback | |
US20030093730A1 (en) | Systems and methods for testing integrated circuits | |
US7523007B2 (en) | Calibration device | |
US7640468B2 (en) | Method and apparatus for an embedded time domain reflectometry test | |
US20230138651A1 (en) | Integrated test circuit, test assembly and method for testing an integrated circuit | |
JP4728403B2 (ja) | カリブレーション回路 | |
US20020124218A1 (en) | Method of testing a semiconductor integrated circuit and method and apparatus for generating test patterns | |
US7143323B2 (en) | High speed capture and averaging of serial data by asynchronous periodic sampling | |
US6073261A (en) | Circuit for evaluating signal timing | |
US6486693B1 (en) | Method and apparatus for testing integrated circuit chips that output clocks for timing | |
CN100370269C (zh) | 一种边界扫描测试控制器及边界扫描测试方法 | |
TWI446162B (zh) | 使用一測試儀器之方法及測試系統 | |
US7401272B1 (en) | Apparatus and method for high speed sampling or testing of data signals using automated testing equipment | |
Hafed et al. | Massively parallel validation of high-speed serial interfaces using compact instrument modules | |
Ungar et al. | Creating Reusable Manufacturing Tests for High-Speed I/O with Synthetic Instruments | |
CN117517937A (zh) | 一种数字芯片的通用测试结构和测试系统 | |
Sunter et al. | Fast BIST of I/O Pin AC specifications and inter-chip delays | |
Nelson | From EDA to TDR, tools support high-speed analysis | |
Hafed et al. | A high-throughput 5 Gbps timing and jitter test module featuring localized processing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |