CN101630475A - 扫描驱动电路和包括该扫描驱动电路的显示设备 - Google Patents

扫描驱动电路和包括该扫描驱动电路的显示设备 Download PDF

Info

Publication number
CN101630475A
CN101630475A CN200910152274A CN200910152274A CN101630475A CN 101630475 A CN101630475 A CN 101630475A CN 200910152274 A CN200910152274 A CN 200910152274A CN 200910152274 A CN200910152274 A CN 200910152274A CN 101630475 A CN101630475 A CN 101630475A
Authority
CN
China
Prior art keywords
signal
period
output signal
beginning
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910152274A
Other languages
English (en)
Other versions
CN101630475B (zh
Inventor
谷龟贵央
甚田诚一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101630475A publication Critical patent/CN101630475A/zh
Application granted granted Critical
Publication of CN101630475B publication Critical patent/CN101630475B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0871—Several active elements per pixel in active matrix panels with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了显示设备和驱动电路。扫描驱动电路包括移位寄存器单元和逻辑电路单元。第p+1移位寄存器的输出信号STp+1的开始脉冲的开始位于第p移位寄存器的输出信号STp的开始脉冲的开始与结束之间，并且第一使能信号到第Q使能信号的每一个依次存在于输出信号STp的开始脉冲的开始与输出信号STp+1的开始脉冲的开始之间。基于时段指定信号限制第(p’，q)NAND电路的操作，使得所述NAND电路仅基于与第一开始脉冲对应的输出信号STp的一部分、通过反转输出信号STp+1获得的信号以及第q使能信号ENq产生扫描信号。

Description

扫描驱动电路和包括该扫描驱动电路的显示设备
技术领域
本申请涉及扫描驱动电路和包括该扫描驱动电路的显示设备。更具体地，本申请涉及这样的扫描驱动电路和包括该扫描驱动电路的显示设备：其中可以将信号供应至扫描线、初始化控制线和显示控制线，并且可以通过在一场个时段期间将多个脉冲信号供应至显示控制线而在该场时段期间多次切换显示元件的点亮/熄灭(lit/unlit)状态，而不影响被供应至扫描线和初始化控制线的信号。
背景技术
广泛使用的、具有以二维矩阵形式排列的显示元件的显示设备的例子包括由电压驱动的液晶单元构成的液晶显示设备、以及包括在电流的应用下发光的发光单元(例如有机电致发光发光单元)和用于驱动该发光单元的驱动电流的显示设备。
包括在电流的应用下发光的发光单元的显示元件的亮度由流经该发光单元的电流值控制。以与液晶显示设备相同的方式，具有这些显示元件的这种显示设备(例如有机电致发光显示设备)可以通过简单矩阵方法和有源矩阵方法来驱动。尽管有源矩阵方法具有诸如与简单矩阵方法相比结构上更复杂之类的缺点，但是还具有诸如具有更高亮度之类的各种优点。
根据晶体管和电容配置的各种类型的驱动电路广泛用作通过有源矩阵方法驱动发光单元的电路。例如，日本未审查专利申请公开第2005-31630号公开了有机电致发光发光单元和驱动电路配置的显示元件及其驱动方法。该驱动电路是由六个晶体管和一个电容单元配置的驱动电路(下文中称作“6Tr/1C驱动电路”)。图26图示了配置有以二维矩阵形式排列的显示元件的显示设备中的第m行第n列的显示元件的驱动电路(6Tr/1C驱动电路)的等效电路。注意，在描述中，假设以行序列扫描显示元件。
6Tr/1C驱动电路具有写晶体管TRW、驱动晶体管TRD、电容单元C1以及第一晶体管TR1、第二晶体管TR2、第三晶体管TR3和第四晶体管TR4。
在写晶体管TRW处，一个源极/漏极区连接到数据线DTLn，并且栅极连接到扫描线SCLm。在驱动晶体管TRD处，一个源极/漏极区连接到写晶体管TRW的另一源极/漏极区，由此配置第一节点ND1。电容单元C1的一端连接到电源线PS1。在电容单元C1处，预定参考电压(在图26所示的例子中，稍后描述的电压VCC)被施加到一端，且另一端连接到驱动晶体管TRD的栅极，由此配置第二节点ND2。扫描线SCLm连接到未示出的扫描电路，且数据线DTLn连接到信号输出电路100。
在第一晶体管TR1处，一个源极/漏极区连接到第二节点ND2，另一源极/漏极区连接到驱动晶体管TRD的另一源极/漏极区。第一晶体管TR1构成连接在第二节点ND2与驱动晶体管TRD的另一源极/漏极区之间的开关电路部分。
在第二晶体管TR2处，一个源极/漏极区连接到电源线PS3，该电源线PS3被施加了预定初始化电压VIni(例如-4伏特)，用于第二节点ND2的电势的初始化，且另一源极/漏极区连接到第二节点ND2。第二晶体管TR2构成连接在第二节点ND2与被施加了预定初始化电压VIni的电源线PS3之间的开关电路部分。
在第三晶体管TR3处，一个源极/漏极区连接到电源线PS1，该电源线PS1被施加了预定驱动电压VCC(例如10伏特)，另一源极/漏极区连接到第一节点ND1。第三晶体管TR3构成连接在第一节点ND1与被施加了预定驱动电压VCC的电源线PS1之间的开关电路部分。
在第四晶体管TR4处，一个源极/漏极区连接到驱动晶体管TRD的另一源极/漏极区，并且另一源极/漏极区连接到发光单元ELP的一端(更具体地，发光单元ELP的阳极)。第四晶体管TR4构成连接在驱动晶体管TRD的另一源极/漏极区与发光单元ELP的一端之间的开关电路部分。
写晶体管TRW的栅极和第一晶体管TR1的栅极连接到扫描线SCLm。第二晶体管TR2的栅极连接到初始化控制线AZm。供应到紧接在扫描线SCLm之前扫描的未示出的扫描线SCLm-1的扫描信号也被供应至初始化控制线AZm。第三晶体管TR3和第四晶体管TR4的栅极连接到用于控制显示元件的点亮/熄灭状态的显示控制线CLm。
例如，每个晶体管被形成为p沟道薄膜晶体管(TFT)，发光单元ELP被提供在中间层绝缘层等上，被形成以便覆盖驱动电路。在发光单元ELP处，阳极连接到第四晶体管TR4的另一源极/漏极区，并且阴极连接到电源线PS2。电压VCat(例如-10伏特)被施加到发光单元ELP的阴极。符号CEL表示发光单元ELP的电容。
现在，当配置TFT的晶体管时，阈值电压的不规则性不可避免地到某个范围。在由于驱动晶体管TRD的阈值的不规则性、流经发光单元ELP的电流量存在不规则性的情况下，遭受显示设备的亮度的不均匀性。因此，需要做出这样的安排，其中流经发光单元ELP的电流量不受驱动晶体管TRD的阈值的不规则性的影响。如稍后所述，驱动发光单元ELP以便不受驱动晶体管TRD的阈值的不规则性的影响。
将参考图27A和27B描述被配置为N×M个显示元件的二维阵列的显示设备的第m行第n列的显示元件的驱动方法。图27A图示了初始化控制线AZm、扫描线SCLm和显示控制线CLm上的信号的示意时序图。图27B到图28B示意性图示了6Tr/1C驱动电路的晶体管的导通/截止状态等。为了便于描述，我们将扫描初始化控制线AZm的时段称作“第m-1水平扫描时段”，并将扫描扫描线SCLm的时段称作“第m水平扫描时段”。
如图27A所示，在第m-1水平扫描时段期间，实行初始化处理，这将参考图27B详细描述。在第m-1水平扫描时段期间，初始化控制线AZm从高电平到低电平，显示控制线CLm从低电平到高电平。注意，扫描线SCLm保持在高电平。因此，在第m-1水平扫描时段期间，写晶体管TRW、第一晶体管TR1、第三晶体管TR3和第四晶体管TR4处于截止状态，而第二晶体管TR2处于导通状态。
将用于初始化第二节点ND2的电势的预定初始化电压VIni经由处于导通状态的第二晶体管TR2施加到第二节点ND2。因此，第二节点ND2的电势被初始化。
接下来，如图27A所示，在第m水平扫描时段，视频信号VSig被写入。此时，结合进行驱动晶体管TRD的阈值电压取消处理。具体地，第二节点ND2和驱动晶体管TRD的另一源极/漏极区电连接，视频信号VSig被从数据线DTLn经由由于来自扫描线SCLm的信号已经被置于导通状态的写晶体管TRW施加到第一节点ND1，由此将第二节点ND2的电势朝向可以通过从视频信号VSig减去驱动晶体管TRD的阈值电压Vth来计算的电势改变。
将参考图27A和图28A给出更详细的描述。在第m水平扫描时段中，初始化控制线AZm从低电平变为高电平，扫描线SCLm从高电平变为低电平。注意，显示控制线CLm保持在高电平。因此，在第m水平扫描时段时，写晶体管TRW和第一晶体管TR1处于导通状态，而第二晶体管TR2、第三晶体管TR3和第四晶体管TR4处于截止状态。
第二节点ND2和驱动晶体管TRD的另一源极/漏极区经由处于导通状态的第一晶体管TR1电连接，且来自数据线DTn的视频信号VSig被经由由于来自扫描线SCLm的信号而处于导通状态的写晶体管TRW施加到第一节点ND1。因此，第二节点ND2的电势朝向可以通过从视频信号VSig减去驱动晶体管TRD的阈值电压Vth来计算的电势改变。
根据上述初始化处理，如果第二节点ND2的电势已经被初始化，使得驱动晶体管TRD在第m水平扫描时段的开始时处于导通状态，则第二节点ND2的电势朝向被施加到第一节点ND1的视频信号VSig的电势改变。然而，一旦驱动晶体管TRD的栅极与其一个源极/漏极区之间的电势差达到Vth，驱动晶体管TRD就变为截止状态。在此状态下，第二节点ND2的电势大约是(VSig-Vth)。
接下来，通过经由驱动晶体管TRD施加电流到发光单元ELP来驱动发光单元ELP。
将参考图27A和图28B给出更详细的描述。在第m水平扫描时段的结束时，扫描线SCLm从低电平变为高电平。而且，显示控制线从高电平变为低电平。注意，初始化控制线AZm保持在高电平。第三晶体管TR3和第四晶体管TR4处于导通状态，而写晶体管TRW、第一晶体管TR1和第二晶体管TR2处于截止状态。
驱动电压VCC被经由处于导通状态的第三晶体管TR3施加到驱动晶体管TRD的一个源极/漏极区。而且，驱动晶体管TRD的另一源极/漏极区和发光单元ELP的一端经由处于导通状态的第四晶体管TR4连接。
流经发光单元ELP的电流是从驱动晶体管TRD的源极区流向其漏极区的漏极电流Ids，因此，假设驱动晶体管TRD理想地工作在饱和区，这可以利用以下表达式(A)表示。如图28B所示，漏极电流Ids被施加到发光单元ELP，并且发光单元ELP发出与漏极电流Ids的值对应的亮度的光。
Ids＝k·μ·(Vgs-Vth)2(A)
其中μ表示有效迁移率，L表示沟道长度，W表示沟道宽度，Vgs表示驱动晶体管TRD的源极区和栅极区之间的电压，在k≡(1/2)·(W/L)·COX中，COX表示(栅极绝缘层的相对介电常数(permittivity))×(真空的介电常数)/(栅极绝缘层的厚度)。
此外，由于
Vgs≈VCC-(VSig-Vth)(B)
成立，因此，以上表达式(A)可以被重写为如下。
Ids＝k·μ·(VCC-(VSig-Vth)-Vth)2
＝k·μ·(VCC-VSig)2(C)
如从以上表达式(C)很清楚地理解，驱动晶体管TRD的阈值电压Vth与漏极电流Ids的值无关。换句话说，与视频信号VSig对应的漏极电流Ids可以被施加到不受驱动晶体管TRD的阈值电压Vth的值影响的发光单元ELP。利用上述驱动方法，驱动晶体管TRD的阈值电压Vth的不规则性不影响显示元件的亮度。
发明内容
对于具有上述显示元件来操作的显示设备，需要提供这样的电路，其将信号供应至扫描线、初始化控制线和显示控制线。从电路的布局面积的减小以及成本的降低的方面来看，用于供应这些信号的电路优选地是集成结构的电路。而且，从降低在显示设备上显示的图像的闪烁方面来看，优选使得多个脉冲信号被供应至一个场电路(field circuit)内的显示控制线而不影响被供应至扫描线和初始化控制线的信号。
发现期望提供能够将信号供应至扫描线、初始化控制线和显示控制线、并能够将多个脉冲信号供应至一个场电路内的显示控制线而不影响被供应至扫描线和初始化控制线的信号的扫描驱动电路。
根据本发明的实施例的显示设备包括：
(1)以二维矩阵型式排列的显示元件；
(2)扫描线；初始化控制线，被配置以初始化所述显示元件；以及显示控制线，被配置以控制所述显示元件的点亮/熄灭状态，所述扫描线、初始化控制线和显示控制线以第一方向延伸；
(3)数据线，以与所述第一方向不同的第二方向延伸；以及
(4)扫描驱动电路。
根据本发明的、并且还配置根据本发明的显示设备的扫描驱动电路包括：
(A)移位寄存器单元，配置有P(其中P是大于等于3的自然数)级移位寄存器，以依次移位输入开始脉冲，并从每个级输出输出信号，以及
(B)逻辑电路单元，被配置以基于来自所述移位寄存器单元的输出信号和使能信号而操作，
(C)其中，将第p级(其中p＝1，2，......，P-1)移位寄存器的输出信号表示为STp，第p+1移位寄存器的输出信号STp+1的开始脉冲的开始位于输出信号STp的开始脉冲的开始与结束之间，
(D)以及其中，第一使能信号到第Q使能信号(其中Q是大于等于2的自然数)的每一个依次存在于输出信号STp的开始脉冲的开始与输出信号STp+1的开始脉冲的开始之间，
(E)以及其中，所述逻辑电路单元包括(P-2)×Q个NAND电路；
其中，第一开始脉冲到第U开始脉冲(其中U是大于等于2的自然数)在等于一个场时段的时段期间被输入到第一级移位寄存器；
以及其中，时段指定信号被输入到所述逻辑电路单元，以指定从输出信号ST1中的第u(其中u＝1，2，......，U-1)开始脉冲到第u+1开始脉冲的每个时段以及从第U开始脉冲的开始到下一帧中的第一开始脉冲的开始的时段；
以及其中，将第q使能信号(其中q＝1，2，......，Q-1)表示为ENq，基于时段指定信号的信号、输出信号STp、通过反转输出信号STp+1获得的信号以及第q使能信号ENq被输入到第(p’，q)NAND电路；
以及其中，基于时段指定信号限制所述NAND电路的操作，使得所述NAND电路仅基于与第一开始脉冲对应的输出信号STp的一部分、通过反转输出信号STp+1获得的信号以及第q使能信号ENq来产生扫描信号。
在根据本发明的实施例的显示设备中，关于显示元件经由扫描线接收基于来自第(p’，q)NAND电路(除了其中(p’＝1，q＝1)的情况之外)的扫描信号的信号的供应，从与所述显示元件连接的初始化控制线供应：在q＝1成立的情况下，基于来自第(p’-1，q’)NAND电路的扫描信号的信号；以及在q＞1成立的情况下，基于来自第(p’，q”)(其中q”是从1到(q-1)的自然数)NAND电路的扫描信号的信号，以及
从与所述显示元件连接的显示控制线供应：在q＝1成立的情况下，基于来自第p’+1移位寄存器的输出信号STp+1的信号；以及在q＞1成立的情况下，基于来自第p’+2移位寄存器的输出信号STp+2的信号。
现在，从缩短从初始化控制线到预定的NAND电路的配线的长度的方面来看，在经由扫描线供应基于来自第(p’，q)NAND电路的扫描信号的信号的显示元件中，优选的配置是，其中从与显示元件连接的初始化控制线供应：在q＝1成立的情况下，基于来自第(p’-1，q’)NAND电路的扫描信号的信号；以及在q＞1成立的情况下，基于来自第(p’，q-1)NAND电路的扫描信号的信号。
在第一开始脉冲和第二开始脉冲在等于一个场时段的时段内被输入到第一级移位寄存器的配置中，可以进行这样的安排，其中时段指定信号是在从第一开始脉冲的开始到第二开始脉冲的开始的时段中处于低电平或高电平、并在从第二开始脉冲的开始到下一帧中的第一开始脉冲的开始的时段中处于高电平或低电平的信号。因此，使用单个时段指定信号可以指定两个时段。而且，在其中第一开始脉冲到第四开始脉冲在等于一个场时段的时段内被输入到第一级移位寄存器的配置中，可以进行这样的安排，其中时段指定信号配置有第一时段指定信号和第二时段指定信号，由此使得能够利用第一时段指定信号和第二时段指定信号的高/低电平的组合来指定四个时段。
可以进行这样的安排，其中，在包括施加与第一开始脉冲对应的输出信号STp’的一部分的时段的时段中，基于时段指定信号的信号被施加到第(p’，q)NAND电路的输入侧，使得基于时段指定信号的信号变为高电平，而不是处于低电平。注意，在时段指定信号配置有第一时段指定信号和第二时段指定信号的情况下，基于时段指定信号的信号可以被施加到第(p’，q)NAND电路的输入侧，使得基于第一时段指定信号的信号和基于第二时段指定信号的信号都仅在包括施加与第一开始脉冲对应的输出信号STp’的一部分的时段的时段中变为高电平。更具体地，时段指定信号被直接或经由NOR电路输入到NAND电路的输入侧就足够使得满足上述条件。从而，限制第(p’，q)NAND电路的操作，并且NAND电路仅基于与第一开始脉冲对应的输出信号STp的一部分、通过反转输出信号STp+1获得的信号和第q使能信号ENq来产生扫描信号。
通过具有根据本发明的实施例的扫描驱动电路的根据本发明的实施例的显示设备，基于来自扫描驱动电路的信号供应用于扫描线、初始化控制线和显示控制线的信号。从而，可以实现电路的布局面积的减小和电路成本的降低。对于扫描驱动电路和显示设备的规格等，应当适当地设置P和Q的值，和/或U的值。
而且，通过根据本发明的实施例的显示设备，向显示控制线供应基于来自构成扫描驱动电路的移位寄存器的输出信号的信号。通过根据本发明的实施例的扫描驱动电路，第一开始脉冲到第U开始脉冲被在等于一个场时段的时段中输入到第一级移位寄存器。然而，从NAND电路输出的扫描信号不受输入到第一级移位寄存器的开始脉冲的数量影响。从而，通过改变输入到第一级移位寄存器的开始脉冲的数量，在一个场时段内可以向显示控制线供应多个脉冲信号，而不影响供应至扫描线和初始化控制线的信号。
注意，取决于构成显示元件的晶体管的极性等，来自NAND电路的扫描信号和来自移位寄存器的输出信号应该被适当地反转然后再供应。术语“基于扫描信号的信号”可以指扫描信号本身，或者可以指反转了扫描信号的极性的信号。以相同的方式，术语“基于来自移位寄存器的输出信号的信号”可以指来自移位寄存器的输出信号本身，或者可以指已经反转了来自移位寄存器的输出信号的极性的信号。
可以通过广泛使用的半导体制造技术来制造根据本发明的实施例的扫描驱动电路。构成移位寄存器单元的移位寄存器、NAND电路和配置逻辑电路单元的NOR电路可以是广泛采用的配置和结构。扫描驱动电路可以被配置为独立的电路，或者可以与显示设备集成地配置。例如，在配置显示设备的显示元件具有晶体管的情况下，可以在制造显示元件的工艺的同时制造扫描驱动电路。
通过根据包括各种优选配置的实施例的显示设备，可以广泛使用以便由来自扫描线的信号扫描并经历基于来自初始化控制线的信号的初始化处理的配置的显示元件，以及进一步可以使用其中由来自显示控制线的信号切换显示时段和非显示时段的配置的显示元件。
配置根据本发明的实施例的显示设备的显示元件可以包括：
(1-1)驱动电路，包括写晶体管、驱动晶体管和电容单元；以及
(1-2)发光单元，电流经由所述驱动晶体管被施加到该发光单元。发光单元可以配置有在电流的应用下发光的发光单元，该发光单元的例子包括有机电致发光单元、LED发光单元、半导体激光发光单元等。在这些当中，从配置用于彩色显示的平板显示设备方面来看，作为有机电致发光单元的发光单元的配置是优选的。
通过配置如上所述的显示元件的驱动电路(下文中，可以称为“配置根据本发明的实施例的显示元件的驱动电路”)，可以做出这样的安排，其中
关于写晶体管，
(a-1)一个源极/漏极区连接到数据线，以及
(a-2)栅极连接到扫描线；
并且其中，关于驱动晶体管，
(b-1)一个源极/漏极区连接到写晶体管的另一源极/漏极区，由此配置第一节点；
以及其中，关于电容单元，
(c-1)预定参考电压被施加到其一端，以及
(c-2)另一端与驱动晶体管的栅极连接，由此配置第二节点；
以及其中，写晶体管由来自扫描线的信号控制。
配置根据本发明的实施例的显示元件的驱动电路还可以包括
(d)第一开关电路单元，连接在第二节点与驱动晶体管的另一源极/漏极区之间；
其中第一开关电路单元由来自扫描线的信号控制。
配置包括本发明的实施例的上述优选配置的显示元件的驱动电路还可以包括
(e)第二开关电路单元，连接在第二节点与电源线之间，其中预定初始化电压被施加到该电源线；
其中第二开关电路单元由来自初始化控制线的信号控制。
配置包括本发明的实施例的上述优选配置的显示元件的驱动电路还可以包括
(f)第三开关电路单元，连接在第一节点与电源线之间，其中驱动电压被施加到该电源线；
其中第三开关电路单元由来自显示控制线的信号控制。
配置包括本发明的实施例的上述优选配置的显示元件的驱动电路还可以包括
(g)第四开关电路单元，连接在所述驱动晶体管的另一源极/漏极区与发光单元的一端之间；
其中第四开关电路单元由来自显示控制线的信号控制。
通过具有包括上述第一开关电路单元到第四开关电路单元的驱动电路的显示设备，可以通过以下驱动发光单元
(a)进行初始化处理，将来自电源线的预定初始化电压经由处于导通状态的第二开关电路单元施加到第二节点，在此之后第二开关电路单元被置于截止状态，由此将第二节点的电势设置为预定参考电势；
(b)进行写处理，维持第二开关电路单元、第三开关电路单元和第四开关电路单元的截止状态，同时将第一开关电路单元置于导通状态，并且在第二节点与驱动晶体管的另一源极/漏极区通过处于导通状态的第一开关电路单元电连接的状态下，视频信号被从数据线经由由来自扫描线的信号置于导通状态的写晶体管施加到第一节点，由此将第二节点的电势朝向可以通过从视频信号减去驱动晶体管的阈值电压来计算的电势改变；
(c)通过来自扫描线的信号依次将写晶体管置于截止状态；以及
(d)以及依次维持第一开关电路单元和第二开关电路单元的截止状态，同时经由处于导通状态的第四开关电路单元电连接驱动晶体管的另一源极/漏极区与发光单元的一端，并将预定驱动电压从电源线经由处于导通状态的第三开关电路单元施加到第一节点，由此将电流经由驱动晶体管施加到发光单元，并因此驱动发光单元。
通过配置根据本发明的实施例的显示设备的驱动电路，预定参考电压被施加到电容单元的一端，由此当显示设备工作时，维持电容单元的该端的电势。不特别限制预定参考电压的值。例如，可以做出这样的配置，其中电容单元的一端连接到用于将预定电压施加到发光单元的另一端的电源线，使得作为参考电压施加该预定电压。
通过包括上述各种优选配置的根据本发明的实施例的显示设备，诸如扫描线、初始化控制线、显示控制线、数据线、电源线等之类的各种配线的配置和结构可以是广泛使用的配置和结构。而且，发光单元的配置和结构可以是广泛使用的配置和结构。具体地，在将发光单元形成为有机电致发光发光单元的情况下，发光单元可以由阳极、空穴传输层、发射层、电子传输层、阴极等配置。而且，与数据线连接的信号输出电路等的配置和结构可以是广泛使用的配置和结构。
根据本发明的实施例的显示设备可以是所谓的黑白显示配置，或者可以是这样的配置，其中每个像素由多个子像素配置，具体地，其中像素由红色发光子像素、绿色发光子像素和蓝色发光子像素的三个子像素确定。此外，像素可以由这样的集合来配置，其中多个类型中的一个类型的子像素被添加到以上三种类型的子像素(例如添加发白光的子像素以改善亮度的集合、添加发射互补色的子像素以扩大颜色再现的范围的集合、添加发黄光的子像素以扩大颜色再现的范围的集合、添加发黄光和青色光的子像素以扩大颜色再现的范围的集合)。
关于显示设备的像素的数量的图像显示分辨率的例子包括但不限于VGA(640，480)、S-VGA(800，600)，XGA(1024，768)，APRC(1152，900)，S-XGA(1280，1024)，U-XGA(1600，1200)，HD-TV(1920，1080)，Q-XGA(2048，1536)等，还有(1920，1035)、(720，480)、(1280，960)等。在黑白显示设备的情况下，主要以矩阵形式形成与像素数相同数目的显示元件。在彩色显示设备的情况下，主要以矩阵方式形成像素数三倍的显示元件。显示元件可以按带状排列或按三角排列形成，并应该根据显示设备的设计而适当地排列。
通过构成根据本发明的实施例的显示元件的驱动电路，写晶体管和驱动晶体管可以由例如p沟道型薄膜晶体管(TFT)配置。注意，替换地，写晶体管可以是n沟道型。第一开关电路单元、第二开关电路单元、第三开关电路单元和第四开关电路单元可以由诸如TFT之类的广泛使用的切换器件来配置，并且可以是例如p沟道型TFT或n沟道型TFT。
通过构成根据本发明的实施例的显示元件的驱动电路，构成驱动电路的电容单元可以由一个电极、另一电极和在这两个电极之间的介电层(绝缘层)配置。构成驱动电路的晶体管和电容单元可以形成在某个平面内，并形成在例如支撑体上。在发光单元将是有机电致发光发光单元的情况下，发光单元可以形成在构成驱动电路的晶体管和电容单元之上。而且，驱动晶体管的另一源极/漏极区可以经由例如另一晶体管连接到发光单元的一端(例如提供给发光单元的阳极)。而且注意，可以采用其中晶体管形成在半导体衬底上的配置。
注意，在本说明书中，关于连接到电源侧的、晶体管具有的两个源极/漏极区中的一个，可以使用术语“一个源极/漏极区”。而且，术语晶体管处于“导通状态”意味着在源极/漏极区之间形成沟道，无论电流是否从一个源极/漏极区流到另一源极/漏极区。相反，术语晶体管处于“截止状态”意味着在源极/漏极区之间没有形成沟道。某个晶体管的源极/漏极区连接到另一晶体管的源极/漏极区的表述意味着该某个晶体管的源极/漏极区与另一晶体管的源极/漏极区占据相同的区域。此外，源极/漏极区并不限制为由掺杂杂质的多晶硅、非晶硅等配置，并且也可以由其分层结构或者有机材料层(导电聚合物)配置。此外，在用于本说明书中的描述的时序图中，应当注意，表示时段(时间的长度)的水平轴的长度是示意的表示，并不是一定表示时间段的持续时间的比率。
通过具有根据本发明的实施例的扫描驱动电路、根据本发明的实施例的显示设备，基于来自扫描驱动电路的信号供应用于扫描线、初始化控制线和显示控制线的信号。从而，可以实现布局面积的减小和电路成本的降低。
通过根据本发明的实施例的扫描驱动电路，通过改变输入到第一级移位寄存器的开始脉冲的数量的简单安排，可以在一个场时段内将多个脉冲信号供应至显示控制线，而不影响供应至扫描线和初始化控制线的信号。而且，通过根据本发明的实施例的显示设备，通过改变输入到配置该扫描驱动电路的第一级移位寄存器的开始脉冲的数量的简单安排，可以降低显示设备上显示的图像的闪烁。
附图说明
图1是根据第一实施例的扫描驱动电路的电路图；
图2是根据第一实施例的、包括图1所示的扫描驱动电路的显示设备的概念图；
图3是构成图1所示的扫描驱动电路的移位寄存器单元的示意时序图；
图4是构成图1所示的扫描驱动电路的逻辑电路单元的上游级(upstreamstage)的示意时序图；
图5是构成图1所示的扫描驱动电路的逻辑电路单元的下游级(downstream stage)的示意时序图；
图6是构成图2所示的显示设备的第m行第n列的显示元件的驱动电路的等效电路图；
图7是构成图2所示的显示设备的显示元件的一部分的部分剖面图；
图8是第m行第n列的显示元件的示意驱动时序图；
图9A和图9B是示意性图示构成第m行第n列的显示元件的驱动电路中的晶体管的导通/截止状态的图；
图10A和图10B是接续图9A和图9B的图，示意性图示了构成第m行第n列的显示元件的驱动电路中的晶体管的导通/截止状态；
图11A和图11B是接续图10A和图10B的图，示意性图示了构成第m行第n列的显示元件的驱动电路中的晶体管的导通/截止状态；
图12A和图12B是接续图11A和图11B的图，示意性图示了构成第m行第n列的显示元件的驱动电路中的晶体管的导通/截止状态；
图13是根据比较例子的扫描驱动电路的电路图；
图14是与时段T1的开始和结束之间的开始脉冲的前沿和时段T5的开始和结束之间的开始脉冲的后沿有关的、图13所示的扫描驱动电路的时序图；
图15是图示在根据比较例子的扫描驱动电路的情况的时序图，其中第一开始脉冲和第二开始脉冲在等于一个场时段的时段期间已经被输入到第一级移位寄存器；
图16是根据第二实施例的扫描驱动电路的电路图；
图17是构成图16所示的扫描驱动电路的移位寄存器单元的示意时序图；
图18是构成图16所示的扫描驱动电路的逻辑电路单元的上游级的示意时序图；
图19是构成图16所示的扫描驱动电路的逻辑电路单元的下游级的示意时序图；
图20是构成第m行第n列的显示元件的驱动电路的电路图；
图21是根据第三实施例的扫描驱动电路的电路图；
图22是构成图21所示的扫描驱动电路的移位寄存器单元的示意时序图；
图23是构成图21所示的扫描驱动电路的逻辑电路单元的上游级的示意时序图；
图24是构成图21所示的扫描驱动电路的逻辑电路单元的下游级的示意时序图；
图25是构成第m行第n列的显示元件的驱动电路的电路图；
图26是构成显示设备中的第m行第n列的显示元件的驱动电路的等效电路图，其中在该显示设备中以二维矩阵方式排列显示元件；
图27A是初始化控制线、扫描线和显示控制线上的信号的示意时序图；
图27B是图示驱动电路的晶体管的导通/截止状态的示意图；
图28A和图28B是接续图27B的图，示意性图示驱动电路中的晶体管的导通/截止状态。
具体实施方式
将参考附图描述本发明的实施例。
第一实施例
第一实施例涉及扫描驱动电路和具有该扫描驱动电路的显示设备。根据第一实施例的显示设备是使用具有发光单元和其驱动电路的显示元件的显示设备。
图1是根据第一实施例的扫描驱动电路110的电路图，图2是根据第一实施例的、包括图1所示的扫描驱动电路的显示设备1的概念图，图3是配置图1所示的扫描驱动电路110的移位寄存器单元111的示意时序图，图4是配置图1所示的扫描驱动电路110的逻辑电路单元112的上游级(upstreamstage)的示意时序图，图5是构成图1所示的扫描驱动电路110的逻辑电路单元112的下游级(downstream stage)的示意时序图，以及图6是构成图2所示的显示设备的第m行(其中m＝1，2，3，...M)第n列(其中n＝1，2，3，...N)的显示元件10的驱动电路11的等效电路图。
首先，将描述显示设备1的概况。如图2所示，显示设备1包括：
(1)以二维矩阵形式排列的显示元件10；
(2)以第一方向延伸的扫描线SCL、被配置用于初始化显示元件10的初始化控制线AZ以及被配置用于控制显示元件的点亮/熄灭状态的显示控制线CL；
(3)以与第一方向不同的第二方向延伸的数据线DTL；
(4)扫描驱动电路110。扫描线SCL、初始化控制线AZ和显示控制线CL连接到扫描驱动电路110。数据线DTL连接到信号输出电路100。注意，在图2中，示出3×3显示元件10以第m行第n列的显示元件10为中心，但这仅是示例图示。而且，图6所示的电源线PS1、PS2和PS3已经从图2中省略。
N个显示元件10以第一方向排列，M个显示元件以不同于第一方向的第二方向排列。显示设备1配置有以二维矩阵形式排列的N/3×M个像素。一个像素配置有三个子像素(发射红光的红色发光像素、发射绿光的绿色发光像素和发射蓝光的蓝色发光像素)。以FR(次/秒)的显示帧速率以行顺序驱动构成像素的显示元件10。也就是说，同时驱动构成在第m行(N个子像素)排列的N/3个像素的每个的显示元件10。换句话说，按它们所属于的行递增地控制构成一行的显示元件10的点亮/熄灭定时。
如图6所示，显示元件10配置有具有写晶体管TRW、驱动晶体管TRD和电容器C1的驱动电路11和经由驱动晶体管TRD向其施加电流的发光单元ELP。发光单元ELP配置有电致发光发光单元。显示元件10具有这样的结构，其中驱动电路11和发光单元ELP被分层。驱动电路11还具有第一晶体管TR1、第二晶体管TR2、第三晶体管TR3和第四晶体管TR4，这些晶体管将稍后描述。
利用第m行第n列的显示元件10，写晶体管TRW的一个源极/漏极区连接到数据线DTLn，并且栅极连接到扫描线SCLm。在驱动晶体管TRD处，一个源极/漏极区连接到写晶体管TRW的另一源极/漏极区，由此配置第一节点ND1。电容单元C1的一端连接到电源线PS1。在电容单元C1处，预定参考电压(稍后描述的第一实施例中的预定驱动电压VCC)被施加到其一端，并且其另一端连接到驱动晶体管TRD的栅极，由此配置第二节点ND2。写晶体管TRW由来自扫描线SCLm的信号控制。
视频信号(驱动信号、亮度信号)VSig被从信号输出电路100施加到数据线DTLn，以控制发光单元ELP的亮度，这点将在稍后描述。
驱动电路11还具有连接在第二节点ND2与驱动晶体管TRD的另一源极/漏极区之间的第一开关电路单元SW1。第一开关电路单元SW1配置有第一晶体管TR1。在第一晶体管TR1处，一个源极/漏极区连接到第二节点ND2，另一源极/漏极区连接到驱动晶体管TRD的另一源极/漏极区。第一晶体管TR1的栅极连接到扫描线SCLm，且第一晶体管TR1由来自扫描线SCLm的信号控制。
驱动电路11还具有连接在第二节点ND2与被施加了稍后描述的预定初始化电压VIni的电源线PS3之间的第二开关电路单元SW2。第二开关电路单元SW2配置有第二晶体管TR2。在第二晶体管TR2处，一个源极/漏极区连接到电源线PS3，并且另一源极/漏极区连接到第二节点ND2。第二晶体管TR2的栅极连接到初始化控制线AZm，并且第二晶体管TR2由来自初始化控制线AZm的信号控制。
驱动电路11还具有连接在第一节点ND1与被施加了驱动电压VCC的电源线PS1之间的第三开关电路单元SW3。第三开关电路单元SW3配置有第三晶体管TR3。在第三晶体管TR3处，一个源极/漏极区连接到电源线PS1，并且另一源极/漏极区连接到第一节点ND1。第三晶体管TR3的栅极连接到显示控制线CLm，并且第三晶体管TR3由来自显示控制线CLm的信号控制。
驱动电路11还具有连接在驱动晶体管TRD的另一源极/漏极区与发光单元ELP的一端之间的第四开关电路单元SW4。第四开关电路单元SW4配置有第四晶体管TR4。在第四晶体管TR4处，一个源极/漏极区连接到驱动晶体管TRD的另一源极/漏极区，并且另一源极/漏极区连接到发光单元ELP的一端。第四晶体管TR4的栅极连接到显示控制线CLm，并且第四晶体管由来自显示控制线CLm的信号控制。发光单元ELP的另一端(阴极)连接到电源线PS2，由此施加稍后描述的电压VCat。符号CEL表示发光单元ELP的电容。
驱动晶体管TRD由p沟道型TFT配置，且写晶体管TRW也由p沟道型TFT配置。另外，第一晶体管TR1、第二晶体管TR2、第三晶体管TR3和第四晶体管TR4也由p沟道型TFT配置。注意，代替地，写晶体管TRW可由n沟道型TFT配置。将晶体管描述为凹陷型(depression type)晶体管，但不限于此。
广泛使用的配置和结构可以用于信号输出电路100、扫描线SCL、初始化控制线AZ、显示控制线CL和数据线DTL的配置和结构。以与扫描线SCL相同的第一方向延伸的电源线PS1、PS2和PS3连接到未示出的电源单元。驱动电压VCC被施加到电源线PS1，电压VCat被施加到电源线PS2，并且初始化电压VIni被施加到电源线PS3。广泛使用的配置和结构也可以用于电源线PS1、PS2和PS3的配置和结构。
图7是构成图2所示的显示设备1的显示元件10的一部分的部分剖面图。构成显示元件10的驱动电路11的每个晶体管和电容单元C1形成在支撑体20上，发光单元ELP形成在构成驱动电路11的晶体管和电容单元C1之上，其间引入了中间层绝缘层40，稍后将描述该排列。发光单元ELP具有例如阳极、空穴传输层、发射层、电子传输层、阴极等的广泛使用的配置和结构。注意，在图7中，仅示出了驱动晶体管TRD，其他晶体管被隐藏并不可见。驱动晶体管TRD的另一源极/漏极区经由未示出的第四晶体管TR4电连接到提供给发光单元ELP的阳极，在第四晶体管TR4与发光单元ELP的阳极之间的连接也不可见。
驱动晶体管TRD配置有栅极31、栅极绝缘层32和半导体层33。更具体地，驱动晶体管TRD具有与被提供给半导体层33的一个源极/漏极区35和另一源极/漏极区之间的半导体层33对应的沟道形成区34。其他未示出的晶体管也是类似的配置。
电容单元C1由电极37、由栅极绝缘层32的延伸部分配置的介电层38以及电极38配置。注意，电极37与驱动晶体管TRD的栅极之间的连接、以及电极38与电源线PS1之间的连接不可见。
构成电容单元C1的栅极31、栅极绝缘层32的一部分以及电极37形成在支撑体20上。驱动晶体管TRD和电容单元C1等覆盖有中间层绝缘层40，由阳极51、空穴传输层、发射层、电子传输层和阴极53配置的发光单元ELP被提供在中间层绝缘层40之上。注意，在图7中，空穴传输层、发射层和电子传输层被用单个层52表示。第二中间层绝缘层54被提供在未提供发光单元ELP的中间层绝缘层40上，透明衬底21被设置在第二中间层绝缘层54和阴极53之上，并且在发光层处发射的光透过衬底21发射到外部。构成阴极53和电源线PS2的配线39经由分别提供在第二中间层绝缘层54和中间层绝缘层40中的接触孔56和55连接到其处。
将描述图7所示的显示设备的制造方法。首先，用于扫描线等的各种类型的配线、构成电容单元的电极、由半导体层形成的晶体管、中间层绝缘层、接触孔等通过广泛使用的技术形成在支撑体20上。接下来，通过广泛使用的技术进行膜形成和图案形成(patterning)，由此形成以矩阵方式排列的发光单元ELP。使得已经经历了以上处理的支撑体20面对衬底21，并且密封其周围。然后这与信号输出电路100和扫描驱动电路110连接，由此可以完成显示设备。
接下来，将描述扫描驱动电路110。注意，将参考其中扫描信号以行顺序供应至扫描线SCL1到SCL31的排列做出对扫描驱动电路110的描述，以便于描述。在其他实施例中也将以此方式进行描述。
如图1所示，扫描驱动电路110包括：
(A)移位寄存器单元111，配置有P(其中P是大于等于3的自然数，下文相同)级移位寄存器SR，以依次移位输入开始脉冲STP，并从每个级输出输出信号ST；以及
(B)逻辑电路单元112，被配置以基于来自移位寄存器单元111的输出信号ST和使能信号(在第一实施例中，稍后描述的第一使能信号EN1和第二使能信号EN2)而操作。
利用表示为STp的第p(其中p＝1，2，......，p-1)级移位寄存器SRp的输出信号，第p+1级移位寄存器SRp+1的输出信号STp+1的开始脉冲的开始位于输出信号STp的开始脉冲的开始和结束之间，如图3所示。移位寄存器单元111基于时钟信号CK和开始脉冲STP而操作，以便满足上述条件。
第一级移位寄存器SR1在等于一个场时段的时段(在图3中，等于从时段T1的开始到时段T32的结束的时段)内接收第一开始脉冲到第U开始脉冲(其中U是大于等于2的自然数，下文相同)的输入。注意，在第一实施例中，U＝2，且输入第一开始脉冲和第二开始脉冲。
具体地，输入到第一级移位寄存器SR1的第一开始脉冲具有在图3所示的时段T1的开始和结束之间的其前沿，并具有在时段T13的开始和结束之间的其后沿。而且，第二开始脉冲具有在图3所示的时段T17的开始和结束之间的其前沿，并具有在时段T29的开始和结束之间的其后沿。诸如在图3和其他稍后描述的附图中的T1之类的每个时段对应于一个水平扫描时段(也由“1H”表示)。时钟信号CK是每两个水平扫描时段(2H)反转极性的方波信号。
移位寄存器SR1的输出信号ST1中的第一开始脉冲具有在时段T3的开始处的其前沿，并具有在时段T4的结束处的其后沿。移位寄存器SR2和随后的移位寄存器的输出信号ST2、ST3等中的第一脉冲是已经被依次移位了两个水平扫描时段的脉冲。而且移位寄存器SR1的输出信号ST1中的第二开始脉冲具有在时段T19的开始处的其前沿，并具有在时段T30的结束处的其后沿。移位寄存器SR2和随后的移位寄存器的输出信号ST2、ST3等中的第一脉冲也是已经被依次移位了两个水平扫描时段的脉冲。
而且，第一使能信号到第Q使能信号(其中Q是大于等于2的自然数，下文相同)的每一个依次存在于输出信号STp的第一开始脉冲的开始与输出信号STp+1的第一开始脉冲的开始之间。在第一实施例中，Q＝2，依次存在第一使能信号EN1和第二使能信号EN2的每一个。换句话说，第一使能信号EN1和第二使能信号EN2是产生以便满足上述条件的信号，其基本是具有相同周期但是不同相位的方波信号。注意，第一使能信号到第Q使能信号的每一个也依次存在于输出信号STp的第二开始脉冲的开始与输出信号STp+1的第二开始脉冲的开始之间。
具体地，第一使能信号EN1和第二使能信号EN2是具有两个水平扫描时段作为一个周期的方波信号。在第一实施例中，这些信号每个水平扫描时段反转极性，并且第一使能信号EN1和第二使能信号EN2是相反的相位关系。尽管图3到图5示出使能信号EN1和EN2的高电平持续一个水平扫描时段，但是本发明不限于此布置，并且高电平可以是具有短于一个水平扫描时段的时段的方波信号，这点对其他实施例也成立。
例如，在输出信号ST1中的开始脉冲的开始(即时段T3的开始)与输出信号ST2中的开始脉冲的开始(即时段T4的开始)之间依次存在时段T3中的第一使能信号EN1和时段T4中的第二使能信号EN2的每一个。以此方式，在输出信号ST2中的开始脉冲的开始与输出信号ST3中的开始脉冲的开始之间依次存在第一使能信号EN1和第二使能信号EN2的每一个。这对输出信号ST4等也相同。
如图1所示，逻辑电路单元112具有(P-2)×Q个NAND电路113。具体地，逻辑电路单元112具有第(1，1)到第(P-2，2)NAND电路113。用于指定从输出信号ST1中开始脉冲的第u开始脉冲(其中u＝1，2......，U-1，下文相同)的开始到第(u+1)开始脉冲的开始的每个时段以及从第U开始脉冲的开始到下一帧中的第一开始脉冲的开始的时段的时段指定信号SP被输入到逻辑电路单元112。
在第一实施例中，U＝2，且时段指定信号SP是用于指定从输出信号ST1中的第一开始脉冲的开始到第二开始脉冲的开始的时段，以及从输出信号ST1中的第二开始脉冲的开始到下一帧中的第一开始脉冲的开始的时段的信号。在图3到图5中，从输出信号ST1中的第一开始脉冲的开始到第二开始脉冲的开始的时段是从时段T3的开始到时段T18的结束的时段。而且，从输出信号ST1中的第二开始脉冲的开始到下一帧中的第一开始脉冲的开始的时段是从时段T19的开始到下一帧中的时段T2的结束的时段。在第一实施例中，时段指定信号SP是在从时段T3的开始到时段T18的结束的时段期间处于高电平、并在从时段T19的开始到下一帧的时段T2的结束的时段期间处于低电平的信号。
将第q使能信号表示为ENq(其中q是从1到Q的任意数，下文相同)，基于时段指定信号SP的信号、输出信号STp、通过反转输出信号STp+1获得的信号以及第q使能信号ENq被输入到第(p’，q)NAND电路113(其中p是从1到(P-2)的任意自然数，下文相同)。如稍后所述，基于时段指定信号SP来限定NAND电路113的操作，使得NAND电路113仅基于与第一开始脉冲对应的输出信号STp’的一部分、通过反转输出信号STp’+1获得的信号以及第q使能信号ENq而产生扫描信号。
更具体地，输出信号STp’+1被图1所示的NOR电路114反转，并被输入到第(p’，q)NAND电路113的输入侧。输出信号STp’和第q使能信号ENq直接被输入到第(p’，q)NAND电路113的输入侧。而且，时段指定信号SP直接被输入到第(1，1)到第(8，2)NAND电路113的输入侧，作为基于时段指定信号SP的信号。由图1所示的NOR电路116反转的时段指定信号SP被输入到第(9，1)和接下来的NAND电路113的输入侧，作为基于时段指定信号SP的信号。
如上所述，在等于一个场时段的时段内，第一开始脉冲和第二开始脉冲被输入到第一级移位寄存器SR1。如果第(p’，q)NAND电路113将仅通过输出信号STp’、通过反转输出信号STp’+1获得的信号和第q使能信号ENq而操作，则NAND电路113将在一个场时段中产生两个扫描信号。这将在接下来详细描述。
考虑第(8，1)NAND电路113。基于来自第(8，1)NAND电路113的扫描信号的信号被供应至扫描线SCL14。如图4所示，在应该产生扫描信号的时段T17中，输出信号ST8、通过反转输出信号ST9获得的信号以及第一使能信号EN1处于高电平。然而，除了第一开始脉冲之外，第一级移位寄存器SR1也已经接收第二开始脉冲的输入，因此输出信号ST8、通过反转输出信号ST9获得的信号和第一使能信号EN1在时段T1中也处于高电平。
从而，如果第(8，1)NAND电路113将仅基于输出信号ST8、通过反转输出信号ST9获得的信号和第一使能信号EN1而操作，则将出现的问题在于不仅在应该产生扫描信号的时段T17中，而且在时段T1中，也将扫描信号供应至扫描线SCL14。
在第一实施例中，基于时段指定信号SP限制NAND电路113的操作，因此不会出现在时段T1中供应扫描信号的问题。也就是说，时段指定信号SP直接被输入到第(8，1)NAND电路113的输入侧，作为基于时段指定信号SP的信号，如上所述。在时段T1中，时段指定信号SP处于低电平。从而，在时段T1中，限制了NAND113的操作，并且不产生扫描信号。另一方面，在时段T17中，时段指定信号SP处于高电平。从而，第(8，1)NAND电路113仅基于与第一开始脉冲对应的输出信号ST8的一部分、通过反转输出信号ST9获得的信号和第一使能信号EN1产生扫描信号。
考虑第(9，1)NAND电路113。基于来自第(9，1)NAND电路113的扫描信号的信号被供应至图1所示的扫描线SCL16。基于时段指定信号SP的信号、输出信号ST9、通过反转输出信号ST10获得的信号和第一使能信号EN1被施加到第(9，1)NAND电路113的输入侧。不同于第(8，1)NAND电路113的情况，由NOR电路116反转的时段指定信号SP被输入到第(9，1)NAND电路113的输入侧，作为基于时段指定信号SP的信号。
如图5所示，在应该产生扫描信号的时段ST19中，输出信号ST9、通过反转输出信号ST10获得的信号和第一使能信号EN1处于高电平。然而，除了第一开始脉冲之外，第一级移位寄存器SR1也已经接收了第二开始脉冲的输入，因此输出信号ST9、通过反转输出信号ST10获得的信号和第一使能信号EN1在时段T3中也处于高电平。如上所述，由NOR电路116反转的时段指定信号SP被输入到第(9，1)NAND电路113的输入侧。在时段T3中，时段指定信号SP处于高电平，因此在时段T3中，第(9，1)NAND电路113不产生扫描信号。另一方面，在时段T19中，时段指定信号SP处于低电平，因此第(9，1)NAND电路113在时段T19中产生扫描信号。
尽管已经关于第(8，1)NAND电路113和第(9，1)NAND电路113的操作进行了描述，这些操作对于其他NAND电路113也相同。第(p’，q)NAND电路113仅基于与第一开始脉冲对应的输出信号STp’的一部分、通过反转输出信号STp’+1获得的信号和第q使能信号ENq产生扫描信号。
显示设备1的描述将继续。如图1所示，第(1，2)NAND电路113的信号被供应至与显示元件10的第一行连接的扫描线SCL1，并且第(2，1)NAND电路113的信号被供应至与显示元件10的第二行连接的扫描线SCL2。这对其他扫描线SCL也成立。也就是说，第(p’，q)NAND电路113的信号(排除p’＝1并且q＝1的情况)被供应至与显示元件10的第m行(其中m＝Q×(p’-1)+q-1)连接的扫描线SCLm。
经由与显示元件10连接的初始化控制线AZm为显示元件10(基于来自第(p’，q)NAND电路113的扫描信号的信号被经由扫描线SCLm供应至其处)供应基于来自第(p’-1，q’)NAND电路113(其中q’是从1到Q的自然数，下文相同)的扫描信号的信号(在q＝1的情况下)，以及基于来自第(p’，q”)NAND电路113(其中q”是从1到q-1的自然数，下文相同)的扫描信号的信号(在q＞1的情况下)。
更具体地，在第一实施例中，经由与显示元件10连接的初始化控制线AZm为显示元件10(基于来自第(p’，q)NAND电路113的扫描信号的信号被经由扫描线SCLm供应至其处)供应基于来自第(p’-1，Q)NAND电路113的扫描信号的信号(在q＝1的情况下)，以及基于来自第(p’，q-1)NAND电路113的扫描信号的信号(在q＞1的情况下)。
而且，为与显示元件10连接的显示控制线CLm供应基于来自第(p’+1)级移位寄存器SRp’+1的输出信号STp’+1的信号(在q＝1的情况下)，并供应基于来自第(p’+2)级移位寄存器SRp’+2的输出信号STp’+2的信号(在q＞1的情况下)。注意，图6所示的第三晶体管TR3和第四晶体管TR4是p沟道型晶体管，因此将信号经由NOR电路115供应至显示控制线CLm。
将参考图1进一步进行详细描述。例如，考虑这样的显示元件10，基于来自第(8’，1)NAND电路113的扫描信号的信号被经由扫描线SCL14供应至该显示元件10，为与该显示元件10连接的初始化控制线AZ14供应基于来自第(7’，2)NAND电路113的扫描信号的信号。基于来自第9级移位寄存器SR9的输出信号ST9的信号被供应至与该显示元件10连接的显示控制线CL14。而且，考虑这样的显示元件10，基于来自第(8’，2)NAND电路113的扫描信号的信号被经由扫描线SCL15供应至该显示元件10，为与该显示元件10连接的初始化控制线AZ15供应基于来自第(8’，1)NAND电路113的扫描信号的信号。基于来自第10级移位寄存器SR10的输出信号ST10的信号被供应至与该显示元件10连接的显示控制线CL15。
接下来，将关于第m行第n列的显示元件10(第(p’，q)NAND电路113的信号从扫描线SCLm供应至其处)的操作描述显示设备1的操作。该显示元件10在下文中将被称作“第(n，m)显示元件10”或者“第(n，m)子像素”。而且，在第m行上排列的显示元件10的水平扫描时段(更具体地，当前显示帧的第m水平扫描时段)将被简称为“第m水平扫描时段”。这对稍后描述的其他实施例也相同。
图8是第m行第n列的显示元件10的示意驱动时序图。而且，图9A和图9B是示意性图示构成第m行第n列显示元件10的驱动电路11中的晶体管的导通/截止状态的图。图10A和图10B是接续图9A和图9B的图，示意性图示构成第m行第n列显示元件10的驱动电路11中的晶体管的导通/截止状态。图11A和图11B是接续图10A和图10B的图，示意性图示构成第m行第n列显示元件10的驱动电路11中的晶体管的导通/截止状态。图12A和图12B是接续图11A和图11B的图，示意性图示构成第m行第n列显示元件10的驱动电路11中的晶体管的导通/截止状态。
注意，当比较图8的时序图与图3到图5的时序图时，为了便于描述，p’＝8且q＝1，m＝14。具体地，将参考图4中的初始化控制线AZ14、扫描线SCL14和显示控制线CL14的时序图。
在显示元件10的点亮状态下，驱动驱动晶体管TRD以便施加根据以下表达式(1)的漏极电流Ids。在显示元件10的点亮状态下，驱动晶体管TRD的一个源极/漏极区担当源极区，并且另一源极/漏极区担当漏极区。为了便于描述，在以下描述中，驱动晶体管TRD的该一个源极/漏极区可以简称为“源极区”，并且该另一源极/漏极区被简称为“漏极区”。还表述
μ有效迁移率
L    沟道长度
W  沟道宽度
Vgs  源极区与漏极区之间的电压差，以及
COX(栅极绝缘层的相对介电常数)×(真空的介电常数)/(栅极绝缘层的厚度)。
Ids＝k·μ·(Vgs-Vth)2(1)
而且，尽管将在第一实施例和稍后描述的其他实施例中使用以下的电压和电势值，这些值仅仅是示例目的，并且本发明不限于这些值。
VSig用于控制发光单元ELP处的亮度的视频信号
0伏(最大亮度)到8伏(最小亮度)
VCC驱动电压
10伏
VIni用于初始化第二节点ND2的电势的初始化电压
-4伏
Vth驱动晶体管TRD的阈值电压
2伏
VCat施加到电源线PS2的电压
-10伏
时段TP(1)-2(见图8A到图9A)
时段TP(1)-2是其中第(n，m)显示元件10根据较早前写到其处的视频信号V’Sig而处于点亮状态的时段。例如，在m＝14的情况下，时段TP(1)-2对应于从时段T’3(前一帧中与图4所示的时段T3对应的时段)的开始到时段T14的结束的时段。初始化控制线AZ14和扫描线SCL14处于高电平，并且显示控制线SCL14处于低电平。
从而，写晶体管TRW、第一晶体管TR1和第二晶体管TR2处于截止状态。第三晶体管TR3和第四晶体管TR4处于导通状态。构成第(n，m)显示元件10的显示元件10处的发光单元ELP已经在其处被施加了基于稍后描述的表达式(5)的漏极电流I’ds，并且配置第(n，m)子像素的显示元件10的亮度是与此漏极电流I’ds对应的值。
时段TP(1)-1(见图8A、图8B和图9B)
第(n，m)显示元件10从此时段TP(1)-1到稍后描述的时段TP(1)2处于熄灭状态。例如，在m＝14的情况下，时段TP(1)-1对应于图4中的时段T’15。初始化控制线AZ14和扫描线SCL14维持在高电平，并且显示控制线CL14变为高电平。
从而，写晶体管TRW、第一晶体管TR1和第二晶体管TR2维持在截止状态。第三晶体管TR3和第四晶体管TR4从导通状态变为截止状态。因此，第一节点ND1处于与电源线PS1断开的状态，此外，发光单元ELP和驱动晶体管TRD处于被切断的状态。从而，电流不流向发光单元ELP，因此其处于截止状态。
时段TP(1)0(见图8A、图8B和图10A)
时段TP(1)0是当前显示帧中的第(m-1)水平扫描时段。例如，在m＝14的情况下，时段TP(1)0对应于图4中的时段T16。扫描线SCL14和显示控制线CL14维持在高电平。初始化控制线AZ14变为低电平，然后在时段T16的结束时变为高电平。
在该时段TP(1)0中，第一开关电路单元SW1、第三开关电路单元SW3和第四开关电路单元SW4维持截止状态，并且随着将预定初始化电压VIni从电源线PS3经由被置于导通状态的第二开关电路单元SW2施加到第二节点ND2，第二开关电路单元SW2被设置为截止状态，由此进行用于将第二节点ND2的电势设置为预定参考电势的初始化处理。
也就是说，写晶体管TRW、第一晶体管TR1、第三晶体管TR3和第四晶体管TR4处于截止状态。第二晶体管TR2从截止状态变为导通状态，从电源线PS3经由被置于导通状态的第二晶体管TR2施加预定初始化电压VIni。在时段TP(1)0的结束，第二晶体管TR2变为截止状态。驱动电压VCC被施加到电容单元C1的一端，使得电容单元C1的一端处的电势处于被维持的状态，因此通过初始化电压VIni将第二节点ND2的电势设置为预定参考电压(-4伏)。
时段TP(1)1(见图8A、图8B和图10B)
时段TP(1)1是当前显示帧中的第m水平扫描时段。例如，在m＝14的情况下，时段TP(1)1对应于图4中的时段T17。初始化控制线AZ14和显示控制线CL14处于高电平，并且扫描线SCL14变为低电平。
在此时段TP(1)1中，第二开关电路单元SW2、第三开关电路单元SW3和第四开关电路单元SW4维持截止状态，第一开关电路单元SW1被置于导通状态，在第二节点ND2和驱动晶体管TRD的另一源极/漏极区通过处于导通状态的第一开关电路单元SW1电连接的状态下，视频信号VSig被从数据线DTLn经由由来自扫描线SCLm的信号置于导通状态的写晶体管TRW施加到第一节点ND1，由此进行用于将第二节点ND2的电势朝向可以通过从视频信号VSig减去驱动晶体管TRD的阈值电压Vth来计算的电势改变的写处理。
也就是说，第二晶体管TR2、第三晶体管TR3和第四晶体管TR4的截止状态被维持。写晶体管TRW和第一晶体管TR1由来自扫描线SCLm的信号置于导通状态。第二节点ND2和驱动晶体管TRD的另一源极/漏极区经由处于导通状态的第一晶体管TR1被置于电连接的状态。而且，视频信号VSig被从数据线DTLn经由已经由来自扫描线SCLm的信号置于导通状态的写晶体管TRW施加到第一节点ND1。从而，第二节点ND2的电势朝向可以通过从视频信号VSig减去驱动晶体管TRD的阈值电压Vth来计算的电势改变。
也就是说，由于上述初始化处理，第二节点ND2的电势被初始化，使得驱动晶体管TRD在时段TP(1)1的开始处于导通状态，因此第二节点ND2的电势朝向被施加到第一节点ND1的视频信号VSig的电势改变。然而，在驱动晶体管TRD的栅极与一个源极/漏极区之间的电势差达到阈值电压Vth的情况下，驱动晶体管TRD变为截止状态。在此状态下，第二节点ND2的电势大约是(VSig-Vth)。第二节点ND2的电势如以下表达式(2)中所表达。在第(m+1)水平扫描时段开始之前，写晶体管TRW和第一晶体管TR1被来自扫描线SCLm的信号置于截止状态。
VND2≈(VSig-Vth)(2)
时段TP(1)2(见图8A、图8B、图11A)
时段TP(1)2是直到跟随写处理的发光时段开始的时段，并且第(n，m)显示元件10处于熄灭状态。例如，在m＝14的情况下，时段TP(1)2对应于图4中的时段T18。扫描线SCL14变为高电平，并且初始化控制线AZ14和显示控制线CL14维持高电平。
从而，写晶体管TRW和第一晶体管TR1变为截止状态，并且第二晶体管TR2、第三晶体管TR3和第四晶体管TR4维持截止状态。第一节点ND1维持与电源线PS1断开的状态，并且发光单元ELP和驱动晶体管TRD维持被截止的状态。由于电容单元C1，第二节点ND2的电势VND2维持以上表达式(2)。
时段TP(1)3(见图8A、图8B、图11B)
在此时段TP(1)3中，第一开关电路单元SW1和第二开关电路单元SW2维持截止状态，驱动晶体管TRD的另一源极/漏极区和发光单元ELP的一端经由被置于导通状态的第四开关电路单元SW4电连接，预定驱动电压VCC被从电源线PS1经由被置于导通状态的第三开关电路单元SW3施加到第一节点ND1，由此进行用于通过将电流经由驱动晶体管TRD施加到发光单元ELP来驱动发光单元ELP的发光处理。
例如，在m＝14的情况下，时段TP(1)3对应于图4中的从时段T19的开始到时段T30的结束的时段。初始化控制线AZ14和扫描线SCL14维持高电平，并且显示控制线CL14变为低电平。
也就是说，第一晶体管TR1和第二晶体管TR2维持截止状态，并且由于来自显示控制线CLm的信号，第三晶体管TR3和第四晶体管TR4从截止状态变为导通状态。预定驱动电压VCC被经由被置于导通状态的第三晶体管TR3施加到第一节点ND1。而且，驱动晶体管TRD的另一源极/漏极区和发光单元ELP的一端经由已经被置于导通状态的第四晶体管TR4电连接。因此，发光单元ELP由经由驱动晶体管TRD施加到发光单元ELP的电流驱动。
基于表达式(2)，
Vgs≈VCC-(VSig-Vth)成立，因此表达式(1)可以改写为如下。
Ids＝k·μ·(Vgs-Vth)2
＝k·μ·(VCC-VSig)2(4)
从而，发光单元ELP的电流Ids与VCC和VSig之间的电势差值的平方成正比。换句话说，流经发光单元ELP的电流Ids不取决于驱动晶体管TRD的阈值电压Vth，意味着发光单元ELP的发光量(亮度)不受驱动晶体管TRD的阈值电压Vth影响。第(n，m)显示元件10的亮度是与此Ids对应的值。
时段TP(1)4(见图8A、图8B、图12A)
例如在m＝14的情况下，该时段TP(1)4是在输出信号ST9中的第二开始脉冲的结束(图4中的时段T30的结束)与紧接在下一帧中的第一开始脉冲的前沿之前(图4中的下一帧中的时段T2的结束)之间的时段。在此时段的开始，输出信号ST9从高电平变为低电平。显示控制线CL8从低电平变为高电平。初始化控制线AZ8和扫描线SCL8维持高电平。
从而，第三晶体管TR3和第四晶体管TR4从导通状态变为截止状态。写晶体管TRW、第一晶体管TR1和第二晶体管TR2维持截止状态。从而，第一节点ND1与电源线PS1断开，且此外，发光单元ELP和驱动晶体管TRD处于截止状态。因此，没有电流流到发光单元ELP，因此其处于熄灭状态。
时段TP(1)5(见图8A、图8B、图12B)
例如在m＝14的情况下，该时段TP(1)5是在下一帧中的第一开始脉冲的开始(图4中的下一帧中的时段T3的开始)之后的时段。在此时段中，输出信号ST9从低电平变为高电平。显示控制线CL8从高电平变为低电平。初始化控制线AZ8和扫描线SCL8维持高电平。
从而，第三晶体管TR3和第四晶体管TR4从截止状态变为导通状态。写晶体管TRW、第一晶体管TR1和第二晶体管TR2维持截止状态。从而，第一节点ND1和电源线PS1重新连接，并且发光单元ELP和驱动晶体管TRD也重新连接。因此，电流流到发光单元ELP，从而其再次处于点亮状态。
发光单元ELP的点亮状态持续到等于下一帧的时段TP(1)-2的结束的时段。因此，配置第(n，m)子像素的显示元件10的发光的操作完成。
无论m的值如何，熄灭时段的长度相同。然而，构成熄灭时段的时段TP(1)-1与时段TP(1)2的比率根据m的值而改变。这在稍后描述的其他实施例中也成立。例如，在图4中的扫描线SCL15的时序图中，不存在时段TP(1)-1。注意，TP(1)-1的不存在对显示设备的操作并不特别地引起任何问题。
根据第一实例的扫描驱动电路110是这样的结构的集成电路，其中信号被供应至扫描线SCL、初始化控制线AZ和显示控制线CL。从而，可以实现电路的布局面积的减小以及电路成本的降低。而且，利用根据第一实施例的显示设备1，通过改变输入到构成扫描驱动电路110的第一级移位寄存器的开始脉冲的数目的简单布置，可以在一个场时段中多次切换显示元件10的点亮/熄灭状态，由此降低在显示设备上显示的图像的闪烁。
将通过与比较例子的比较进一步给出描述。图13是根据比较例子的扫描驱动电路120的电路图。在扫描驱动电路120中，逻辑电路单元122的配置与根据第一实施例的扫描驱动电路110的逻辑电路单元112不同。扫描驱动电路120的移位寄存器单元121的配置与扫描驱动电路110的移位寄存器单元111相同。
更具体地，对于扫描驱动电路120，省略了时段指定信号SP，并且进一步省略了图1所示的NOR电路114和115。而且，在显示元件10(基于来自第(p’，q)NAND电路123的扫描信号的信号被经由扫描线SCL供应至其处)处，从与该显示元件10连接的显示控制线CL供应基于来自第(p’)移位寄存器SRp’的输出信号STp’的信号(在q＝1的情况下)和基于来自第p’+1移位寄存器SRp’+1的输出信号STp’+1的信号(在q＞1的情况下)。
通过上述配置的扫描驱动电路120中，第(p’，q)NAND电路123基于输出信号STp、输出信号STp’+1和第q使能信号ENq产生扫描信号。从而，在输出信号STp的开始脉冲和输出信号STp’+1的开始脉冲的重叠时段中存在多个第q使能信号ENq的情况下，将在重叠时段中产生多个扫描信号。从而，如果开始脉冲STP具有在时段T1的开始及其结束之间的前沿，需要进行设置使得开始脉冲SRP的后沿在时段T5的开始和结束之间。根据第一实施例的扫描驱动电路110不具有这种限制。
图14是图13所示的扫描驱动电路120的时序图，其中开始脉冲STP具有在时段T1的开始和结束之间的前沿以及在时段T5的开始和结束之间的后沿。如从与图4的时序图的比较中可以很清楚地看到，尽管存在相移，与图4的情况类似的信号被供应至初始化控制线AZ和扫描线SCL。
图15是关于根据比较例子的扫描驱动电路120的时序图，其中第一开始脉冲和第二开始脉冲在等于一个场时段的时段内被输入到第一级移位寄存器SR1。在此情况下，在一个场时段内产生多个扫描信号。从而，利用根据比较例子的扫描驱动电路120，存在的限制是，仅一个开始脉冲可以被输入到第一级移位寄存器SR1，并且还存在关于其结束的限制。根据第一实施例的扫描驱动电路110没有这种限制。
第二实施例
第二实施例也涉及扫描驱动电路和具有该扫描驱动电路的显示设备。如图2所示，除了扫描驱动电路不同之外，显示设备2与根据第一实施例的显示设备1具有相同的配置。从而，将省略根据第二实施例的显示设备2的描述。
图16是根据第二实施例的扫描驱动电路的电路图，图17是构成图16所示的扫描驱动电路的移位寄存器单元的示意时序图，图18是构成图16所示的扫描驱动电路210的逻辑电路单元212的上游级的示意时序图，且图19是构成图16所示的扫描驱动电路210的逻辑电路单元212的下游级的示意时序图。
通过根据第一实施例的扫描驱动电路110，在等于一个场时段的时段中，第一开始脉冲和第二开始脉冲被输入到第一级移位寄存器SR1。通过根据第二实施例的扫描驱动电路210，除了这些之外，还输入第三开始脉冲和第四开始脉冲。而且，对于第二实施例，时段指定信号配置有第一时段指定信号SP1和第二时段指定信号SP2。这些是第二实施例不同于第一实施例的主要点。对于第二实施例，通过组合第一时段指定信号SP1和第二时段指定信号SP2的高/低电平指定四个时段。从而，对于第二实施例，在点亮/熄灭状态之间切换显示元件的次数可以增加而超过第一实施例的。
如图16所示，扫描驱动电路210也包括：
(A)移位寄存器单元211，配置有P级移位寄存器SR，以依次移位输入开始脉冲STP，并从每个级输出输出信号ST；以及
(B)逻辑电路单元212，被配置以基于来自移位寄存器单元211的输出信号ST和使能信号(如第一实施例中的第一使能信号EN1和第二使能信号EN2)而操作。
对于扫描驱动电路210，逻辑电路单元212的配置不同于根据第一实施例的扫描驱动电路110的逻辑电路单元112的配置。扫描驱动电路210的移位寄存器单元211的配置与扫描驱动电路110的移位寄存器单元111的配置相同。
如上所述，在等于一个场时段的时段内，第一到第四开始脉冲被输入到第一级移位寄存器SR1。具体地，如图17所示，输入到第一级移位寄存器SR1的第一开始脉冲是具有在时段T1的开始和结束之间的前沿并具有在时段T5的开始和结束之间的后沿的脉冲。第二开始脉冲是具有在时段T9的开始和结束之间的前沿并具有在时段T13的开始和结束之间的后沿的脉冲。第三开始脉冲是具有在时段T17的开始和结束之间的前沿并具有在时段T21的开始和结束之间的后沿的脉冲。第四开始脉冲是具有在时段T5的开始和结束之间的前沿并具有在时段T29的开始和结束之间的后沿的脉冲。
如第一实施例的情况，时钟信号CK是每两个水平扫描时段(2H)反转极性的方波信号。移位寄存器SR1的输出信号ST1中的第一开始脉冲具有在时段T3的开始处的前沿，并具有在时段T6的结束处的后沿。移位寄存器SR2及随后的移位寄存器的输出信号ST2、ST3等中的第一开始脉冲是依次被移位两个水平扫描时段的脉冲。
而且，移位寄存器SR1的输出信号ST1中的第二开始脉冲具有在时段T11的开始处的前沿，并具有在时段T14的结束处的后沿。移位寄存器SR1的输出信号ST1中的第三开始脉冲具有在时段T19的开始处的前沿，并具有在时段T22的结束处的后沿。移位寄存器SR1的输出信号ST1中的第四开始脉冲具有在时段T27的开始处的前沿，并具有在时段T30的结束处的后沿。移位寄存器SR2及随后的移位寄存器的输出信号ST2、ST3等中的第二到第四开始脉冲也是依次被移位了两个水平扫描时段的脉冲。
而且，第一使能信号到第Q使能信号的每一个依次存在于输出信号STp的第一开始脉冲的开始与输出信号STp+1的第一开始脉冲的开始之间。同样在第二实施例中，Q＝2，并且依次存在第一使能信号EN1和第二使能信号EN2中的每一个。已经在第一实施例中描述了第一使能信号EN1和第二使能信号EN2，因此在此将省略其描述。
如图16所示，逻辑电路单元212具有(P-2)×Q个NAND电路213。具体地，逻辑电路单元212具有第(1，1)到第(P-2，2)NAND电路213。用于指定从输出信号ST1中的第u开始脉冲的开始到第(u+1)开始脉冲的开始的每个时段、以及从第U开始脉冲的开始到下一帧中的第一开始脉冲的开始的时段的时段指定信号被输入到逻辑电路单元212。
在第二实施例中，U＝4，并且时段指定信号SP是用于指定从输出信号ST1中的第一开始脉冲的开始到第二开始脉冲的开始的时段、从第二开始脉冲的开始到第三开始脉冲的开始的时段、从第三开始脉冲的开始到第四开始脉冲的开始的时段、以及从第四开始脉冲的开始到下一帧中的第一开始脉冲的开始的时段的信号。在第二实施例中，时段指定信号SP配置有第一时段指定信号SP1和第二时段指定信号SP2。
第一时段指定信号SP1是在从时段T3的开始到时段T18的结束的时段期间处于高电平，并在从时段T19的开始到下一帧的时段T2的结束的时段期间处于低电平的信号。也就是说，第一时段指定信号SP1与第一实施例中的时段指定信号SP相同。相反，第二时段指定信号SP2是在从时段T3的开始到时段T10的结束的时段期间处于高电平、在从时段T11的开始到时段T18的结束的时段期间处于低电平、在从时段T19的开始到时段T26的结束的时段期间处于高电平、并在从时段T27的开始到下一帧的时段T2的结束的时段期间处于低电平的信号。
将第q使能信号表示为ENq，如图16所示，基于时段指定信号SP的信号(即基于第一时段指定信号SP1的信号和基于第二时段指定信号SP2的信号)、输出信号STp、通过反转输出信号STp+1获得的信号以及第q使能信号被输入到第(p’，q)NAND电路213，由此基于第一时段指定信号SP1和第二时段指定信号SP2限制NAND电路213的操作，使得NAND电路213仅基于与第一开始脉冲对应的输出信号STp’的一部分、通过反转输出信号STp’+1获得的信号和第q使能信号ENq产生扫描信号。
输出信号STp’+1由图16所示的NOR电路214反转，并被输入到第(p’，q)NAND电路213的输入侧。输出信号STp’和第q使能信号ENq被直接输入到第(p’，q)NAND电路213的输入侧。
对于第二实施例，第一时段指定信号SP1被直接输入到第(1，1)到第(4，2)NAND电路213的输入侧，并且也直接输入第二时段指定信号SP2。第一时段指定信号SP1被直接输入到第(5，1)到第(8，2)NAND电路213的输入侧，并且输入由图16所示的NOR电路216反转的第二时段指定信号SP2。
而且，第一时段指定信号SP1由图16所示的NOR电路217反转，并被输入到第(9，1)到第(12，2)NAND电路213的输入侧，而第二时段指定信号SP2被直接输入。第一时段指定信号SP1由NOR电路217反转并被输入到第(13，1)到第(16，2)NAND电路213，而第二时段指定信号SP2由NOR电路216反转并被输入。
考虑第(8，1)NAND电路213。基于来自第(8，1)NAND电路213的扫描信号的信号被供应至扫描线SCL14。如图16所示，在应该产生扫描信号的时段T17中，输出信号ST8、通过反转输出信号ST9获得的信号、以及第一使能信号EN1处于高电平。然而，除了第一开始脉冲之外，第一级移位寄存器SR1还接收第二开始脉冲到第四开始脉冲的输入，因此输出信号ST8、通过反转输出信号ST9获得的信号、以及第一使能信号EN1在时段T1、T9、以及T25中也处于高电平。
从而，如果第(8，1)NAND电路213将要仅基于输出信号ST8、通过反转输出信号ST9获得的信号、以及第一使能信号EN1而操作，则将出现问题：不仅在应该产生扫描信号的时段T17中，而且在时段T1、T9以及T25中，扫描信号将被供应至扫描线SCL14。然而，如上所述，第一时段指定信号SP1被直接输入到第(8，1)NAND电路213的输入侧，并且第二时段指定信号SP2被反转并被输入。在时段T1、T9、T17以及T25中，第一时段指定信号SP1处于高电平并且第二时段指定信号SP2处于低电平的唯一时段是时段T17。从而，第(8，1)NAND电路213仅基于输出信号ST8、通过反转输出信号ST9获得的信号、以及第一使能信号EN1产生扫描信号。
也考虑第(9，1)NAND电路213。基于来自第(9，1)NAND电路213的扫描信号的信号被供应至图1所示的扫描线SCL16。如图19所示，在应该产生扫描信号的时段T19中，输出信号ST9、通过反转输出信号ST10获得的信号以及第一使能信号EN1处于高电平。然而，除了第一开始脉冲之外，第一级移位寄存器SR1还接收第二开始脉冲到第四开始脉冲的输入，因此输出信号ST9、通过反转输出信号ST10获得的信号以及第一使能信号EN1在时段T3、T11以及T27中也处于高电平。
从而，如果第(9，1)NAND电路213将要仅基于输出信号ST9、通过反转输出信号ST10获得的信号以及第一使能信号EN1而操作，则将出现问题：不仅在应该产生扫描信号的时段T19中，而且在时段T3、T11以及T27中，扫描信号将被供应至扫描线SCL16。然而，如上所述，第一时段指定信号SP1被反转并被输入到第(9，1)NAND电路213，并且直接输入第二时段指定信号SP2。在时段T3、T11、T19以及T27中，第一时段指定信号SP1处于低电平并且第二时段指定信号SP2处于高电平的唯一时段是时段T19。从而，第(9，1)NAND电路213仅基于输出信号ST9、通过反转输出信号ST10获得的信号、以及第一使能信号EN1产生扫描信号。
尽管已经关于第(8，1)NAND电路213和第(9，1)NAND电路213的操作进行了描述，对于其他NAND电路213操作也相同。第(p’，q)NAND电路213仅基于与第一开始脉冲对应的输出信号STp’的一部分、通过反转输出信号STp’+1获得的信号以及第q使能信号ENq产生扫描信号。
图20是与第一实施例中的图8对应的、在第m行第n列处的显示元件10的示意驱动时序图。当比较图20中的时序图与图17到图19时，以与第一实施例相同的方式，p’＝8且q＝1，并且m＝14。具体地，将参考图18中的初始化控制线AZ14、扫描线SCL14以及显示控制线CL14。
图20中所示的时段TP(2)-2到时段TP(2)2的操作与参考第一实施例描述的时段TP(1)-2到时段TP(1)2的操作相同，因此将省略其描述。而且，虽然在其开始中存在不同，但图20所示的时段TP(2)9对应于参考第一实施例描述的时段TP(1)9。
对于第一实施例，点亮时段和熄灭时段在图8所示的时段TP(1)2的结束与时段TP(1)5的开始之间切换一次。另一方面，对于第二实施例，点亮时段和熄灭时段在图20所示的时段TP(2)2的结束与时段TP(2)9的开始之间切换三次。从而，进一步降低了在显示设备上显示的图像的闪烁。
第三实施例
第三实施例也涉及扫描驱动电路和具有该扫描驱动电路的显示设备。如图2所示，除了扫描驱动电路不同之外，根据第三实施例的显示设备3与根据第一实施例的显示设备1具有相同的配置。从而，将省略根据第三实施例的显示设备3的描述。
图21是根据第三实施例的扫描驱动电路310的电路图，图22是构成图21所示的扫描驱动电路310的移位寄存器单元311的示意时序图，图23是构成图21所示的扫描驱动电路310的逻辑电路单元312的上游级的示意时序图，图24是构成图21所示的扫描驱动电路310的逻辑电路单元312的下游级的示意时序图。
对于根据第一实施例的扫描驱动电路110，使用第一使能信号EN1和第二使能信号EN2。对于根据第三实施例的扫描驱动电路310，除了这些之外，还使用第三使能信号EN3和第四使能信号EN4。从而，与根据第一实施例的扫描驱动电路110的情况相比，构成配置扫描驱动电路的移位寄存器单元的级的数量可以降低。
如图21所示，扫描驱动电路310也包括：
(A)移位寄存器单元311，配置有P级移位寄存器SR，以依次移位输入开始脉冲STP，并从每个级输出输出信号ST；以及
(B)逻辑电路单元312，被配置以基于来自移位寄存器单元311的输出信号ST和使能信号(在第三实施例的情况下，第一使能信号EN1、第二使能信号EN2、第三使能信号EN3和第四使能信号EN4)而操作。
用STp表示第p级移位寄存器SRp的输出信号，第p+1级移位寄存器SRp+1的输出信号STp+1中的开始脉冲的开始位于输出信号STp中的开始脉冲的开始与结束之间，如图22所示。移位寄存器单元311基于时钟信号CK和开始脉冲STP而操作，以便满足上述条件。
第一开始脉冲到第U开始脉冲在等于一个场时段的时段中被输入到第一级移位寄存器SR1。注意，对于第三实施例，与第一实施例相同，U＝2，并且输入第一开始脉冲和第二开始脉冲。
具体地，输入到第一级移位寄存器SR1的第一开始脉冲是具有在图22所示的时段T1的开始和结束之间的前沿并具有在时段T9的开始和结束之间的后沿的脉冲。而且，第二开始脉冲是具有在图22所示的时段T17的开始和结束之间的前沿并具有在时段T25的开始和结束之间的后沿的脉冲。
对于第一实施例，时钟信号CK是每两个水平扫描时段极性反转的方波信号。相反，对于第三实施例，时钟信号CK是每四个水平扫描时段极性反转的方波信号。
移位寄存器SR1的输出信号ST1中的第一开始脉冲是具有在时段T3的开始处的其前沿并具有在时段T10的结束处的后沿的脉冲。移位寄存器SR2及随后的移位寄存器的输出信号ST2、ST3等中的第一开始脉冲是依次被移位四个水平扫描时段的脉冲。移位寄存器SR1的输出信号ST1中的第二开始脉冲是具有在时段T19的开始处的其前沿并具有在时段T26的结束处的后沿的脉冲。移位寄存器SR2及随后的移位寄存器的输出信号ST2、ST3等中的第二开始脉冲是依次被移位四个水平扫描时段的脉冲。
而且，第一使能信号到第Q使能信号的每一个依次存在于输出信号STp的第一开始脉冲的开始与输出信号STp+1的第一开始脉冲的开始之间。在第三实施例中，Q＝4，并且依次存在第一使能信号EN1、第二使能信号EN2、第三使能信号EN3和第四使能信号EN4中的每一个。换句话说，产生第一使能信号EN1、第二使能信号EN2、第三使能信号EN3和第四使能信号EN4，以便满足上述条件，并且它们基本是具有相同的周期但具有不同相位的方波信号。
具体地，第一使能信号EN1是一个周期是四个水平扫描时段的方波信号。第二使能信号EN2是相对第一使能信号EN1相位被延迟一个水平扫描时段的信号。第三使能信号EN3是相对第一使能信号EN1相位被延迟两个水平扫描时段的信号。第四使能信号EN4是相对第一使能信号EN1相位被延迟三个水平扫描时段的信号。
例如，时段T3中的第一使能信号EN1、时段T4中的第二使能信号EN2、时段T5中的第三使能信号EN3和时段T6中的第四使能信号EN4的每一个依次存在于输出信号ST1中的开始脉冲的开始(即时段T3的开始)与输出信号ST2中的开始脉冲的开始(即时段T7的开始)之间。以相同的方式，第一使能信号EN1、第二使能信号EN2、第三使能信号EN3和第四使能信号EN4的每一个顺序存在于输出信号ST2中的开始脉冲的开始与输出信号ST3中的开始脉冲的开始之间。
如图21所示，逻辑电路单元21具有(P-2)×Q个NAND电路313。具体地，逻辑电路单元312具有第(1，1)到第(P-2，4)NAND电路313。用于指定从输出信号ST1中的第u开始脉冲的开始到第(u+1)开始脉冲的开始的每个时段、以及从第U开始脉冲的开始到下一帧中的第一开始脉冲的开始的时段的时段指定信号被输入到逻辑电路单元312。
在第三实施例中，U＝2，并且时段指定信号SP如第一实施例描述。也就是说，时段指定信号SP是用于指定从输出信号ST1中的第一开始脉冲的开始到第二开始脉冲的开始的时段以及从第二开始脉冲的开始到下一帧中的第一开始脉冲的开始的时段。同样在第三实施例中，时段指定信号SP是在从时段T3的开始到时段T18的结束的时段期间处于高电平并在从时段T19的开始到下一帧的时段T2的结束的时段期间处于低电平的信号。
将第q使能信号表示为ENq，如图21所示，基于时段指定信号SP的信号、输出信号STp、通过反转输出信号STp+1获得的信号以及第q使能信号被输入到第(p’，q)NAND电路313，由此基于时段指定信号SP限制NAND电路313的操作，使得NAND电路313仅基于与第一开始脉冲对应的输出信号STp’的一部分、通过反转输出信号STp’+1获得的信号和第q使能信号ENq产生扫描信号。
输出信号STp’+1由图21所示的NOR314电路反转，并被输入到第(p’，q)NAND电路313的输入侧。输出信号STp’和第q使能信号ENq被直接输入到第(p’，q)NAND电路313的输入侧。
对于第三实施例，如第一实施例，时段指定信号SP被直接输入到第(1，1)到第(4，4)NAND电路313的输入侧。时段指定信号SP由NOR电路316反转并被输入到第(5，1)到第(8，4)NAND电路313的输入侧。
例如，考虑第(4，3)NAND电路313。基于来自第(4，3)NAND电路313的扫描信号的信号被供应至图21所示的扫描线SCL14。如图23所示，在应该产生扫描信号的时段T17中，输出信号ST4、通过反转输出信号ST5获得的信号、以及第三使能信号EN3处于高电平。然而，除了第一开始脉冲之外，第一级移位寄存器SR1还接收第二开始脉冲的输入，因此输出信号ST4、通过反转输出信号ST5获得的信号、以及第三使能信号EN3在时段T1中也处于高电平。
从而，如果第(4，3)NAND电路313将要仅基于输出信号ST4、通过反转输出信号ST5获得的信号、以及第三使能信号EN3而操作，则将出现问题：不仅在应该产生扫描信号的时段T17中，而且在时段T1中，扫描信号将被供应至扫描线SCL14。然而，如上所述，时段指定信号SP被直接输入到第(4，3)NAND电路313的输入侧。在时段T1及T17中，时段指定信号SP处于高电平的唯一时段是时段T17。从而，第(4，3)NAND电路313仅基于输出信号ST4、通过反转输出信号ST5获得的信号、以及第三使能信号EN3产生扫描信号。
也考虑第(5，1)NAND电路313。基于来自第(5，1)NAND电路313的扫描信号的信号被供应至图21所示的扫描线SCL16。如图24所示，在应该产生扫描信号的时段T19中，输出信号ST5、通过反转输出信号ST6获得的信号以及第一使能信号EN1处于高电平。然而，除了第一开始脉冲之外，第一级移位寄存器SR1还接收第二开始脉冲的输入，因此输出信号ST5、通过反转输出信号ST6获得的信号以及第一使能信号EN1在时段T3中也处于高电平。
从而，如果第(5，1)NAND电路313将要仅基于输出信号ST5、通过反转输出信号ST6获得的信号以及第一使能信号EN1而操作，则将出现问题：不仅在应该产生扫描信号的时段T19中，而且在时段T3中，扫描信号将被供应至扫描线SCL16。然而，如上所述，时段指定信号SP被反转并被输入到第(5，1)NAND电路213。在时段T3和T19中，时段指定信号SP处于低电平的唯一时段是时段T19。从而，第(5，1)NAND电路313仅基于输出信号ST5、通过反转输出信号ST6获得的信号、以及第一使能信号EN1产生扫描信号。
尽管已经关于第(4，3)NAND电路313和第(5，1)NAND电路313的操作进行了描述，对于其他NAND电路313操作也相同。第(p’，q)NAND电路213仅基于与输出信号STp’中的第一开始脉冲对应的输出信号STp’的一部分、通过反转输出信号STp’+1获得的信号以及第q使能信号ENq产生扫描信号。
图25是与第一实施例中的图8对应的、在第m行第n列处的显示元件10的示意驱动时序图。在此，p’＝4且q＝3，并且以与第一实施例相同的方式，当比较图25中的时序图与图22到图24时，m＝14。具体地，将参考图23中的初始化控制线AZ14、扫描线SCL14以及显示控制线CL14的时序图。
图25中所示的时段TP(3)-2到时段TP(3)2的操作与在第一实施例中描述的时段TP(1)-2到时段TP(1)2的操作相同，因此将省略其描述。而且，虽然其时段的长度不同，但图25所示的时段TP(3)3到时段TP(3)5的操作与第一实施例中描述的时段TP(1)3到时段TP(1)5的操作相同。
尽管目前为止已经参考优选实施例描述了本发明，但是本发明不受这些实施例限制。在实施例中描述的配置扫描驱动电路、显示设备和显示元件的各种组件的配置和结构、以及显示设备的操作中的处理可以适当地修改。
例如，对于图6所示的配置显示元件10的驱动电路11，在第三晶体管TR3和第四晶体管TR4是n沟道型晶体管的情况下，图1所示的NOR电路115、图16所示的NOR电路215以及图21所示的NOR电路315可以省略。以此方式，可以根据显示元件的配置适当地设置来自扫描驱动电路的信号的极性，并将其供应至扫描线、初始化控制线和显示控制线。
本领域技术人员应当理解，取决于设计需要和其他因素，可以发生各种修改、组合、部分组合和变更，只要它们在所附权利要求或其等效物的范围内。
相关申请的交叉引用
本申请包含与2008年7月14日在日本专利局提交的日本优先权专利申请JP 2008-182369有关的主题，通过引用将其全部内容合并于此。

Claims (10)

1.一种显示设备，包括：
(1)以二维矩阵形式排列的显示元件；
(2)扫描线，
初始化控制线，被配置以初始化所述显示元件，以及
显示控制线，被配置以控制所述显示元件的点亮/熄灭状态，所述扫描线、初始化控制线和显示控制线以第一方向延伸；
(3)数据线，以与所述第一方向不同的第二方向延伸；以及
(4)扫描驱动电路；
所述扫描驱动电路包括
(A)移位寄存器单元，配置有P(其中P是大于等于3的自然数)级移位寄存器，以依次移位输入开始脉冲，并从每个级输出输出信号，以及
(B)逻辑电路单元，被配置以基于来自所述移位寄存器单元的输出信号和使能信号而操作，
(C)其中，将第p级(其中p＝1，2，......，P-1)移位寄存器的输出信号表示为STp，第p+1移位寄存器的输出信号STp+1的开始脉冲的开始位于输出信号STp的开始脉冲的开始与结束之间，
(D)以及其中，第一使能信号到第Q使能信号(其中Q是大于等于2的自然数)的每一个依次存在于输出信号STp的开始脉冲的开始与输出信号STp+1的开始脉冲的开始之间，
(E)以及其中，所述逻辑电路单元包括(P-2)×Q个NAND电路；
其中，第一开始脉冲到第U开始脉冲(其中U是大于等于2的自然数)在等于一个场时段的时段期间被输入到第一级移位寄存器；
以及其中，时段指定信号被输入到所述逻辑电路单元，以指定从输出信号ST1中的第u(其中u＝1，2，......，U-1)开始脉冲到第u+1开始脉冲的每个时段、以及从第U开始脉冲的开始到下一帧中的第一开始脉冲的开始的时段；
以及其中，将第q使能信号(其中q＝1，2，......，Q-1)表示为ENq，
基于时段指定信号的信号，
输出信号STp，
通过反转输出信号STp+1获得的信号，以及
第q使能信号ENq，
被输入到第(p’，q)NAND电路；
以及其中，基于时段指定信号限制所述NAND电路的操作，使得所述NAND电路仅基于以下产生扫描信号
与第一开始脉冲对应的输出信号STp的一部分，
通过反转输出信号STp+1获得的信号，以及
第q使能信号ENq，
以及其中，关于显示元件经由扫描线接收基于来自第(p’，q)NAND电路(除了其中(p’＝1，q＝1)的情况之外)的扫描信号的信号的供应，
从与所述显示元件连接的初始化控制线供应
在q＝1成立的情况下，基于来自第(p’-1，q’)(其中q是从1到Q的自然数)NAND电路的扫描信号的信号，以及
在q＞1成立的情况下，基于来自第(p’，q”)(其中q”是从1到(q-1)的自然数)NAND电路的扫描信号的信号，以及
从与所述显示元件连接的显示控制线供应
在q＝1成立的情况下，基于来自第p’+1移位寄存器的输出信号STp+1的信号，以及
在q＞1成立的情况下，基于来自第p’+2移位寄存器的输出信号STp+2的信号。
2.根据权利要求1的显示设备，其中，关于显示元件经由扫描线接收基于来自第(p’，q)NAND电路的扫描信号的信号的供应，
从与所述显示元件连接的初始化控制线供应
在q＝1成立的情况下，基于来自第(p’-1，Q’)NAND电路的扫描信号的信号，以及
在q＞1成立的情况下，基于来自第(p’，q-1)NAND电路的扫描信号的信号。
3.根据权利要求1的显示设备，所述显示元件的每个包括：
(1-1)驱动电路，包括
写晶体管，
驱动晶体管，以及
电容单元；以及
(1-2)发光单元，电流经由所述驱动晶体管施加到该发光单元。
4.根据权利要求3的显示设备，其中所述发光单元配置有有机电致发光单元。
5.根据权利要求3的显示设备，其中，关于所述写晶体管，
(a-1)一个源极/漏极区连接到数据线，以及
(a-2)栅极连接到扫描线；
并且其中，关于所述驱动晶体管，
(b-1)一个源极/漏极区连接到所述写晶体管的另一源极/漏极区，由此配置第一节点；
以及其中，关于所述电容单元，
(c-1)预定参考电压被施加到其一端，以及
(c-2)另一端与驱动晶体管的栅极连接，由此配置第二节点；
以及其中，所述写晶体管由来自扫描线的信号控制。
6.根据权利要求5的显示设备，所述驱动电路还包括：
(d)第一开关电路单元，连接在所述第二节点与所述驱动晶体管的另一源极/漏极区之间；
其中所述第一开关电路单元由来自扫描线的信号控制。
7.根据权利要求5的显示设备，所述驱动电路还包括：
(e)第二开关电路单元，连接在所述第二节点与电源线之间，其中预定初始化电压被施加到该电源线；
其中所述第二开关电路单元由来自初始化控制线的信号控制。
8.根据权利要求5的显示设备，所述驱动电路还包括：
(f)第三开关电路单元，连接在所述第一节点与电源线之间，其中驱动电压被施加到该电源线；
其中所述第三开关电路单元由来自显示控制线的信号控制。
9.根据权利要求5的显示设备，所述驱动电路还包括：
(g)第四开关电路单元，连接在所述驱动晶体管的另一源极/漏极区与所述发光单元的一端之间；
其中所述第四开关电路单元由来自显示控制线的信号控制。
10.一种驱动电路，包括：
(A)移位寄存器单元，配置有P(其中P是大于等于3的自然数)级移位寄存器，以依次移位输入开始脉冲，并从每个级输出输出信号，以及
(B)逻辑电路单元，被配置以基于来自所述移位寄存器单元的输出信号和使能信号而操作，
(C)其中，将第p级(其中p＝1，2，......，P-1)移位寄存器的输出信号表示为STp，第p+1移位寄存器的输出信号STp+1的开始脉冲的开始位于输出信号STp的开始脉冲的开始与结束之间，
(D)以及其中，第一使能信号到第Q使能信号(其中Q是大于等于2的自然数)的每一个依次存在于输出信号STp的开始脉冲的开始与输出信号STp+1的开始脉冲的开始之间，
(E)以及其中，所述逻辑电路单元包括(P-2)×Q个NAND电路；
其中，第一开始脉冲到第U开始脉冲(其中U是大于等于2的自然数)在等于一个场时段的时段期间被输入到第一级移位寄存器；
以及其中，时段指定信号被输入到所述逻辑电路单元，以指定从输出信号ST1中的第u(其中u＝1，2，......，U-1)开始脉冲到第u+1开始脉冲的每个时段、以及从第U开始脉冲的开始到下一帧中的第一开始脉冲的开始的时段；
以及其中，将第q使能信号(其中q＝1，2，......，Q-1)表示为ENq，
基于时段指定信号的信号，
输出信号STp，
通过反转输出信号STp+1获得的信号，以及
第q使能信号ENq，
被输入到第(p’，q)NAND电路；
以及其中，基于时段指定信号限制所述NAND电路的操作，使得所述NAND电路仅基于以下产生扫描信号
与第一开始脉冲对应的输出信号STp的一部分，
通过反转输出信号STp+1获得的信号，以及
第q使能信号ENq。
CN2009101522741A 2008-07-14 2009-07-14 扫描驱动电路和包括该扫描驱动电路的显示设备 Expired - Fee Related CN101630475B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008182369A JP4844598B2 (ja) 2008-07-14 2008-07-14 走査駆動回路
JP182369/08 2008-07-14

Publications (2)

Publication Number Publication Date
CN101630475A true CN101630475A (zh) 2010-01-20
CN101630475B CN101630475B (zh) 2012-03-14

Family

ID=41504741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101522741A Expired - Fee Related CN101630475B (zh) 2008-07-14 2009-07-14 扫描驱动电路和包括该扫描驱动电路的显示设备

Country Status (5)

Country Link
US (7) US8427458B2 (zh)
JP (1) JP4844598B2 (zh)
KR (2) KR101500761B1 (zh)
CN (1) CN101630475B (zh)
TW (1) TW201005706A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103927958A (zh) * 2013-12-26 2014-07-16 上海天马微电子有限公司 一种非晶硅栅极驱动电路以及平板传感器
CN103959364A (zh) * 2011-11-30 2014-07-30 株式会社半导体能源研究所 显示装置
WO2016045290A1 (zh) * 2014-09-28 2016-03-31 京东方科技集团股份有限公司 一种栅极驱动器、显示装置及栅极驱动方法
WO2016183883A1 (zh) * 2015-05-20 2016-11-24 深圳市华星光电技术有限公司 一种驱动电路
CN108780624A (zh) * 2016-03-23 2018-11-09 索尼公司 数模转换电路、源极驱动器、显示设备、电子设备以及用于驱动数模转换电路的方法
CN109979381A (zh) * 2017-12-28 2019-07-05 乐金显示有限公司 发光控制驱动器
CN110264971A (zh) * 2019-06-26 2019-09-20 京东方科技集团股份有限公司 防闪屏电路及方法、驱动电路、显示装置
CN111540305A (zh) * 2019-02-07 2020-08-14 三星显示有限公司 扫描驱动器及包括其的显示装置
CN114512099A (zh) * 2020-12-23 2022-05-17 武汉天马微电子有限公司 显示装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4816686B2 (ja) 2008-06-06 2011-11-16 ソニー株式会社 走査駆動回路
JP4844598B2 (ja) 2008-07-14 2011-12-28 ソニー株式会社 走査駆動回路
KR20120065137A (ko) * 2010-12-10 2012-06-20 삼성모바일디스플레이주식회사 화소, 이를 이용한 표시 장치, 및 그의 구동 방법
KR101871188B1 (ko) * 2011-02-17 2018-06-28 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
JP5870546B2 (ja) * 2011-08-23 2016-03-01 ソニー株式会社 表示装置及び電子機器
JP6102066B2 (ja) * 2012-03-13 2017-03-29 セイコーエプソン株式会社 走査線駆動回路，電子光学装置および電子機器
CN103021339B (zh) * 2012-12-31 2015-09-16 昆山工研院新型平板显示技术中心有限公司 像素电路、显示装置及其驱动方法
KR102149984B1 (ko) * 2013-04-22 2020-09-01 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN103488018B (zh) 2013-09-25 2016-03-23 深圳市华星光电技术有限公司 液晶显示装置及其显示控制方法
KR102383363B1 (ko) * 2015-10-16 2022-04-07 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
CN105321453A (zh) * 2015-12-01 2016-02-10 武汉华星光电技术有限公司 显示面板以及显示装置
CN105632410B (zh) * 2016-03-15 2018-04-10 上海天马有机发光显示技术有限公司 一种移位寄存器、栅极驱动电路、显示面板以及驱动方法
CN107481676B (zh) * 2017-09-30 2020-09-08 上海天马有机发光显示技术有限公司 一种像素电路的驱动方法、显示面板以及显示装置
TWI649733B (zh) * 2018-02-26 2019-02-01 友達光電股份有限公司 顯示裝置及其閘極驅動器
CN108766357B (zh) * 2018-05-31 2020-04-03 京东方科技集团股份有限公司 信号合并电路、栅极驱动单元、栅极驱动电路和显示装置
TWI695205B (zh) * 2018-08-10 2020-06-01 友達光電股份有限公司 影像感測顯示裝置以及影像處理方法
CN108877662B (zh) * 2018-09-13 2020-03-31 合肥鑫晟光电科技有限公司 栅极驱动电路及其控制方法、显示装置
CN109256094A (zh) * 2018-12-05 2019-01-22 京东方科技集团股份有限公司 像素电路、像素驱动方法和显示装置
CN111223515B (zh) * 2019-12-04 2022-02-01 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、驱动电路及显示装置
CN110992911B (zh) * 2019-12-26 2021-06-15 华为技术有限公司 显示面板的驱动方法和显示装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000227784A (ja) * 1998-07-29 2000-08-15 Seiko Epson Corp 電気光学装置の駆動回路および電気光学装置
KR100560780B1 (ko) 2003-07-07 2006-03-13 삼성에스디아이 주식회사 유기전계 발광표시장치의 화소회로 및 그의 구동방법
JP4525152B2 (ja) * 2004-04-16 2010-08-18 セイコーエプソン株式会社 電気光学装置用駆動回路及び電気光学装置用駆動方法、並びにこれを備えた電気光学装置及び電子機器
KR100658624B1 (ko) * 2004-10-25 2006-12-15 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동방법
JP4364849B2 (ja) * 2004-11-22 2009-11-18 三星モバイルディスプレイ株式會社 発光表示装置
KR100712110B1 (ko) * 2004-12-10 2007-04-27 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100624317B1 (ko) * 2004-12-24 2006-09-19 삼성에스디아이 주식회사 주사 구동부 및 이를 이용한 발광 표시장치와 그의 구동방법
KR100700648B1 (ko) * 2005-01-31 2007-03-27 삼성에스디아이 주식회사 전면발광 유기전계발광표시장치
KR100645700B1 (ko) * 2005-04-28 2006-11-14 삼성에스디아이 주식회사 주사 구동부 및 이를 이용한 발광 표시장치와 그의 구동방법
US8188991B2 (en) * 2005-06-23 2012-05-29 Sharp Kabushiki Kaisha Display device and driving method thereof
JP2007101900A (ja) * 2005-10-04 2007-04-19 Sanyo Electric Co Ltd 表示装置
KR100732828B1 (ko) * 2005-11-09 2007-06-27 삼성에스디아이 주식회사 화소 및 이를 이용한 발광 표시장치
JP5160748B2 (ja) * 2005-11-09 2013-03-13 三星ディスプレイ株式會社 発光表示装置
JP2007256496A (ja) * 2006-03-22 2007-10-04 Fujifilm Corp 液晶表示装置
JP2007316454A (ja) * 2006-05-29 2007-12-06 Sony Corp 画像表示装置
JP4281775B2 (ja) * 2006-09-29 2009-06-17 セイコーエプソン株式会社 電気光学装置、走査線駆動回路、駆動方法および電子機器
JP2008151963A (ja) * 2006-12-15 2008-07-03 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
KR100807062B1 (ko) * 2007-04-06 2008-02-25 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR20080090789A (ko) * 2007-04-06 2008-10-09 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그 구동방법
KR100873078B1 (ko) * 2007-04-10 2008-12-09 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치 및 그의구동방법
US20080252622A1 (en) * 2007-04-16 2008-10-16 Tpo Displays Corp. Systems for displaying images and driving method thereof
JP4349434B2 (ja) * 2007-05-18 2009-10-21 セイコーエプソン株式会社 電気光学装置、その駆動回路、駆動方法および電子機器
JP4816686B2 (ja) * 2008-06-06 2011-11-16 ソニー株式会社 走査駆動回路
JP4844598B2 (ja) * 2008-07-14 2011-12-28 ソニー株式会社 走査駆動回路

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103959364A (zh) * 2011-11-30 2014-07-30 株式会社半导体能源研究所 显示装置
CN103959364B (zh) * 2011-11-30 2017-01-18 株式会社半导体能源研究所 显示装置
CN103927958A (zh) * 2013-12-26 2014-07-16 上海天马微电子有限公司 一种非晶硅栅极驱动电路以及平板传感器
US9589666B2 (en) 2013-12-26 2017-03-07 Shanghai Tianma Micro-electronics Co., Ltd. Amorphous silicon gate driving circuit, flat panel sensor and display device
US9799271B2 (en) 2014-09-28 2017-10-24 Boe Technology Group Co., Ltd. Gate driver, display apparatus and gate driving method of outputting a multi-pulse waveform
WO2016045290A1 (zh) * 2014-09-28 2016-03-31 京东方科技集团股份有限公司 一种栅极驱动器、显示装置及栅极驱动方法
WO2016183883A1 (zh) * 2015-05-20 2016-11-24 深圳市华星光电技术有限公司 一种驱动电路
CN108780624A (zh) * 2016-03-23 2018-11-09 索尼公司 数模转换电路、源极驱动器、显示设备、电子设备以及用于驱动数模转换电路的方法
CN109979381A (zh) * 2017-12-28 2019-07-05 乐金显示有限公司 发光控制驱动器
CN109979381B (zh) * 2017-12-28 2022-06-03 乐金显示有限公司 发光控制驱动器
CN111540305A (zh) * 2019-02-07 2020-08-14 三星显示有限公司 扫描驱动器及包括其的显示装置
CN110264971A (zh) * 2019-06-26 2019-09-20 京东方科技集团股份有限公司 防闪屏电路及方法、驱动电路、显示装置
CN114512099A (zh) * 2020-12-23 2022-05-17 武汉天马微电子有限公司 显示装置
CN114512099B (zh) * 2020-12-23 2023-08-08 武汉天马微电子有限公司 显示装置

Also Published As

Publication number Publication date
US8427458B2 (en) 2013-04-23
US20100007649A1 (en) 2010-01-14
US10019948B2 (en) 2018-07-10
CN101630475B (zh) 2012-03-14
US8988325B2 (en) 2015-03-24
KR101532183B1 (ko) 2015-06-29
US20130235022A1 (en) 2013-09-12
JP4844598B2 (ja) 2011-12-28
US20150221256A1 (en) 2015-08-06
US20140285409A1 (en) 2014-09-25
KR20100007747A (ko) 2010-01-22
US20170229069A1 (en) 2017-08-10
US20190005887A1 (en) 2019-01-03
US20160217742A1 (en) 2016-07-28
KR20140146026A (ko) 2014-12-24
US8797241B2 (en) 2014-08-05
US9330602B2 (en) 2016-05-03
JP2010020208A (ja) 2010-01-28
US10366657B2 (en) 2019-07-30
KR101500761B1 (ko) 2015-03-09
TW201005706A (en) 2010-02-01
US9659529B2 (en) 2017-05-23

Similar Documents

Publication Publication Date Title
CN101630475B (zh) 扫描驱动电路和包括该扫描驱动电路的显示设备
CN101599257B (zh) 扫描驱动电路以及包括该扫描驱动电路的显示设备
CN105489159B (zh) 有机发光显示装置
CN100547638C (zh) 发光显示器和发光显示板
CN105074808B (zh) 显示装置及其驱动方法
CN106415702B (zh) 显示装置和电子设备
CN106782301B (zh) 一种阵列基板、显示面板及显示面板的驱动方法
CN103000129B (zh) 显示装置和用于显示装置的驱动方法
CN107170408A (zh) 像素电路、驱动方法、有机电致发光显示面板及显示装置
TWI508044B (zh) 顯示裝置及電子設備及顯示面板之驅動方法
CN103578424B (zh) 显示面板、显示装置和电子系统
CN107610640A (zh) 一种阵列基板及驱动方法、显示面板和显示设备
CN101770745B (zh) 显示装置、显示装置驱动方法及电子设备
CN106663404A (zh) 显示装置及其驱动方法
KR20040019207A (ko) 유기전계발광소자와 그의 구동장치 및 방법
CN114651297A (zh) 显示模块
CN102867840A (zh) 像素电路、显示器、电子装置和像素电路的驱动方法
CN103106869B (zh) 电平移位电路、扫描电路、显示装置和电子设备
CN103578428B (zh) 一种有源有机电致发光显示器的像素电路的驱动方法
CN104282260B (zh) 显示装置、用于显示装置的驱动方法和电子设备
KR102283923B1 (ko) 표시 장치 및 그 구동 방법
CN103680390B (zh) 显示装置和电子设备
CN105427808B (zh) 一种像素驱动电路及其驱动方法、显示装置
CN104584111A (zh) 显示设备和电子装置
KR20160096730A (ko) 디스플레이 디바이스

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120314

Termination date: 20210714

CF01 Termination of patent right due to non-payment of annual fee