CN101621000B - 等离子体蚀刻方法 - Google Patents

等离子体蚀刻方法 Download PDF

Info

Publication number
CN101621000B
CN101621000B CN2009101587110A CN200910158711A CN101621000B CN 101621000 B CN101621000 B CN 101621000B CN 2009101587110 A CN2009101587110 A CN 2009101587110A CN 200910158711 A CN200910158711 A CN 200910158711A CN 101621000 B CN101621000 B CN 101621000B
Authority
CN
China
Prior art keywords
etching
plasma
organic membrane
film
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101587110A
Other languages
English (en)
Other versions
CN101621000A (zh
Inventor
小笠原正宏
李诚泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101621000A publication Critical patent/CN101621000A/zh
Application granted granted Critical
Publication of CN101621000B publication Critical patent/CN101621000B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种等离子体蚀刻方法和控制程序，其与现有技术相比，能够抑制弓弯的产生，并能高精度地进行更精细的加工。本发明的等离子体蚀刻方法在对有机膜(102)进行蚀刻而形成被蚀刻膜(101)的掩模图案时，至少包括：第一有机膜蚀刻工序，其对有机膜(102)的一部分进行蚀刻；处理工序，其在第一有机膜蚀刻工序之后，将含硅膜(103)和有机膜(102)暴露在稀有气体的等离子体中；和第二有机膜蚀刻工序，其在处理工序之后，对有机膜(102)的残留部分进行蚀刻。

Description

等离子体蚀刻方法
技术领域
本发明涉及一种使用等离子体蚀刻被处理基板的等离子体蚀刻方法和控制程序。 
背景技术
历来，在半导体装置的制造工序中，隔着掩模层进行等离子体蚀刻，将硅氧化膜等形成为预期的图案。此外，在这种等离子体蚀刻中，随着半导体装置的电路的精细化，需要以高的精度进行更精细的加工。 
作为上述的以高精度进行精细加工的一种技术，例如存在如下技术：作为通过等离子体蚀刻形成接触孔时的掩模，使用非晶碳、SOH(Spin On Hardmask：旋涂式硬掩模)等硬掩模。在对这种非晶碳、SOH等含碳(C)膜进行等离子体蚀刻的情况下，多使用O2类的等离子体进行蚀刻，例如已知使用CO和O2的混合气体作为蚀刻气体(例如，参照专利文献1)。 
但是，如上所述，例如在使用CO和O2的混合气体作为蚀刻气体对非晶碳进行等离子体蚀刻的情况下，当蚀刻图案精细化，例如接触孔的直径变小时，容易产生侧壁的形状向外侧方向弯曲的所谓的弓弯(bowing)。因此，在使用产生有弓弯的非晶碳等的掩模对硅氧化膜进行等离子体蚀刻时，存在硅氧化膜的孔的形状产生误差的问题。此外，在形成接触孔等孔的情况下，在孔径小于0.8μm时弓弯变得显著。 
专利文献1：日本特开2007-294943号公报 
发明内容
本发明是为了解决以上问题而完成的，其目的在于提供一种等离子体蚀刻方法和控制程序，其与现有技术相比，能够抑制弓弯的产生，并且能以高精度进行更精细的加工。 
本发明的第一方面的等离子体蚀刻方法使用等离子体，对从下侧起依次至少叠层有被蚀刻膜、成为上述被蚀刻膜的掩模的有机膜、和 含硅膜的被处理基板进行蚀刻，该等离子体蚀刻方法的特征在于：在对上述有机膜进行蚀刻而形成上述被蚀刻膜的掩模图案时，至少包括：第一有机膜蚀刻工序，其对上述有机膜的一部分进行蚀刻；处理(treatment)工序，其在上述第一有机膜蚀刻工序之后，将上述含硅膜和上述有机膜暴露在稀有气体的等离子体中；和第二有机膜蚀刻工序，其在上述处理工序之后，对上述有机膜的残留部分进行蚀刻。 
本发明的第二方面的等离子体蚀刻方法是第一方面的等离子体蚀刻方法，其特征在于：上述稀有气体的等离子体是Ar气体单一气体的等离子体。 
本发明的第三方面的等离子体蚀刻方法是第二方面的等离子体蚀刻方法，其特征在于：在上述处理工序中，使偏置用高频电力作用于上述被处理基板。 
本发明的第四方面的等离子体蚀刻方法是第一方面～第三方面中任一方面的等离子体蚀刻方法，其特征在于：对上述有机膜进行蚀刻而形成上述被蚀刻膜的掩模图案的工序由上述第一有机膜蚀刻工序、上述处理工序和上述第二有机膜蚀刻工序这三个工序构成。 
本发明的第五方面的等离子体蚀刻方法是第一方面～第四方面中任一方面的等离子体蚀刻方法，其特征在于：上述有机膜是非晶碳膜。 
本发明的第六方面的等离子体蚀刻方法是第一方面～第五方面中任一方面的等离子体蚀刻方法，其特征在于：上述含硅膜为SiON膜、SiC膜、SiN膜中的任意一种。 
本发明的第七方面的控制程序的特征在于：在计算机上运作，在执行时，控制等离子体蚀刻装置，使得第一方面～第六方面中任一方面所述的等离子体蚀刻方法被进行。 
本发明的第八方面的计算机存储介质存储有在计算机上运作的控制程序，该计算机存储介质的特征在于：上述控制程序在执行时，控制等离子体蚀刻装置，使得第一方面～第六方面中任一方面所述的等离子体蚀刻方法被进行。 
发明的效果 
本发明提供一种等离子体蚀刻方法和控制程序，其与现有技术相比，能够抑制弓弯的产生，并且能以高精度进行更精细的加工。 
附图说明
图1是表示本发明的一个实施方式涉及的等离子体蚀刻装置的结构的图。 
图2是表示本发明的一个实施方式的等离子体蚀刻方法的工序的图。 
图3是用于说明本发明的一个实施方式中的弓弯抑制机构的图。 
图4是示意地表示本发明一个实施例与比较例中的蚀刻形状的图。 
图5是示意地表示处理工序的偏置用高频电力和蚀刻形状的关系的调查结果的图。 
图6是表示处理工序的偏置用高频电力和弓弯CD的关系的图表。 
图7是示意地表示处理工序的上部电极施加高频电力和蚀刻形状的关系的调查结果的图。 
图8是示意地表示第一有机膜蚀刻工序的有无对蚀刻形状施加的影响的调查结果的图。 
符号说明 
101硅氧化膜(被蚀刻膜) 
102非晶碳膜(有机膜) 
103SiON膜(含硅膜) 
104光致抗蚀剂膜 
W半导体晶片 
具体实施方式
以下，参照附图详细说明本发明的实施方式。图1是表示本发明的实施方式涉及的等离子体蚀刻装置的结构的图。首先，参照图1说明等离子体蚀刻装置的结构。 
等离子体蚀刻装置1构成为，电极板以上下平行的方式相对，并且连接有等离子体形成用电源的电容耦合型平行平板蚀刻装置。 
等离子体蚀刻装置1例如具有圆筒形状的处理腔室(处理容器)2，该处理腔室由表面被阳极氧化处理过的铝等构成，该处理腔室2接地。在处理腔室2内的底部，隔着陶瓷等的绝缘板3设置有用于载置被处 理基板例如半导体晶片W等的大致圆柱形的基座支撑台4。而且，在该基座支撑台4之上设置有构成下部电极的基座5。在该基座5上连接有高通滤波器(HPF)6。 
在基座支撑台4的内部设置有制冷剂室7，制冷剂通过制冷剂导入管8被导入该制冷剂室7，循环后从制冷剂排出管9被排出。于是，其冷热通过基座5向半导体晶片W传递，由此，半导体晶片W被控制为期望的温度。 
基座5的上侧中央部形成为凸出的圆板状，在其之上设置有与半导体晶片W为大致相同形状的静电吸盘11。静电吸盘11通过在绝缘材料之间配置电极12而被构成。于是，通过从与电极12连接的直流电源13施加例如1.5KV的直流电压，利用例如库仑力静电吸附半导体晶片W。 
在绝缘板3、基座支撑台4、基座5、静电吸盘11上形成有用于向半导体晶片W的背面供给传热介质(例如He气体等)的气体流路14，通过该传热介质，基座5的冷热被传递至半导体晶体W，使得半导体晶片W被维持在规定的温度。 
在基座5的上端周缘部，以包围载置在静电吸盘11上的半导体晶片W的方式配置有环状的聚焦环15。该聚焦环15具有提高蚀刻的均匀性的作用。 
在基座5的上方设置有与该基座5平行相对的上部电极21。该上部电极21通过绝缘材料22被支撑在处理腔室2的上部。上部电极21由电极板24、和支撑该电极板24的由导电性材料构成的电极支撑体25构成。电极板24例如由导电体或半导体构成，具有大量的出气孔23。该电极板24形成与基座5相对的相对面。 
在上部电极21的电极支撑体25的中央设置有气体导入口26，在该气体导入口26上连接有气体供给管27。此外，在该气体供给管27上通过阀门28和质量流量控制器29连接有处理气体供给源30。从处理气体供给源30供给用于等离子体蚀刻处理的蚀刻气体和用于处理工序的稀有气体。 
在处理腔室2的底部连接有排气管31，在该排气管31上连接有排气装置35。排气装置35具备涡轮分子泵等真空泵，其构成为能够将处 理腔室2内抽真空至规定的减压气氛、例如1Pa以下的规定的压力。另外，在处理腔室2的侧壁上设置有闸阀32，在该闸阀32打开的状态下能够将半导体晶片W在处理腔室2与相邻的负载锁定室(未图示)之间搬送。 
在上部电极21上连接有第1高频电源40，在该供电线上设置有匹配器41。此外，在上部电极21上连接有低通滤波器(LPF)42。该第一高频电源40具有50-150MHz范围内的频率(在本实施方式中为60MHz)。通过施加这样的高频，能够在处理腔室2内形成为良好的离解状态且为高密度的等离子体。 
在作为下部电极的基座5上连接有第二高频电源50，在该供电线上设置有匹配器51。该第二高频电源50具有比第一高频电源40的低的频率范围，通过施加这样的频率范围的高频电力，能够对作为被处理基板的半导体晶片W不造成损坏地施加适当的离子作用。即，第二高频电源50用于施加偏置用高频电力。第二高频电源50的频率优选1-20MHz范围(在本实施方式中为2MHz)。 
上述结构的等离子体蚀刻装置1由控制部60对其运行进行统筹控制。在控制部60中设置有：具备CPU并对等离子体蚀刻装置1的各部分进行控制的工艺控制器61、用户界面部62、和存储部63。 
用户界面部62由工序管理者为了管理等离子体蚀刻装置1而进行指令的输入操作的键盘，和使等离子体蚀刻装置1的工作状况可视化并加以显示的显示器等构成。 
存储部63存储有处理方案，该处理方案中存储有用于通过工艺控制器61的控制实现在等离子体蚀刻装置1中执行的各种处理的控制程序(软件)、处理条件数据等。此外，根据需要，根据来自用户界面部62的指示等从存储部63调出任意的处理方案，使工艺控制器61执行，由此，在工艺控制器61的控制下在等离子体蚀刻装置1中进行期望的处理。此外，控制程序、处理条件数据等的处理方案也可以利用存储在计算机可读取的计算机存储介质(如硬盘、CD、软盘、半导体存储器等)等中的状态下的数据，或通过例如专用线路从等其他装置随时传输而在线利用。 
在利用上述结构的等离子体蚀刻装置1进行半导体晶片W的等离 子体蚀刻的情况下，首先，在闸阀32被打开后，从未图示的负载锁定室向处理腔室2内搬送半导体晶片W，并将其载置在静电吸盘11上。然后，通过从直流电源13施加直流电压，半导体晶片W被静电吸附在静电吸盘11上。接着，关闭闸阀32，通过排气装置35将处理腔室2抽真空至规定的真空度。 
之后，打开阀门28，来自处理气体供给源30的规定的蚀刻气体和处理用的稀有气体在被质量流量控制器29调整其流量的同时，通过处理气体供给管27、气体导入口26被导入上部电极21的中空部，进一步如图1的箭头所示那样，通过电极板24的出气孔23，相对于半导体晶片W被均匀地吐出。 
然后，处理腔室2内的压力被维持在规定的压力。之后，从第一高频电源40向上部电极21施加规定的频率的高频电力。由此，在上部电极21与作为下部电极的基座5之间产生高频电场，蚀刻气体离解而等离子化。 
另一方面，从第二高频电源50向作为下部电极的基座5施加频率低于上述第一高频电源40的高频电力。由此，等离子体中的离子被引入基座5侧，通过离子辅助(ion assist)提高蚀刻的各向异性。 
然后，当规定的等离子体蚀刻处理结束时，停止高频电力和处理气体的供给，并以与上述的顺序相反的顺序从处理腔室2内搬出半导体晶片W。 
图2是放大表示作为本实施方式涉及的被处理基板的半导体晶片的主要部分的示意图。如图2(a)所示，在半导体晶片W上从下侧起依次至少形成有：作为被蚀刻膜的硅氧化膜101，成为硅氧化膜101的掩模的作为有机膜的非晶碳膜102，和作为含硅膜的SiON膜103。在SiON膜103之上形成有被图案形成为规定的形状的光致抗蚀剂膜104。非晶碳膜102的厚度例如形成为数百nm左右，SiON膜103的厚度例如形成为数十nm左右。 
上述SiON膜103作为在对光致抗蚀剂膜104进行曝光时的反射防止膜(BARC)的一部分发挥作用，实际上在SiON膜103和光致抗蚀剂膜104之间存在有机类的BARC膜。而且，除SiON膜以外，还可以使用SiC膜、SiN膜等。 
在本实施方式中，首先，从图2(a)所示的状态起，以光致抗蚀剂膜104为掩模，对SiON膜103进行等离子体蚀刻，形成为图2(b)所示的状态。该等离子体蚀刻例如通过使用CF4等氟类气体的等离子体蚀刻而被进行。 
接着，进入对作为有机膜的非晶碳膜102进行蚀刻，形成用于对硅氧化膜101进行蚀刻的掩模工序。在该工序中，首先如图2(c)所示，进行对作为有机膜的非晶碳膜102的一部分进行蚀刻的第一有机膜蚀刻工序。该等离子体蚀刻例如通过使用含氧气体(例如CO和O2的混合气体)作为蚀刻气体的等离子体蚀刻而进行。在进行该第一有机膜蚀刻工序时，光致抗蚀剂膜104几乎全部被蚀刻，SiON膜103的表面外露。 
接着，如图2(d)所示，进行处理工序，将作为含硅膜的SiON膜103和作为有机膜的非晶碳膜102暴露在稀有气体的等离子体中。作为该稀有气体的等离子体，能够适当地使用Ar气体的等离子体，但也能够使用其他稀有气体例如Xe气体、Kr气体等的等离子体。此处，所谓“稀有气体的等离子体”，基本上是指单一稀有气体或稀有气体和稀有气体的混合气体的等离子体。但是如果是实质上不影响非晶碳膜102的蚀刻和SiON膜103的蚀刻的气体种类和气体量，则也可以在稀有气体中包含稀有气体之外的微量(例如，流量比在5％以下程度)的其他添加气体。 
接着，如图2(e)所示，进行第二有机膜蚀刻工序，即，对作为有机膜的非晶碳膜102的残余部分进行等离子体蚀刻。该等离子体蚀刻中，使用与第一有机膜蚀刻工序相同的蚀刻气体例如氧类气体(例如CO和O2的混合气体)作为蚀刻气体。通过以上3个工序形成由非晶碳膜102构成的硬掩模。然后，之后，将非晶碳膜102作为掩模，对硅氧化膜101进行等离子体蚀刻，形成接触孔等。 
如上所述，在本实施方式中，不是对作为有机膜的非晶碳膜102进行一次等离子体蚀刻，而是执行以下3个工序：对非晶碳膜102的一部分进行等离子体蚀刻的第一有机膜蚀刻工序；暴露在稀有气体的等离子体中的处理工序；和对非晶碳膜102的残余部分进行等离子体蚀刻的第二有机膜蚀刻工序。由此，能够抑制在非晶碳膜102的侧壁 产生弓弯。 
如上所述，在本实施方式中之所以能够抑制弓弯的产生，推测是基于以下的理由。即，如图3(a)所示，之所以在非晶碳膜102的侧壁上产生弓弯，是因为在朝向孔110的底部进行蚀刻期间，在孔110的入口附近氧的自由基作用于孔110的侧壁部，对侧壁部进行蚀刻而引起的。另一方面，当进行暴露于上述稀有气体的等离子体中的处理工序时，如图3(b)所示，由于稀有气体的等离子体的撞击而从含硅膜即SiON膜103产生的硅和作为有机膜的非晶碳膜102的碳在非晶碳膜102的孔110内的侧壁部上形成SiC保护膜。于是，通过该SiC保护膜的作用抑制弓弯的产生。 
作为实施例，使用图1所示的等离子体蚀刻装置1，依照以下所示的方案对图2所示的结构(光致抗蚀剂膜104的开口直径(顶部CD)60nm)的半导体晶片W(直径30cm)实施等离子体蚀刻。 
而且，以下所示的各实施例的处理方案从控制部60的存储部63被读出，并被输入工艺控制器61，工艺控制器61根据控制程序控制等离子体蚀刻装置1的各个部分，由此，按照读出的处理方案执行等离子体蚀刻工序。 
(SiON膜的蚀刻工序) 
蚀刻气体：CF4＝150sccm 
压力6.67Pa(50mTorr) 
电力(上部/下部)＝300/300W 
时间＝1分17秒 
(第一有机膜蚀刻工序) 
蚀刻气体：CO/O2＝150/300sccm 
压力2.67Pa(20mTorr) 
电力(上部/下部)＝2000/1000W 
时间＝10秒 
(处理(treatment)工序) 
处理气体：Ar＝750sccm 
压力＝2.67Pa(20mTorr) 
电力(上部/下部)＝2000/1000W 
时间＝15秒 
(第二有机膜蚀刻工序) 
蚀刻气体：CO/O2＝150/300sccm 
压力＝2.67Pa(20mTorr) 
电力(上部/下部)＝2000/1000W 
时间＝1分20秒 
作为比较例，按照不具有上述的处理工序的以下处理方案进行了等离子体蚀刻。 
(SiON膜的蚀刻工序) 
蚀刻气体：CF4＝150sccm 
压力6.67Pa(50mTorr) 
电力(上部/下部)＝300/300W 
时间＝1分17秒 
(有机膜蚀刻工序) 
蚀刻气体：CO/O2＝150/300sccm 
压力＝2.67Pa(20mTorr) 
电力(上部/下部)＝2000/1000W 
时间＝1分30秒 
在上述的比较例中，如图4(a)所示，在非晶碳膜102的孔110的侧壁部产生了大的弓弯。此情况下的掩模残余量(蚀刻后的SiON膜103的厚度)为62nm，弓弯CD(直径最大的部分的直径)为63nm，底部CD(孔底部的直径长度)为24nm。 
另一方面，如图4(b)所示，与比较例相比，在上述的实施例中，能够抑制在非晶碳膜102的孔110的侧壁部产生弓弯。此情况下的掩模残余量(蚀刻后的SiON膜103的厚度)为44nm，弓弯CD(直径最大的部分的直径)为43nm，底部CD(孔底部的直径长度)为25nm。 
但是，在如上所述使用Ar作为稀有气体的情况下，在处理工序中优选供给一定程度的偏置用高频电力(向图1所示的基座(下部电极)5施加的高频电力)。图5表示处理工序中的偏置用高频电力的值和弓弯的产生量的关系的调查结果，除处理工序中的偏置用高频电力的值之外，全部如下所示在相同条件下进行了处理。 
(SiON膜的蚀刻工序) 
蚀刻气体：CF4＝150sccm 
压力6.67Pa(50mTorr) 
电力(上部/下部)＝300/300W 
时间＝1分17秒 
(第一有机膜蚀刻工序) 
蚀刻气体：CO/O2＝150/300sccm 
压力2.67Pa(20mTorr) 
电力(上部/下部)＝2000/1000W 
时间＝10秒 
(处理工序) 
处理气体：Ar＝750sccm 
压力＝2.67Pa(20mTorr) 
电力(上部/下部)＝2000/(0，200，1000)W 
时间＝15秒 
(第二有机膜蚀刻工序) 
蚀刻气体：CO/O2＝150/300sccm 
压力＝2.67Pa(20mTorr) 
电力(上部/下部)＝2000/1000W 
时间＝1分20秒 
图5(a)表示处理工序中的偏置用高频电力为0W的情况，图5(b)表示偏置用高频电力为200W的情况，图5(c)表示偏置用高频电力为1000W的情况。如图所示，存在如下倾向，即，偏置用高频电力的值变得越低，则弓弯的产生量越增加。 
图6中，纵轴为弓弯CD(直径最大的部分的直径)(nm)，横轴为处理工序中的偏置用高频电力(W)，图6是表示它们的关系的图。如图6所示，当使处理工序中的偏置用的高频电力的值增加时，可知弓弯CD呈直线地下降的趋势。推测其原因是，当使处理工序中的偏置用高频电力增加时，能促进利用Ar等离子体的SiC保护膜的生成。因此，处理工序中的偏置用的高频电力优选施加100W以上，进一步优选施加500W以上。在此情况下，由于使用直径为30cm的半导体晶 片，因此如果以单位面积的电力表示，则优选施加0.14W/cm2以上，进一步优选施加0.7W/cm2以上。而且，上述的结果是使用Ar气体作为稀有气体的情况下获得的，在使用Xe气体、Kr气体等更重的稀有气体的情况下，即使不施加处理工序中的偏置用的高频电力，认为也能够获得一定程度的效果。 
图7表示对处理工序中向上部电极(图1所示的上部电极21)施加的高频电力的值与弓弯的产生量的关系进行调查而得到的结果，除处理工序中向上部电极施加的高频电力的值之外，全部在以下所示的相同条件下进行处理。 
(SiON膜的蚀刻工序) 
蚀刻气体：CF4＝150sccm 
压力6.67Pa(50mTorr) 
电力(上部/下部)＝300/300W 
时间＝1分17秒 
(第一有机膜蚀刻工序) 
蚀刻气体：CO/O2＝150/300sccm 
压力6.67Pa(50mTorr) 
电力(上部/下部)＝2000/1000W 
时间＝10秒 
(处理工序) 
处理气体：Ar＝750sccm 
压力＝2.67Pa(20mTorr) 
电力(上部/下部)＝(2000，1000，800)/1000W 
时间＝15秒 
(第二有机膜蚀刻工序) 
蚀刻气体：CO/O2＝150/300sccm 
压力＝2.67Pa(20mTorr) 
电力(上部/下部)＝2000/1000W 
时间＝1分30秒 
图7(a)表示向上部电极施加的高频电力为2000W的情况，图7(b)表示向上部电极施加的高频电力为1000W的情况，图7(c)表 示向上部电极施加的高频电力为800W的情况。如该图所示，处理工序中向上部电极施加的高频电力的大小，对弓弯的产生量几乎没有影响。 
图8表示在不进行图2(c)所示的第一有机膜蚀刻工序，而进行图2(d)所示的处理工序，之后进行有机膜蚀刻工序的情况下，调查蚀刻形状的表现状态后得到的结果。为了进行比较，图8(a)表示进行上述的第一有机膜蚀刻工序的情况，按照以下的处理方案进行了处理。 
(SiON膜的蚀刻工序) 
蚀刻气体：CF4＝150sccm 
压力6.67Pa(50mTorr) 
电力(上部/下部)＝300/300W 
时间＝1分17秒 
(第一有机膜蚀刻工序) 
蚀刻气体：CO/O2＝150/300sccm 
压力2.67Pa(20mTorr) 
电力(上部/下部)＝2000/1000W 
时间＝10秒 
(处理工序) 
处理气体：Ar＝750sccm 
压力＝2.67Pa(20mTorr) 
电力(上部/下部)＝2000/1000W 
时间＝15秒 
(第二有机膜蚀刻工序) 
蚀刻气体：CO/O2＝150/300sccm 
压力＝2.67Pa(20mTorr) 
电力(上部/下部)＝2000/1000W 
时间＝1分20秒 
此外，图8(b)、图8(c)表示不进行上述的第一有机膜蚀刻工序的情况，按照以下的处理方案进行了处理。而且，图8(b)中的处理工序的偏置用高频电力为1000W，图8(c)中的处理工序的偏置用 高频电力为500W，仅这点在图8(b)和图8(c)中不同。 
(SiON膜的蚀刻工序) 
蚀刻气体：CF4＝150sccm 
压力6.67Pa(50mTorr) 
电力(上部/下部)＝300/300W 
时间＝1分17秒 
(处理工序) 
处理气体：Ar＝750sccm 
压力＝2.67Pa(20mTorr) 
电力(上部/下部)＝2000/(1000，500)W 
时间＝15秒 
(有机膜蚀刻工序) 
蚀刻气体：CO/O2＝150/300sccm 
压力＝2.67Pa(20mTorr) 
电力(上部/下部)＝2000/1000W 
时间＝1分30秒 
如图8(b)、图8(c)所示，在不进行第一有机膜蚀刻工序，而进行处理工序的情况下，在有机膜蚀刻工序中，未能对非晶碳膜102蚀刻至最后，在途中蚀刻即停止。由此可知，处理工序前的第一有机膜蚀刻工序是必需的工序。此外，从图3所示的抑制弓弯的机制可知，第一有机膜蚀刻工序优选在容易产生弓弯的整个侧壁部位(例如相对于整个孔的深度，为上部5～20％左右)露出之前进行，使得在容易产生弓弯的部位无死角地形成保护膜。 
如上所述，根据本实施方式，与现有技术相比，能够抑制弓弯的产生，并能高精度地进行更精细的加工。而且，本发明不限于上述的实施方式，能够进行种种变形。例如，等离子体蚀刻装置不限于图1所示的平行平板型的上下部高频施加型，能够使用各种等离子体蚀刻装置。 

Claims (6)

1.一种等离子体蚀刻方法，其使用等离子体，对从下侧起依次至少叠层有被蚀刻膜、作为所述被蚀刻膜的掩模的有机膜、和含硅膜的被处理基板进行蚀刻，该等离子体蚀刻方法的特征在于：
在对所述有机膜进行蚀刻而形成所述被蚀刻膜的掩模图案时，至少包括：
第一有机膜蚀刻工序，其对所述有机膜的一部分进行蚀刻；
处理工序，其在所述第一有机膜蚀刻工序之后，将所述含硅膜和所述有机膜暴露在稀有气体的等离子体中；和
第二有机膜蚀刻工序，其在所述处理工序之后，对所述有机膜的残留部分进行蚀刻。
2.如权利要求1所述的等离子体蚀刻方法，其特征在于：
所述稀有气体的等离子体是Ar气体单一气体的等离子体。
3.如权利要求2所述的等离子体蚀刻方法，其特征在于：
在所述处理工序中，使偏置用高频电力作用于所述被处理基板。
4.如权利要求1～3中任一项所述的等离子体蚀刻方法，其特征在于：
对所述有机膜进行蚀刻而形成所述被蚀刻膜的掩模图案的工序由所述第一有机膜蚀刻工序、所述处理工序和所述第二有机膜蚀刻工序三个工序构成。
5.如权利要求1～3中任一项所述的等离子体蚀刻方法，其特征在于：
所述有机膜是非晶碳膜。
6.如权利要求1～3中任一项所述的等离子体蚀刻方法，其特征在于：
所述含硅膜为SiON膜、SiC膜、SiN膜中的任意一种。
CN2009101587110A 2008-07-04 2009-07-03 等离子体蚀刻方法 Active CN101621000B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008175391A JP5064319B2 (ja) 2008-07-04 2008-07-04 プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
JP2008-175391 2008-07-04
JP2008175391 2008-07-04

Publications (2)

Publication Number Publication Date
CN101621000A CN101621000A (zh) 2010-01-06
CN101621000B true CN101621000B (zh) 2011-12-28

Family

ID=41464713

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101587110A Active CN101621000B (zh) 2008-07-04 2009-07-03 等离子体蚀刻方法

Country Status (5)

Country Link
US (2) US8298960B2 (zh)
JP (1) JP5064319B2 (zh)
KR (1) KR101540816B1 (zh)
CN (1) CN101621000B (zh)
TW (1) TWI525692B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5064319B2 (ja) * 2008-07-04 2012-10-31 東京エレクトロン株式会社 プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
JP5289863B2 (ja) * 2008-08-28 2013-09-11 東京エレクトロン株式会社 アモルファスカーボンナイトライド膜の形成方法、多層レジスト膜、半導体装置の製造方法および制御プログラムが記憶された記憶媒体
US8227339B2 (en) * 2009-11-02 2012-07-24 International Business Machines Corporation Creation of vias and trenches with different depths
JP2012109472A (ja) 2010-11-19 2012-06-07 Hitachi High-Technologies Corp プラズマ処理方法
US8304262B2 (en) * 2011-02-17 2012-11-06 Lam Research Corporation Wiggling control for pseudo-hardmask
US9865459B2 (en) * 2015-04-22 2018-01-09 Applied Materials, Inc. Plasma treatment to improve adhesion between hardmask film and silicon oxide film
AU2017229114B2 (en) 2016-03-07 2023-01-12 HyTech Power, Inc. A method of generating and distributing a second fuel for an internal combustion engine
US10964590B2 (en) * 2017-11-15 2021-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Contact metallization process

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0246514A3 (en) * 1986-05-16 1989-09-20 Air Products And Chemicals, Inc. Deep trench etching of single crystal silicon
CN1505831A (zh) * 2001-03-20 2004-06-16 Ӧ�ò��Ϲ�˾ 蚀刻有机抗反射涂层(arc)的方法
CN1666323A (zh) * 2002-06-14 2005-09-07 蓝姆研究公司 具有改进型抗蚀剂及/或蚀刻轮廓特征的介电膜用蚀刻方法
CN101021010A (zh) * 2006-02-13 2007-08-22 松下电器产业株式会社 干蚀刻方法、微细结构形成方法、模具及其制造方法
CN101043004A (zh) * 2006-03-23 2007-09-26 东京毅力科创株式会社 等离子体蚀刻方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2468410B1 (fr) 1979-10-31 1985-06-21 Saget Pierre Procede de separation centrifuge et appareil pour sa mise en oeuvre applicables a un melange de phases d'etats quelconques
US4443233A (en) 1982-08-27 1984-04-17 Monsanto Company Mist separator
US5112375A (en) 1991-04-18 1992-05-12 Natco Radial vane demisting system in a separator for removing entrained droplets from a gas stream
FI97024C (fi) 1991-07-15 1996-10-10 Ahlstroem Oy Menetelmä ja laite kaasun erottamiseksi kaasupitoisesta materiaalista
EP0949956A4 (en) 1997-01-02 2000-05-10 Thermo Black Clawson Inc IMPROVED DROPLET SEPARATOR
US5972171A (en) 1997-04-08 1999-10-26 Mobil Oil Corporation De-entrainment tray and method of operation
JP2000091308A (ja) * 1998-09-07 2000-03-31 Sony Corp 半導体装置の製造方法
BR0012405A (pt) 1999-07-12 2002-03-12 Thermo Black Clawson Inc Dispositivo de separação ciclÈnico para separação de lìquido de fluxo contendo lìquido e gás, combinação, lavador de polpa, aparelho de separação ciclÈnico, método para separar lìquidos que existem em um fluxo de gás em um aparelho, e, método para separar partìculas de tinta de uma lama
US6391094B2 (en) 2000-07-19 2002-05-21 Daniel A. Ramos Method and apparatus for removing gas from drilling mud
US6468321B2 (en) 2001-01-10 2002-10-22 John W. Kinsel Blade and skirt assembly for directional gas cleaning and drying system
DE102004036568A1 (de) 2004-07-28 2006-02-16 Liebherr-Aerospace Lindenberg Gmbh Wasserabscheider für Klimaanlagen
JP4522892B2 (ja) * 2005-03-09 2010-08-11 東京エレクトロン株式会社 微細パターン形成方法
KR100780944B1 (ko) * 2005-10-12 2007-12-03 삼성전자주식회사 탄소함유막 식각 방법 및 이를 이용한 반도체 소자의 제조방법
US7445200B2 (en) 2005-12-23 2008-11-04 Amt International, Inc. Gas-liquid contactor baffle
JP4827081B2 (ja) * 2005-12-28 2011-11-30 東京エレクトロン株式会社 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP2007224383A (ja) * 2006-02-24 2007-09-06 Tokyo Electron Ltd アモルファスカーボン膜の成膜方法、それを用いた半導体装置の製造方法、およびコンピュータ読取可能な記憶媒体
US8070972B2 (en) * 2006-03-30 2011-12-06 Tokyo Electron Limited Etching method and etching apparatus
JP4952338B2 (ja) 2006-03-30 2012-06-13 東京エレクトロン株式会社 半導体装置の製造方法、エッチング装置及び記憶媒体
EP1930059B1 (de) 2006-11-13 2013-05-15 Sulzer Chemtech AG Tropfenabscheider
JP2009076661A (ja) * 2007-09-20 2009-04-09 Elpida Memory Inc 半導体装置の製造方法
JP5064319B2 (ja) * 2008-07-04 2012-10-31 東京エレクトロン株式会社 プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0246514A3 (en) * 1986-05-16 1989-09-20 Air Products And Chemicals, Inc. Deep trench etching of single crystal silicon
CN1505831A (zh) * 2001-03-20 2004-06-16 Ӧ�ò��Ϲ�˾ 蚀刻有机抗反射涂层(arc)的方法
CN1666323A (zh) * 2002-06-14 2005-09-07 蓝姆研究公司 具有改进型抗蚀剂及/或蚀刻轮廓特征的介电膜用蚀刻方法
CN101021010A (zh) * 2006-02-13 2007-08-22 松下电器产业株式会社 干蚀刻方法、微细结构形成方法、模具及其制造方法
CN101043004A (zh) * 2006-03-23 2007-09-26 东京毅力科创株式会社 等离子体蚀刻方法

Also Published As

Publication number Publication date
US8298960B2 (en) 2012-10-30
US8642482B2 (en) 2014-02-04
TWI525692B (zh) 2016-03-11
KR20100004891A (ko) 2010-01-13
JP2010016213A (ja) 2010-01-21
US20100003825A1 (en) 2010-01-07
TW201021116A (en) 2010-06-01
US20130029493A1 (en) 2013-01-31
CN101621000A (zh) 2010-01-06
JP5064319B2 (ja) 2012-10-31
KR101540816B1 (ko) 2015-07-30

Similar Documents

Publication Publication Date Title
CN101621000B (zh) 等离子体蚀刻方法
JP4777337B2 (ja) エッチング方法及び装置
CN101826435B (zh) 等离子蚀刻方法及等离子蚀刻装置
US8598037B2 (en) Silicon etch with passivation using plasma enhanced oxidation
US8394722B2 (en) Bi-layer, tri-layer mask CD control
US20070056925A1 (en) Selective etch of films with high dielectric constant with H2 addition
US8124540B2 (en) Hardmask trim method
US8470126B2 (en) Wiggling control for pseudo-hardmask
CN100487861C (zh) 等离子体蚀刻方法和等离子体蚀刻装置
TW200952064A (en) Plasma etching method and computer-readable storage medium
CN102194686B (zh) 等离子体蚀刻方法
US20080087639A1 (en) Line end shortening reduction during etch
WO2010008967A2 (en) Improvement of organic line width roughness with h2 plasma treatment
CN101651078A (zh) 聚焦环、等离子体处理装置及等离子体处理方法
US8691701B2 (en) Strip with reduced low-K dielectric damage
JP6243722B2 (ja) エッチング処理方法
KR20070011306A (ko) 라인 에지 러프니스 컨트롤
JP7534046B2 (ja) エッチング方法及びプラズマ処理装置
JP2008172184A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
US8668805B2 (en) Line end shortening reduction during etch
TW202415796A (zh) 用於圖案化應用的高密度碳膜

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant