CN100487861C - 等离子体蚀刻方法和等离子体蚀刻装置 - Google Patents
等离子体蚀刻方法和等离子体蚀刻装置 Download PDFInfo
- Publication number
- CN100487861C CN100487861C CNB2006100809204A CN200610080920A CN100487861C CN 100487861 C CN100487861 C CN 100487861C CN B2006100809204 A CNB2006100809204 A CN B2006100809204A CN 200610080920 A CN200610080920 A CN 200610080920A CN 100487861 C CN100487861 C CN 100487861C
- Authority
- CN
- China
- Prior art keywords
- etching
- plasma
- intermediate layer
- layer
- carried out
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供能够与现有技术相比，将被蚀刻层蚀刻成更微细的图案的等离子体蚀刻方法、控制程序、计算机存储介质和等离子体蚀刻装置。将上层抗蚀剂层(104)作为掩模，进行等离子体蚀刻，在中间层(103)中，侧壁面为圆锥状，形成尺寸比上层抗蚀剂层(104)的开口部的尺寸小的开口部。接着，将中间层(103)作为实质的掩模，进行等离子体蚀刻，在下层有机膜层(102)中，形成尺寸比上层抗蚀剂层(104)的开口部的尺寸小的开口部。而且，将下层有机膜层(102)作为实质的掩模，对被蚀刻层(101)进行等离子体蚀刻。
Description
技术领域
本发明涉及通过多层抗蚀剂工艺(resist process)，在硅氧化膜等被蚀刻层中形成孔等的等离子体蚀刻方法、控制程序、计算机存储介质和等离子体蚀刻装置。
背景技术
至今，在半导体装置的制造工序中，通过等离子体蚀刻在硅氧化膜中形成接触孔等的孔。在这种接触孔的形成工序中，使用KrF抗蚀剂等，通过曝光、显影得到规定图案的抗蚀剂掩模，使用该抗蚀剂掩模进行等离子体蚀刻的方法是众所周知的。
此外，为了与近年来半导体装置的电路图案的微细化对应，在等离子体蚀刻中，进行使用具有将可以进行更微细的图案转印的ArF抗蚀剂等作为上层抗蚀剂层，叠层由无机材料构成的中间层和下层抗蚀剂层等的叠层构造的掩模层的多层抗蚀剂工艺也是众所周知的。
在上述那样的多层抗蚀剂过程中，至今，以将上层抗蚀剂图案形状忠实地转印到下层抗蚀剂图案上的方式，进行尺寸变换差(ΔCD)小的等离子体蚀刻是众所周知的。(例如，参照专利文献1)。
[专利文献1]日本专利特开平9-270419号公报
发明内容
但是，存在着伴随半导体装置的微细化，形成该电路的配线的线宽和接触孔的直径等变小的倾向的问题。因此，希望开发能够将被蚀刻层蚀刻成更微细的图案的等离子体蚀刻方法。
本发明就是为了解决上述课题而提出的，本发明的目的在于提供与现有技术相比能够将被蚀刻层蚀刻成更微细的图案的等离子体蚀刻方法、控制程序、计算机存储介质和等离子体蚀刻装置。
发明方面一的等离子体蚀刻方法，对于在被蚀刻层上具有至少由下层有机膜层、中间层和上层抗蚀剂层的叠层构造构成的掩模层的被处理体，使上述上层抗蚀剂层曝光、显影成规定图案，将得到的图案作为掩模，对上述中间层进行等离子体蚀刻后，将该中间层作为掩模对上述下层有机膜层进行等离子体蚀刻，形成用于对上述被蚀刻层进行等离子体蚀刻的蚀刻掩模，其特征在于，对上述中间层进行等离子体蚀刻形成的该中间层的开口部的尺寸比在上述上层抗蚀剂层上形成的对应图案的开口部的尺寸小。
发明方面二的等离子体蚀刻方法，对于在被蚀刻层上具有至少由下层有机膜层、中间层和上层抗蚀剂层的叠层构造构成的掩模层的被处理体，使上述上层抗蚀剂层曝光、显影成规定图案，将得到的图案作为掩模，对上述中间层进行等离子体蚀刻后，将该中间层作为掩模对上述下层有机膜层进行等离子体蚀刻，形成用于对上述被蚀刻层进行等离子体蚀刻的蚀刻掩模，其特征在于，将上述中间层作为掩模进行等离子体蚀刻形成的上述下层有机膜层的开口部的尺寸比在上述上层抗蚀剂层上形成的对应图案的开口部的尺寸小。
发明方面三的等离子体蚀刻方法是在发明方面一或二所述的等离子体蚀刻方法中，其特征在于，上述中间层的开口部侧壁面为圆锥状。
发明方面四的等离子体蚀刻方法是在发明方面一～三中任一项所述的等离子体蚀刻方法中，其特征在于，一边进行上述中间层的等离子体蚀刻，一边使反应生成物附着在该中间层的开口部侧壁上。
发明方面五的等离子体蚀刻方法，对于在被蚀刻层上具有至少由下层有机膜层、中间层和上层抗蚀剂层的叠层构造构成的掩模层的被处理体，使上述上层抗蚀剂层曝光、显影成规定图案，将得到的图案作为掩模，对上述中间层进行等离子体蚀刻后，将该中间层作为掩模对上述下层有机膜层进行等离子体蚀刻，形成用于对上述被蚀刻层进行等离子体蚀刻的蚀刻掩模，其特征在于，其使用在支撑上述被处理体的支撑电极和与该支撑电极相对配置的对置电极两者上施加高频电力的等离子体蚀刻装置，当对上述中间层进行等离子体蚀刻时，通过调整施加在上述对置电极上的高频电力，使反应生成物附着在上述中间层的开口部侧壁上，使该中间层的开口部侧面成为圆锥状。
发明方面六的等离子体蚀刻方法，对于在被蚀刻层上具有至少由下层有机膜层、中间层和上层抗蚀剂层的叠层构造构成的掩模层的被处理体进行等离子体蚀刻，其特征在于，包括：使上述上层抗蚀剂层曝光、显影成规定图案，将得到的图案作为掩模，对上述中间层进行等离子体蚀刻，使开口部侧壁面成为圆锥状的工序；将上述中间层作为掩模对上述下层有机膜层进行等离子体蚀刻的工序；和将上述下层有机膜层作为掩模对上述被蚀刻层进行等离子体蚀刻的工序。
发明方面七的等离子体蚀刻方法是在发明方面六所述的等离子体蚀刻方法中，其特征在于，其使用在支撑上述被处理体的支撑电极和与该支撑电极相对配置的对置电极两者上施加高频电力的等离子体蚀刻装置，通过调整施加在上述对置电极上的高频电力，控制对上述中间层进行等离子体蚀刻形成的开口部的尺寸。
发明方面八的等离子体蚀刻方法是在发明方面六或七所述的等离子体蚀刻方法中，其特征在于，对上述中间层进行等离子体蚀刻时的蚀刻气体是包含CF4和CHF3的混合气体。
发明方面九的等离子体蚀刻方法是在发明方面八所述的等离子体蚀刻方法中，其特征在于，通过调整上述蚀刻气体中的CF4和CHF3的比例，控制对上述中间层进行等离子体蚀刻形成的开口部的尺寸。
发明方面十的等离子体蚀刻方法是在发明方面六～九中任一项所述的等离子体蚀刻方法中，其特征在于，通过调整上述中间层的等离子体蚀刻的时间，控制对该中间层进行等离子体蚀刻形成的开口部的尺寸。
发明方面十一的控制程序，其特征在于，在计算机上运行、控制等离子体蚀刻装置，使其实施发明方面一～十中任一项所述的等离子体蚀刻方法。
发明方面十二的计算机存储介质，存储在计算机上运行的控制程序，其特征在于，上述控制程序控制等离子体蚀刻装置，使其实施发明方面一～十中任一项所述的等离子体蚀刻方法。
发明方面十三的等离子体蚀刻装置，其特征在于，包括：容纳被处理体的处理容器；将蚀刻气体供给到上述处理容器内的蚀刻气体供给部件；使从上述蚀刻气体供给部件供给的上述蚀刻气体等离子体化，并对上述被处理体进行等离子体蚀刻的等离子体生成部件；和进行控制的控制部，使得在上述处理容器内实施发明方面一～十中任一项所述的等离子体蚀刻方法。
根据本发明的等离子体蚀刻方法、控制程序、计算机存储介质和等离子体蚀刻装置，能够与现有技术相比，将被蚀刻层蚀刻成更微细的图案。
附图说明
图1是表示本发明的实施方式的蚀刻装置的概略结构图。
图2是表示本发明的实施方式的蚀刻方法的半导体晶片的剖面结构示意图。
图3是表示本发明的实施例中的上部电力与底部CD的关系的曲线图。
图4是表示本发明的实施例中的蚀刻气体流量比与底部CD的关系的曲线图。
图5是表示本发明的实施例中的压力与底部CD的关系的曲线图。
图6是表示本发明的实施例中的蚀刻时间与底部CD的关系的曲线图。
标号说明
101……被蚀刻层，102……下层有机膜层，103……中间层，104……上层抗蚀剂层，105……开口部。
具体实施方式
下面，参照附图说明本发明的实施方式。
图1是表示本实施方式的等离子体蚀刻装置的结构示意图。图2是放大表示本实施方式的半导体晶片W的剖面结构示意图。首先，参照图1说明等离子体蚀刻装置的结构。
等离子体蚀刻装置1构成为电极板上下平行地相对，其一端与等离子体形成用电源连接的电容耦合型平行平板蚀刻装置的结构。
等离子体蚀刻装置1例如具有由表面熔射有氧化钇的铝等构成的成形为圆筒状的腔室(处理容器)2，该腔室2接地。在腔室2内的底部设置有用于隔着陶瓷等绝缘板3载置被处理物(例如半导体晶片W)的大致圆柱状的基台支撑台4。进一步，在该基台支撑台4上设置有构成下部电极的基台5。高通滤波器(HPF)6与该基台5连接。
在基台支撑台4的内部设置有冷媒室7，在该冷媒室7中，隔着冷媒导入管8导入冷媒并使其循环，隔着基台5将其冷热传导至半导体晶片W，由此使半导体晶片W控制在期望的温度。
基台5的上侧中央部形成为凸状的圆板状，在其上设置有与半导体晶片W大致相同形状的静电卡盘11。静电卡盘11构成为电极12配置在绝缘材料之间。而且，通过从与电极12连接的直流电源13将例如1.5kV的直流电压施加到电极12上，由此通过例如库伦力静电吸附半导体晶片W。
在绝缘板3、基台支撑台4、基台5、静电卡盘11上形成有用于向半导体晶片W的背面供给传热介质(例如He气等)的气体通路14，经过该传热介质将基台5的冷热传导至半导体晶片W，使半导体晶片W维持在规定的温度。
以包围载置在静电卡盘11上的半导体晶片W的方式将环状的聚焦环15配置在基台5的上端周边部。该聚焦环15例如由硅等导电性材料构成，具有提高蚀刻均匀性的作用。
在基台5的上方与该基台5平行相对地设置有上部电极21。该上部电极21隔着绝缘材料22支撑在腔室2的上部，构成基台5的相对面，由在具有多个喷出孔23的、例如，在表面经过阳极氧化处理(氧化铝膜处理)的铝上设置石英覆盖物构成的电极板24和由支撑该电极24的导电性材料构成的电极支撑体25构成。基台5和上部电极21之间的间隔构成为可以改变。
在上部电极21中的电极支撑体25的中央设置有气体导入口26，气体供给管27与该气体导入口26连接。进一步，该气体供给管27隔着阀门28和质量流量控制器29连接有处理气体供给源30。从处理气体供给源30供给用于等离子体蚀刻的蚀刻气体。从处理气体供给源30供给的蚀刻气体例如是CF4/CHF3/Ar、N2/O2等。
排气管31与腔室2的底部连接，排气装置35与该排气管31连接。排气装置35具备涡轮分子泵等真空泵，构成为可以将腔室2内抽真空到规定的减压气氛(例如1Pa以下的规定压力)。此外，在腔室2的侧壁设置有门阀32，在该门阀32打开的状态下在与邻接的负载锁定室(未图示)之间搬运半导体晶片W。
第一高频电源40与上部电极21连接，在其供电线中插入有匹配器41。此外，在上部电极21上连接有低通滤波器(LPF)42。该第一高频电源40具有13～150MHz范围的频率。通过施加这样高的频率能够在腔室2内形成处于优选的离解状态中并且高密度的等离子体。该第一高频电源40的频率在13～80MHz范围内是优选的，在后述的实施例中，使用图示的60MHz。
第二高频电源50与作为上部电极的基台5连接，在其供电线中插入有匹配器51。该第二高频电源50具有频率范围比第一高频电源40低的频率，通过施加这样的范围的频率，能够将不会造成损伤的适当的离子作用施加到作为被处理体的半导体晶片W。第二高频电源50的频率在1～20MHz范围内是优选的，在后述的实施例中，使用图示的2MHz。
上述结构的等离子体蚀刻装置1的工作由控制部60综合控制。在该控制部60中设置有具备CPU、控制等离子体蚀刻装置1的各部分的过程控制器61、用户界面62和存储部63。
用户界面62由工序管理者为管理等离子体蚀刻装置1进行指令的输入操作的键盘和可视化地显示等离子体蚀刻装置1的工作状况的显示器等构成。
在存储部63中，存储有用于通过过程控制器61的控制实现在等离子体蚀刻装置1中实施的各种处理的控制程序(软件)和处理条件数据等的方法。而且，根据需要，通过来自用户界面62的指示等从存储单元63呼出任意的方法，由过程控制器61加以实施，在过程控制器61的控制下进行等离子体蚀刻装置1中期望的处理。此外，控制程序和处理条件数据等方法也可以利用存储在可由计算机读取的计算机存储介质(例如硬盘、CD、软盘、半导体存储器等)等中的状态，或者，通过从其它装置(例如经过专用线路随时传送、在线的状态下)加以利用。
根据上述结构的等离子体蚀刻装置1，当蚀刻形成在半导体晶片W上的各种膜时，首先，在开放门阀32后将半导体晶片W从未图示的负载锁定室搬入到腔室2内，载置在静电卡盘11上。之后，通过从高压直流电源13施加直流电压，将半导体晶片W静电吸附在静电卡盘11上。其次，关闭门阀32，由排气装置35将腔室2内抽真空到规定的真空度。
此后，开放阀门28，一面由质量流量控制器29调整来自处理气体供给源30的规定的蚀刻气体的流量，一面通过气体供给管27、气体导入口26将该蚀刻气体导入到上部电极21的中空部，进一步，如图1的箭头所示，通过电极板24的喷出孔23均匀地喷出到半导体晶片W上。
而且，将腔室2内的压力维持在规定的压力。此后，从第一高频电源40将规定频率的高频电力施加到上部电极21上。由此，在上部电极21和作为下部电极的基台5之间产生高频电场，使蚀刻气体离解实现等离子体化。
另一方面，从第二高频电源50将频率比上述第一高频电源40低的高频电力施加到作为下部电极的基台5上。由此，将等离子体中的离子引入到基台5侧，通过离子加速器提高蚀刻的各向异性。
而且，当规定的蚀刻处理结束时，停止供给高频电力和蚀刻气体，以与上述顺序相反的顺序从腔室2搬出半导体晶片W。
下面，参照图2说明本实施方式的等离子体蚀刻方法。如图2(A)所示，在作为被处理物的半导体晶片W的表面上形成有被蚀刻层(在本实施方式中为TEOS膜)101。在该被蚀刻层101上，以从下侧开始的顺序形成下层有机膜层(在本实施方式中为KrF抗蚀剂层)102、中间层(在本实施方式中为硅氧化膜层(SOG))103、上层抗蚀剂层(在本实施方式中为ArF抗蚀剂层)104，将它们作为具有叠层构造的掩模层。而且，使最上部的上层抗蚀剂层104形成规定的图案，形成有多个开口部105。这些开口部105是通过对上层抗蚀剂层104进行曝光、显影形成的。
在本实施方式的等离子体蚀刻方法中，从图2(A)所示的状态，首先，将上层抗蚀剂层104作为掩模进行中间层103的等离子体蚀刻，形成图2(B)的状态。该等离子体蚀刻是对中间层103的开口部的侧壁面进行等离子体蚀刻使其成为圆锥状的蚀刻，使用的蚀刻气体例如是CF4/CHF3/Ar。在该等离子体蚀刻中，通过一面使反应生成物附着在开口部的侧壁上，一面使蚀刻向深度方向行进，由此使侧壁面成为圆锥状。由此，中间层103的开口部的尺寸(底部CD)比上层抗蚀剂层104的开口部的尺寸(底部CD)小。
其次，从图2(B)所示的状态将中间层103作为实质的掩模，进行下层有机膜层(KrF抗蚀剂层)102的等离子体蚀刻，形成图2(C)的状态。在该等离子体蚀刻中使用的蚀刻气体例如是N2/O2等。此时，如上所述，由于中间层103的开口部的尺寸(底部CD)比上层抗蚀剂层104的开口部的尺寸(底部CD)小，所以下层有机膜层102开口部的尺寸(底部CD)比上层抗蚀剂层104的开口部的尺寸(底部CD)小。
而且，将上述下层有机膜层102作为实质的掩模，对被蚀刻层(TEOS膜)101进行等离子体蚀刻。由此，能够使在被蚀刻层101中形成的开口部的尺寸(顶部CD和底部CD)比上层抗蚀剂层104的开口部的尺寸(底部CD)小。
在实施例一中，使用图1所示的等离子体蚀刻装置1，在图2所示构造的半导体晶片W中，以从图2(A)所示的状态变成图2(B)所示的状态的方式，在下列条件下进行中间层103的等离子体蚀刻。此外，通过将下面所示的处理方法记录在存储部63或存储介质中，在等离子体蚀刻装置1的控制部60中从该存储部63或存储介质读取该处理方法，实施如处理方法那样的蚀刻步骤。
蚀刻气体：CF4/CHF3/Ar＝50/50/200sccm
压力：13.3Pa(100mTorr)
电力(上部/下部)：500/200W
电极间距离：35mm
温度(下部/上部/侧壁部)＝30/30/50℃
冷却用氦气压力(中央部/周边部)＝1330/4655Pa(10/35Torr)
时间：70秒
结果，相对于上层抗蚀剂层104的图案的开口部的尺寸(底部CD)为135nm，中间层103的开口部的尺寸(底部CD)在晶片中央部分为118nm，在晶片周边部为122nm。此外，用电子显微镜观察开口部的剖面形状可见，中间层103的开口部侧壁形状成为圆锥状。
而且，进一步，以从上述图2(B)所示的状态变成图2(C)所示的状态的方式，在下列条件下将中间层103作为实质的掩模进行下层有机膜层102的等离子体蚀刻。
蚀刻气体：N2/O2＝100/20sccm
压力：1.33Pa(10mTorr)
电力(上部/下部)：1400/300W
电极间距离：60mm
温度(下部/上部/侧壁部)＝30/30/50℃
冷却用氦气压力(中央部/周边部)＝1330/6650Pa(10/35Torr)
时间：53秒
结果，相对于上层抗蚀剂层104的图案的开口部的尺寸(底部CD)为135nm，下层有机膜层102的开口部的尺寸(底部CD)在晶片中央部为128nm，在晶片周边部为125nm。从而，通过将该下层有机膜层102作为实质上的掩模对被蚀刻层101进行等离子体蚀刻，可以使被蚀刻层101的开口部的尺寸比上层抗蚀剂层104的图案的开口部的尺寸小。即，可以形成直径比上层抗蚀剂层104的图案的开口直径小的孔和宽度比上层抗蚀剂层104的图案的开口部的宽度细的沟等。
此外，作为实施例二，在上述实施例一中的中间层103的蚀刻中，使上部电力增加到1000W，此外在相同蚀刻条件下进行同样的等离子体蚀刻。结果，相对于上层抗蚀剂层104的图案的开口部的尺寸(底部CD)为135nm，中间层103的开口部的尺寸(底部CD)在晶片中央部为112nm，在晶片周边部为112nm。此外，用电子显微镜观察开口部的剖面形状可见，中间层103的开口部侧壁形状成为圆锥状。进一步，在进行下层有机膜层102的等离子体蚀刻后，下层有机膜层102的开口部的尺寸(底部CD)在晶片中央部为122nm，在晶片周边部为120nm。
进一步，作为实施例三，在上述实施例一中的中间层103的蚀刻中，使上部电力增加到1500W，此外在相同蚀刻条件下进行同样的等离子体蚀刻。结果，相对于上层抗蚀剂层104的图案的开口部的尺寸(底部CD)为135nm，中间层103的开口部的尺寸(底部CD)在晶片中央部为100nm，在晶片周边部为98nm。此外，用电子显微镜观察开口部的剖面形状可见，中间层103的开口部侧壁形状成为圆锥状。进一步，在进行下层有机膜层102的等离子体蚀刻后，下层有机膜层102的开口部的尺寸(底部CD)在晶片中央部为121nm，在晶片周边部为120nm。
如上所述，在实施例一～三中，能够以使开口部侧壁形状成为圆锥状的方式进行中间层103的等离子体蚀刻，由此，能够使中间层103的开口部的尺寸(底部CD)比上层抗蚀剂层104的图案的开口部的尺寸(底部CD)小。其中，在该等离子体蚀刻中，通过一面使反应生成物附着在开口部的侧壁上，一面使蚀刻向深度方向行进，使侧壁面成为圆锥状。此外，若以纵轴为底部CD，横轴为上部电极，则如表示它们的关系的图3的曲线所示，通过改变施加在上部电极的上部电力，能够控制中间层103的开口部的尺寸(底部CD)，通过增加上部电力，能够使中间层103的开口部的尺寸(底部CD)更小。其中，在图3(后述的图4～6也相同)的曲线中，HM表示中间层103，PR-2表示下层有机膜层102。
而且，通过将这样的开口部的尺寸(底部CD)小的中间层103作为实质的掩模，进行下层有机膜层102的等离子体蚀刻，能够使下层有机膜层102的开口部的尺寸(底部CD)比上层抗蚀剂层104的图案的开口部的尺寸(底部CD)小。所以，如果将该下层有机膜102作为实质的掩模对被蚀刻层101进行等离子体蚀刻，则可以形成尺寸比上层抗蚀剂层104的开口部的尺寸(底部CD)小的孔和沟。
此外，在对中间层103进行等离子体蚀刻时的蚀刻气体CF4/CHF3/Ar中，进行将CF4与CHF3的流量比从实施例一的50/50变更到35/65的实施例四和变更到20/80的实施例五(其它条件与实施例一相同)的等离子体蚀刻，测定中间层103的开口部的尺寸(底部CD)。结果，在实施例四中，在晶片中央部为120nm，在晶片周边部为118nm，在实施例五中，在晶片中央部为112nm，在晶片周边部为112nm。从这些实施例中的蚀刻气体，通过在CF4和CHF3中减少CF4的流量、增加CHF3的流量，能够使中间层103的开口部的尺寸(底部CD)更小。这样，即便改变CF4与CHF3的流量比，也能够控制中间层103的开口部的尺寸(底部CD)。其中，在图4的曲线图中，以纵轴为底部CD，横轴为CF4/CHF3的流量比表示它们的关系。
此外，进行将当对中间层103进行等离子体蚀刻时的压力从实施例一的13.3Pa变更到6.65Pa的实施例六和变更到4.4Pa的实施例七(其它条件与实施例一相同)的等离子体蚀刻，测定中间层103的开口部的尺寸(底部CD)。结果，在实施例六中，在晶片中央部为115nm，在晶片周边部为117nm，在实施例七中，在晶片中央部为118nm，在晶片周边部为120nm。这些实施例中的压力范围至少在4.4～13.3Pa的范围内能够得到同样的效果，在该范围内的压力不同对开口部的尺寸(底部CD)几乎没有影响。其中，在图5的曲线图中，以纵轴为底部CD，横轴为压力表示它们的关系。
此外，作为实施例八，将蚀刻时间从70秒缩短到50秒，其它条件与实施例一相同，进行中间层103的等离子体蚀刻。结果，中间层103的开口部的尺寸(底部CD)在晶片中央部为132nm，在晶片周边部为132nm。此外，通过将该中间层103作为实质的掩模，进行下层有机膜层102的等离子体蚀刻，结果，下层有机膜层102的开口部的尺寸(底部CD)在晶片中央部为132nm，在晶片周边部132nm。从该结果可见，当缩短蚀刻时间时，开口部的尺寸(底部CD)表现出增加的倾向。所以，通过改变蚀刻时间能够控制开口部的尺寸(底部CD)。其中，在图6的曲线图中，以纵轴为底部CD，横轴为蚀刻时间表示它们的关系。
Claims (10)
1.一种等离子体蚀刻方法，对于在被蚀刻层上具有至少由下层有机膜层、中间层和上层抗蚀剂层的叠层构造构成的掩模层的被处理体，使所述上层抗蚀剂层曝光、显影成规定图案，将得到的图案作为掩模，对所述中间层进行等离子体蚀刻后，将该中间层作为掩模对所述下层有机膜层进行等离子体蚀刻，形成用于对所述被蚀刻层进行等离子体蚀刻的蚀刻掩模，其特征在于：
其使用在支撑所述被处理体的支撑电极和与该支撑电极相对配置的对置电极两者上施加高频电力的等离子体蚀刻装置，
对所述中间层进行等离子体蚀刻形成的该中间层的开口部的尺寸比在所述上层抗蚀剂层上形成的对应图案的开口部的尺寸小，并且，
一边进行所述中间层的等离子体蚀刻，一边使反应生成物附着在该中间层的开口部侧壁上。
2.一种等离子体蚀刻方法，对于在被蚀刻层上具有至少由下层有机膜层、中间层和上层抗蚀剂层的叠层构造构成的掩模层的被处理体，使所述上层抗蚀剂层曝光、显影成规定图案，将得到的图案作为掩模，对所述中间层进行等离子体蚀刻后，将该中间层作为掩模对所述下层有机膜层进行等离子体蚀刻，形成用于对所述被蚀刻层进行等离子体蚀刻的蚀刻掩模，其特征在于：
其使用在支撑所述被处理体的支撑电极和与该支撑电极相对配置的对置电极两者上施加高频电力的等离子体蚀刻装置，将所述中间层作为掩模进行等离子体蚀刻形成的所述下层有机膜层的开口部的尺寸比在所述上层抗蚀剂层上形成的对应图案的开口部的尺寸小，并且
一边进行所述中间层的等离子体蚀刻，一边使反应生成物附着在该中间层的开口部侧壁上。
3.根据权利要求1或2所述的等离子体蚀刻方法，其特征在于：
所述中间层的开口部侧壁面为圆锥状。
4.一种等离子体蚀刻方法，对于在被蚀刻层上具有至少由下层有机膜层、中间层和上层抗蚀剂层的叠层构造构成的掩模层的被处理体，使所述上层抗蚀剂层曝光、显影成规定图案，将得到的图案作为掩模，对所述中间层进行等离子体蚀刻后，将该中间层作为掩模对所述下层有机膜层进行等离子体蚀刻，形成用于对所述被蚀刻层进行等离子体蚀刻的蚀刻掩模，其特征在于：
其使用在支撑所述被处理体的支撑电极和与该支撑电极相对配置的对置电极两者上施加高频电力的等离子体蚀刻装置，
当对所述中间层进行等离子体蚀刻时，通过调整施加在所述对置电极上的高频电力，使反应生成物附着在所述中间层的开口部侧壁上，使该中间层的开口部侧面成为圆锥状。
5.一种等离子体蚀刻方法，对于在被蚀刻层上具有至少由下层有机膜层、中间层和上层抗蚀剂层的叠层构造构成的掩模层的被处理体进行等离子体蚀刻，其特征在于，
其使用在支撑所述被处理体的支撑电极和与该支撑电极相对配置的对置电极两者上施加高频电力的等离子体蚀刻装置，
并且包括：
使所述上层抗蚀剂层曝光、显影成规定图案，将得到的图案作为掩模，对所述中间层进行等离子体蚀刻，使开口部侧壁面成为圆锥状的工序；
将所述中间层作为掩模对所述下层有机膜层进行等离子体蚀刻的工序；和
将所述下层有机膜层作为掩模对所述被蚀刻层进行等离子体蚀刻的工序，
其中，一边进行所述中间层的等离子体蚀刻，一边使反应生成物附着在该中间层的开口部侧壁上。
6.根据权利要求5所述的等离子体蚀刻方法，其特征在于：
其使用在支撑所述被处理体的支撑电极和与该支撑电极相对配置的对置电极两者上施加高频电力的等离子体蚀刻装置，通过调整施加在所述对置电极上的高频电力，控制对所述中间层进行等离子体蚀刻形成的开口部的尺寸。
7.根据权利要求5或6所述的等离子体蚀刻方法，其特征在于：
对所述中间层进行等离子体蚀刻时的蚀刻气体是包含CF4和CHF3的混合气体。
8.根据权利要求7所述的等离子体蚀刻方法，其特征在于：
通过调整所述蚀刻气体中的CF4和CHF3的比例，控制对所述中间层进行等离子体蚀刻形成的开口部的尺寸。
9.根据权利要求5或6所述的等离子体蚀刻方法，其特征在于：
通过调整所述中间层的等离子体蚀刻的时间，控制对该中间层进行等离子体蚀刻形成的开口部的尺寸。
10.一种等离子体蚀刻装置，其特征在于，包括：
容纳被处理体的处理容器；
将蚀刻气体供给到所述处理容器内的蚀刻气体供给部件；
使从所述蚀刻气体供给部件供给的所述蚀刻气体等离子体化，并对所述被处理体进行等离子体蚀刻的等离子体生成部件；和
进行控制的控制部，使得在所述处理容器内实施权利要求1～9中任一项所述的等离子体蚀刻方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005180720A JP4652140B2 (ja) | 2005-06-21 | 2005-06-21 | プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体 |
| JP2005180720 | 2005-06-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1885492A CN1885492A (zh) | 2006-12-27 |
| CN100487861C true CN100487861C (zh) | 2009-05-13 |
Family
ID=37583584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100809204A Expired - Fee Related CN100487861C (zh) | 2005-06-21 | 2006-05-22 | 等离子体蚀刻方法和等离子体蚀刻装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4652140B2 (zh) |
| CN (1) | CN100487861C (zh) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7491343B2 (en) * | 2006-09-14 | 2009-02-17 | Lam Research Corporation | Line end shortening reduction during etch |
| US20080178803A1 (en) * | 2007-01-30 | 2008-07-31 | Collins Kenneth S | Plasma reactor with ion distribution uniformity controller employing plural vhf sources |
| KR100843236B1 (ko) * | 2007-02-06 | 2008-07-03 | 삼성전자주식회사 | 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법 |
| JP4912907B2 (ja) * | 2007-02-06 | 2012-04-11 | 東京エレクトロン株式会社 | プラズマエッチング方法及びプラズマエッチング装置 |
| KR100842763B1 (ko) * | 2007-03-19 | 2008-07-01 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성 방법 |
| KR100849190B1 (ko) | 2007-03-19 | 2008-07-30 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성 방법 |
| JP4979430B2 (ja) * | 2007-03-26 | 2012-07-18 | 株式会社日立ハイテクノロジーズ | プラズマエッチング方法 |
| JP2009081420A (ja) * | 2007-09-07 | 2009-04-16 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP4621718B2 (ja) * | 2007-09-10 | 2011-01-26 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2010267670A (ja) * | 2009-05-12 | 2010-11-25 | Hitachi High-Technologies Corp | プラズマ処理方法 |
| JP5373669B2 (ja) * | 2010-03-05 | 2013-12-18 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| JP5712653B2 (ja) * | 2011-02-08 | 2015-05-07 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
| CN103814430A (zh) * | 2011-08-17 | 2014-05-21 | 三星电子株式会社 | 溅射设备和用于形成发光器件的透射导电层的方法 |
| KR101624814B1 (ko) * | 2011-12-15 | 2016-05-26 | 인텔 코포레이션 | 단일 노광-자기 정렬된 이중, 삼중 및 사중 패터닝을 위한 방법 |
| JP2012182474A (ja) * | 2012-04-26 | 2012-09-20 | Tokyo Electron Ltd | 半導体装置の製造方法及び記憶媒体 |
| CN107489630B (zh) * | 2017-08-25 | 2019-05-24 | 宏基领先科技有限公司 | 一种真空设备的管道结构 |
| CN109860041B (zh) * | 2018-12-28 | 2020-12-29 | 芯创智（北京）微电子有限公司 | 一种集成电路精密图形制备方法 |
| JP2020177958A (ja) | 2019-04-15 | 2020-10-29 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
| JP7333752B2 (ja) * | 2019-12-25 | 2023-08-25 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10268526A (ja) * | 1997-03-24 | 1998-10-09 | Toshiba Corp | 半導体装置の製造方法およびパターン形成方法 |
| JP2001023964A (ja) * | 1999-07-07 | 2001-01-26 | Nippon Soken Inc | ドライエッチング方法 |
| JP2001287199A (ja) * | 2000-02-03 | 2001-10-16 | Sumitomo Metal Ind Ltd | マイクロ構造体及びその製造方法 |
| JP2002353195A (ja) * | 2001-05-23 | 2002-12-06 | Sony Corp | 半導体装置の製造方法 |
-
2005
- 2005-06-21 JP JP2005180720A patent/JP4652140B2/ja not_active Expired - Fee Related
-
2006
- 2006-05-22 CN CNB2006100809204A patent/CN100487861C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1885492A (zh) | 2006-12-27 |
| JP4652140B2 (ja) | 2011-03-16 |
| JP2007005377A (ja) | 2007-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100487861C (zh) | 等离子体蚀刻方法和等离子体蚀刻装置 | |
| CN100514570C (zh) | 等离子体蚀刻方法 | |
| CN101521158B (zh) | 等离子体蚀刻方法和等离子体蚀刻装置 | |
| TWI508164B (zh) | Manufacturing method of semiconductor device | |
| CN101692423B (zh) | 等离子体蚀刻方法 | |
| CN101546685B (zh) | 等离子体处理装置和等离子体蚀刻方法 | |
| CN101826435B (zh) | 等离子蚀刻方法及等离子蚀刻装置 | |
| CN102651336B (zh) | 等离子体蚀刻方法和半导体装置的制造方法 | |
| CN101241859B (zh) | 等离子体蚀刻方法和装置、控制程序和计算机存储介质 | |
| CN102194686B (zh) | 等离子体蚀刻方法 | |
| CN101471257B (zh) | 等离子体蚀刻方法和等离子体蚀刻装置 | |
| CN100521111C (zh) | 等离子体蚀刻方法 | |
| US8642482B2 (en) | Plasma etching method, control program and computer storage medium | |
| CN101609799B (zh) | 等离子体蚀刻方法和等离子体蚀刻装置 | |
| US20060292876A1 (en) | Plasma etching method and apparatus, control program and computer-readable storage medium | |
| CN100426473C (zh) | 等离子体蚀刻方法及等离子体蚀刻装置 | |
| JP4282391B2 (ja) | 半導体装置の製造方法 | |
| JP2009200080A (ja) | プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体 | |
| JP2005026348A (ja) | プラズマ処理方法 | |
| TW201413811A (zh) | 用於縮小及調整溝槽／通孔臨界尺寸之方法 | |
| JPH0750292A (ja) | テーパエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090513 |