CN101604729B - 具有上下侧壁接触的相变化存储装置及其制造方法 - Google Patents

具有上下侧壁接触的相变化存储装置及其制造方法 Download PDF

Info

Publication number
CN101604729B
CN101604729B CN2009100013443A CN200910001344A CN101604729B CN 101604729 B CN101604729 B CN 101604729B CN 2009100013443 A CN2009100013443 A CN 2009100013443A CN 200910001344 A CN200910001344 A CN 200910001344A CN 101604729 B CN101604729 B CN 101604729B
Authority
CN
China
Prior art keywords
electrode
memory element
dielectric
memory
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009100013443A
Other languages
English (en)
Other versions
CN101604729A (zh
Inventor
龙翔澜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101604729A publication Critical patent/CN101604729A/zh
Application granted granted Critical
Publication of CN101604729B publication Critical patent/CN101604729B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/068—Patterning of the switching material by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa or cup type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Abstract

本发明公开了一种具有上下侧壁接触的相变化存储装置及其制造方法。该存储装置包括存储元件以及第一电极，第一电极包括环绕存储元件的内表面，且第一电极的内表面于第一接触面接触该存储元件。该装置也包括相对于第一电极间隔设置的第二电极，第二电极包括一环绕存储元件的内表面，且第二电极的内表面于第二接触面接触存储元件。

Description

具有上下侧壁接触的相变化存储装置及其制造方法
技术领域
本发明是关于具有相变化存储材料的高密度存储装置以及其制造方法，其中相变化存储材料可以是含有硫属化物的材料以及其它可编程电阻式材料。
背景技术
相变化存储材料，像是含有硫属化物的材料和其它类似的材料，可在施加大小适用于集成电路的电流时产生相变化，并在结晶态与非晶态之间变化。大致上非晶态的电阻一般而言会比大致上结晶态的电阻来的大，而此特性可用以表示数据。由于上述特性，越来越多人开始研究如何将可编程电阻式材料应用在可利用随机存取方式进行读取与写入的非易失性存储器电路中。
由非晶态转变至结晶态一般是低电流步骤。从结晶态转变至非晶态(此处称为「复位」)一般则为高电流步骤，其包括以短暂的高电流密度脉冲来熔融或破坏结晶结构，之后相变化材料会快速降温，急速冷却熔融态的相变化材料，并使至少一部份相变化材料稳定存在非晶态中。理想状态下，用来使相变化材料进行转变的电流是极小的。
为降低复位所需的电流大小，可通过缩小存储单元中相变化材料元件的尺寸及/或减少电极与相变化材料元件接触的面积来达成。因为，这么一来，便可以施加较小的绝对电流值到相变化材料元件而达成较高的电流密度。
然而，由于接触表面的减少会与某些故障情形有关，故缩小存储单元中相变化材料元件及/或电极的尺寸的尝试不免会对存储单元的电子及结构稳定性产生不良的影响。而前述的故障情形包括了操作过程中材料密度的改变、因热膨胀现象产生结构应力而在交界面形成孔隙。
此外，由于工艺上的不同，阵列中不同存储单元的电极与相变化材料元件接触表面的大小也会不同。而这些不同可能会造成存储单元编程特性的不同，包括不同存储单元具有不同电阻的情形。
因此，有必要提出一种存储单元，其具有低复位电流，并可改善前述电极与相变化材料元件接触表面缩小所造成的问题。此外，也有必要提出一种制造方法，其可利用可靠并可重复实施的技术来制造接触表面大致相同的存储单元阵列。
发明内容
有鉴于此，本发明的一个目的在于提供一种存储装置，包括一存储元件以及第一电极，第一电极包括一环绕存储元件的内表面，且第一电极的内表面于第一接触面接触该存储元件。该存储装置还包括相对于第一电极间隔设置的第二电极，第二电极包括一环绕存储元件的内表面，且第二电极的内表面于第二接触面接触存储元件。
本发明的另一个目的在于提供一种用来制造存储装置的方法，包括于第一导电元件的上表面形成一结构，该结构包括位于第一导电元件上的第一电极元件、位于第一电极元件上的介电元件以及位于介电元件上的第二电极。该结构并包括一贯穿的介层孔，且存储元件是形成于介层孔内。
于此处所揭示的存储单元中，可将存储元件内的主动区域变得非常小，进而降低诱发相变化时所需要的电流大小。存储元件的宽度(于某些实施例中可以是直径)是小于第一及第二电极的宽度，且其较佳是小于用来制造存储单元的工艺(如光刻工艺)中的最小特征尺寸。通过将宽度变窄，可使存储元件的电流密度变大，进而降低在主动区域诱发相变化时所需要的电流大小。第一及第二电极和介电元件可利用薄膜沉积工艺来形成，此外，主动区域是与电极和导电元件区隔开来，故存储元件的其它部分可提供主动区域一定程度的隔热效果。除此之外，介电元件可包括低导热性的材料，以提供主动区域一定程度的隔热效果，进而降低诱发相变化时所需要的电流大小。
由于第一及第二电极的内表面是与存储元件的外表面接触，且第一及第二导电元件是与存储元件的下表面和上表面接触，存储元件在宽度变窄的情形下仍具有相对大的接触表面，进而改善存储单元的电子及结构稳定性，同时降低装置的接触电阻与电源消耗。
由于第一及第二电极可利用薄膜沉积工艺来形成，故可精确控制其厚度。此外，存储元件可透过在介层孔中沉积存储材料的方式来形成，而介层孔则可采用能让存储单元阵列中各存储元件的亚光刻宽度大致相同的工艺来形成。通过严格控制第一及第二电极厚度的差异以及存储单元宽度的差异，可提高存储单元阵列的存储元件接触面积的一致性，并藉此提高阵列操作上的一致性。
本发明的其它目的及优点可参见图式、实施方式以及权利要求书。
附图说明
图1为传统”柱型”存储单元的剖面图。
图2A至图2B分别为具有相对大接触表面的存储单元的剖面图与剖面上视图，其中该存储单元具有较佳的稳定性。
图2C至图2D分别为具有管状相变化元件的存储单元的剖面图与上视图，其中该存储单元的相变化体积较小。
图3A至图3C是用以说明一种制造本发明一实施例的存储单元的简化工艺的步骤。
图3D至图3E是用以说明一种制造具有介层孔的存储单元的简化工艺的步骤。
图4为存储器阵列中部份交会点的示意图，其中该存储器阵列是采用包括本发明一实施例中与第一及第二电极的内表面接触的存储元件的存储单元。
图5A至图5B为部分于交会点阵列的一部分存储单元的剖面图。
图6为部分存储单元阵列的示意图，其中该存储单元阵列是采用包括本发明一实施例中和第一及第二电极的内表面接触的存储元件的存储单元。
图7为图6中部分存储单元阵列的剖面图。
图8至图17是用以说明制造如图7所示存储单元的工艺步骤。
图18为包括存储器阵列的集成电路简化方块图，其中该存储器阵列中的存储单元具有存储元件，且该存储元件是与第一及第二电极的内表面接触。
【主要元件符号说明】
120        下电极
125        下电极宽度
130        柱状存储材料
140        上电极
145        柱状存储材料宽度
150        主动区域
220        第一电极
221        第一电极厚度
224        第一电极内表面
226        第一电极下表面
230        存储元件
231        存储元件内表面
232        填充材料
234        存储元件外表面
235        介层孔宽度
236        存储元件下表面
238        存储元件上表面
240        第二电极
241        第二电极厚度
244        第二电极内表面
248        第二电极上表面
250        介层孔
251        内部空间
252        侧壁表面
260        介电元件
264        介电元件内表面
270        第二导电元件
280        第一导电元件
290        主动区域
300        多层结构
410        二极管
522        第一掺杂半导体区域
524        第二掺杂半导体区域
525        导电覆盖层
526        pn结
533        字线间距
534        字线宽
680        路径
700        衬底
710        导电栓塞
800        存储存取层
804        存储存取层上表面
900        结构
910        第一电极材料
920        介电元件材料
930        第二电极材料
940        牺牲材料
1000       叠层
1010       牺牲元件
1100       介电填充
1300       间隔物
1810       集成电路
1814       字线译码器与驱动器
1818       位线译码器
1822       总线
1824       感应放大器/数据输入结构
1826       数据总线
1828                    数据输入线
1830                    其它电路
1832                    数据输出线
1834                    控制器
1836                    偏压调整供应电压与电流源
100、200                存储单元
1200、1310              开口
122、142                交界面
1816、430a、430b、430c、字线
630a、630b
1820、420a、420b、420c、位线
620a、620b
295、1500               存储材料
400、600、1812          阵列
570、160、190、720      介电质
650a                    源极线
702、704                掺杂区域
具体实施方式
以下谨配合特定的实施例与方法进行说明。应注意的是，在实施例中所示的各项特征仅为举例用，而非用以限制本发明的范畴。以下揭露的内容也可利用其它特征、元件、方法及实施方式来替代，且较佳实施例也仅用以说明本发明，而非限定本发明的范畴，本发明的范畴应由权利要求范围所界定。本领域中具有通常知识者于参考说明书后应可了解本发明的各种均等变化。此外，实施例中相同的元件是使用相同编号来代表。
图1为传统”柱型”存储单元100的剖面图。存储单元100包括被介电质190环绕的下电极120、位于下电极120上的柱状存储材料130以及在柱状存储材料130上的上电极140。介电质160是环绕于柱状存储材料130与上电极140外，且下电极120的宽度125大于柱状存储材料130的宽度145。
在操作过程中，下电极120与上电极140间的电压会使电流流经柱状存储材料130，并由下电极120流向上电极140，或由上电极140流向下电极120。
由于宽度125和宽度145并不相同，电流密度会在柱状存储材料130处集中，并藉此让主动区域150与上下电极140、120区隔开来。
为使通过柱状存储材料130的较小的绝对电流值达到高电流密度，可将柱状存储材料130的宽度145(于某些实施例中可以是直径)缩小。
为形成柱状存储材料130与上电极140，可先依序形成一层存储材料和一层上电极材料，之后再进行刻蚀。然而，受到底切刻蚀与过度刻蚀的影响，在制造宽度145较窄且具有较大深宽比的装置时常会产生问题，而这会造成编程特性不一致的现象，包括阵列中主动区域150的大小不一致，并进而使得不同存储单元具有不同电阻的情形。此外，由于用来制造柱状存储材料130的工艺并不相同，阵列中存储单元的交界面142、122的接触表面也会不尽相同。
此外，若把宽度145缩小，介于其中的较小接触表面将会对柱状存储材料130与下电极120间交界面122的电子及结构稳定性产生不良影响，同时也会对柱状存储材料130与上电极140交界面142的稳定性产生不良影响。
图2A和图2B分别为本发明第一实施例的存储单元的剖面图与剖面上视图，该存储单元可解决前述较小接触表面所产生的问题，并提供较佳的稳定性。
存储单元200包括一具有内表面224的第一电极220以及一具有内表面244的第二电极240。举例来说，第一电极220与第二电极240可包括氮化钛或氮化钽。当存储元件230包括GST(容后详述)时，较佳是使用氮化钛，因为其与GST接触良好，又是半导体工艺中常见的材料，且可在GST产生相变的温度(通常为600～700℃)提供较佳的扩散势垒效果。又或者第一电极220与第二电极240可分别为钨、氮化钨、氮化铝钛或氮化铝钽，或分别包括像是一或多种选自以下成分所组成群组中的材料：经掺杂的硅、硅、碳、锗、铬、钛、钨、钼、铝、钽、铜、铂、铱、镧、镍、氮、氧、钌及前述元素的组合。
包括柱状存储材料的存储元件230是分别于第一与第二接触表面与第一电极220及第二电极240的内表面224、244形成接触，而将第一电极220电性耦接至第二电极240。存储元件230可包括像是一或多种选自以下成分所组成群组中的材料：锌、铊、锗、锑、碲、硒、铟、钛、镓、铋、锡、铜、钯、铅、银、硫、硅、氧、磷、砷、氮以及金。
介电元件260包括介于第一电极220与第二电极240的一或多层介电材料。介电元件260具有一内表面264，其与存储元件230在第三接触表面形成接触。介电元件260可包括像是一或多种选自以下成分所组成群组中的材料：硅、钛、铝、钽、氮、氧以及碳，且于本实施例中介电元件260包括氮化硅。在某些实施例中，介电元件260可包括孔洞，进而形成一多孔结构以降低热传导。
在本实施例中，第一电极220、第二电极240与介电元件260形成了一环绕存储元件230的多层叠层，且其各自的内表面224、244、264是彼此对准而形成一介层孔。
存储元件230和第一电极220各自的下表面236、226是与第一导电元件280接触，以将存储单元200耦接至下方的存取电路(图未示)。第一导电元件280可包括前述关于第一电极220和第二电极240的材料中的任何一种材料。此外，第一导电元件280也可以包括经掺杂的半导体材料，以作为存取装置(如晶体管或二极管)的端点。又或者第一导电元件280可包括一耦接至存取装置的端点的导电栓塞。
第二导电元件270位于存储元件230及第二电极240的上表面238、248，其可包括一部分的位线。举例来说，其可包括前述关于第一电极220和第二电极240的材料中的任何一种材料。此外，也可将第二导电元件270省略，而此时第二电极240则包括一部分的位线。
在操作过程中，第一导电元件280与第二导电元件270间的电压会使电流流经第一电极220、存储元件230和第二电极240，并由第一导电元件280流向第二导电元件270，或由第二导电元件270流向第一导电元件280。
在含有存储元件230的主动区域290内，存储材料可经诱发而于至少两个固态相间进行变化。无庸置疑地，在本实施例的结构中，可将存储元件230和主动区域290的结构作成非常微小，以降低诱发相变化时所需的电流大小。存储元件230的宽度235(于某些实施例中可以是直径)是小于第一电极220与第二电极240的宽度，也小于第一导电元件280与第二导电元件270的宽度，且该宽度235较佳是小于用以形成存储单元200的工艺(如光刻工艺)的最小特征尺寸。较窄的宽度235可于存储元件230中集中电流，进而降低在主动区域290中诱发相变化时所需要的电流大小。第一电极220、第二电极240以及介电元件260可利用薄膜沉积工艺来形成。此外，在操作过程中，主动区域290可和电极220、240以及导电元件270、280区隔开来，故存储元件230的其它部分可提供主动区域290一定程度的隔热效果。除此之外，介电元件260可包括低导热性的材料，以提供主动区域290一定程度的隔热效果，进而降低诱发相变化时所需要的电流大小。
由于第一电极220与第二电极240的内表面接触并环绕于存储元件230的外表面，且第一导电元件280与第二导电元件270是与存储元件230的下表面236和上表面238接触，存储元件230在宽度235变窄的情形下仍具有相对大的接触表面，进而改善存储单元200的电子及结构稳定性，同时降低装置的接触电阻与电源消耗。
由于第一电极220与第二电极240可利用薄膜沉积工艺来形成，故其厚度221、241可被精确的控制。此外，存储元件230可透过在介层孔中利用化学气相沉积方式沉积存储材料的方式来形成，而介层孔则可采用能让存储单元阵列中各存储元件230的亚光刻宽度235大致相同是工艺(详如后述)来形成。通过严格控制第一电极220与第二电极240是厚度221、241的差异以及存储元件230的宽度235的差异，可提高存储单元阵列是存储元件接触面积的一致性，并藉此提高阵列操作上的一致性。
在本实施例中，第一电极220与第二电极240的内表面224、244界定了具有圆形剖面的开口。然而，应注意的是，开口也可以是正方形、椭圆形、长方形或其它不规则形状，端视用来形成第一电极220与第二电极240的内表面224、244的工艺而定。
在实施例中，存储单元200中的存储元件230可包括有相变化存储材料，像是含有硫属化物的材料以及其它材料。硫属化物可包括化学元素周期表中VIA族元素中的氧、硫、硒、碲四个元素中的任一个。硫属化物包括由硫族元素与正电性较强的元素或自由基所形成的化合物，硫属化物合金包括硫属化物以及像是过渡金属的其它材料，硫属化物合金通常包括一或多种化学元素周期表中IVA族元素，如锗或锡。通常来说，硫属化物合金包括一或多种的锑、镓、铟及银。此外，现有技术文献中也揭露了多种相变化存储材料，包括如下的合金：镓/锑、铟/锑、铟/硒、锑/碲、锗/碲、锗/锑/碲、铟/锑/碲、镓/硒/碲、锡/锑/碲、铟/锑/锗、银/铟/锑/碲、锗/锡/锑/碲、锗/锑/硒/碲、碲/锗/锑/硫。在锗/锑/碲这一类合金中，可使用的组成范围很广，且其可用TeaGebSb100-(a+b)来表示。曾有研究人员指出，最有用的合金系是在沉积材料中所包含的平均碲浓度远低于70％，一般是低于约60％，并在一般型态合金中的碲含量范围从最低约23％至最高约58％，且最佳是介于约48％至58％。锗的浓度是高于约5％，且其在材料中的平均范围是从最低约8％至最高约30％，一般是低于约50％。于最佳情形下，锗的浓度范围是介于约8％至约40％。在此成分中所剩下的主要成分则为锑。上述百分比是原子百分比，其为所有组成元素加总为100％(参见Ovshinky的美国专利第5,687,112号，第10-11栏)。此外，也有研究人员提到其它的特殊合金，包括Ge2Sb2Te5、GeSb2Te4以及GeSb4Te7(参见Noboru Yamada所发表的论文”Potential of Ge-Sb-Te Phase-change OpticalDisks for High-Data-Rate Recording”，SPIE v.3109，pp.28-37(1997))。更广泛地说，过渡金属如铬、铁、镍、铌、钯、铂以及上述的混合物或合金，皆可与锗/锑/碲结合，以形成一具有可编程电阻性质的相变化合金。在Ovshinky的美国专利第5,687,112号中，其揭露了可采用的存储材料的几个特定例子，而这些例子被列入本文作参考。
在某些实施例中，为了调整具有经掺杂硫属化物的存储元件的导电性、产生相变的温度、熔融温度及其它特性，硫属化物或其它相变化材料可利用杂质进行掺杂。用来掺杂的杂质中，较具代表性的有氮、硅、氧、二氧化硅、氮化硅、铜、银、金、铝、铝的氧化物、钽、钽的氧化物、钽的氮化物、钛、钛的氧化物。此部分可见美国专利第6,800,504号以及美国专利申请案公开号第U.S.2005/0029502号。
相变化合金可在存储单元的主动信道区域内依其位置顺序于一大致为非晶固态相的第一结构状态与为一大致为结晶固态相的第二结构状态之间切换。相变化合金至少为双稳定态。前述「非晶」是指一相对较无次序的结构，其较一单晶更无次序性，且带有可检测的特征，像是比结晶相更高的电阻值。前述「结晶」是指一相对较有次序的结构，其较非晶结构更有次序，且带有可检测的特征，像是比非晶相更低的电阻值。通常来说，相变化材料可在完全结晶态与完全非晶态之间各种不同的可检测状态进行电性切换。其它受到非晶相与结晶相的变化而影响的材料特性包括有原子次序、自由电子密度以及活化能。此材料可切换成不同的固态相或切换成由两种以上固态相所形成的混合相，进而提供介于完全非晶态与完全结晶态之间的灰阶，而材料中的电子特性也可随之改变。
相变化合金可通过施加一电脉冲而从一种相状态切换至另一相状态。目前已知，施加时间较短且幅度较大的脉冲倾向于将相变化材料转变成大致上非晶态。施加时间较长且幅度较小的脉冲则倾向于将相变化材料转变成大致上结晶态。在施加时间较短、幅度较大的脉冲中，由于能量够大，因此足以破坏结晶结构的键能，同时，因为施加时间够短，因此可以防止原子再次排列成结晶态。在无须过度实验的情形下，即可判断特别适用于一特定相变化合金的适当脉冲曲线分布。在本文的后续部分，相变化材料以GST代称，但应了解的是，其它类型的相变化材料也可被采用。在本文中，适合用在相变化随机存取存储器中的材料是Ge2Sb2Te5。
在本发明的其它实施例中，也可以采用其它可编程电阻式存储材料，像是氮气掺杂GST、GexSby或其它电阻会随不同结晶相改变的材料、PrxCayMnO3、PrxSryMnO3、ZrOx、WOx、CrOx、TiOx、NiOx或其它利用电脉冲来改变电阻的材料、7，7，8，8-四氰基苯醌二甲烷(7，7，8，8-tetracyanoquinodimethane，TCNQ)、富勒烯衍生物的6，6-苯基碳61-丁酸甲酯(methanofullerene 6，6-phenyl C61-butyric acid methyl ester，PCBM)、TCNQ-PCBM、Cu-TCNQ、Ag-TCNQ、C60-TCNQ、掺杂其它金属的TCNQ或是其它任何具有可藉电脉冲控制的双稳态或多稳态电阻态的聚合物材料。
硫属化物材料的形成，可以采用化学气相沉积法，像是公开号第2006/0172067号，发明名称为”Chemical Vapor Deposition of ChalcogenideMaterials”的美国专利申请案中所记载者，且其内容被列入本文作参考。
在沉积步骤后，可选择性地进行在真空中或氮气环境下的退火处理，藉以增进硫属化物材料的结晶态，而退火温度通常介于100℃到400℃之间，时间则少于30分钟。
图2C至图2D分别为本发明第二实施例存储单元200的剖面图与上视图，且该存储单元200具有管状相变化元件。
如图2C至图2D所示，存储元件230具有一内表面231，且内表面231是界定一包括有填充材料232的内部空间。在本实施例中，填充材料232是一电性绝缘的材料，且其材料的导热性是可低于存储元件230所含材料。此外，填充材料232也可以包括导电材料。
存储元件230的内表面231和外表面234界定了存储元件230的环形上表面238，且在本实施例中，环形上表面238具有一圆形的剖面。但应注意的是，环形上表面238的剖面也可以是正方形、椭圆形、长方形或其它不规则形状，端视用来形成存储元件230的工艺而定。此处所述的「环形」并不仅限于圆形，其也可以和存储元件230的形状相同。
图3A至图3C是用以说明一种制造本发明一实施例的存储单元的简化工艺的步骤。
图3A所示为第一步骤在第一导电元件280上形成结构300的剖面图，其中结构300包括位于第一导电元件280上的第一电极220、第一电极220上的介电元件260、介电元件260上的第二电极240。
在一实施例中，形成多层结构300的方法可包括在第一导电元件280上形成第一电极材料、在第一电极材料上形成介电元件材料以及在介电元件材料上形成第二电极材料。之后再将第一电极材料、第二电极材料以及介电元件材料进行图案化处理，以形成结构300。于此种实施例中，第一电极220、第二电极240以及介电元件260界定了一叠层。
在另一实施例中，形成多层结构300的方法可包括在第一导电元件280上形成第一电极材料以及在第一电极材料上形成介电元件材料。接着将第一电极材料以及介电元件材料进行图案化处理，以形成由第一电极220与介电元件260所界定的叠层。之后，乃将位线材料形成并图案化于叠层之上，以形成第二电极240。而在此种实施例中，第二电极240包括部分的位线。
之后，再形成一贯穿图3A所示的结构300且具有侧壁表面252的介层孔250。以形成如图3B所示的结构。介层孔250可利用第二电极240上的掩模进行刻蚀而形成，而其宽度235的大小较佳为亚光刻等级。在本实施例中，介层孔250的侧壁表面252具有圆形的剖面。然而，应注意的是，其剖面也可以是正方形、椭圆形、长方形或其它不规则形状，端视用来形成介层孔250的工艺而定。
接着，乃将图3B所示的介层孔250用存储材料填充，以形成存储元件230，如图3C所示。透过将存储材料沉积于介层孔250内并进行像是化学机械抛光的平坦化处理来形成存储元件230，可避免刻蚀到相变化材料，并防止刻蚀损害及过度刻蚀现象的发生。
在某些实施例中，第二导电元件270被形成于图3C所示的结构上，进而形成如图2A至图2B所示的存储单元。
图3D至图3E是用以说明在介层孔250内形成存储元件230的第二种工艺。于图3D中，存储材料295被沉积于图3B所示的介层孔250内，其并于介层孔250内界定一内部空间251。于本实施例中，存储材料295乃利用化学气相沉积法形成。
之后，介电填充材料被形成于图3D所示的结构上，以填充该内部空间251。接着并进行平坦化处理，以形成一种在存储元件230的内表面所界定的内部空间中包括介电填充材料232的结构，正如图3E所示者。在某些实施例中，第二导电元件270接着被形成在图3E所示的结构上，而形成图2C至图2D所示的存储单元。
在形成贯穿第一电极220、第二电极240与介电元件260的介层孔250的工艺中，可在图3A的结构300上形成一隔离层，并在隔离层形成一牺牲层。之后，在牺牲层上形成具有一开口的掩模，其中开口的大小接近或等于用来形成该掩模的工艺最小特征尺寸，且开口被覆盖于结构300上。之后刻蚀牺牲层与隔离层，以于牺牲层与隔离层中形成开口，并暴露出结构300的上表面。在掩模移除后，在开口上进行选择性的底切刻蚀，进而在刻蚀隔离层的同时，不影响到牺牲层与结构300。之后并在开口中形成填充材料，由于工艺中使用了选择性的底切刻蚀，其将可在开口中的填充材料内形成自我对准的孔隙。接着再对填充材料进行非等向性刻蚀以打开孔隙，刻蚀步骤一直持续到部分结构300的上表面暴露于孔隙下方的区域中才停止，藉此以形成开口中包括填充材料的间隔物。间隔物包括一大致上由孔隙尺寸所决定的开口尺寸，因此其可以小于光刻工艺的最小特征尺寸。之后，再把间隔物作为刻蚀掩模对结构300，以形成宽度或直径235小于最小特征尺寸的介层孔250。接着再把存储材料形成于介层孔中，并进行平坦化处理以移除间隔物与牺牲层，而形成如图3C所示的结构。
图4为存储器阵列400中部分交会点的示意图，其中该存储器阵列400是采用包括本发明一实施例中与第一及第二电极的内表面接触的存储元件的存储单元。
如图4所示，阵列400中的每一个存储单元均包括二极管存取装置及存储元件，其可被设定成多个电阻态中的一种状态，藉此以储存一或多个位的数据。
阵列400包括多条字线430与多条位线420，字线430包括与第一方向平行延伸的字线430a、430b、430c，位线420则包括与第二方向平行延伸的位线420a、420b、420c，且第二方向是与第一方向垂直。阵列400之所以被称为交叉点阵列，是因为字线430与位线420的排列方式可使某特定字线430与某特定位线420彼此交会，但却没有在空间中真正形成交错，同时存储单元是位于该些字线430与位线420的交会点。
此处以存储单元阵列400中的存储单元200进行说明，其位于字线430b与位线420b的交会点，并包括串联排列的二极管410与存储元件230。
为进行存储单元200的读取或写入，可将适当的电压及/或电流施加至相对应的字线430b与位线420b，藉此以诱发电流流过选定的存储单元200。电压/电流施加的时间与强度端视当时进行的操作而定，像是读取操作或写入操作。
在具有存储元件230的存储单元200的复位(或擦除)操作中，复位脉冲被施加于相对应的字线430b与位线420b，使存储元件230的主动区域进行转变而变成非晶相，藉此以将相变化材料的电阻设定在与复位态相关的电阻值范围内。复位脉冲是一种能量相对高的脉冲，其至少足以将存储元件230的主动区域的温度提升到高于相变化材料产生相变(结晶)的温度，且高于至少可将主动区域置于液体状态的熔融温度。之后是将复位脉冲快速终止，而在主动区域快速降温到一低于产生相变的温度的同时，形成一相对短暂的急速冷却时间，而使主动区域稳定至一非晶相。
在存储单元200的设定(或编程)操作中，适当幅度的编程脉冲是于一适当的时间内施加至相对应的字线430b与位线420b以诱发一电流，且该电流是至少足以将部份主动区域的温度升高到比产生相变的温度还要高，使部分主动区域中产生由非晶相变化为结晶相的相变化，进而降低存储元件230的电阻，且将存储单元200设定在一理想的状态。
在储存于存储单元200内的数据值的读取(或感应)操作中，适当幅度的读取脉冲是于一适当的时间内施加至相对应的字线430b与位线420b，以诱发不会让存储元件230产生电阻态变化的电流。流经存储单元200的电流是由存储元件230的电阻和储存在存储单元200内的数据值决定。
图5A至图5B为于交会点阵列400的一部分存储单元(包括代表性的存储单元200)的剖面图，其中图5A是沿着位线420进行剖面，图5B是沿着字线430进行剖面。具有一或多层介电材料的介电质570是环绕存储单元并区隔开相邻的字线430与相邻的位线420。
请参考图5A及图5B，其中存储单元200包括具有第一导电型态的第一掺杂半导体区域522，以及具有与第一导电型态相反的第二导电型态的第二掺杂半导体区域524，其位于第一掺杂半导体区域522之上。第一掺杂半导体区域522与第二掺杂半导体区域524之间界定了一pn结526，以界定二极管410。在第二掺杂半导体区域524上的导电覆盖层525可包括像是钨、氮化钛或硅化物，以于二极管410与存储元件230之间形成良好的欧姆接触。
第一掺杂半导体区域522位于字线430b，且字线430b是延伸穿过图5A的剖面。在本实施例中，字线430包括经掺杂的N+(高度掺杂的N型)半导体材料，第一掺杂半导体区域522包括经掺杂的N-(低度掺杂的N型)半导体材料，而第二掺杂半导体区域524包括经掺杂的P+(高度掺杂的P型)半导体材料。于其它实施例中，第一掺杂半导体区域522可包括未掺杂的半导体材料。
二极管410的第一掺杂半导体区域522与第二掺杂半导体区域524和字线430可形成于单晶半导体或多晶半导体。举例来说，第一掺杂半导体区域522与第二掺杂半导体区域524可包括多晶硅，而字线430可包括单晶硅或金属。
如图5A及图5B的剖面图所示，阵列400的存储单元是排列于位线420与字线430的交会点，以存储单元200为例，其是排列于位线420b与字线430b的交会点。此外，二极管410、第一电极220、第二电极240以及介电元件260具有和字线430的宽度534大致相等的第一宽度(见图5A)。此外，二极管410、第一电极220、第二电极240以及介电元件260也具有和位线420的宽度524大致相等的第二宽度(见图5B)，因此阵列400的存储单元的剖面面积是由位线420与字线430的尺寸所决定，可提高阵列400的密度。
字线430具有字线宽534，且相邻的字线430彼此间的距离为字线间距533(见图5A)。位线420具有位线宽524，且相邻的位线420彼此间的距离为位线间距523(见图5B)。在较佳实施例中，字线宽534与字线间距533之和等于制造阵列400所使用工艺的特征尺寸F的两倍，而位线宽524与位线间距523之和也等于特征尺寸F的两倍。此外，F较佳是形成位线420与字线430所使用工艺(通常为光刻工艺)的最小征尺寸。据此，阵列400的存储单元的剖面面积即为4F2。
图6为部分存储单元阵列600的示意图，其中该存储单元阵列600是采用包括本发明一实施例中和第一及第二电极的内表面接触的存储元件的存储单元。
如图6所示，阵列600的每一存储单元均包括有存取晶体管及存储元件。在图6中共有四个存储单元，且各自具有存储元件，代表可包括数百万个存储单元的阵列的一小区段。
阵列600包括多条字线630与多条位线620，字线630包括与第一方向平行延伸的字线630a、630b，位线620则包括与第二方向平行延伸的位线620a、620b，且第二方向是与第一方向垂直。
在本实施例中，四个存取晶体管各自的源极均连接至共同源极线650a，且该源极线650a的终端在于源极线终端电路，如接地端。于其它实施例中，存取装置的源极线彼此并未电性连接，而是可独立控制。源极线终端电路可包括偏压电路(如电压源与电流源)以及用以将不同于接地的偏压调整施加到源极线650a的译码电路。
为说明上的方便，阵列600的存储单元是以存储单元200做代表。字线630a被耦接至存储单元200的存取晶体管的栅极，而存储元件230、第一电极220与第二电极240被排列于存取晶体管的汲极与位线620a之间。抑或是存储元件230、第一电极220与第二电极240可位于存取晶体管的源极侧。
为进行存储单元200的读取或写入，可将适当的电压及/或电流施加至字线630a、位线620a与源极线650a，以启动存储单元200的晶体管，并诱发路径680的电流由位线620a流至源极线650a，或由源极线650a流至位线620a。电压及/或电流施加的时间与强度端视当时进行的操作而定，像是读取操作或写入操作。
于存储单元200的复位(或擦除)操作中，复位脉冲被施加于字线630a与位线620a，以诱发流经存储元件230的电流。该电流可将存储元件230的主动区域的温度提升到高于相变化材料产生相变(结晶)的温度，且高于将主动区域置于液体状态的熔融温度。之后可透过终止位线620a与字线630a的电压脉冲来终止该电流，而在主动区域快速降温以稳定至一高电阻的大致上非晶相时形成一相对短暂的急速冷却时间。复位操作也可包括两个以上的脉冲，像是使用一对脉冲。
在存储单元200的设定(或编程)操作中，适当幅度的编程脉冲是于一适当的时间内施加至字线630b与位线620b以诱发一电流，且该电流是至少足以将部份主动区域的温度升高到比产生相变的温度还要高，使部分主动区域中产生由非晶相变化为结晶相的相变化，进而降低存储元件230的电阻，且将存储单元200设定在一理想的状态。
在储存于存储单元200内的数据值的读取(或感应)操作中，适当幅度的读取脉冲是于一适当的时间内施加至相对应的字线630b与位线620b，以诱发不会让存储元件230产生电阻态变化的电流。流经存储单元200的电流乃由存储元件230的电阻和储存在存储单元200内的数据值决定。
应注意的的是，存储阵列600并不仅限于图6所示的阵列组态，本发明也可使用其它的阵列组态。此外，除了使用金氧半晶体管外，某些实施例中的存取装置也可使用双极晶体管。
图7为部分存储单元阵列600(包括存储单元200)的剖面图，其中字线630a是延伸穿过图7的剖面，且其位于衬底700之上而形成存储单元200的存取晶体管的栅极。
源极线650a与作为存取晶体管源极的掺杂区域704接触，而导电栓塞710与作为存取晶体管汲极的掺杂区域702接触。在某些实施例中，源极线650a也可利用衬底700中的掺杂区域来制作。
包括一或多层介电层的介电质720位于衬底700之上，位线620a位于介电质720之上，且通过存储元件230、第一电极220与第二电极240电性耦接至导电栓塞710。
图8至图17是用以说明制造如图7所示存储单元的工艺步骤。
图8为一存储存取层800的剖面图，是用以说明制造存储单元的第一步。其中，存储存取层800具有上表面804，而栓塞710是延伸穿越介电质720到上表面804。存储存取层800可利用本领域中的标准工艺来制造，且其包括延伸穿过图8的剖面的字线630。
之后，结构900乃形成于图8的存储存取层800的上表面804上，以形成图9所示的结构。其中，结构900包括形成于存储存取层800的上表面804上的第一电极材料910、形成于第一电极材料910上的介电元件材料920、形成于介电元件材料920上的第二电极材料930、形成于第二电极材料930上的牺牲材料940。在本实施例中，第一电极材料910与第二电极材料930包括氮化钛，而介电元件材料920与牺牲材料940则包括氮化硅。
接着，图9的结构900是通过刻蚀方式形成一栓塞710上的叠层1000，如图10所示。叠层1000包括栓塞710上的第一电极220、第一电极220上的介电元件260、介电元件260上的第二电极240、第二电极240上的牺牲元件1010。
接着，是在图10所示结构上形成介电填充1100，并进行平坦化以得到图11所示的结构。在某些实施例中，介电填充1100可利用高密度等离子体化学气相沉积法来形成，之后再进行化学机械抛光以暴露出牺牲元件1010的上表面。
接着，移除牺牲元件1010以形成开口1200，如图12所示的结构。
接着，在图12所示的开口1200内形成间隔物1300，以形成如图13所示的结构。间隔物1300界定了一开口1310，且该开口1310暴露出第二电极240的部份上表面。此外，在本实施例中，间隔物1300包括氮化硅或硅。
为形成间隔物1300，可先在图12所示的结构上形成共形间隔物材料层，之后再对共形间隔物材料层进行非等向性刻蚀。在此种实施例中，开口1310将会自然而然地形成于间隔物1300的中央。
接着，利用间隔物1300作为刻蚀掩模对第二电极240、介电元件260以及第一电极220进行刻蚀，以形成具有侧壁表面252的介层孔250，如图14所示的结构。于本实施例中，介层孔250的侧壁表面252具有圆形的剖面。然应注意的是，于本发明的其它实施例中，其剖面也可以是正方形、椭圆形、长方形或其它不规则形状，端视用来形成介层孔250的工艺而定。
接着，存储材料1500是形成于图14中的介层孔250内，形成如图15所示的结构。
之后再对图15所示的结构进行平坦化(如化学机械抛光)，以移除间隔物1300并形成存储元件230，如图16所示。
接着，在图16所示结构上形成并图案化位线材料，以形成位线620a，如图17所示。
图18为一集成电路1810的简化方块图，其包括了存储器阵列1812，且其中的存储单元具有存储元件，且该存储元件是与第一及第二电极的内表面接触。具有读取、设定与重设模式的字线译码器1814是与多条沿着存储器阵列1812排列的字线1816彼此耦接并电性相连。位线(栏)译码器1818是与多条沿着阵列中的栏排列的位线1820电性相连，以读取、设定与重设阵列1812中的相变化存储单元(图未示)。地址是透过总线1822提供至字线译码器及驱动器1814与位线译码器1818。在方块1824中，包括读取、设定与重设模式所需的电压及/或电流源的感应放大器与数据输入结构是通过数据总线1826耦接至位线译码器1818。通过数据输入线1828，数据是由集成电路1810上的输入/输出端或由集成电路1810内部或外部的其它数据源传送至方块1824中的数据输入结构。集成电路1810还可以包括其它电路1830，像是一般用途的处理器、特殊用途的应用电路或是可提供阵列1812所支持的系统单芯片功能的模块或其组合。数据透过数据输出线1832由方块1824的感应放大器传送至集成电路1810上的输入/输出端或其它集成电路1810内部或外部的数据目的地。
在本实施例中，控制器1834是以偏压调整状态机构为例，其是控制偏压调整供应电压与电流源1836，如读取、编程、擦除、擦除验证以及编程验证电压及/或电流。此外，控制器1834可利用技术领域中已知的特殊用途逻辑电路来实作。于其它实施方式中，控制器1834可包括一般用途的处理器以执行计算机程序来控制元件的操作，而该处理器可以应用于相同的集成电路上。在其它实施例中，控制器1834可利用特殊用途逻辑电路与一般用途的处理器的组合来实作。
虽然本发明已参照实施例来加以描述，然本发明创作并未受限于其详细描述内容。替换方式及修改样式已于先前描述中所建议，且其它替换方式及修改样式将为熟习此项技艺的人士所思及。特别是，所有具有实质上相同于本发明的构件结合而达成与本发明实质上相同结果者，皆不脱离本发明的精神范畴。因此，所有此等替换方式及修改样式是意欲落在本发明于随附权利要求范围及其均等物所界定的范畴之中。

Claims (20)

1.一种存储装置，其特征在于，包括：
一存储元件；
一第一电极，包括一环绕该存储元件的内表面，该第一电极的该内表面于一第一接触面接触该存储元件；
一第二电极，是与该第一电极分离而设置，该第二电极包括一环绕该存储元件的内表面，且该第二电极的该内表面于一第二接触面接触该存储元件；以及
一介电元件，该介电元件位于该第一电极与该第二电极之间，包括一环绕该存储元件的内表面，且该介电元件的该内表面于一第三接触面接触该存储元件，其中该介电元件的该内表面是与该第一电极以及该第二电极对准。
2.根据权利要求1所述的存储装置，其特征在于，该存储元件包括一柱状的存储材料。
3.根据权利要求1所述的存储装置，其特征在于，该存储元件具有一内表面且更包括一填充材料，该填充材料位于由该存储元件的该内表面界定的一内部空间中。
4.根据权利要求1所述的存储装置，其特征在于，该第二电极包括一位线的一部分。
5.根据权利要求1所述的存储装置，其特征在于，更包括一第一导电元件与一第二导电元件，其中：
该存储元件与该第一电极各自包括一与该第一导电元件接触的下表面；以及
该存储元件与该第二电极各自包括一与该第二导电元件接触的上表面。
6.根据权利要求5所述的存储装置，其特征在于，该第二导电元件包括一位线的一部分。
7.根据权利要求5所述的存储装置，其特征在于，该第一导电元件是电性耦接至一存取装置的一端点。
8.一种制造一存储装置的方法，其特征在于，该方法包括：
形成一包括一内表面的第一电极；
形成一与该第一电极分离而设置的第二电极，该第二电极包括一内表面；以及
形成一存储元件，该第一电极的该内表面环绕该存储元件并于一第一接触面接触该存储元件，该第二电极的该内表面环绕该存储元件并于一第二接触面接触该存储元件。
9.根据权利要求8所述的方法，其特征在于，该存储元件包括一柱状的存储材料。
10.根据权利要求8所述的方法，其特征在于，该存储元件具有一内表面且更包括一填充材料，该填充材料位于由该存储元件的该内表面界定的一内部空间中。
11.根据权利要求8所述的方法，其特征在于，该第二电极包括一位线的一部分。
12.根据权利要求8所述的方法，其特征在于，更包括形成一位于该第一电极与该第二电极之间的介电元件，该介电元件包括一环绕该存储元件的内表面，且该介电元件的该内表面于一第三接触面接触该存储元件，其中该介电元件的该内表面是与该第一电极以及该第二电极对准。
13.根据权利要求8所述的方法，其特征在于，更包括形成一第一导电元件与一第二导电元件，其中：
该存储元件与该第一电极各自包括一与该第一导电元件接触的下表面；以及
该存储元件与该第二电极各自包括一与该第二导电元件接触的上表面。
14.根据权利要求8所述的方法，其特征在于，该第二导电元件包括一位线的一部分。
15.一种制造一存储装置的方法，其特征在于，该方法包括：
于一第一导电元件的一上表面形成一结构，该结构包括一位于该第一导电元件上的第一电极元件、一位于该第一电极元件上的介电元件、一位于该介电元件上的第二电极；
形成一贯穿该结构的介层孔；以及
于该介层孔内形成一存储元件。
16.根据权利要求15所述的方法，其特征在于，形成该结构的步骤包括：
于该第一导电元件的该上表面形成一第一电极材料、于该第一电极材料上形成一介电元件材料、于该介电元件材料上形成一第二电极材料；以及
刻蚀以贯穿至该第一电极材料，进而形成一叠层。
17.根据权利要求16所述的方法，其特征在于，形成该叠层的步骤包括：
于刻蚀以贯穿至该第一电极材料的步骤前，先于该第二电极材料上形成一牺牲材料。
18.根据权利要求17所述的方法，其特征在于，形成该介层孔的步骤包括：
于该叠层上形成一介电填充材料，并进行一平坦化程序以暴露出该牺牲材料的上表面；
移除该牺牲材料以形成一开口；
于该开口内形成一间隔物；以及
将该间隔物作为刻蚀掩模刻蚀该叠层，以形成该介层孔。
19.根据权利要求18所述的方法，其特征在于，形成该间隔物的步骤包括：
于该开口内形成一介电间隔物材料；以及
非等向刻蚀该介电间隔物材料。
20.根据权利要求15所述的方法，其特征在于，于该介层孔内形成该存储元件的步骤包括：
于该介层孔内沉积一存储材料以于该介层孔内界定一内部空间；以及
于该介层孔的该内部空间内填充一填充材料。
CN2009100013443A 2008-06-12 2009-01-07 具有上下侧壁接触的相变化存储装置及其制造方法 Active CN101604729B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/138,311 2008-06-12
US12/138,311 US8415651B2 (en) 2008-06-12 2008-06-12 Phase change memory cell having top and bottom sidewall contacts

Publications (2)

Publication Number Publication Date
CN101604729A CN101604729A (zh) 2009-12-16
CN101604729B true CN101604729B (zh) 2011-07-27

Family

ID=41413914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100013443A Active CN101604729B (zh) 2008-06-12 2009-01-07 具有上下侧壁接触的相变化存储装置及其制造方法

Country Status (3)

Country Link
US (1) US8415651B2 (zh)
CN (1) CN101604729B (zh)
TW (1) TWI427773B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2934711B1 (fr) * 2008-07-29 2011-03-11 Commissariat Energie Atomique Dispositif memoire et memoire cbram a fiablilite amelioree.
US8198124B2 (en) 2010-01-05 2012-06-12 Micron Technology, Inc. Methods of self-aligned growth of chalcogenide memory access device
US8048755B2 (en) * 2010-02-08 2011-11-01 Micron Technology, Inc. Resistive memory and methods of processing resistive memory
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8597974B2 (en) * 2010-07-26 2013-12-03 Micron Technology, Inc. Confined resistance variable memory cells and methods
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US9741765B1 (en) * 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US8890109B2 (en) * 2012-12-20 2014-11-18 Intermolecular, Inc. Resistive random access memory access cells having thermally isolating structures
US10290801B2 (en) * 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US9825093B2 (en) * 2015-08-21 2017-11-21 Globalfoundries Inc. FinFET PCM access transistor having gate-wrapped source and drain regions
US9583624B1 (en) 2015-09-25 2017-02-28 International Business Machines Corporation Asymmetric finFET memory access transistor
US11251370B1 (en) 2020-08-12 2022-02-15 International Business Machines Corporation Projected memory device with carbon-based projection component
US20220069211A1 (en) * 2020-09-03 2022-03-03 Macronix International Co., Ltd. Small line or pillar structure and process

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156886A (ja) * 2004-12-01 2006-06-15 Renesas Technology Corp 半導体集積回路装置およびその製造方法
CN1992326A (zh) * 2005-12-30 2007-07-04 财团法人工业技术研究院 半导体存储元件、相变存储元件及其制造方法

Family Cites Families (272)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3530441A (en) 1969-01-15 1970-09-22 Energy Conversion Devices Inc Method and apparatus for storing and retrieving information
IL61678A (en) 1979-12-13 1984-04-30 Energy Conversion Devices Inc Programmable cell and programmable electronic arrays comprising such cells
US4452592A (en) 1982-06-01 1984-06-05 General Motors Corporation Cyclic phase change coupling
JPS60137070A (ja) 1983-12-26 1985-07-20 Toshiba Corp 半導体装置の製造方法
US4719594A (en) * 1984-11-01 1988-01-12 Energy Conversion Devices, Inc. Grooved optical data storage device including a chalcogenide memory layer
US4876220A (en) 1986-05-16 1989-10-24 Actel Corporation Method of making programmable low impedance interconnect diode element
JP2685770B2 (ja) 1987-12-28 1997-12-03 株式会社東芝 不揮発性半導体記憶装置
JP2606857B2 (ja) * 1987-12-10 1997-05-07 株式会社日立製作所 半導体記憶装置の製造方法
US5534712A (en) 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5177567A (en) * 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
JP2825031B2 (ja) 1991-08-06 1998-11-18 日本電気株式会社 半導体メモリ装置
US5166096A (en) 1991-10-29 1992-11-24 International Business Machines Corporation Process for fabricating self-aligned contact studs for semiconductor structures
JPH05206394A (ja) 1992-01-24 1993-08-13 Mitsubishi Electric Corp 電界効果トランジスタおよびその製造方法
US5958358A (en) 1992-07-08 1999-09-28 Yeda Research And Development Co., Ltd. Oriented polycrystalline thin films of transition metal chalcogenides
JP2884962B2 (ja) * 1992-10-30 1999-04-19 日本電気株式会社 半導体メモリ
US5515488A (en) * 1994-08-30 1996-05-07 Xerox Corporation Method and apparatus for concurrent graphical visualization of a database search and its search history
US5785828A (en) 1994-12-13 1998-07-28 Ricoh Company, Ltd. Sputtering target for producing optical recording medium
US6420725B1 (en) * 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5831276A (en) 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US5879955A (en) * 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5789758A (en) 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US5869843A (en) * 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US5837564A (en) 1995-11-01 1998-11-17 Micron Technology, Inc. Method for optimal crystallization to obtain high electrical performance from chalcogenides
KR0182866B1 (ko) * 1995-12-27 1999-04-15 김주용 플래쉬 메모리 장치
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US6025220A (en) * 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US5866928A (en) * 1996-07-16 1999-02-02 Micron Technology, Inc. Single digit line with cell contact interconnect
US5814527A (en) 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US5985698A (en) * 1996-07-22 1999-11-16 Micron Technology, Inc. Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell
US5998244A (en) 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US5688713A (en) 1996-08-26 1997-11-18 Vanguard International Semiconductor Corporation Method of manufacturing a DRAM cell having a double-crown capacitor using polysilicon and nitride spacers
US6147395A (en) 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6087674A (en) 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US5716883A (en) * 1996-11-06 1998-02-10 Vanguard International Semiconductor Corporation Method of making increased surface area, storage node electrode, with narrow spaces between polysilicon columns
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US5952671A (en) 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6031287A (en) * 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US5933365A (en) 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
US5902704A (en) * 1997-07-02 1999-05-11 Lsi Logic Corporation Process for forming photoresist mask over integrated circuit structures with critical dimension control
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6969866B1 (en) 1997-10-01 2005-11-29 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US6617192B1 (en) 1997-10-01 2003-09-09 Ovonyx, Inc. Electrically programmable memory element with multi-regioned contact
US7023009B2 (en) * 1997-10-01 2006-04-04 Ovonyx, Inc. Electrically programmable memory element with improved contacts
FR2774209B1 (fr) * 1998-01-23 2001-09-14 St Microelectronics Sa Procede de controle du circuit de lecture d'un plan memoire et dispositif de memoire correspondant
US6087269A (en) 1998-04-20 2000-07-11 Advanced Micro Devices, Inc. Method of making an interconnect using a tungsten hard mask
US6372651B1 (en) * 1998-07-17 2002-04-16 Advanced Micro Devices, Inc. Method for trimming a photoresist pattern line for memory gate etching
US6141260A (en) * 1998-08-27 2000-10-31 Micron Technology, Inc. Single electron resistor memory device and method for use thereof
US6351406B1 (en) * 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US7157314B2 (en) 1998-11-16 2007-01-02 Sandisk Corporation Vertically stacked field programmable nonvolatile memory and method of fabrication
JP2000164830A (ja) * 1998-11-27 2000-06-16 Mitsubishi Electric Corp 半導体記憶装置の製造方法
US6291137B1 (en) 1999-01-20 2001-09-18 Advanced Micro Devices, Inc. Sidewall formation for sidewall patterning of sub 100 nm structures
US6245669B1 (en) 1999-02-05 2001-06-12 Taiwan Semiconductor Manufacturing Company High selectivity Si-rich SiON etch-stop layer
WO2000057498A1 (en) 1999-03-25 2000-09-28 Energy Conversion Devices, Inc. Electrically programmable memory element with improved contacts
US6943365B2 (en) 1999-03-25 2005-09-13 Ovonyx, Inc. Electrically programmable memory element with reduced area of contact and method for making same
US6750079B2 (en) 1999-03-25 2004-06-15 Ovonyx, Inc. Method for making programmable resistance memory element
US6177317B1 (en) * 1999-04-14 2001-01-23 Macronix International Co., Ltd. Method of making nonvolatile memory devices having reduced resistance diffusion regions
US6077674A (en) 1999-10-27 2000-06-20 Agilent Technologies Inc. Method of producing oligonucleotide arrays with features of high purity
US6326307B1 (en) 1999-11-15 2001-12-04 Appllied Materials, Inc. Plasma pretreatment of photoresist in an oxide etch process
US6314014B1 (en) 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6576546B2 (en) 1999-12-22 2003-06-10 Texas Instruments Incorporated Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications
TW586154B (en) * 2001-01-05 2004-05-01 Macronix Int Co Ltd Planarization method for semiconductor device
US6420216B1 (en) 2000-03-14 2002-07-16 International Business Machines Corporation Fuse processing using dielectric planarization pillars
US6444557B1 (en) * 2000-03-14 2002-09-03 International Business Machines Corporation Method of forming a damascene structure using a sacrificial conductive layer
US6420215B1 (en) 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US6888750B2 (en) * 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US6501111B1 (en) 2000-06-30 2002-12-31 Intel Corporation Three-dimensional (3D) programmable device
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6563156B2 (en) * 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
JP3678637B2 (ja) * 2000-09-01 2005-08-03 ユニ・チャーム株式会社 連続フィラメントの開繊方法および開繊装置
US6567293B1 (en) * 2000-09-29 2003-05-20 Ovonyx, Inc. Single level metal memory cell using chalcogenide cladding
US6429064B1 (en) 2000-09-29 2002-08-06 Intel Corporation Reduced contact area of sidewall conductor
US6555860B2 (en) * 2000-09-29 2003-04-29 Intel Corporation Compositionally modified resistive electrode
US6339544B1 (en) 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
KR100382729B1 (ko) 2000-12-09 2003-05-09 삼성전자주식회사 반도체 소자의 금속 컨택 구조체 및 그 형성방법
US6569705B2 (en) 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
TW490675B (en) 2000-12-22 2002-06-11 Macronix Int Co Ltd Control method of multi-stated NROM
US6271090B1 (en) 2000-12-22 2001-08-07 Macronix International Co., Ltd. Method for manufacturing flash memory device with dual floating gates and two bits per cell
US6627530B2 (en) 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
US6534781B2 (en) 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
JP4056392B2 (ja) 2001-01-30 2008-03-05 株式会社ルネサステクノロジ 半導体集積回路装置
KR100400037B1 (ko) 2001-02-22 2003-09-29 삼성전자주식회사 콘택 플러그를 구비하는 반도체 소자 및 그의 제조 방법
US6487114B2 (en) 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell
US6596589B2 (en) 2001-04-30 2003-07-22 Vanguard International Semiconductor Corporation Method of manufacturing a high coupling ratio stacked gate flash memory with an HSG-SI layer
US6730928B2 (en) 2001-05-09 2004-05-04 Science Applications International Corporation Phase change switches and circuits coupling to electromagnetic waves containing phase change switches
US6514788B2 (en) * 2001-05-29 2003-02-04 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing contacts for a Chalcogenide memory device
DE10128482A1 (de) * 2001-06-12 2003-01-02 Infineon Technologies Ag Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung
US6774387B2 (en) 2001-06-26 2004-08-10 Ovonyx, Inc. Programmable resistance memory element
US6589714B2 (en) 2001-06-26 2003-07-08 Ovonyx, Inc. Method for making programmable resistance memory element using silylated photoresist
US6613604B2 (en) 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element
US6605527B2 (en) 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
US6673700B2 (en) * 2001-06-30 2004-01-06 Ovonyx, Inc. Reduced area intersection between electrode and programming element
US6511867B2 (en) * 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
US6643165B2 (en) * 2001-07-25 2003-11-04 Nantero, Inc. Electromechanical memory having cell selection circuitry constructed with nanotube technology
US6737312B2 (en) * 2001-08-27 2004-05-18 Micron Technology, Inc. Method of fabricating dual PCRAM cells sharing a common electrode
US6709958B2 (en) 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US6507061B1 (en) * 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
US6586761B2 (en) 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US6861267B2 (en) * 2001-09-17 2005-03-01 Intel Corporation Reducing shunts in memories with phase-change material
US7045383B2 (en) 2001-09-19 2006-05-16 BAE Systems Information and Ovonyx, Inc Method for making tapered opening for programmable resistance memory element
US6800563B2 (en) 2001-10-11 2004-10-05 Ovonyx, Inc. Forming tapered lower electrode phase-change memories
US6566700B2 (en) * 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US6791859B2 (en) * 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
US6545903B1 (en) * 2001-12-17 2003-04-08 Texas Instruments Incorporated Self-aligned resistive plugs for forming memory cell with phase change material
US6512241B1 (en) * 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
US6867638B2 (en) * 2002-01-10 2005-03-15 Silicon Storage Technology, Inc. High voltage generation and regulation system for digital multilevel nonvolatile memory
JP3948292B2 (ja) 2002-02-01 2007-07-25 株式会社日立製作所 半導体記憶装置及びその製造方法
US6972430B2 (en) 2002-02-20 2005-12-06 Stmicroelectronics S.R.L. Sublithographic contact structure, phase change memory cell with optimized heater shape, and manufacturing method thereof
US7122281B2 (en) 2002-02-26 2006-10-17 Synopsys, Inc. Critical dimension control using full phase and trim masks
JP3796457B2 (ja) 2002-02-28 2006-07-12 富士通株式会社 不揮発性半導体記憶装置
WO2003079463A2 (en) * 2002-03-15 2003-09-25 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
US6579760B1 (en) 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
JP3624291B2 (ja) * 2002-04-09 2005-03-02 松下電器産業株式会社 不揮発性メモリおよびその製造方法
US6864500B2 (en) * 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6605821B1 (en) 2002-05-10 2003-08-12 Hewlett-Packard Development Company, L.P. Phase change material electronic memory structure and method for forming
US6864503B2 (en) * 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
US6850432B2 (en) * 2002-08-20 2005-02-01 Macronix International Co., Ltd. Laser programmable electrically readable phase-change memory method and device
JP4133141B2 (ja) 2002-09-10 2008-08-13 株式会社エンプラス 電気部品用ソケット
JP4190238B2 (ja) * 2002-09-13 2008-12-03 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
EP1554763B1 (en) 2002-10-11 2006-08-02 Koninklijke Philips Electronics N.V. Electric device comprising phase change material
US6992932B2 (en) * 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
US6940744B2 (en) * 2002-10-31 2005-09-06 Unity Semiconductor Corporation Adaptive programming technique for a re-writable conductive memory device
JP4928045B2 (ja) * 2002-10-31 2012-05-09 大日本印刷株式会社 相変化型メモリ素子およびその製造方法
US6744088B1 (en) 2002-12-13 2004-06-01 Intel Corporation Phase change memory device on a planar composite layer
US7589343B2 (en) 2002-12-13 2009-09-15 Intel Corporation Memory and access device and method therefor
US6791102B2 (en) 2002-12-13 2004-09-14 Intel Corporation Phase change memory
US6815266B2 (en) 2002-12-30 2004-11-09 Bae Systems Information And Electronic Systems Integration, Inc. Method for manufacturing sidewall contacts for a chalcogenide memory device
EP1439583B1 (en) 2003-01-15 2013-04-10 STMicroelectronics Srl Sublithographic contact structure, in particular for a phase change memory cell, and fabrication process thereof
JP4932471B2 (ja) 2003-01-31 2012-05-16 エヌエックスピー ビー ヴィ 低消費電力且つ高選択度のためのｍｒａｍアーキテクチャ
KR100486306B1 (ko) * 2003-02-24 2005-04-29 삼성전자주식회사 셀프 히터 구조를 가지는 상변화 메모리 소자
US7115927B2 (en) 2003-02-24 2006-10-03 Samsung Electronics Co., Ltd. Phase changeable memory devices
US6936544B2 (en) 2003-03-11 2005-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of removing metal etching residues following a metal etchback process to improve a CMP process
KR100504698B1 (ko) 2003-04-02 2005-08-02 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
KR100979710B1 (ko) * 2003-05-23 2010-09-02 삼성전자주식회사 반도체 메모리 소자 및 제조방법
US20060006472A1 (en) * 2003-06-03 2006-01-12 Hai Jiang Phase change memory with extra-small resistors
US7067865B2 (en) 2003-06-06 2006-06-27 Macronix International Co., Ltd. High density chalcogenide memory cells
US6838692B1 (en) * 2003-06-23 2005-01-04 Macronix International Co., Ltd. Chalcogenide memory device with multiple bits per cell
US7132350B2 (en) * 2003-07-21 2006-11-07 Macronix International Co., Ltd. Method for manufacturing a programmable eraseless memory
US20050018526A1 (en) * 2003-07-21 2005-01-27 Heon Lee Phase-change memory device and manufacturing method thereof
KR100615586B1 (ko) * 2003-07-23 2006-08-25 삼성전자주식회사 다공성 유전막 내에 국부적인 상전이 영역을 구비하는상전이 메모리 소자 및 그 제조 방법
US7893419B2 (en) * 2003-08-04 2011-02-22 Intel Corporation Processing phase change material to improve programming speed
US6815704B1 (en) 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
US6927410B2 (en) 2003-09-04 2005-08-09 Silicon Storage Technology, Inc. Memory device with discrete layers of phase change memory material
US20050062087A1 (en) * 2003-09-19 2005-03-24 Yi-Chou Chen Chalcogenide phase-change non-volatile memory, memory device and method for fabricating the same
DE10345455A1 (de) 2003-09-30 2005-05-04 Infineon Technologies Ag Verfahren zum Erzeugen einer Hartmaske und Hartmasken-Anordnung
US6910907B2 (en) 2003-11-18 2005-06-28 Agere Systems Inc. Contact for use in an integrated circuit and a method of manufacture therefor
KR100558548B1 (ko) 2003-11-27 2006-03-10 삼성전자주식회사 상변화 메모리 소자에서의 라이트 드라이버 회로 및라이트 전류 인가방법
US6937507B2 (en) * 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same
US7928420B2 (en) 2003-12-10 2011-04-19 International Business Machines Corporation Phase change tip storage cell
US7265050B2 (en) 2003-12-12 2007-09-04 Samsung Electronics Co., Ltd. Methods for fabricating memory devices using sacrificial layers
US7291556B2 (en) 2003-12-12 2007-11-06 Samsung Electronics Co., Ltd. Method for forming small features in microelectronic devices using sacrificial layers
KR100569549B1 (ko) * 2003-12-13 2006-04-10 주식회사 하이닉스반도체 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치
US7038230B2 (en) * 2004-01-06 2006-05-02 Macronix Internation Co., Ltd. Horizontal chalcogenide element defined by a pad for use in solid-state memories
JP4124743B2 (ja) 2004-01-21 2008-07-23 株式会社ルネサステクノロジ 相変化メモリ
KR100564608B1 (ko) * 2004-01-29 2006-03-28 삼성전자주식회사 상변화 메모리 소자
US6936840B2 (en) 2004-01-30 2005-08-30 International Business Machines Corporation Phase-change memory cell and method of fabricating the phase-change memory cell
US7858980B2 (en) 2004-03-01 2010-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Reduced active area in a phase change memory structure
JP4529493B2 (ja) 2004-03-12 2010-08-25 株式会社日立製作所 半導体装置
KR100598100B1 (ko) 2004-03-19 2006-07-07 삼성전자주식회사 상변환 기억 소자의 제조방법
DE102004014487A1 (de) 2004-03-24 2005-11-17 Infineon Technologies Ag Speicherbauelement mit in isolierendes Material eingebettetem, aktiven Material
KR100532509B1 (ko) 2004-03-26 2005-11-30 삼성전자주식회사 ＳｉＧｅ를 이용한 트렌치 커패시터 및 그 형성방법
US7482616B2 (en) 2004-05-27 2009-01-27 Samsung Electronics Co., Ltd. Semiconductor devices having phase change memory cells, electronic systems employing the same and methods of fabricating the same
US7009694B2 (en) * 2004-05-28 2006-03-07 International Business Machines Corporation Indirect switching and sensing of phase change memory cells
US6977181B1 (en) 2004-06-17 2005-12-20 Infincon Technologies Ag MTJ stack with crystallization inhibiting layer
KR100639206B1 (ko) * 2004-06-30 2006-10-30 주식회사 하이닉스반도체 상변환 기억 소자 및 그 제조방법
US7359231B2 (en) * 2004-06-30 2008-04-15 Intel Corporation Providing current for phase change memories
KR100657897B1 (ko) * 2004-08-21 2006-12-14 삼성전자주식회사 전압 제어층을 포함하는 메모리 소자
US7365385B2 (en) * 2004-08-30 2008-04-29 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
KR100610014B1 (ko) 2004-09-06 2006-08-09 삼성전자주식회사 리키지 전류 보상 가능한 반도체 메모리 장치
US7443062B2 (en) * 2004-09-30 2008-10-28 Reliance Electric Technologies Llc Motor rotor cooling with rotation heat pipes
TWI277207B (en) 2004-10-08 2007-03-21 Ind Tech Res Inst Multilevel phase-change memory, operating method and manufacture method thereof
KR100626388B1 (ko) * 2004-10-19 2006-09-20 삼성전자주식회사 상변환 메모리 소자 및 그 형성 방법
DE102004052611A1 (de) * 2004-10-29 2006-05-04 Infineon Technologies Ag Verfahren zur Herstellung einer mit einem Füllmaterial mindestens teilweise gefüllten Öffnung, Verfahren zur Herstellung einer Speicherzelle und Speicherzelle
US7364935B2 (en) 2004-10-29 2008-04-29 Macronix International Co., Ltd. Common word line edge contact phase-change memory
US7238959B2 (en) 2004-11-01 2007-07-03 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids and sloped trench, and a method of making same
US7608503B2 (en) * 2004-11-22 2009-10-27 Macronix International Co., Ltd. Side wall active pin memory and manufacturing method
US7202493B2 (en) * 2004-11-30 2007-04-10 Macronix International Co., Inc. Chalcogenide memory having a small active region
KR100827653B1 (ko) 2004-12-06 2008-05-07 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
US7220983B2 (en) 2004-12-09 2007-05-22 Macronix International Co., Ltd. Self-aligned small contact phase-change memory method and device
TWI260764B (en) 2004-12-10 2006-08-21 Macronix Int Co Ltd Non-volatile memory cell and operating method thereof
US20060131555A1 (en) 2004-12-22 2006-06-22 Micron Technology, Inc. Resistance variable devices with controllable channels
US20060138467A1 (en) 2004-12-29 2006-06-29 Hsiang-Lan Lung Method of forming a small contact in phase-change memory and a memory cell produced by the method
JP4646634B2 (ja) * 2005-01-05 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
US7419771B2 (en) 2005-01-11 2008-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a finely patterned resist
US20060172067A1 (en) 2005-01-28 2006-08-03 Energy Conversion Devices, Inc Chemical vapor deposition of chalcogenide materials
US7214958B2 (en) 2005-02-10 2007-05-08 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US7099180B1 (en) 2005-02-15 2006-08-29 Intel Corporation Phase change memory bits reset through a series of pulses of increasing amplitude
US7229883B2 (en) 2005-02-23 2007-06-12 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change memory device and method of manufacture thereof
JP2006244561A (ja) 2005-03-01 2006-09-14 Renesas Technology Corp 半導体装置
US7154774B2 (en) 2005-03-30 2006-12-26 Ovonyx, Inc. Detecting switching of access elements of phase change memory cells
US7488967B2 (en) 2005-04-06 2009-02-10 International Business Machines Corporation Structure for confining the switching current in phase memory (PCM) cells
US7166533B2 (en) * 2005-04-08 2007-01-23 Infineon Technologies, Ag Phase change memory cell defined by a pattern shrink material process
KR100675279B1 (ko) 2005-04-20 2007-01-26 삼성전자주식회사 셀 다이오드들을 채택하는 상변이 기억소자들 및 그제조방법들
KR100682946B1 (ko) 2005-05-31 2007-02-15 삼성전자주식회사 상전이 램 및 그 동작 방법
KR100668846B1 (ko) * 2005-06-10 2007-01-16 주식회사 하이닉스반도체 상변환 기억 소자의 제조방법
US7514288B2 (en) 2005-06-17 2009-04-07 Macronix International Co., Ltd. Manufacturing methods for thin film fuse phase change ram
US7598512B2 (en) 2005-06-17 2009-10-06 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation layer and manufacturing method
US7321130B2 (en) * 2005-06-17 2008-01-22 Macronix International Co., Ltd. Thin film fuse phase change RAM and manufacturing method
US7696503B2 (en) 2005-06-17 2010-04-13 Macronix International Co., Ltd. Multi-level memory cell having phase change element and asymmetrical thermal boundary
US7534647B2 (en) 2005-06-17 2009-05-19 Macronix International Co., Ltd. Damascene phase change RAM and manufacturing method
US8237140B2 (en) 2005-06-17 2012-08-07 Macronix International Co., Ltd. Self-aligned, embedded phase change RAM
US7238994B2 (en) 2005-06-17 2007-07-03 Macronix International Co., Ltd. Thin film plate phase change ram circuit and manufacturing method
US7514367B2 (en) 2005-06-17 2009-04-07 Macronix International Co., Ltd. Method for manufacturing a narrow structure on an integrated circuit
US20060289848A1 (en) 2005-06-28 2006-12-28 Dennison Charles H Reducing oxidation of phase change memory electrodes
KR100669854B1 (ko) 2005-07-05 2007-01-16 삼성전자주식회사 단위 셀 구조물과 그 제조 방법 및 이를 갖는 비휘발성메모리 소자 및 그 제조 방법
US7309630B2 (en) 2005-07-08 2007-12-18 Nanochip, Inc. Method for forming patterned media for a high density data storage device
US7345907B2 (en) * 2005-07-11 2008-03-18 Sandisk 3D Llc Apparatus and method for reading an array of nonvolatile memory cells including switchable resistor memory elements
US20070037101A1 (en) * 2005-08-15 2007-02-15 Fujitsu Limited Manufacture method for micro structure
US20070045606A1 (en) 2005-08-30 2007-03-01 Michele Magistretti Shaping a phase change layer in a phase change memory cell
KR100655443B1 (ko) 2005-09-05 2006-12-08 삼성전자주식회사 상변화 메모리 장치 및 그 동작 방법
US7615770B2 (en) 2005-10-27 2009-11-10 Infineon Technologies Ag Integrated circuit having an insulated memory
US7417245B2 (en) * 2005-11-02 2008-08-26 Infineon Technologies Ag Phase change memory having multilayer thermal insulation
US20070111429A1 (en) 2005-11-14 2007-05-17 Macronix International Co., Ltd. Method of manufacturing a pipe shaped phase change memory
US7397060B2 (en) 2005-11-14 2008-07-08 Macronix International Co., Ltd. Pipe shaped phase change memory
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7450411B2 (en) 2005-11-15 2008-11-11 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7394088B2 (en) 2005-11-15 2008-07-01 Macronix International Co., Ltd. Thermally contained/insulated phase change memory device and method (combined)
US7414258B2 (en) 2005-11-16 2008-08-19 Macronix International Co., Ltd. Spacer electrode small pin phase change memory RAM and manufacturing method
US7507986B2 (en) 2005-11-21 2009-03-24 Macronix International Co., Ltd. Thermal isolation for an active-sidewall phase change memory cell
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7479649B2 (en) 2005-11-21 2009-01-20 Macronix International Co., Ltd. Vacuum jacketed electrode for phase change memory element
US7829876B2 (en) 2005-11-21 2010-11-09 Macronix International Co., Ltd. Vacuum cell thermal isolation for a phase change memory device
US7599217B2 (en) 2005-11-22 2009-10-06 Macronix International Co., Ltd. Memory cell device and manufacturing method
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7459717B2 (en) 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7605079B2 (en) 2005-12-05 2009-10-20 Macronix International Co., Ltd. Manufacturing method for phase change RAM with electrode layer process
US7642539B2 (en) 2005-12-13 2010-01-05 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation pad and manufacturing method
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8062833B2 (en) 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US7292466B2 (en) 2006-01-03 2007-11-06 Infineon Technologies Ag Integrated circuit having a resistive memory
KR100763908B1 (ko) 2006-01-05 2007-10-05 삼성전자주식회사 상전이 물질, 이를 포함하는 상전이 메모리와 이의 동작방법
US7595218B2 (en) 2006-01-09 2009-09-29 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US20070158632A1 (en) 2006-01-09 2007-07-12 Macronix International Co., Ltd. Method for Fabricating a Pillar-Shaped Phase Change Memory Element
US7560337B2 (en) 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7741636B2 (en) 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7825396B2 (en) 2006-01-11 2010-11-02 Macronix International Co., Ltd. Self-align planerized bottom electrode phase change memory and manufacturing method
US7351648B2 (en) * 2006-01-19 2008-04-01 International Business Machines Corporation Methods for forming uniform lithographic features
US7432206B2 (en) 2006-01-24 2008-10-07 Macronix International Co., Ltd. Self-aligned manufacturing method, and manufacturing method for thin film fuse phase change ram
US7456421B2 (en) 2006-01-30 2008-11-25 Macronix International Co., Ltd. Vertical side wall active pin structures in a phase change memory and manufacturing methods
US7956358B2 (en) * 2006-02-07 2011-06-07 Macronix International Co., Ltd. I-shaped phase change memory cell with thermal isolation
US7426134B2 (en) 2006-02-24 2008-09-16 Infineon Technologies North America Sense circuit for resistive memory
US7910907B2 (en) 2006-03-15 2011-03-22 Macronix International Co., Ltd. Manufacturing method for pipe-shaped electrode phase change memory
US20070235811A1 (en) 2006-04-07 2007-10-11 International Business Machines Corporation Simultaneous conditioning of a plurality of memory cells through series resistors
US8896045B2 (en) 2006-04-19 2014-11-25 Infineon Technologies Ag Integrated circuit including sidewall spacer
US7928421B2 (en) 2006-04-21 2011-04-19 Macronix International Co., Ltd. Phase change memory cell with vacuum spacer
US20070249090A1 (en) 2006-04-24 2007-10-25 Philipp Jan B Phase-change memory cell adapted to prevent over-etching or under-etching
US8129706B2 (en) 2006-05-05 2012-03-06 Macronix International Co., Ltd. Structures and methods of a bistable resistive random access memory
US7608848B2 (en) 2006-05-09 2009-10-27 Macronix International Co., Ltd. Bridge resistance random access memory device with a singular contact structure
US7423300B2 (en) 2006-05-24 2008-09-09 Macronix International Co., Ltd. Single-mask phase change memory element
US7696506B2 (en) 2006-06-27 2010-04-13 Macronix International Co., Ltd. Memory cell with memory material insulation and manufacturing method
US7663909B2 (en) * 2006-07-10 2010-02-16 Qimonda North America Corp. Integrated circuit having a phase change memory cell including a narrow active region width
US7785920B2 (en) * 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
US7542338B2 (en) * 2006-07-31 2009-06-02 Sandisk 3D Llc Method for reading a multi-level passive element memory cell array
US7394089B2 (en) * 2006-08-25 2008-07-01 International Business Machines Corporation Heat-shielded low power PCM-based reprogrammable EFUSE device
US7684225B2 (en) * 2006-10-13 2010-03-23 Ovonyx, Inc. Sequential and video access for non-volatile memory arrays
US20080225489A1 (en) 2006-10-23 2008-09-18 Teledyne Licensing, Llc Heat spreader with high heat flux and high thermal conductivity
US20080101110A1 (en) 2006-10-25 2008-05-01 Thomas Happ Combined read/write circuit for memory
US20080137400A1 (en) 2006-12-06 2008-06-12 Macronix International Co., Ltd. Phase Change Memory Cell with Thermal Barrier and Method for Fabricating the Same
US20080165569A1 (en) 2007-01-04 2008-07-10 Chieh-Fang Chen Resistance Limited Phase Change Memory Material
US7515461B2 (en) 2007-01-05 2009-04-07 Macronix International Co., Ltd. Current compliant sensing architecture for multilevel phase change memory
US20080164453A1 (en) 2007-01-07 2008-07-10 Breitwisch Matthew J Uniform critical dimension size pore for pcram application
US7440315B2 (en) 2007-01-09 2008-10-21 Macronix International Co., Ltd. Method, apparatus and computer program product for stepped reset programming process on programmable resistive memory cell
US7456460B2 (en) 2007-01-29 2008-11-25 International Business Machines Corporation Phase change memory element and method of making the same
US7535756B2 (en) 2007-01-31 2009-05-19 Macronix International Co., Ltd. Method to tighten set distribution for PCRAM
US7701759B2 (en) 2007-02-05 2010-04-20 Macronix International Co., Ltd. Memory cell device and programming methods
US7463512B2 (en) 2007-02-08 2008-12-09 Macronix International Co., Ltd. Memory element with reduced-current phase change element
US8138028B2 (en) 2007-02-12 2012-03-20 Macronix International Co., Ltd Method for manufacturing a phase change memory device with pillar bottom electrode
US8008643B2 (en) 2007-02-21 2011-08-30 Macronix International Co., Ltd. Phase change memory cell with heater and method for fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156886A (ja) * 2004-12-01 2006-06-15 Renesas Technology Corp 半導体集積回路装置およびその製造方法
CN1992326A (zh) * 2005-12-30 2007-07-04 财团法人工业技术研究院 半导体存储元件、相变存储元件及其制造方法

Also Published As

Publication number Publication date
TW201001679A (en) 2010-01-01
TWI427773B (zh) 2014-02-21
US20090309087A1 (en) 2009-12-17
US8415651B2 (en) 2013-04-09
CN101604729A (zh) 2009-12-16

Similar Documents

Publication Publication Date Title
CN101604729B (zh) 具有上下侧壁接触的相变化存储装置及其制造方法
CN100555699C (zh) 双稳态电阻随机存取存储器的结构与方法
CN101685827B (zh) 一种存储装置及其制造方法
CN101872838B (zh) 具有埋入相变化区域的存储单元及其制造方法
CN101197317B (zh) 具有热障的相变化存储单元及其制造方法
CN100573952C (zh) 使用单一接触结构的桥路电阻随机存取存储元件及方法
CN101908553B (zh) 一种存储器装置及其制造方法
CN100481555C (zh) 工字型相变存储单元、制造方法及包含该单元的阵列
CN101783390B (zh) 具有改善结构稳定性的存储单元及其制造方法
CN102522374B (zh) 一种具有柱状底电极相变化存储装置及其制造方法
CN101252167B (zh) 具有自我形成间隙的可程序化电阻存储单元
CN100573898C (zh) 自对准并平坦化的下电极相变化存储器及其制造方法
CN100563040C (zh) 相变化存储单元及其制造方法
US8933536B2 (en) Polysilicon pillar bipolar transistor with self-aligned memory element
CN101814521B (zh) 相变化存储器的多晶硅栓塞双极性晶体管及其制造方法
CN101615425B (zh) 具有双重字线和源极线的相变化存储器及其操作方法
CN101546809B (zh) 一种存储装置及其制造方法
CN102013431A (zh) 具有自动对准底电极和二极管存取装置的伞状存储单元
CN101877384B (zh) 低操作电流相变存储器元件结构
TWI459541B (zh) 具有綑綁觸點之半導體記憶體裝置
CN100583483C (zh) 相变化存储单元及其制造方法
CN100502084C (zh) 具有热绝缘层的薄膜相变化单元及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant