CN101577241B - 在三极管和mos管混合电路制备中实现隔离结构的方法 - Google Patents
在三极管和mos管混合电路制备中实现隔离结构的方法 Download PDFInfo
- Publication number
- CN101577241B CN101577241B CN2008100433286A CN200810043328A CN101577241B CN 101577241 B CN101577241 B CN 101577241B CN 2008100433286 A CN2008100433286 A CN 2008100433286A CN 200810043328 A CN200810043328 A CN 200810043328A CN 101577241 B CN101577241 B CN 101577241B
- Authority
- CN
- China
- Prior art keywords
- deep trench
- silicon nitride
- silicon
- polysilicon
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明公开了一种在三极管和MOS管混合电路制备中实现隔离结构的方法,其采用了先形成深沟槽结构,后形成场氧化层隔离结构的流程。本发明的方法中,只利用一层氮化膜先后完成了深沟槽区域和LOCOS区域的定义,同时避免了氧化膜去除工艺对场氧化层的侵蚀,从而在最终的场氧化层结构中避免上表面切口的形成。
Description
技术领域
本发明涉及一种隔离结构的制备方法,特别涉及在三极管和MOS管混合电路制备中实现场效应层隔离结构和深沟槽隔离结构的方法
背景技术
在双极型晶体管(Bipolar,又称三极管)和场效应晶体管(MOS管)混合电路制备中,经常会同时存在着两个物理隔离结构。例如,在场效应晶体管电路中采用场氧化层(FILOX)隔离结构,而在双极型晶体管电路中采用深沟槽(Deep trench)隔离结构。对于可工作的深沟槽工艺,沟槽的宽度必须固定;而随机逻辑电路(Logic)中器件间距是在一定范围内变化的。故这两种技术混合应用制备时,工艺技术比较困难,工艺流程也相对比较复杂。
在混合电路中制作深沟槽隔离结构和场氧化层隔离结构的传统方法是先制备场氧化层,然后再制备深沟槽。制作场氧化层可以利用成熟的硅局部氧化(LOCOS)技术。在这个工艺中,可按如下流程进行:
1)、首先在硅基体上生长一层薄氧化层3(其中硅基体包括硅单晶1和其上的硅外延层2,及两层之间的区域间有一埋层(bury layer),一般是利用硅基体氧化的方法;
2)然后(通常用LPCVD法)淀积一层氮化硅膜4(Si3N4);
3)接着借助于场氧化层的光罩,利用光刻和刻蚀工艺形成氮化硅膜图案(见图1),然后去掉光刻胶(见图2),图2中6为需进行场氧化的区域;
4)再进行场氧化(见图3),在此过程中,Si3N4膜阻挡了氧化剂的扩散,使Si3N4下面的硅不被氧化;
5)然后,利用化学湿法去掉氮化膜4,即得到场氧化层7(见图4),也叫场氧化隔离结构;
6)而后,在场氧化层7上依次淀积氮化膜8和氧化膜9;
7)借助于深沟槽层的光刻版,涂光刻胶10光刻(见图5),并利用刻蚀工艺将光刻胶图案依次转移到氧化膜9、氮化膜8和场氧化层7中,刻蚀至硅基体2停止(见图6);
8)去除残余的光刻胶(见图7)后,利用氧化膜9、氮化膜8和场氧化层7一起作为硬质掩膜层,刻蚀硅基体进行深沟槽制备(见图8)。
9)最后去除残余的氧化膜9,保留氮化膜8,即获得深沟槽结构(见图9);
10)在对深沟槽侧壁进行氧化处理后,在氮化膜8和深沟槽12内淀积一层氧化膜13(见图10);
11)后淀积多晶硅14,其厚度将保证填满整个深沟槽(见图11),然后进行多晶硅的回刻,将氮化膜8上方的多晶硅全部去除,而在深沟槽内的多晶硅会被回刻到一定深度(见图12,15表示多晶硅回刻的形成的缺口);
12)借助化学湿法工艺刻蚀暴露出的氧化膜13,同时多晶硅层侧壁的场氧化层7部分暴露出来,此过程中,场氧化层侧壁将受到化学溶液的侵蚀,形成切口16(见图13)。
13)随后,进行第二次热氧化,这次氧化工艺将深沟槽内上面的多晶硅部分氧化。多晶硅氧化层17和场氧化层7结合为一体(见图14)。然后,去除氮化膜8,即完成深沟槽工艺(见图15)。
上述双隔离结构制备工艺流程比较长,需要多层以及多种薄膜的淀积和刻蚀。且在制备过程中会在场氧化层上表面形成了切口16,在后续工艺中,切口16内将可能造成光刻胶或者薄膜残留,影响器件性能,同时增加了后续工艺的技术难度。
发明内容
本发明要解决的技术问题是提供一种在三极管和MOS管混合电路制备中实现隔离结构的方法,其工艺流程相对简单,并且能改善场氧化层结构,提高后续工艺窗口。
为解决上述技术问题,本发明的在三极管和MOS管混合电路制备中实现隔离结构的方法,包括如下步骤:
1)在硅基体上生长氧化层;
2)接着淀积氮化硅;
3)利用深沟槽的光刻版和光刻胶的光刻工艺,在氮化硅表面形成光刻胶图案,接着利用所述光刻胶图案为掩膜,依次刻蚀氮化硅、氧化层至硅基体中;
4)利用步骤三中形成的氮化硅图案为硬质掩膜层,进行硅基体刻蚀形成深沟槽;
5)对深沟槽侧壁进行氧化处理,后在氮化硅表面和深沟槽淀积另一氧化层;
6)而后淀积多晶硅,使其填满深沟槽,随后进行多晶硅回刻,去除氮化硅上的多晶硅,且深沟槽内多晶硅被回刻至硅平面下,在多晶硅回刻的同时去除氮化膜上方和多晶硅表面上方深沟槽侧壁处的所述另一氧化层,或者在多晶硅回刻后,利用化学湿法工艺去除暴露出来的另一氧化层;
7)利用光刻工艺在氮化硅上曝出需制备局部硅氧化隔离的区域,接着依次刻蚀暴露出的氮化硅和其下氧化层至硅基体中;
8)场氧化处理,使曝出的硅基体氧化形成局部硅氧化隔离17,最后去除氮化硅。
相比现有的工艺制备方法,本发明简化了场氧化层隔离和深沟槽隔离混合应用电路制备的工艺流程。在传统方法中,先后采用了两层氮化膜分别完成LOCOS区域和深沟槽区域的定义;而本发明只利用一层氮化膜先后完成了深沟槽区域和LOCOS区域的定义。传统工艺进行深沟槽刻蚀时,需要首先刻穿氮化膜和场氧化层,然后再向下形成一定深度的沟槽。因为场氧化层厚度很大,其刻蚀过程需要很厚的掩膜层,单纯的光刻胶难以阻挡,一般需要在氮化膜8上再覆盖一层氧化膜9,氮化膜8和氧化膜9一起作为硬质掩膜层。在获得深沟槽后,需要将上层残余氧化膜9去除。在此氧化膜去除过程中,氮化膜8下面的FILOX 7同时处于暴露状态下,因此不能应用化学湿法去除残余氧化膜9,一般情况下只能采用等离子刻蚀工艺。而本发明进行深沟槽刻蚀时,只需要刻穿氮化膜8,然后即向下形成一定深度的沟槽。本发明的方法避免了对场氧化层的刻蚀,因此不需要氧化层,同时也就避免了残余氧化层的等离子刻蚀。同时,本发明采用了先深沟槽后场氧化膜工艺,可以有效避免由于氧化膜去除工艺造成对场氧化层的侵蚀,从而在最终的场氧化层结构中避免上表面切口的形成。平滑的场氧化层上表面将有利于其后工艺的窗口,降低了后续工艺的技术难度。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明:
图1至图15为现有工艺的制备流程结构示意图;
图28为本发明的方法流程示意图;
图16至图27为本发明的具体实施流程结构示意图。
具体实施方式
本发明提出了在混合电路中制备场氧化层隔离结构和深沟槽隔离结构的一种新方法。本发明的方法中先形成深沟槽结构,然后再形成场氧化层隔离结构。
下面结合图28的流程示意图具体说明本发明的具体实施步骤:
2)然后(通常用LPCVD法)淀积一层氮化硅18(Si3N4),氮化膜18厚度决定于深沟槽深度、深沟槽等离子刻蚀工艺和场效应区等离子刻蚀工艺,一般厚度为1000~2500
3)借助于深沟槽的光刻版,利用光刻将图形转移到光刻胶上。利用光刻胶作为掩膜,通过刻蚀工艺将图形进一步先后转移到Si3N4层18、氧化层3和Si基体中(见图16),刻蚀通常采用等离子刻蚀工艺,然后用化学湿法工艺或者等离子灰化工艺去掉光刻胶(见图17),利用氮化硅18作为硬质掩膜层,进行深沟槽刻蚀(见图18),刻蚀深度由具体的器件设计而定,深沟槽深度刻为0.5μm~3μm,沟槽侧壁的角度一般在80~88°之间。
4)对深沟槽侧壁进行氧化处理,该氧化处理通常采用热氧处理,生长约100~200厚的氧化硅,以减少侧壁上的刻蚀损伤,并使沟槽的拐角更圆一些。而后在氮化硅18上和深沟槽12内淀积一层氧化膜13(见图19),氧化膜13的厚度为400~1000
5)在氧化膜13上淀积多晶硅14,其厚度应保证填满整个深沟槽(见图20),随后进行多晶硅14的回刻,将氮化膜18上方的多晶硅全部去除,并且深沟槽内的多晶硅表面21将被回刻到硅平面下一定深度,此深度受到其后场氧化层开口刻蚀工艺和LOCOS工艺限制。在多晶硅回刻过程中,可以同时利用该等离子刻蚀过程将氮化膜18上方和多晶硅表面21上方侧壁的氧化膜13去除(见图21);或者在多晶硅回刻后,利用传统的化学湿法工艺去除暴露出来的氧化膜13。
6)在形成深沟槽后,即开始进行局部硅氧化隔离(LOCOS)工艺,在硅片表面涂敷光刻胶18,然后进行LOCOS光刻,使需要形成LOCOS的区域暴露出来(见图22)。在LOCOS刻蚀中,首先是利用光刻胶作为掩膜层将图形转移到氮化膜18层中,停止于硅基体2中;在深沟槽区将造成一定的深沟槽损失,停止于深沟槽内(见图24)。
在LOCOS区域定义出来后,进行场氧化,形成场氧化层(FILOX)17(见图25)。去除氮化膜18,即获得设计所需的场化层结构和深沟槽结构。
Claims (4)
1.一种在三极管和MOS管混合电路制备中实现隔离结构的方法,其特征在于,包括如下步骤:
1)在硅基体上生长氧化层;
2)接着淀积氮化硅;
3)利用深沟槽的光刻版和光刻胶的光刻工艺,在氮化硅表面形成光刻胶图案,接着利用所述光刻胶图案为掩膜,依次刻蚀氮化硅、氧化层至硅基体中;
4)利用步骤三中形成的氮化硅图案为硬质掩膜层,进行硅基体刻蚀形成深沟槽;
5)对深沟槽侧壁进行氧化处理,后在氮化硅表面和深沟槽淀积另一氧化层;
6)而后淀积多晶硅,使其填满深沟槽,随后进行多晶硅回刻,去除氮化硅上的多晶硅,且深沟槽内多晶硅被回刻至硅平面下,在多晶硅回刻的同时去除氮化膜上方和多晶硅表面上方深沟槽侧壁处的所述另一氧化层,或者在多晶硅回刻后,利用化学湿法工艺去除暴露出来的另一氧化层;
7)利用光刻工艺在氮化硅上曝出需制备局部硅氧化隔离的区域,接着依次刻蚀暴露出的氮化硅和其下氧化层至硅基体中;
8)场氧化处理,使曝出的硅基体氧化形成局部硅氧化隔离(17),最后去除氮化硅。
3.按照权利要求2所述的方法,其特征在于:所述步骤二中氮化硅采用低压化学气相淀积法制备,所述氮化硅的厚度为之间。
4.按照权利要求1至3任一项所述的方法,其特征在于:所述步骤三和步骤四中的刻蚀均采用等离子刻蚀工艺,所述步骤四中深沟槽的深度为0.5μm~3μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100433286A CN101577241B (zh) | 2008-05-06 | 2008-05-06 | 在三极管和mos管混合电路制备中实现隔离结构的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100433286A CN101577241B (zh) | 2008-05-06 | 2008-05-06 | 在三极管和mos管混合电路制备中实现隔离结构的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101577241A CN101577241A (zh) | 2009-11-11 |
CN101577241B true CN101577241B (zh) | 2011-06-01 |
Family
ID=41272124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100433286A Active CN101577241B (zh) | 2008-05-06 | 2008-05-06 | 在三极管和mos管混合电路制备中实现隔离结构的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101577241B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103050534A (zh) * | 2012-08-20 | 2013-04-17 | 上海华虹Nec电子有限公司 | Rfldmos厚场氧隔离介质层的结构及制作方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102097354A (zh) * | 2009-12-15 | 2011-06-15 | 中芯国际集成电路制造(上海)有限公司 | 功率器件耐压区的形成方法 |
CN102254913A (zh) * | 2010-05-20 | 2011-11-23 | 上海华虹Nec电子有限公司 | 射频ldmos器件结构及其制备方法 |
CN102569199B (zh) * | 2010-12-29 | 2016-02-24 | 旺宏电子股份有限公司 | 制造一半导体结构的方法及一种垂直通道记忆结构 |
CN103021846A (zh) * | 2011-09-20 | 2013-04-03 | 上海华虹Nec电子有限公司 | 三极管开口的制备方法 |
CN103137540B (zh) * | 2011-11-29 | 2015-02-04 | 上海华虹宏力半导体制造有限公司 | Rfldmos的厚隔离介质层结构的制造方法 |
CN103187352A (zh) * | 2011-12-29 | 2013-07-03 | 无锡华润上华科技有限公司 | 半导体器件的制作方法 |
CN103035514B (zh) * | 2012-05-16 | 2015-04-08 | 上海华虹宏力半导体制造有限公司 | Rfldmos中形成厚氧化硅隔离层的制造方法 |
CN103035610B (zh) * | 2012-06-08 | 2015-08-19 | 上海华虹宏力半导体制造有限公司 | Rfldmos中连接阱和基板的电连接结构及制造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1400640A (zh) * | 2002-07-15 | 2003-03-05 | 西安交通大学 | 一种硅化物全自对准槽栅绝缘栅双极晶体管设计及制备工艺 |
-
2008
- 2008-05-06 CN CN2008100433286A patent/CN101577241B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1400640A (zh) * | 2002-07-15 | 2003-03-05 | 西安交通大学 | 一种硅化物全自对准槽栅绝缘栅双极晶体管设计及制备工艺 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103050534A (zh) * | 2012-08-20 | 2013-04-17 | 上海华虹Nec电子有限公司 | Rfldmos厚场氧隔离介质层的结构及制作方法 |
CN103050534B (zh) * | 2012-08-20 | 2015-12-09 | 上海华虹宏力半导体制造有限公司 | Rfldmos厚场氧隔离介质层的结构及制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101577241A (zh) | 2009-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101577241B (zh) | 在三极管和mos管混合电路制备中实现隔离结构的方法 | |
EP1704433B1 (en) | Silicon optical device | |
US6653194B1 (en) | Method for forming contact hole in semiconductor device | |
JP2006120715A (ja) | 半導体ウェハの製造方法 | |
KR100895943B1 (ko) | 반도체 고전압 소자 제조 방법 | |
KR100209367B1 (ko) | 반도체 소자의 소자분리 절연막 형성방법 | |
CN113113303B (zh) | 半导体结构的制造方法 | |
KR100186514B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
CN103531476A (zh) | 半导体器件制造方法 | |
KR100319186B1 (ko) | 트렌치 격리의 제조 방법 | |
KR20000060713A (ko) | 반도체 소자의 트랜지스터 및 그 제조방법 | |
KR100237749B1 (ko) | 반도체 장치의 소자 분리막 형성방법 | |
KR20010082901A (ko) | 반도체소자의 격리막 형성방법 | |
KR20020048616A (ko) | 플래시 메모리 장치의 게이트 패턴 형성 방법 | |
CN117832064A (zh) | 半导体结构的形成方法 | |
CN118352220A (zh) | 半导体结构的形成方法 | |
KR100774809B1 (ko) | 모스 트랜지스터 제조방법 | |
KR20040000678A (ko) | 반도체 소자의 소자분리막 형성방법 | |
JPH1167752A (ja) | 半導体装置の製造方法 | |
CN116169019A (zh) | 半导体结构的形成方法 | |
KR100623876B1 (ko) | 얕은 트렌치 소자분리막 형성 방법 | |
KR100774795B1 (ko) | 다중 게이트 절연막 형성 방법 | |
KR20000074817A (ko) | 다공성 실리콘막을 이용한 트렌치 소자분리방법 | |
KR100205325B1 (ko) | 반도체 소자 격리 제조방법 | |
CN118538605A (zh) | 半导体形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER NAME: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI |
|
CP03 | Change of name, title or address |
Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |