CN103187352A - 半导体器件的制作方法 - Google Patents

半导体器件的制作方法 Download PDF

Info

Publication number
CN103187352A
CN103187352A CN2011104493269A CN201110449326A CN103187352A CN 103187352 A CN103187352 A CN 103187352A CN 2011104493269 A CN2011104493269 A CN 2011104493269A CN 201110449326 A CN201110449326 A CN 201110449326A CN 103187352 A CN103187352 A CN 103187352A
Authority
CN
China
Prior art keywords
semiconductor substrate
nitride layer
manufacture method
etching
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011104493269A
Other languages
English (en)
Inventor
吕淑瑞
栾广庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN2011104493269A priority Critical patent/CN103187352A/zh
Priority to PCT/CN2012/084446 priority patent/WO2013097551A1/zh
Publication of CN103187352A publication Critical patent/CN103187352A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种半导体器件的制作方法，该制作方法包括：提供半导体衬底；在所述半导体衬底上依次形成氮化物层和具有图案的光刻胶层；依次对所述氮化物层和所述半导体衬底进行干法刻蚀以形成沟槽，其中，在所述干法刻蚀过程中提供连续的射频功率。本发明的方法通过在氮化物层和半导体衬底的干法刻蚀过程中施加连续的射频功率，可以有效地解决刻蚀副产物附着在半导体衬底上的问题，进而保证刻蚀工艺顺利进行，降低硅残留导致的有源区连条而造成半导体器件的失效率，进而提高良品率。

Description

半导体器件的制作方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体器件的制作方法。
背景技术
浅沟槽隔离技术是目前大规模集成电路制造中用于器件隔离的主要方法。随着半导体工艺进入深亚微米时代，0.13微米以下的器件，例如CMOS器件的NMOS晶体管和PMOS晶体管，之间均采用浅沟槽隔离(STI)结构。
图1A-1D为现有技术中制作浅沟槽隔离结构的工艺过程中各步骤所获得的器件的剖视图。如图1A所示，提供半导体衬底101，在半导体衬底101上依次形成氮化物层102和光刻胶层103，该光刻胶层103上具有用于形成浅沟槽隔离结构的开口图案。如图1B所示，以光刻胶103为掩膜对氮化物层102以及半导体衬底101进行刻蚀，在半导体衬底101中形成开口104。如图1C所示，在图1B所示的器件结构上形成填充层105，该填充层105填满半导体衬底101中的开口104。如图1D所示，去除氮化物层102、光刻胶层103以及开口以外的填充层105，以形成浅沟槽隔离结构106。
在上述刻蚀工艺中，氮化物层102和半导体衬底101通常采用分段刻蚀法，即氮化物层102刻蚀形成图案之后，关闭射频电源并转换刻蚀气体，然后开启射频电源后继续对半导体衬底101进行刻蚀。在生产过程中，发现这种刻蚀工艺之后通常会在半导体衬底表面形成硅残留，这些硅残留会导致有源区连条，进而造成半导体器件失效，良品率降低。
因此，需要一种半导体器件的制作方法，以解决现有技术中存在的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题，本发明提出了一种半导体器件的制作方法，包括：提供半导体衬底；在所述半导体衬底上依次形成氮化物层和具有图案的光刻胶层；依次对所述氮化物层和所述半导体衬底进行干法刻蚀以形成沟槽，其中，在所述干法刻蚀过程中提供连续的射频功率。
优选地，所述氮化物层的刻蚀气体为HBr和CF4。
优选地，在刻蚀所述氮化物层过程中，刻蚀腔室内的气压为18-22mTorr。
优选地，所述半导体衬底的刻蚀气体为Cl2、HBr和CF4。
优选地，在刻蚀所述半导体衬底过程中，刻蚀腔室内的气压为13-17mTorr。
优选地，在所述干法刻蚀过程中保持所述射频功率恒定。
优选地，所述射频功率为500-700W。
优选地，所述射频功率为600W。
优选地，在所述氮化物层与所述半导体衬底之间还形成有隔离氧化物层。
优选地，所述制作方法还包括：去除所述光刻胶层；在所述氮化物层上和所述沟槽内填充隔离材料层；执行化学机械研磨工艺并停止在所述氮化物层中；去除剩余的所述氮化物层，以形成浅沟槽隔离结构。
本发明的方法通过在氮化物层和半导体衬底的干法刻蚀过程中施加连续的射频功率，可以有效地解决刻蚀副产物附着在半导体衬底上的问题，进而保证刻蚀工艺顺利进行，降低硅残留导致的有源区连条而造成半导体器件的失效率，进而提高良品率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1A-1D为现有技术中制作浅沟槽隔离结构的工艺过程中各步骤所获得的器件的剖视图；
图2为根据本发明一个实施方式来制作浅沟槽隔离结构的工艺流程图；以及
图3A-3G为根据本发明一个实施方式来制作浅沟槽隔离结构的工艺过程中各步骤所获得的器件的剖视图。
具体实施方式
接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。
本发明提供一种半导体器件的制作方法。图2为根据本发明一个实施方式来制作浅沟槽隔离结构的工艺流程图，图3A-3G为根据本发明一个实施方式来制作浅沟槽隔离结构的工艺过程中各步骤所获得的器件的剖视图。下面将结合图2和3A-3G对本发明的方法进行详细描述。
执行步骤201，提供半导体衬底。
如图3A所示，半导体衬底301可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。此外，半导体衬底301上可以被定义有源区。为了简化，此处仅以一空白来表示半导体衬底301。
执行步骤202，在半导体衬底上依次形成氮化物层和具有图案的光刻胶层。
如图3B所示，在半导体衬底301上形成氮化物层303，其中氮化物层303可以是通过化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的。根据本发明一个实施方式，氮化物层303是通过氨气和二氯硅烷在750℃左右的温度下，采用低压化学气相沉积形成的。氮化物层303是作为后续化学机械研磨工艺中的阻挡层。
在氮化物层303上形成光刻胶层304，光刻胶层304上具有用于形成浅沟槽隔离结构的开口图案。光刻胶层304可以是通过旋涂、曝光、显影等工艺形成的。
此外，在氮化物层303与半导体衬底301之间还形成有隔离氧化物层302。隔离氧化物层302可以为高温氧化法得到的，其厚度可以为100-200埃。隔离氧化物层302即用作隔离层保护有源区免受硬度较大的氮化物层的应力损伤，还用于保护其在去除氮化物层303过程中免受污染。
执行步骤203，依次对氮化物层和半导体衬底进行干法刻蚀以形成沟槽，其中，在干法刻蚀过程中提供连续的射频功率。
如图3C所示，以光刻胶层304为掩膜对氮化物层303进行干法刻蚀，以将光刻胶层304的图案转移至氮化物层303。其中，氮化物层303的刻蚀气体可以为HBr和CF4。此外，刻蚀气体中还可以包含例如氩气的惰性气体，作为刻蚀过程中离子的来源。在刻蚀氮化物层303过程中，刻蚀腔室内的气压可以为18-22mTorr。
如图3D所示，接下来对半导体衬底301进行干法刻蚀，以在半导体衬底301中形成沟槽305。其中，半导体衬底301的刻蚀气体可以为Cl2、HBr和CF4。此外，刻蚀气体中还可以包含例如氩气的惰性气体，作为刻蚀过程中离子的来源。在刻蚀半导体衬底过程中，刻蚀腔室内的气压可以为13-17mTorr。可以理解的是，当半导体衬底301与氮化物层303之间还包括隔离氧化物层302时，该步骤还包括对隔离氧化物层302的刻蚀。
在氮化物层303的干法刻蚀和半导体衬底301的干法刻蚀过程中，射频功率保持连续且恒定。研究发现：在干法刻蚀过程中会产生刻蚀副产物(主要为聚合物)，这些刻蚀副产物可能附着在半导体衬底301的表面而阻碍半导体衬底301的刻蚀，导致硅残留。本发明通过在上述干法刻蚀过程中施加连续的射频功率可以及时排出副产物，有效地解决刻蚀副产物附着在半导体衬底301上的问题，进而保证刻蚀工艺顺利进行，降低硅残留导致的有源区连条而造成半导体器件的失效率，进而提高良品率。
进一步，在上述干法刻蚀过程中保持射频功率恒定，以进一步降低刻蚀副产物附着在半导体衬底301上的可能性，进一步提高良品率。需要说明的是，保持射频功率恒定并非意味着保持射频功率在某一参数值上恒定不变，由于在干法刻蚀过程中某些参数的改变(例如，气流改变)都会带来射频功率的改变，因此，这里所提出的保持射频功率恒定意味着可以将射频功率基本维持在某一数值，允许其在±5％的范围内波动。优选地，射频功率可以约为500-700W，更优选地，射频功率可以约为550-650W。
此外，本发明的方法还可以包括：去除光刻胶层；在氮化物层上和沟槽内填充隔离材料层；执行化学机械研磨工艺并停止在氮化物层上；以及去除剩余的氮化物层，以形成浅沟槽隔离结构。
如图3E所示，在氮化物层303上和沟槽305内形成隔离材料层306。隔离材料层306的材料可以为氧化硅、氮氧化硅、氟掺杂玻璃和/或其它现有的低介电常数材料。
如图3F所示，执行化学机械研磨工艺并停止在氮化物层303上。
如图3G所示，去除剩余的氮化物层303，以形成浅沟槽隔离结构307。去除剩余的氮化物层303的方法可以为湿法，由于去除氮化物的刻蚀剂以为本领域所公知，因此，不再详述。
本发明的方法通过在氮化物层和半导体衬底的干法刻蚀过程中施加连续的射频功率，可以有效地解决刻蚀副产物附着在半导体衬底上的问题，进而保证刻蚀工艺顺利进行，降低硅残留导致的有源区连条而造成半导体器件的失效率，进而提高良品率。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的制作方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上依次形成氮化物层和具有图案的光刻胶层；
依次对所述氮化物层和所述半导体衬底进行干法刻蚀以形成沟槽，其中，在所述干法刻蚀过程中提供连续的射频功率。
2.根据权利要求1所述的制作方法，其特征在于，所述氮化物层的刻蚀气体为HBr和CF4。
3.根据权利要求2所述的制作方法，其特征在于，在刻蚀所述氮化物层过程中，刻蚀腔室内的气压为18-22mTorr。
4.根据权利要求1所述的制作方法，其特征在于，所述半导体衬底的刻蚀气体为Cl2、HBr和CF4。
5.根据权利要求4所述的制作方法，其特征在于，在刻蚀所述半导体衬底过程中，刻蚀腔室内的气压为13-17mTorr。
6.根据权利要求1所述的制作方法，其特征在于，在所述干法刻蚀过程中保持所述射频功率恒定。
7.根据权利要求6所述的制作方法，其特征在于，所述射频功率为500-700W。
8.根据权利要求7所述的制作方法，其特征在于，所述射频功率为550-650W。
9.根据权利要求1所述的制作方法，其特征在于，在所述氮化物层与所述半导体衬底之间还形成有隔离氧化物层。
10.根据权利要求1所述的制作方法，其特征在于，所述制作方法还包括：
去除所述光刻胶层；
在所述氮化物层上和所述沟槽内填充隔离材料层；
执行化学机械研磨工艺并停止在所述氮化物层上；
去除剩余的所述氮化物层，以形成浅沟槽隔离结构。
CN2011104493269A 2011-12-29 2011-12-29 半导体器件的制作方法 Pending CN103187352A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2011104493269A CN103187352A (zh) 2011-12-29 2011-12-29 半导体器件的制作方法
PCT/CN2012/084446 WO2013097551A1 (zh) 2011-12-29 2012-11-12 半导体器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011104493269A CN103187352A (zh) 2011-12-29 2011-12-29 半导体器件的制作方法

Publications (1)

Publication Number Publication Date
CN103187352A true CN103187352A (zh) 2013-07-03

Family

ID=48678448

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011104493269A Pending CN103187352A (zh) 2011-12-29 2011-12-29 半导体器件的制作方法

Country Status (2)

Country Link
CN (1) CN103187352A (zh)
WO (1) WO2013097551A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584400B (zh) * 2020-05-14 2023-11-07 宁波江丰电子材料股份有限公司 一种干法刻蚀半导体通气腔体及其制备方法
CN116825613B (zh) * 2023-08-24 2023-11-07 中国电子科技集团公司第四十六研究所 一种igbt用硅外延生长过程报警补救的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1363719A (zh) * 2000-12-15 2002-08-14 夏普株式会社 等离子体处理方法
CN101207064A (zh) * 2006-12-22 2008-06-25 中芯国际集成电路制造(上海)有限公司 器件隔离区的形成方法
CN101556934A (zh) * 2009-05-19 2009-10-14 上海宏力半导体制造有限公司 半导体中浅槽的制作方法
CN102044467A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 隔离结构的制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100672155B1 (ko) * 2005-05-30 2007-01-19 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
CN101577241B (zh) * 2008-05-06 2011-06-01 上海华虹Nec电子有限公司 在三极管和mos管混合电路制备中实现隔离结构的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1363719A (zh) * 2000-12-15 2002-08-14 夏普株式会社 等离子体处理方法
CN101207064A (zh) * 2006-12-22 2008-06-25 中芯国际集成电路制造(上海)有限公司 器件隔离区的形成方法
CN101556934A (zh) * 2009-05-19 2009-10-14 上海宏力半导体制造有限公司 半导体中浅槽的制作方法
CN102044467A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 隔离结构的制作方法

Also Published As

Publication number Publication date
WO2013097551A1 (zh) 2013-07-04

Similar Documents

Publication Publication Date Title
US9059252B1 (en) Silicon waveguide on bulk silicon substrate and methods of forming
KR101797961B1 (ko) 반도체 장치의 제조 방법
US9685382B1 (en) Method for reducing loss of silicon cap layer over SiGe source/drain in a CMOS device
CN102024761A (zh) 用于形成半导体集成电路器件的方法
US20110195550A1 (en) Method of manufacturing semiconductor device
CN102104003A (zh) 半导体装置的制造方法
US20140035070A1 (en) Metal oxide semiconductor transistor
US20120021583A1 (en) Semiconductor process
CN103295952A (zh) 一种双深度浅沟道隔离槽的制备方法
JP2008502141A (ja) 金属ゲート集積化のためのゲートスタック及びゲートスタックのエッチングシーケンス
US8796747B2 (en) Photonics device and CMOS device having a common gate
CN101577252B (zh) 浅沟槽隔离结构及其形成方法
CN108091611B (zh) 半导体装置及其制造方法
CN101226895A (zh) 浅沟槽隔离结构的制造方法
CN103187352A (zh) 半导体器件的制作方法
US20120196421A1 (en) Stress adjusting method
KR20060109055A (ko) 반도체 소자의 소자분리막 형성방법
CN103094110B (zh) 制作半导体器件的方法
US20180097110A1 (en) Method for manufacturing a semiconductor structure
US11114331B2 (en) Method for fabricating shallow trench isolation
KR20070058116A (ko) 반도체 소자의 소자분리막 형성방법
TWI506791B (zh) Semiconductor device structure and manufacturing method thereof
US10043888B2 (en) Method for forming a semiconductor structure
US20120080777A1 (en) Triple oxidation on dsb substrate
US6784056B2 (en) Flash memory cell process using a hardmask

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130703