CN101553094B - 具埋藏式金属导通柱的线路板制作方法 - Google Patents

具埋藏式金属导通柱的线路板制作方法 Download PDF

Info

Publication number
CN101553094B
CN101553094B CN2009103011191A CN200910301119A CN101553094B CN 101553094 B CN101553094 B CN 101553094B CN 2009103011191 A CN2009103011191 A CN 2009103011191A CN 200910301119 A CN200910301119 A CN 200910301119A CN 101553094 B CN101553094 B CN 101553094B
Authority
CN
China
Prior art keywords
metal
wiring board
conduction column
tool
embedded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009103011191A
Other languages
English (en)
Other versions
CN101553094A (zh
Inventor
王家忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuqiao Semiconductor Co Ltd
Bridge Semiconductor Corp
Original Assignee
Yuqiao Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuqiao Semiconductor Co Ltd filed Critical Yuqiao Semiconductor Co Ltd
Publication of CN101553094A publication Critical patent/CN101553094A/zh
Application granted granted Critical
Publication of CN101553094B publication Critical patent/CN101553094B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Abstract

一种具埋藏式金属导通柱的线路板制作方法，是以金属板为基础开始制作的线路板，且该线路板中包含埋藏式金属导通柱以及压合而成的线路层与绝缘层。其制程的特性在于以压合方式将线路层间的金属导通柱预埋于绝缘层中，之后再以电镀等方式将上、下线路电性导通；于其中，该埋藏式金属导通柱除了可用于线路层间的电性连接外，亦可提供半导体组件散热时所需的基座。据此，依本方法所制成的线路板因金属导通柱于压合时已成形于线路板内，所以可具有高导电性及高可靠度的特性并达到低成本的优势。

Description

具埋藏式金属导通柱的线路板制作方法
技术领域：
本发明涉及一种具埋藏式金属导通柱的线路板制作方法，尤指涉及一种以金属板为基础开始制作的线路板，特别指以压合方式将线路层间的金属导通柱预埋于绝缘层中后，再以电镀等方式将上、下线路电性导通的制作方法。
背景技术：
随着无线通讯的普及，轻薄短小已逐渐成为携带式电子产品新趋势。因此，对于半导体组件设计以及封装与组装等机构性能的要求也越来越严苛。所以，作为封装结构内关键零组件之一的线路板，其绕线能力与散热特性遂成为新产品是否能顺利开发的关键因素之一。
在已知印刷电路板的制作上，其制作方式是由一核心基板开始，经过钻孔、电镀金属、塞孔及线路制作等方式，完成一双层线路板，如图9所示，其为已知一种双层基板的剖面示意图。该双层基板3由一具预定厚度的芯层32及形成于此芯层32表面的线路层31所构成，其中，该芯层32内形成有数个电镀导通孔33，藉以连接该芯层32表面的线路层31，而该些电镀导通孔33中填有绝缘的塞孔树脂34。
然而，上述制作方法因为需要经过钻孔、电镀金属及塞孔等流程方可使上、下层电性导通，因此，该线路板制作方法除了有制作流程较复杂的缺点外，亦有电镀导通孔(Plated Through Hole，PTH)的电性不佳及可靠度不佳等问题发生。
日本公司Toshiba提出一种利用印刷导电银胶，作为连接上、下两层电性导通的方式，如美国申请专利第5865934及7419382号，并请参阅图10a至图10d所示，其为已知一种线路板的制作流程剖面示意图。如图10a所示，首先利用印刷与烘烤方式，形成数个导电银胶凸块41于一铜箔40上；接着施力于一预浸布(Prepreg)42，使该些导电银胶凸块41刺穿过该预浸布42，如图10b所示；再将另一片铜箔43压合于此预浸布42与数个显露于该预浸布42外的导电银胶凸块41上，如图10c所示；最后形成一线路层44，如图10d所示。
虽然以上述压合方式所形成的线路层44可经由该些导电银胶凸块41使上、下层电性导通；然而，因其导电银胶凸块41与铜线路的接触点并非金属接合，所以在实际应用上将产生因电阻过高及热膨胀而导致脱层分离等可靠度的问题。另外，该导电银胶凸块41的导电系数亦远不及纯金属所能提供，因此亦无法被应用于高功率的组件上。
另外，日本公司Matsushita亦提出一种利用印刷导电银胶于绝缘层的通孔中，作为连接上、下两层电性导通的方式，如美国申请专利第5652042及7174632号，并请参阅图11a至图11e所示，其为已知另一种线路板的制作流程剖面示意图。如图11a所示，首先提供一贴附有一保护膜51的未熟化绝缘材料50；接着以镭射钻孔方式于该贴附保护膜51的未熟化绝缘材料50上形成预定的通孔52，如图11b所示；且将一导电胶材53塞入该通孔52内，并移除该保护膜51，如图11c所示；之后以压合方式将一铜箔54贴附于该已塞入导电胶材53的未熟化绝缘材料50上，如图11d所示；最后于该铜箔54上形成一线路55，如图11e所示。其中，该线路层可经由数个预定的导电胶通孔使上、下层电性导通。
然而，此种导通方式与上述Toshiba所提出的方式皆有非金属键界面接合等相同现象，所以在实际应用上将产生导电胶材53与铜箔54因热膨胀系数差异太大而导致分离等可靠度的问题。另外，该导电胶材53的导电系数亦远不及纯金属所能提供，因此亦无法被应用于高功率的组件上。
综上述已知技术所遭遇的电镀导通孔以及使用导电胶材作为电性导通柱所产生的导电性与可靠度等问题，故，一般无法符合使用者于实际使用时所需。
发明内容：
本发明所要解决的技术问题是：针对上述现有技术的不足，提供一种具埋藏式金属导通柱的线路板制作方法，是以金属板为基础开始制作的线路板，以压合方式将线路层间的金属导通柱预埋于绝缘层中后，再以电镀等方式将上、下线路电性导通。
为了解决上述技术问题，本发明所采用的技术方案是：一种具埋藏式金属导通柱的线路板制作方法，至少包含下列步骤：
A、提供一具数个金属凸块的金属底板；
B、提供一金属层与至少一绝缘层，该金属层与绝缘层分别具有数个通孔；
C、以加热、加压方式将该金属层以该绝缘层压合于该金属底板具金属凸块的一面上，且该金属凸块对应于该些通孔而显露出其表面；
D、形成一导电层于上述外露的绝缘层、金属层及金属凸块的表面上，并以该导电层电性连接该压合的金属层、该金属凸块及该金属底板；
E、于该压合的金属层以及导电层上形成线路，并于该金属底板上形成相对应的线路，且该线路上作为金属导通柱的金属凸块与该金属层电性连接的导电层，其厚度与其相连的线路厚度并非一致；以及
至此，完成一具上、下电性相连的双层线路板基本架构，并可进一步选择继续其它步骤或直接进行防焊层及阻障层的制作，以完成一完整图案化的双层线路板。
如此，该线路板以金属板为基础开始制作，其以压合方式将线路层间的金属导通柱预埋于绝缘层中，之后再以电镀等方式将上、下线路电性导通；于其中，该埋藏式金属导通柱除了可用于线路层间的电性连接外，亦可提供半导体组件散热时所需的基座。据此，该线路板因金属导通柱于压合时已成形于线路板内，而具有高导电性及高可靠度的特性并达到低成本的优势。
附图说明：
图1是本发明的制作流程示意图。
图2是本发明一较佳实施例的实施步骤剖面示意图一。
图3是本发明一较佳实施例的实施步骤剖面示意图二。
图4是本发明一较佳实施例的实施步骤剖面示意图三。
图5是本发明一较佳实施例的实施步骤剖面示意图四。
图6是本发明一较佳实施例的实施步骤剖面示意图五。
图7是本发明一较佳实施例的实施步骤剖面示意图六。
图8是本发明一较佳实施例的实施步骤剖面示意图七。
图9是已知一种双层基板的剖面示意图。
图10a是已知一种线路板的制作流程剖面示意图一。
图10b是已知一种线路板的制作流程剖面示意图二。
图10c是已知一种线路板的制作流程剖面示意图三。
图10d是已知一种线路板的制作流程剖面示意图四。
图11a是已知另一种线路板的制作流程剖面示意图一。
图11b是已知另一种线路板的制作流程剖面示意图二。
图11c是已知另一种线路板的制作流程剖面示意图三。
图11d是已知另一种线路板的制作流程剖面示意图四。
图11e是已知另一种线路板的制作流程剖面示意图五。
标号说明：
提供金属底板11            提供金属层与绝缘层12
压合金属层及绝缘层13
电性连接金属层、金属凸块及金属底板14
形成线路15                厚铜板2
铜凸块21                  铜基座22
单面基板23                绝缘层231
铜层232                   绝缘材料24
通孔25、26                导电层27
上线路层28                下线路层29
双层基板3                 线路层31
芯层32                    电镀导通孔33
塞孔树脂34                铜箔40
导电银胶凸块41            预浸布42
铜箔43                    线路层44
未熟化绝缘材料50        保护膜51
通孔52                  导电胶材53
铜箔54                  线路55
具体实施方式：
请参阅图1所示，为本发明的制作流程示意图。如图所示：本发明为一种具埋藏式金属导通柱的线路板制作方法，其至少包括下列步骤：
(A)提供金属底板11：提供一金属底板，且于其一面上具有数个施以蚀刻、铸模、镭射或电镀等方式所形成的金属凸块，其中，该金属底板为一不含介电材料的铜板、铝板或其它的金属材料；
(B)提供金属层与绝缘层12：提供一金属层与至少一绝缘层，且于该金属层与该绝缘层上具有数个施以冲压、镭射或铣刀成形等方式所形成的通孔，而该金属层及至少一绝缘层可为一单面基板与一未熟化的绝缘材料的组合，或可为一已单面图案化的双面基板与一未熟化的绝缘材料的组合，其中，该绝缘层可为环氧树脂绝缘膜(Ajinomoto Build-up Film，ABF)、苯环丁烯(Benzocyclo-buthene，BCB)、双马来亚酰胺-三氮杂苯树脂(BismaleimideTriazine，BT)、环氧树脂板(FR4、FR5)、聚酰亚胺(Polyimide，PI)、聚四氟乙烯(Poly(tetra-floroethylene)，PTFE)或环氧树脂及玻璃纤维所组成之一；
(C)压合金属层及绝缘层13：以加热、加压方式将该金属层以该绝缘层经套铆钉的方式压合对位于该金属底板具金属凸块的一面上，由该绝缘材料提供该金属底板、该些金属凸块及该金属层间的黏合而填充于其间，且任何于压合后外溢于该些金属凸块及该金属层上的绝缘材料都将予以清除，使该些金属凸块可对应于该些通孔而显露出其表面，其中，该些金属凸块表面与压合的金属层表面彼此可为一共平表面(即在同一平面上)，亦可为具有一高度差的表面，且藉由该绝缘层的阻隔，该些金属凸块与压合的金属层之间于此阶段并无电性导通；
(D)电性连接金属层、金属凸块及金属底板14：施以无电电镀与电镀，或真空蒸镀等方式形成一导电层于上述外露的绝缘层、金属层及金属凸块的表面上，并以该导电层电性连接该压合的金属层、金属凸块及金属底板；以及
(E)形成线路15：于该压合的金属层以及导电层上施以蚀刻方式形成线路，并于该金属底板另一面上施以蚀刻方式形成相对应的线路，且该线路上作为金属导通柱(即该些金属凸块)与该金属层电性连接的导电层，其厚度与其相连的线路厚度并非一致，其中，该线路可包括数个电性接脚及至少一个散热接垫。
至此，完成一具上、下电性相连的双层线路板基本架构，并可进一步选择继续其它步骤或直接进行防焊层及阻障层的制作，以完成一完整图案化的双层线路板，其中，该防焊层可为一高感旋旋光性液态光阻，可施以印刷、旋转涂布或喷涂等方式形成，而该阻障层则可为电镀镍金、无电镀镍金、电镀银或电镀锡中择其一。
请参阅图2至图8所示，当本发明于实际操作时，于一较佳实施例中，其至少包括下列步骤：
(A)如图2、图3所示，提供一不含介电材料的厚铜板2，并经贴合高感旋旋光性的干膜光阻层后，施以曝光、显影及蚀刻方式移除部分厚铜，形成具有数个铜凸块21的铜基座22，其中，该些铜凸块21将可分别作为半导体组件的散热基座以及线路与电性接脚间的电性导通柱之用；
(B)如图4所示，提供一单面基板23及一尚未熟化的绝缘材料24，其中该单面基板23包含有一绝缘层231及一铜层232，并以相对应于该铜基座22第一面上的数个铜凸块21的位置，事先以铣刀成形出数个可供压合定位用的通孔25，而该可作为黏合材料的绝缘材料24，亦以相对于该铜基座22第一面上的数个铜凸块21的位置，事先以铣刀成形出数个可供压合定位用的通孔26，并且，为使该铜基座22上的铜凸块21可顺利套入该铜层232及该绝缘层231和该绝缘材料24上的通孔25、26，该些通孔25、26的开口面积至少等于或大于该些铜凸块21面积；
(C)如图5、图6所示，将上述单面基板23及尚未熟化的绝缘材料24，以数个铜凸块21相对应于数个通孔25、26的位置压合于该铜基座22第一面之上，经加热、加压后，使该绝缘材料24逐渐熟化而将该单面基板23稳固地接合于具有数个铜凸块21的铜基座22第一面上，于其中，本步骤的特点在于，经由对位压合后，该铜基座22上的数个铜凸块21与单面基板23第一面上压合的铜层232形成共面，且已熟化的绝缘材料24与该单面基板23上的绝缘层231密合成一体而介于压合的铜层232与铜基座22之间；
(D)如图7所示，于该压合的铜层232、数个铜凸块21的表面以及外露的绝缘材料24上，以无电电镀与电镀方式形成一导电层27，藉以连接压合的铜层232及该些铜凸块21，其中，该些铜凸块21与该铜层232之间，除此导电层27外，并无其它电性导通；
(E)如图8所示，于该电镀的导电层27上贴合一高感旋旋光性阻层，并以曝光、显影及蚀刻方式移除部分导电层27与该单面基板23上的铜层232而形成一上线路层28，同时，亦于该铜基座22第二面上贴合一高感旋旋光性阻层，并以曝光、显影及蚀刻方式移除部分铜基座22而形成一相对应的下线路层29；
至此，已初步完成一具上、下电性相连的双层线路板的基本架构，并可进一步选择继续其它步骤或直接进行防焊层及阻障层的制作，以完成一完整图案化的双层线路板。
由上述可知，本发明是以金属板为基础开始制作的线路板，且该线路板中包含埋藏式金属导通柱以及压合而成的线路层与绝缘层。其制程的特性在于以压合方式将线路层间的金属导通柱预埋于绝缘层中，之后再以电镀等方式将上、下线路电性导通；于其中，该埋藏式金属导通柱除了可用于线路层间的电性连接外，亦可提供半导体组件散热时所需的基座。据此，依本方法所制成的线路板因金属导通柱于压合时已成形于线路板内，所以可具有高导电性及高可靠度的特性并达到低成本的优势。
综上所述，本发明的具埋藏式金属导通柱的线路板制作方法，可有效改善现有技术的种种缺点，以压合方式将线路层间的金属导通柱预埋于绝缘层中后，再以电镀等方式将上、下线路电性导通，可具有高导电性及高可靠度的特性并达到低成本的优势，进而能更进步、更实用、更符合使用者所须，确已符合发明专利申请的要件，依法提出专利申请。

Claims (9)

1.一种具埋藏式金属导通柱的线路板制作方法，其特征在于：至少包含下列步骤：
A、提供一具数个金属凸块的金属底板；
B、提供一金属层与至少一绝缘层，该金属层与绝缘层分别具有数个通孔；
C、以加热、加压方式将该金属层以该绝缘层压合于该金属底板具金属凸块的一面上，且该金属凸块对应于该些通孔而显露出其表面；
D、形成一导电层于上述外露的绝缘层、金属层及金属凸块的表面上，并以该导电层电性连接该压合的金属层、该金属凸块及该金属底板；
E、于该压合的金属层以及导电层上形成线路，并于该金属底板上形成相对应的线路，且该线路上作为金属导通柱的金属凸块与该金属层电性连接的导电层，其厚度与其相连的线路厚度并非一致；以及
至此，完成一具上、下电性相连的双层线路板基本架构，并可进一步选择继续其它步骤或直接进行防焊层及阻障层的制作，以完成一完整图案化的双层线路板。
2.如权利要求1所述的具埋藏式金属导通柱的线路板制作方法，其特征在于：所述步骤A提供的金属底板为一不含介电材料的铜板或铝板。
3.如权利要求1所述的具埋藏式金属导通柱的线路板制作方法，其特征在于：所述步骤B提供的金属层及至少一绝缘层为一单面基板与一未熟化的绝缘材料的组合。
4.如权利要求1所述的具埋藏式金属导通柱的线路板制作方法，其特征在于：所述步骤B提供的金属层及至少一绝缘层为一已单面图案化的双面基板与一未熟化的绝缘材料的组合。
5.如权利要求1所述的具埋藏式金属导通柱的线路板制作方法，其特征在于：所述通孔的开口面积至少等于或大于该金属凸块的面积。
6.如权利要求1所述的具埋藏式金属导通柱的线路板制作方法，其特征在于：所述步骤C的金属凸块表面与压合的金属层表面彼此为一共平表面。
7.如权利要求1所述的具埋藏式金属导通柱的线路板制作方法，其特征在于：所述步骤C的金属凸块表面与压合的金属层表面彼此为具有一高度差的表面。
8.如权利要求1所述的具埋藏式金属导通柱的线路板制作方法，其特征在于：所述步骤C压合后显露的金属凸块表面无任何绝缘层。
9.如权利要求1所述的具埋藏式金属导通柱的线路板制作方法，其特征在于：所述步骤D的导电层由无电电镀与电镀，或真空蒸镀方式形成。
CN2009103011191A 2008-03-25 2009-03-25 具埋藏式金属导通柱的线路板制作方法 Expired - Fee Related CN101553094B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US6474808P 2008-03-25 2008-03-25
US61/064,748 2008-03-25
US7107208P 2008-04-11 2008-04-11
US61/071,072 2008-04-11
US7158808P 2008-05-07 2008-05-07
US61/071,588 2008-05-07

Publications (2)

Publication Number Publication Date
CN101553094A CN101553094A (zh) 2009-10-07
CN101553094B true CN101553094B (zh) 2011-10-12

Family

ID=41156986

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2009103011242A Pending CN101546761A (zh) 2008-03-25 2009-03-25 高功率型发光二极管模块封装结构
CN2009103011191A Expired - Fee Related CN101553094B (zh) 2008-03-25 2009-03-25 具埋藏式金属导通柱的线路板制作方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA2009103011242A Pending CN101546761A (zh) 2008-03-25 2009-03-25 高功率型发光二极管模块封装结构

Country Status (2)

Country Link
CN (2) CN101546761A (zh)
TW (1) TW200941659A (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI425599B (zh) * 2009-11-11 2014-02-01 Bridge Semoconductor Corp 具有凸柱／基座之散熱座及基板之半導體晶片組體
CN102104102B (zh) * 2009-12-21 2013-01-02 钰桥半导体股份有限公司 半导体芯片组体
CN102117877B (zh) * 2009-12-31 2012-12-05 钰桥半导体股份有限公司 半导体芯片组体
CN102117801B (zh) * 2009-12-31 2012-10-10 钰桥半导体股份有限公司 高功率型发光二极管模块结构制作方法
CN201758139U (zh) * 2010-07-16 2011-03-09 福建中科万邦光电股份有限公司 新型led光源模组封装结构
CN102378477B (zh) * 2010-08-19 2015-02-18 欣兴电子股份有限公司 线路板及其制造方法
JP5485110B2 (ja) * 2010-10-29 2014-05-07 新光電気工業株式会社 配線基板及びその製造方法、電子装置
CN102036476B (zh) * 2010-12-04 2012-07-18 鹤山东力电子科技有限公司 一种双面金属基线路板及其生产方法
TWI505765B (zh) * 2010-12-14 2015-10-21 Unimicron Technology Corp 線路板及其製造方法
CN102300397A (zh) * 2011-06-30 2011-12-28 深南电路有限公司 金属基电路板及其制造方法
US9012267B2 (en) * 2012-05-23 2015-04-21 Intersil Americas LLC Method of manufacturing a packaged circuit including a lead frame and a laminate substrate
TWI512921B (zh) * 2012-05-29 2015-12-11 Unimicron Technology Corp 載板結構與晶片封裝結構及其製作方法
CN103547121A (zh) * 2012-07-09 2014-01-29 华宏新技股份有限公司 散热复合物及其使用
CN103681384B (zh) * 2012-09-17 2016-06-01 宏启胜精密电子(秦皇岛)有限公司 芯片封装基板和结构及其制作方法
CN103781293A (zh) * 2012-10-18 2014-05-07 北大方正集团有限公司 Pcb的盲孔制作方法
DE102013013296B4 (de) * 2013-08-12 2020-08-06 Schott Ag Konverter-Kühlkörperverbund mit metallischer Lotverbindung und Verfahren zu dessen Herstellung
CN104427759A (zh) * 2013-08-30 2015-03-18 深南电路有限公司 一种厚铜电路板及其加工方法
CN104427784B (zh) * 2013-08-30 2017-10-10 深南电路有限公司 一种大电流电路板及其加工方法
CN104582237B (zh) * 2013-10-18 2018-11-02 深南电路有限公司 一种内层走大电流的电路板及其制作方法
WO2015132969A1 (ja) * 2014-03-07 2015-09-11 三菱電機株式会社 絶縁基板及び半導体装置
CN104103741A (zh) * 2014-07-02 2014-10-15 柳钊 一种以碳化硅陶瓷为散热器一体封装的led光源器件及其制备方法
CN105704906B (zh) * 2014-11-27 2018-08-07 深南电路有限公司 一种电路板基板层间导通的方法及电路板基板
CN107949922B (zh) * 2015-09-08 2021-04-13 首尔伟傲世有限公司 发光二极管封装件
US9543226B1 (en) * 2015-10-07 2017-01-10 Coriant Advanced Technology, LLC Heat sink for a semiconductor chip device
CN107087350B (zh) * 2017-04-07 2019-08-20 江门崇达电路技术有限公司 一种高散热板的制作方法
CN109429434A (zh) * 2017-08-31 2019-03-05 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
CN109935556B (zh) * 2017-12-15 2020-11-24 光宝科技股份有限公司 发光二极管封装结构、散热基板及散热基板的制造方法
CN111128986A (zh) * 2019-12-26 2020-05-08 乐健科技（珠海）有限公司 Led发光装置的制备方法
CN110996498A (zh) * 2019-12-26 2020-04-10 乐健科技（珠海）有限公司 制备反光电路板的方法
CN111148353B (zh) * 2019-12-30 2021-04-20 乐健科技（珠海）有限公司 具有铜基散热体的电路板的制备方法
CN114867232A (zh) * 2022-05-18 2022-08-05 广东依顿电子科技股份有限公司 一种埋铜线路板的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1212115A (zh) * 1996-01-05 1999-03-24 联合讯号公司 印刷电路多层组件及其制作方法
JP2001036245A (ja) * 1999-07-23 2001-02-09 Yamaichi Electronics Co Ltd 配線板の製造方法
CN1348204A (zh) * 2001-10-19 2002-05-08 全懋精密科技股份有限公司 一种集成电路封装用基板结构及其制造方法
CN1212115C (zh) * 2002-07-25 2005-07-27 无锡健特药业有限公司 一种利用微囊包埋水溶性维生素的产品及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1212115A (zh) * 1996-01-05 1999-03-24 联合讯号公司 印刷电路多层组件及其制作方法
JP2001036245A (ja) * 1999-07-23 2001-02-09 Yamaichi Electronics Co Ltd 配線板の製造方法
CN1348204A (zh) * 2001-10-19 2002-05-08 全懋精密科技股份有限公司 一种集成电路封装用基板结构及其制造方法
CN1212115C (zh) * 2002-07-25 2005-07-27 无锡健特药业有限公司 一种利用微囊包埋水溶性维生素的产品及其制造方法

Also Published As

Publication number Publication date
TW200941659A (en) 2009-10-01
CN101553094A (zh) 2009-10-07
CN101546761A (zh) 2009-09-30

Similar Documents

Publication Publication Date Title
CN101553094B (zh) 具埋藏式金属导通柱的线路板制作方法
US5321210A (en) Polyimide multilayer wiring board and method of producing same
US6694613B2 (en) Method for producing a printed-circuit board having projection electrodes
JP5129645B2 (ja) 部品内蔵配線基板の製造方法
US20060014403A1 (en) Connecting structure of circuit board and method for manufacturing the same
KR20030005054A (ko) 다층 회로 기판 및 그 제조 방법
JPWO2007046459A1 (ja) 多層プリント配線基板及びその製造方法
JP2000100987A (ja) 半導体チップモジュール用多層回路基板およびその製造方法
CN111132476A (zh) 双面线路散热基板的制备方法
CN113825306B (zh) 电路板及其制备方法
JPS6227558B2 (zh)
JP5221228B2 (ja) 部品内蔵配線基板及びその製造方法
JPH10303561A (ja) 多層配線基板及びその製造方法
TW200945966A (en) High power light emitting diode module package structure
CN1316861C (zh) 多层电路板及其制法
CN102117801A (zh) 高功率型发光二极管模块结构及其制作方法
JPH08264939A (ja) 印刷配線板の製造方法
JP3474896B2 (ja) 印刷配線板およびその製造方法
JP2010021369A (ja) 部品内蔵配線基板及びその製造方法
TWI241155B (en) Multi-layer circuit board and method for fabricating the same
JP3923224B2 (ja) 多層プリント配線板及びその製造方法
TWI223578B (en) Multi-layer circuit board and method for fabricating the same
TWI293236B (en) Method for manufacturing a substrate embedded with an electronic component and device from the same
JP2008235665A (ja) フレキシブル基板およびその製造方法
JP2007116188A (ja) 多層プリント配線板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111012

Termination date: 20170325

CF01 Termination of patent right due to non-payment of annual fee