CN105704906B - 一种电路板基板层间导通的方法及电路板基板 - Google Patents

一种电路板基板层间导通的方法及电路板基板 Download PDF

Info

Publication number
CN105704906B
CN105704906B CN201410706020.0A CN201410706020A CN105704906B CN 105704906 B CN105704906 B CN 105704906B CN 201410706020 A CN201410706020 A CN 201410706020A CN 105704906 B CN105704906 B CN 105704906B
Authority
CN
China
Prior art keywords
metallic plate
conducting region
thickness
circuit board
etch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410706020.0A
Other languages
English (en)
Other versions
CN105704906A (zh
Inventor
黄立球
刘宝林
沙雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shennan Circuit Co Ltd
Original Assignee
Shennan Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shennan Circuit Co Ltd filed Critical Shennan Circuit Co Ltd
Priority to CN201410706020.0A priority Critical patent/CN105704906B/zh
Publication of CN105704906A publication Critical patent/CN105704906A/zh
Application granted granted Critical
Publication of CN105704906B publication Critical patent/CN105704906B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种电路板基板层间导通的方法。用于解决现有技术中通过钻孔工艺实现电路板基板层间导通所存在的问题,所述方法包括:采用蚀刻工艺分别在第一金属板的第一表面和第二金属板的第二表面制作线路图形;在所述第一表面的第一导通区域设置抗蚀刻膜,采用微蚀刻工艺蚀刻所述第一金属板以使得所述第一金属板的除所述第一导通区域以外的其他区域的厚度为H1;在所述第二表面除所述第二导通区域以外的其他区域设置抗蚀刻膜,采用微蚀刻工艺蚀刻所述第二金属板以使得所述第二导通区域的厚度为H4;将所述第一金属板和所述第二金属板进行配板压合。本发明实施例还提供相应的电路板基板。

Description

一种电路板基板层间导通的方法及电路板基板
技术领域
本发明涉及电路板基板技术领域,具体涉及一种电路板基板层间导通的方法及电路板基板。
背景技术
电路板基板产品走大电流已成为一种趋势,但大电流需要超厚铜芯板进行载流,对于超厚铜芯板之间的导通,目前大多采用的是钻孔工艺,通过金属化孔作为层层之间导通结构。
然而,这种钻孔工艺需要较多的金属化孔来进行并联载流才能实现导通,这样不仅占用了电路板外层较多的布线空间,而且超厚铜产品钻孔容易出现断钻的现象。
发明内容
本发明实施例提供一种电路板基板层间导通的方法及电路板基板,用于解决现有技术中通过钻孔工艺实现电路板基板层间导通所存在的问题。
本发明第一方面提供一种电路板基板层间导通的方法,包括:采用蚀刻工艺分别在第一金属板的第一表面和第二金属板的第二表面制作线路图形,所述第一金属板的厚度为H,所述第二金属板的厚度h,h=H1;
在所述第一表面的第一导通区域设置抗蚀刻膜,采用微蚀刻工艺蚀刻所述第一金属板以使得所述第一金属板的除所述第一导通区域以外的其他区域的厚度为H1,所述第一导通区域的面积为S1,其中,S1根据所述第一导通区域的电流大小确定;
在所述第二表面除所述第二导通区域以外的其他区域设置抗蚀刻膜,采用微蚀刻工艺蚀刻所述第二金属板以使得所述第二导通区域的厚度为H4,所述第二导通区域的横截面积为S2,其中,S2根据所述第二导通区域的电流大小确定;
将所述第一金属板和所述第二金属板进行配板压合。
结合第一方面,在第一种可能的实现方式中,所述方法还包括:
采用蚀刻工艺分别在所述第一金属板的第三表面和第二金属板的第四表面制作线路图形,其中,所述第三表面为与所述第一金属板的第一表面相对应的另一个表面,所述第四表面为与所述第二金属板的第二表面相对应的另一个表面;
将所述第一金属板和所述第二金属板进行配板压合。
结合第一方面,在第二种可能的实现方式中,所述采用蚀刻工艺分别在第一金属板的第一表面和第二金属板的第二表面制作线路图形之前还包括:
对所述第一金属板和所述第二金属板进行表面处理,所述表面处理包括除油,微蚀刻和粗糙处理。
结合第一方面或者第一方面的第一种可能的实现方式,在第三种可能的实现方式中,所述将所述第一金属板和所述第二金属板进行配板压合包括:
采用半固化片PP将所述第一金属板和所述第二金属板进行配板压合。
结合第一方面,在第四种可能的实现方式中,所述采用蚀刻工艺分别在第一金属板的第一表面和第二金属板的第二表面制作线路图形包括:
对所述第一金属板蚀刻的厚度为H1/2+H2+H3,对所述第二金属板蚀刻的厚度为H1/2,其中,所述第一金属板和所述第二金属板进行蚀刻区域的垂直方向上剩余的厚度均为H1/2,所述第一金属板的厚度H=H1+H2+H3,其中,H2为所述第一金属板的介质层厚度,H3为需要进行微蚀刻的厚度。
结合第一方面或者第一方面的第一至第二种任意一种可能的实现方式,在第五种可能的实现方式中,所述第一金属板和所述第二金属板为铜板。
结合第一方面或者第一方面的第一至第二种任意一种可能的实现方式,在第六种可能的实现方式中,所述抗蚀刻膜包含干膜。
结合第一方面,在第七种可能的实现方式中,所述H4≤0.1mm,所述S1>S2。
本发明第二方面提供一种电路板基板,包括:第一金属板和第二金属板;
所述第一金属板的第一表面设置有第一导通区域;
所述第二金属板的第二表面设置有第二导通区域;
所述第一导通区域接触所述第二导通区域。
应用以上技术方案,采用蚀刻工艺分别在第一金属板的第一表面和第二金属板的第二表面制作线路图形,在所述第一表面的第一导通区域设置抗蚀刻模,采用微蚀刻工艺蚀刻所述第一金属板,在所述第二表面除所述第二导通区域以外的其他区域设置抗蚀刻膜,采用微蚀刻工艺蚀刻所述第二金属板,将所述第一金属板和所述第二金属板进行配板压合,采用该技术方案实现电路板基板层间导通的过程,无需钻孔,因此不会发生断钻的现象,节约了电路板基板外层的布线空间。
附图说明
为了更清楚地说明本发明实施例技术方案,下面将对实施例和现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1是本发明实施例中电路板基板层间导通的方法的一个实施例示意图;
图2是本发明实施例中电路板基板蚀刻的一个剖面图;
图3是本发明实施例中电路板基板设置抗蚀刻模的一个剖面图;
图4是本发明实施例中电路板基板微蚀刻的一个剖面图;
图5是本发明实施例中电路板基板设置抗蚀刻模的另一个剖面图;
图6是本发明实施例中电路板基板微蚀刻的另一个剖面图;
图7是本发明实施例中电路板基板层压的一个剖面图;
图8是本发明实施例中电路板基板层压的另一个剖面图;
图9是本发明实施例中电路板基板蚀刻的另一个剖面图;
图10是本发明实施例中电路板基板层压的另一个剖面图;
图11是本发明实施例中电路板基板的一个剖面图。
具体实施方式
本发明实施例提供一种电路板基板层间导通的方法及电路板基板,用于解决现有技术中通过钻孔工艺实现电路板基板层间导通所存在的问题,无需钻孔,因此不会发生断钻的现象,节约了电路板基板外层的布线空间。
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
下面通过具体实施例,分别进行详细的说明。
实施例一、
请参阅图1,本发明实施例提供一种电路板基板层间导通的方法,可包括:
101、采用蚀刻工艺分别在第一金属板的第一表面和第二金属板的第二表面制作线路图形;
请参阅图2,采用蚀刻工艺分别在第一金属板201的第一表面202和第二金属板203的第二表面204制作线路图形,第一金属板201的厚度为H,第二金属板203的厚度为h,h=H1。
可选的,采用蚀刻工艺分别在第一金属板的第一表面和第二金属板的第二表面制作线路图形之前还包括:
对第一金属板和第二金属板进行表面处理,表面处理包括除油,微蚀刻和粗糙处理。
可选的,采用蚀刻工艺分别在第一金属板的第一表面和第二金属板的第二表面制作线路图形包括:
对所述第一金属板蚀刻的厚度为H1/2+H2+H3,对所述第二金属板蚀刻的厚度为H1/2,其中,所述第一金属板和所述第二金属板进行蚀刻区域的垂直方向上剩余的厚度均为H1/2,所述第一金属板的厚度H=H1+H2+H3,其中,H2为所述第一金属板的介质层厚度,H3为需要进行微蚀刻的厚度。
102、在第一表面的第一导通区域设置抗蚀刻膜,采用微蚀刻工艺蚀刻第一金属板以使得第一金属板的除第一导通区域以外的其他区域的厚度为H1;
请参阅图3和图4,在上述对第一金属板201蚀刻的基础上,进一步进行微蚀刻,即:在第一表面202的第一导通区域205设置抗蚀刻膜206,采用微蚀刻工艺蚀刻第一金属板201以使得第一表面202除第一导通区域205以外的其他区域的厚度为H1。
需要说明的是,第一导通区域的面积为S1,其中,S1根据所述第一导通区域的电流大小确定。
可以理解的是,比如在导体内,通过电流的第一导通区域的面积为S1,在时间间隔dt内,则在导体中的电流为通过面积S1的电荷随时间的变化率,反之,根据通过所述第一导通区域的电流确定所述面积S1。
103、在第二表面除第二导通区域以外的其他区域设置抗蚀刻膜,采用微蚀刻工艺蚀刻第二金属板以使得第二导通区域的厚度为H4;
请参阅图5和图6,进一步对第二金属板203进行微蚀刻,即:在第二表面204除第二导通区域207以外的其他区域设置抗蚀刻膜206,采用微蚀刻工艺蚀刻第二金属板203以使得第二导通区域207的厚度为H4。
需要说明的是,第二导通区域的面积为S2,其中,S2根据所述第二导通区域的电流大小确定。
可以理解的是,比如在导体内,通过电流的第二导通区域的面积为S2,在时间间隔dt内,则在导体中的电流为通过面积S2的电荷随时间的变化率,反之,根据通过所述第二导通区域的电流确定所述面积S2。
可选的,H4≤0.1mm,所述S1>S2;
需要说明的是,第一导通区域与第二导通区域的表面图形可以为矩形,也可以是圆形,此处不做具体限定。
可以理解的是,当第一导通区域和第二导通区域的表面图形都为圆形时,第一导通区域的表面直径为D,第二导通区域的表面直径为d,则d=D-0.05mm。
可以理解的是,第二导通区域的厚度通过微蚀刻从H1变为H4,第一导通区域的厚度通过微蚀刻变为H2+H3,第一金属板的第一导通区域通过过赢压合进入第二金属板的第二导通区域的凹槽中,凹槽的深度为H1-H4,使得第一导通区域和第二导通区域完全无绝缘接触。
104、将第一金属板和第二金属板进行配板压合。
请参阅图7,在上述微蚀刻的基础上,将第一金属板和第二金属板进行配板压合。
请参阅图8,可选的,采用半固化片P208将第一金属板201和第二金属板203进行配板压合。
可以理解的是,通过PP将第一金属板和第二金属板进行配板压合,其中,PP的配置张数根据介质层厚度要求而定,由于本发明实施例中无需钻孔,只需通过线路图形进行载流导通,线路图形通过PP时散热小,从而对电路板层层之间的功率传输效率影响少。
可选的,该方法还包括:
采用蚀刻工艺分别在第一金属板的第三表面和第二金属板的第四表面制作线路图形,其中,第三表面为与第一金属板的第一表面相对应的另一个表面,第四表面为与第二金属板的第二表面相对应的另一个表面;
将第一金属板和第二金属板进行配板压合。
请参阅图9和图10,在上述采用蚀刻工艺只在第一金属板201的第一表面202和第二金属板203的第二表面204制作线路图形的基础上,进一步采用蚀刻工艺分别在第一金属板201的第三表面209和第二金属板203的第四表面210制作线路图形,并将第一金属板201和第二金属板203进行配板压合。
可选的,第一金属板201和第二金属板203为铜板。
可选的,抗蚀刻膜206包含干膜。
在本发明实施例中,采用蚀刻工艺分别在第一金属板的第一表面和第二金属板的第二表面制作线路图形,在所述第一表面的第一导通区域设置抗蚀刻模,采用微蚀刻工艺蚀刻所述第一金属板,在所述第二表面除所述第二导通区域以外的其他区域设置抗蚀刻膜,采用微蚀刻工艺蚀刻所述第二金属板,将所述第一金属板和所述第二金属板进行配板压合,采用该技术方案实现电路板基板层间导通的过程,无需钻孔,因此不会发生断钻的现象,节约了电路板基板外层的布线空间。
为便于更好的实施本发明实施例的上述相关方法,下面还提供用于配合上述方法的电路板基板,请参阅图11,该电路板基板300可包括:
第一金属板301和第二金属板302;
第一金属板301,用于在第一金属板301的第一表面设置有第一导通区域303;
第二金属板302,用于在第二金属板的第二表面设置有第二导通区域304;
第一导通区域303,用于接触第二导通区域304。
由于该电路板基板是上述相关方法对应的电路板基板,具体请参阅上述实施例一,此处不再赘述。
综上所述,本发明实施例采用蚀刻工艺分别在第一金属板的第一表面和第二金属板的第二表面制作线路图形,在所述第一表面的第一导通区域设置抗蚀刻膜,采用微蚀刻工艺蚀刻所述第一金属板,在所述第二表面除所述第二导通区域以外的其他区域设置抗蚀刻膜,采用微蚀刻工艺蚀刻所述第二金属板,将所述第一金属板和所述第二金属板进行配板压合,采用该技术方案实现电路板层间导通的过程,无需钻孔,因此不会发生断钻的现象,节约了电路板外层的布线空间。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详细描述的部分,可以参见其它实施例的相关描述。
需要说明的是,对于前述的各方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本发明并不受所描述动作顺序的限制,因为依据本发明,某些步骤可以采用其它顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作和模块并不一定是本发明所必须的。
以上对本发明实施例所提供的电路板基板层间导通的方法及电路板基板进行了详细介绍,但以上实施例的说明只是用于帮助理解本发明的方法及其核心思想,不应理解为对本发明的限制。本技术领域的技术人员,依据本发明的思想,在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。

Claims (9)

1.一种电路板基板层间导通的方法,其特征在于,包括:
采用蚀刻工艺分别在第一金属板的第一表面和第二金属板的第二表面制作线路图形,所述第一金属板的厚度为H,所述第二金属板的厚度为h,h=H1;
在所述第一表面的第一导通区域设置抗蚀刻膜,采用微蚀刻工艺蚀刻所述第一金属板以使得所述第一金属板的除所述第一导通区域以外的其他区域的厚度为H1,所述第一导通区域的面积为S1,其中,S1根据所述第一导通区域的电流大小确定;
在所述第二表面除第二导通区域以外的其他区域设置抗蚀刻膜,采用微蚀刻工艺蚀刻所述第二金属板以使得所述第二导通区域的厚度为H4,所述第二导通区域的面积为S2,其中,S2根据所述第二导通区域的电流大小确定;
将所述第一金属板和所述第二金属板进行配板压合以使得所述第一导通区域和所述第二导通区域接触。
2.根据权利要求1所述的方法,其特征在于,所述方法还包括:
采用蚀刻工艺分别在所述第一金属板的第三表面和第二金属板的第四表面制作线路图形,其中,所述第三表面为与所述第一金属板的第一表面相对应的另一个表面,所述第四表面为与所述第二金属板的第二表面相对应的另一个表面;
将所述第一金属板和所述第二金属板进行配板压合。
3.根据权利要求1所述的方法,其特征在于,所述采用蚀刻工艺分别在第一金属板的第一表面和第二金属板的第二表面制作线路图形之前还包括:
对所述第一金属板和所述第二金属板进行表面处理,所述表面处理包括除油,微蚀刻和粗糙处理。
4.根据权利要求1所述的方法,其特征在于,所述采用蚀刻工艺分别在第一金属板的第一表面和第二金属板的第二表面制作线路图形包括:
对所述第一金属板蚀刻的厚度为H1/2+H2+H3,对所述第二金属板蚀刻的厚度为H1/2,其中,所述第一金属板和所述第二金属板进行蚀刻区域的垂直方向上剩余的厚度均为H1/2,所述第一金属板的厚度H=H1+H2+H3,其中,H2为所述第一金属板的介质层厚度,H3为需要进行微蚀刻的厚度。
5.根据权利要求1或2所述的方法,其特征在于,所述将所述第一金属板和所述第二金属板进行配板压合包括:
采用半固化片PP将所述第一金属板和所述第二金属板进行配板压合。
6.根据权利要求1至3任一项所述的方法,其特征在于,
所述第一金属板和所述第二金属板为铜板。
7.根据权利要求1至3任一项所述的方法,其特征在于,
所述抗蚀刻膜包含干膜。
8.根据权利要求1所述的方法,其特征在于,
所述H4≤0.1mm,所述S1>S2。
9.一种电路板,其特征在于,包括:第一金属板和第二金属板,其中,所述第一金属板的第一表面和第二金属板的第二表面通过蚀刻工艺设置有线路图形;
所述第一金属板的第一表面设置有第一导通区域,其中,所述第一表面的第一导通区域设置抗蚀刻膜,以使得采用微蚀刻工艺蚀刻所述第一金属板以使得所述第一金属板的除所述第一导通区域以外的其他区域的厚度为H1,所述第一导通区域的面积为S1,其中,S1根据所述第一导通区域的电流大小确定;
所述第二金属板的第二表面设置有第二导通区域,其中,所述第二表面除第二导通区域以外的其他区域设置抗蚀刻膜,以使得采用微蚀刻工艺蚀刻所述第二金属板以使得所述第二导通区域的厚度为H4,所述第二导通区域的面积为S2,其中,S2根据所述第二导通区域的电流大小确定;
所述第一导通区域接触所述第二导通区域。
CN201410706020.0A 2014-11-27 2014-11-27 一种电路板基板层间导通的方法及电路板基板 Active CN105704906B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410706020.0A CN105704906B (zh) 2014-11-27 2014-11-27 一种电路板基板层间导通的方法及电路板基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410706020.0A CN105704906B (zh) 2014-11-27 2014-11-27 一种电路板基板层间导通的方法及电路板基板

Publications (2)

Publication Number Publication Date
CN105704906A CN105704906A (zh) 2016-06-22
CN105704906B true CN105704906B (zh) 2018-08-07

Family

ID=56230348

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410706020.0A Active CN105704906B (zh) 2014-11-27 2014-11-27 一种电路板基板层间导通的方法及电路板基板

Country Status (1)

Country Link
CN (1) CN105704906B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112566362A (zh) * 2020-12-11 2021-03-26 乐健科技(珠海)有限公司 高载流高导热电路板及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101553094A (zh) * 2008-03-25 2009-10-07 钰桥半导体股份有限公司 具埋藏式金属导通柱的线路板制作方法
CN101715274A (zh) * 2008-10-07 2010-05-26 欣兴电子股份有限公司 线路板及其工艺
CN101925253A (zh) * 2009-06-17 2010-12-22 鸿富锦精密工业(深圳)有限公司 印刷电路板及其钻孔方法
CN102291946A (zh) * 2011-07-27 2011-12-21 深南电路有限公司 一种厚铜电路板的制作方法
CN103402331A (zh) * 2013-07-25 2013-11-20 东莞生益电子有限公司 具备高密度互连设计和散热结构的pcb板及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100187226B1 (ko) * 1995-12-13 1999-05-01 김광호 공기 조화기 및 그 제어 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101553094A (zh) * 2008-03-25 2009-10-07 钰桥半导体股份有限公司 具埋藏式金属导通柱的线路板制作方法
CN101715274A (zh) * 2008-10-07 2010-05-26 欣兴电子股份有限公司 线路板及其工艺
CN101925253A (zh) * 2009-06-17 2010-12-22 鸿富锦精密工业(深圳)有限公司 印刷电路板及其钻孔方法
CN102291946A (zh) * 2011-07-27 2011-12-21 深南电路有限公司 一种厚铜电路板的制作方法
CN103402331A (zh) * 2013-07-25 2013-11-20 东莞生益电子有限公司 具备高密度互连设计和散热结构的pcb板及其制作方法

Also Published As

Publication number Publication date
CN105704906A (zh) 2016-06-22

Similar Documents

Publication Publication Date Title
CN100542384C (zh) 印刷线路板的加工方法
CN105722302B (zh) 嵌入凸台金属基的电路板及其加工方法
US9526184B2 (en) Circuit board multi-functional hole system and method
CN102548258B (zh) 槽底具有通孔、阻焊及线路图形的阶梯槽线路板的制作方法
CN101861049B (zh) 厚铜线路板的线路蚀刻和阻焊制作方法
CN100593964C (zh) 配线电路基板及配线电路基板的制造方法
WO2009023283A3 (en) Interconnection element with posts formed by plating
JP2009124098A (ja) 電気部材及びそれを用いた印刷回路基板の製造方法
CN102159035B (zh) 印刷电路板及其制作方法和制作双面印刷电路板的方法
CN102711394A (zh) 一种用于电路板的电镀互连加工工艺
CN103517579A (zh) 一种线路板及其加工方法
CN108260291A (zh) 一种基于树脂塞孔和背钻工艺的无引线残留的电镀方法
CN106488665A (zh) 镀金半孔板的制作方法
CN104661450B (zh) 一种基于激光钻孔直接孔金属化的方法
TW200715930A (en) Method for manufacturing a substrate embedded with an electronic component and device from the same
CN105704906B (zh) 一种电路板基板层间导通的方法及电路板基板
JP2011086681A (ja) プリント基板の製造方法
CN108347838A (zh) 一种电路板的制作方法、电路板及移动终端
CN104902700B (zh) 内层厚铜电路板的加工方法和内层厚铜电路板
CN104378922A (zh) 一种适合于高频电路的精细电路板形成方法
CN106604571A (zh) 线路板通孔的制作方法及线路板
CN105489504B (zh) 一种封装基板的制作方法
TW200607425A (en) Method for producing PCB
CN104902677B (zh) 外层超厚铜电路板及其钻孔方法
CN104754867B (zh) 厚铜电路板及其加工方法和层间互连结构的实现方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 518053 No. 99 East Qiaocheng Road, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: SHENZHEN SHENNAN CIRCUIT CO., LTD.

Address before: 518053 No. 99 East Qiaocheng Road, Nanshan District, Shenzhen City, Guangdong Province

Patentee before: Shenzhen Shennan Circuits Co., Ltd.

CP01 Change in the name or title of a patent holder