CN101548372A - Ic芯片封装和具有该ic芯片封装的图像显示装置 - Google Patents

Ic芯片封装和具有该ic芯片封装的图像显示装置 Download PDF

Info

Publication number
CN101548372A
CN101548372A CNA2007800451432A CN200780045143A CN101548372A CN 101548372 A CN101548372 A CN 101548372A CN A2007800451432 A CNA2007800451432 A CN A2007800451432A CN 200780045143 A CN200780045143 A CN 200780045143A CN 101548372 A CN101548372 A CN 101548372A
Authority
CN
China
Prior art keywords
mentioned
chip
face
positioning element
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800451432A
Other languages
English (en)
Other versions
CN101548372B (zh
Inventor
加藤达也
久户濑智
中川智克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101548372A publication Critical patent/CN101548372A/zh
Application granted granted Critical
Publication of CN101548372B publication Critical patent/CN101548372B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)

Abstract

液晶驱动器封装(1)是本发明的一个实施方式。膜基材(2)和液晶驱动器(3)通过中介基板(4a)实现互连。在液晶驱动器(3)的与中介基板(4a)相对的对峙面上形成有第1定位标记(11)，在中介基板(4a)的与液晶驱动器(3)相对的对峙面上形成有第2定位标记(12)。在垂直于中介基板(4a)的上述对峙面的方向上观察第1定位标记(11)和第2定位标记(12)时，可观察到该二者之间的距离为液晶驱动器(3)和中介基板(4a)进行贴合时贴合位置所能容许的范围内的距离。由此，可提供一种能够对IC芯片和中介基板进行高效率定位的IC芯片(液晶驱动器)封装。

Description

IC芯片封装和具有该IC芯片封装的图像显示装置
技术领域
本发明涉及一种封装和具有该封装的图像显示装置，在上述封装中例如安装有其中具备细间距(Fine Pitch)端子的IC芯片。
背景技术
随着液晶显示装置的高精细化、高性能化发展，就要求液晶显示装置中搭载的液晶驱动器(IC芯片)具有更多的输出。
一般情况下，通过缩小芯片尺寸以及对芯片的凸点进行细间距(微细)化配置来实现IC芯片的多输出化。最近，较多地采用可实现细间距化的、安装裸芯片液晶驱动器的COF(Chip On Fi1m：薄膜覆晶)。
根据最近的COF封装技术，通过加热加压使IC芯片上的凸点与载带上的内部引线键合，由此实现载带和IC芯片之间的导通。但是，根据这样的键合方法，为了消除凸点位置和内部引线位置之间的偏差，需要使用热变形小、高精细的载带材料。即，上述技术的缺陷在于，所要实现的细间距限制了载带所能选用的材料范围。
为了克服以上缺陷，专利文献1揭示了一种借助于中介基板(Interposer Substrate)连接IC芯片和电路基板(载带)的方法。图13表示了专利文献1所述的封装结构的剖面图。
如图13所示，以芯片倒装键合(Flip Chip Bonding)的方式连接IC芯片104和中介基板101，而且，中介基板101以凸点键合方式连接电路基板107的电极图案110。中介基板101为硅(Si)基板，且通过硅晶圆工艺形成，所以，能够以与IC芯片104的电极相同的细间距来形成和IC芯片104连接的电极。另一方面，以与电路基板107的电极间距、即较大的间距相同的间距来形成和电路基板107连接的电极。并且，在连接IC芯片104的电极和连接电路基板107的电极中，对应的电极在中介基板101上彼此连接。另外，作为电路基板107，可以使用载带。
如上所述，借助于中介基板101实现IC芯片104和电路基板107之间的互连，这样，可以将IC工艺水平的细间距转换为载带工艺水平的电极间距。所以，即使是安装其连接电极由于IC芯片小型化及多输出化而实现高度细间距化的IC芯片的COF封装，其载带基材的选用范围也能得以扩大。
另外，为了应对细间距化，使用硬度和熔点较高的金属或合金凸点来连接IC芯片104和中介基板101。例如，使用金(Au)凸点进行Au-Au键合。通过使用这样的材料，能够抑制凸点变形、防止相邻凸点相互接触，因此，能够将端子间距缩小到25μm左右，从而能够实现IC芯片的多输出化。
另一方面，中介基板和载带的连接端子间距可以大于IC芯片的连接端子间距，例如，可以为50-100μm左右。
在封装制造过程中，在贴合电路基板107和中介基板101时，如果电路基板107由载带或载膜那样较薄的材料构成使得能够透视电路基板107从而可对其相反侧进行观察，就能够由电路基板107的与中介基板101安装面相反一侧的面进行透视观察从而实现电路基板107和中介基板101的位置对准。但是，中介基板101例如是由硅(Si)构成的基板，其厚度较大而无法进行上述透视，并且，IC芯片104也具有无法进行透视的结构，因此，在贴合中介基板101和IC芯片104时，无法使用上述透视方法来实现中介基板101和IC芯片104的位置对准。
另外，虽然制造设备等对IC芯片的性能并无影响，但是，切割加工处理可能造成IC芯片的外形发生局部变化从而导致与设计尺寸不符。所以，即使中介基板预先形成有用于确保该中介基板与IC芯片进行位置对准的标记，但是，由于该标记是根据按照设计尺寸制造的IC芯片进行配置的标记，因此，如果要安装的IC芯片的外形发生了上述变化，就难以准确地实现位置对准。
对此，专利文献2揭示了如图14所示的使用定位标记(AlignmentMark)对2个基板进行位置对准的技术。图14是表示本发明的一实施方式的定位标记的形状和基于该定位标记的位置对准方法的示意图，其中，(a)是各基板的平面图、(b)是各基板的沿A-A’线以及B-B’线的剖面图、(c)是表示叠合状态的图。如图14所示，在具备(100)面的第1硅基板S1上，作为定位标记201，沿<110>方向形成有2个长方形的定位槽201a、201a。另一方面，在具备(100)面的第2硅基板S2上，同样地，作为定位标记202，沿<110>方向形成有2个长方形的定位槽202a、202a，定位槽202a、202a相互分离并平行地配置。第2基板S2的定位槽202a、202a的状态为第1基板的定位槽201a、201a旋转90度后的状态。此外，根据专利文献2，在贴合第1基板S1和第2基板S2的状态下，利用红外线或X线等的透射光对定位槽进行观察。当第1基板S1和第2基板S2实现了位置对准时，可观察到图14的(c)所示的、2个标记201、202叠合的图形。
专利文献1：日本国专利申请公开特开2004-207566号公报，公开日：2004年7月22日。
专利文献2：日本国专利申请公开特开平8-153772号公报，公开日：1996年6月11日。
发明内容
通过以下工序制成图14所示的定位标记201、202：利用通过组合矩形而成的光掩膜图案，并根据常规方法在(100)硅基板上形成抗蚀剂图案，然后采用各向异性腐蚀等方法形成深30μm以上的腐蚀槽。但是，该工序是与图13的封装的制造无关的工序，如果采用该工序，就需要将其作为新工序加到封装制造工序中。在进行封装制造时将导致生产效率降低和制造成本上升。如果要如上所述地进行大量生产，将成为生产效率显著降低的主要因素。
另外，对IC封装而言，除了上述沿着与中介基板的表面平行的方向进行位置对准之外，还优选对IC芯片和中介基板之间的距离(间隙)进行管理。但是，专利文献1、2并未对此作任何说明也未进行任何暗示。
本发明是鉴于上述问题而进行开发的，其目的在于提供一种可配置用于对IC芯片和中介基板进行定位的定位部件并且不会因配置该定位部件而降低封装制造的生产效率的IC芯片封装以及具备该IC芯片封装的图像显示装置。
为了解决上述课题，本发明的IC芯片封装是一种借助于中介基板将IC芯片安装在封装基材上的IC芯片封装，其特征在于：在上述IC芯片的与上述中介基板相对的对峙面上形成有电极和第1定位部件，其中，该第1定位部件表示IC芯片和中介基板的贴合位置；在上述中介基板的与上述IC芯片相对的对峙面上形成有配线导体和第2定位部件，其中，该配线导体具备与上述电极进行电连接的IC芯片连接端子以及与上述封装基材进行电连接的封装基材连接端子，上述第1定位部件和上述第2定位部件为成对配置关系；上述第1定位部件和上述电极由相同材料构成并处于同一层，并且/或者，上述第2定位部件和上述配线导体由相同材料构成并处于同一层。
根据上述结构，能够进行定位部件的配置并且不会象现有技术那样因配置该定位部件而降低封装制造的生产效率。所以，较之于现有技术的结构，能够明显抑制制造成本的上升。
另外，根据本发明的结构，上述第1定位部件和上述电极由相同材料构成，并且/或者，上述第2定位部件和上述配线导体由相同材料构成。即，第1定位部件和/或第2定位部件含有金属材料等的导电性材料。因此，在进行IC芯片和中介基板的定位时，利用从IC芯片和中介基板中透过的光(具体而言是红外激光或X线)检测出被设置在IC芯片和中介基板的对峙部分的第1定位部件和第2定位部件，从而能够进行IC芯片和中介基板的定位。具体而言，从IC芯片或中介基板的外露面向第1定位部件及第2定位部件照射红外激光或X线，这样，红外激光或X线透过IC芯片或中介基板，在被第1定位部件和第2定位部件反射后从上述外露面出射。使用检测装置对上述出射光进行检测，由此能够确认第1定位部件和第2定位部件的位置。
此外，在本发明的IC芯片封装中，上述第1定位部件和上述第2定位部件具有不同的形状；如果上述IC芯片和上述中介基板的贴合位置为最佳位置，那么，在垂直于IC芯片和中介基板的对峙面的方向上观察上述第1定位部件和上述第2定位部件时，该二者之间的距离为上述贴合位置的容许范围内的距离。
例如，在通过生产线进行产品量产时，并不苛求每个产品都完全符合设计值，只要不影响产品的性能，大多情况下容许存在一定程度的误差(也称之为公差)。但是，根据专利文献2所揭示的定位方法，在进行定位判断时仅有两个选择项可供选择，具体而言，是否能够观察到图14(c)所示的图形，即，是否实现了准确的位置对准。也就是说，根据专利文献2的结构，完全没有对容许误差进行考虑的余地。因此，如果根据专利文献2的定位方法进行量产时，将会出现大量不符合标准的产品。另一方面，根据本发明的IC芯片封装的上述结构，在对IC芯片和中介基板进行定位时，只需对第1定位部件和第2定位部件的位置关系进行确认(视觉确认)，就能够判断出是否在贴合位置容许范围内、即，是否在容许误差范围内，所以，能够实现高效率定位。
此外，根据上述结构，即使IC芯片和中介基板未能定位在最佳位置，即，未能按照设计要求进行定位，但由于能够确认该定位是否在容许误差范围内，因此，在如上所述进行封装量产时，较之于现有技术结构，能够进行高效率定位，从而能够防止出现大量不符合标准的产品，所以有助于提高生产效率。
另外，本发明的IC芯片封装优选的是：上述IC芯片的与上述中介基板相对的对峙面为四角形；上述第1定位部件被设置在上述四角形的四个角区域内。
根据上述结构，能够在不妨碍IC芯片和中介基板的电连接的情况下设置第1定位部件。具体而言，根据本发明的IC芯片封装，在上述四角形的4个角区域内设有上述第1定位部件，并且在与该4个角区域相对的中介基板上设有上述第2定位部件。
此外，由于是在IC芯片的全部(4个)角区域设置第1定位部件并进行定位，因此能够实现准确的定位。
本发明的IC芯片封装并不限于在IC芯片的全部(4个)角区域设置第1定位部件的结构，也可以构成为：上述第1定位部件被设置在隔着上述四角形的中心相对的两个角区域内。
较之于上述在4个角区域内设置第1定位部件的结构，上述在2个角区域内设置第1定位部件的结构能够减少部件数，从而能够简化封装制造工序并降低制造成本。
另外，如果上述IC芯片的与上述中介基板相对的对峙面是长方形，第1定位部件的具体配置位置优选的是：关于上述角区域的范围，从上述长方形的角的顶点起沿该长方形的长边方向的长度为该长方形的长边长度的10分之1，从上述长方形的角的顶点起沿该长方形的短边方向的长度为该长方形的短边长度的5分之1。
根据上述，不存在妨碍IC芯片和中介基板的电连接的问题，并且能够对第1定位部件(和第2定位部件)进行充分观察。
此外，本发明的IC芯片封装优选的是：在上述IC芯片的上述对峙面的隔着该对峙面的中心相对的两个角区域内设置的上述第1定位部件分别具有不同的形状。具体而言，在上述两个角区域的其中一个角区域内设置的上述第1定位部件的形状和与另一个角区域内设置的上述第1定位部件成对配置的上述第2定位部件的形状相同。
根据上述结构，在对IC芯片和中介基板进行定位时，即使中介基板(或者IC芯片)在其朝向发生颠倒后被载置到IC芯片(或者中介基板)上，由于相互对峙的第1定位部件和第2定位部件为非成对匹配的关系，因此无法完成定位。即，无法进行贴合。由此，能够对IC芯片进行准确的定位和安装。
此外，本发明的IC芯片封装优选的是：上述第1定位部件和上述第2定位部件之间的上述距离至少包括两种距离，其中一种距离表示定位的容许误差极限，其他的距离小于该容许误差极限。
根据上述结构，在对IC芯片和中介基板进行定位时，不仅能够判断是否超出容许极限，还能够将定位精度划分为2级。
本发明的IC芯片封装优选的是：上述第1定位部件和上述第2定位部件中的一个由多个定位体构成；在垂直于IC芯片和中介基板的对峙面的方向上进行观察时，上述第1定位部件和上述第2定位部件中的另一个被上述定位体包围。并且，上述多个定位体形成为两对并且夹持上述另一个定位部件；上述两对中的一对定位体至上述另一个定位部件的距离与表示定位容许极限的距离相当，上述两对中的另一对定位体至上述另一个定位部件的距离小于上述表示定位容许极限的距离。
作为上述结构的具体示例，可以构成为：上述定位体是正方形，上述另一个定位部件是由两个长方形垂直交叉所构成的十字形并且该长方形的中心相互重合；上述定位体被分别配置在由上述十字形的中心分岔所形成的部分和与该部分相邻的同样由上述十字形的中心分岔所形成的部分之间，使得上述正方形的一个角朝向上述十字形的中心。
在如上所述利用从半导体中透过的光对第1定位部件和第2定位部件进行检测时，优选的是：在上述垂直方向上观察上述IC芯片和中介基板时，在上述第1定位部件和上述第2定位部件的配置位置，含有金属材料的部件仅为第1定位部件和第2定位部件。
根据上述结构，可避免发生因用于检测第1定位部件和第2定位部件的光在透过IC芯片或中介基板后被其他部件反射而导致的测定误差，从而能够进行准确的定位。
除上述利用光进行检测的方法之外，还可以为其他结构，例如：第1定位部件和第2定位部件分别形成有从上述IC芯片和上述中介基板的对峙面突出而相互接触的导电性突起，对各突起设置有配线等的外部输出部。
根据上述结构，可利用外部输出部对第1定位部件的上述突起和第2定位部件的上述突起是否发生接触进行检测，当检测出上述二者接触时，可判断为未超出定位的容许极限。
另外，本发明的IC芯片封装优选的是：上述电极和上述IC芯片连接端子通过凸点实现电连接；在上述IC芯片的与上述中介基板相对的对峙面上形成有第1间隙测定用部件，该第1间隙测定用部件用于测定IC芯片和中介基板的对峙面间的间隙；在上述中介基板的与上述IC芯片相对的对峙面上形成有第2间隙测定用部件，该第2间隙测定用部件和上述第1间隙测定用部件为成对配置关系。具体而言，在垂直于IC芯片和中介基板的对峙面的方向上观察上述第1间隙测定用部件和上述第2间隙测定用部件时，该二者为并列关系。
根据上述结构，本发明的IC芯片封装，除了沿着与中介基板的表面平行的方向进行位置对准之外，还能够对IC芯片和中介基板之间的距离(间隙)进行管理，从而，能够实现准确的定位。
如上所述，在第1定位部件被设置于IC芯片的两个角区域内的情况下，在垂直于IC芯片和中介基板的对峙面的方向上观察上述第1间隙测定用部件和上述第2间隙测定用部件时，该二者被配置在上述IC芯片的与上述两个角区域不同的两个角区域内。
另外，上述第1定位部件和上述第2定位部件可分别兼具有上述第1间隙测定用部件和上述第2间隙测定用部件的功能。
此外，为了解决上述课题，本发明的IC芯片封装构成为：IC芯片借助于中介基板安装在封装基材上，在上述IC芯片的与上述中介基板相对的对峙面上形成有电极，在上述中介基板上形成有配线导体，该配线导体具备与上述电极进行电连接的IC芯片连接端子以及与上述封装基材进行电连接的封装基材连接端子，上述电极和上述IC芯片连接端子通过凸点实现电连接，该IC芯片封装的特征在于，在上述IC芯片的与上述中介基板相对的对峙位置形成有用于测定IC芯片和中介基板的对峙面之间的间隙的第1间隙测定用部件；在上述中介基板的与上述IC芯片相对的对峙位置形成有第2间隙测定用部件，该第2间隙测定用部件和上述第1间隙测定用部件为成对配置关系。
根据上述结构，能够对IC芯片和中介基板之间的距离(间隙)进行管理，能够判断IC芯片的电极和中介基板的IC芯片连接端子是否通过凸点实现了良好的互连。
即，关于在IC芯片的电极和中介基板的IC芯片连接端子上形成的凸点(或者，在IC芯片的电极或中介基板的IC芯片连接端子上形成的凸点)，在制造时使其在上述电极和上述IC芯片连接端子上(或者，在上述电极或上述IC芯片连接端子上)形成为所需高度。当IC芯片和中介基板贴合时，上述凸点将稍微塌陷并且高度降低。但是，如果IC芯片和中介基板未能进行良好的贴合，凸点就完全不会发生任何塌陷，或者，发生过度塌陷。所以，根据本发明，能够利用与上述第1间隙测定用部件成对配置的第2间隙测定用部件来测定IC芯片和中介基板的对峙面之间的间隙，从而对其进行判断。
具体而言，优选的是：在垂直于IC芯片和中介基板的对峙面的方向上观察上述第1间隙测定用部件和上述第2间隙测定用部件时，该二者为并列关系。
根据上述结构，例如，可通过下述简单的方法测定IC芯片和中介基板的对峙面之间的间隙，即：利用上述光对第1间隙测定用部件和第2间隙测定用部件的各自的表面位置进行检测，并求出该二者的差值。
另外，本发明的IC芯片封装优选的是：上述IC芯片的与上述中介基板相对的对峙面为四角形；上述第1间隙测定用部件被设置在上述四角形的四个角区域内。
根据上述结构，能够在不妨碍IC芯片和中介基板的电连接的情况下设置第1间隙测定用部件。具体而言，根据本发明的IC芯片封装，在上述四角形的4个角区域内设有上述第1间隙测定用部件，并且在与该4个角区域相对的中介基板上设有上述第2间隙测定用部件。
此外，由于是在IC芯片的全部(4个)角区域设置第1间隙测定用部件并进行间隙测定，因此能够实现准确的定位。
另外，本发明的IC芯片封装并不限于在IC芯片的全部(4个)角区域设置第1间隙测定用部件的结构，也可以构成为：上述第1间隙测定用部件被设置在隔着上述四角形的中心相对的两个角区域内。
较之于上述在4个角区域内设置第1间隙测定用部件的结构，上述在2个角区域内设置第1间隙测定用部件的结构能够减少部件数，从而能够简化封装制造工序并降低制造成本。
另外，如果上述IC芯片的与上述中介基板相对的对峙面是长方形，第1间隙测定用部件的具体配置位置优选的是：关于上述角区域的范围，从上述长方形的角的顶点起沿该长方形的长边方向的长度为该长方形的长边长度的10分之1，从上述长方形的角的顶点起沿该长方形的短边方向的长度为该长方形的短边长度的5分之1。
根据上述，不存在妨碍IC芯片和中介基板的电连接的问题，并且能够对第1定位部件(和第2定位部件)进行充分观察。
另外，本发明的IC芯片封装优选的是：在垂直于IC芯片和中介基板的对峙面的方向上观察上述第1间隙测定用部件和上述第2间隙测定用部件时，该二者被配置在上述IC芯片和上述中介基板的对峙面的中央部分。
根据上述结构，上述IC芯片和上述中介基板的对峙面的中央部分也能够进行间隙测定，因此，能够实现更准确的贴合，从而能提供高品质的IC芯片封装。
本发明的IC芯片封装优选的是：在垂直于上述IC芯片和上述中介基板的对峙面的方向上进行观察时所观察到的上述第1间隙测定用部件的面积至少为15μm2，上述第2间隙测定用部件的面积至少为15μm2。此外，本发明的IC芯片封装优选的是：上述中介基板是形成有电路的半导体基板；上述第1间隙测定用部件和上述第2间隙测定用部件由可使光在透过半导体后进行反射的材料构成。
根据上述结构，例如，在如上所述利用从半导体中透过的光进行间隙测定时，能够借助于第1间隙测定用部件和第2间隙测定用部件对光进行有效捕捉，所以，能够收集到稳定的测定数据。
另外，为了解决上述课题，本发明的图像显示装置的特征在于：具备上述结构的IC芯片封装和显示图像显示体，上述显示图像显示体连接上述IC芯片封装的上述封装基材，并根据上述IC芯片输出的信号进行图像显示。
根据上述结构，能够提供一种高可靠性的图形显示装置。
本发明的其他目的、特征和优点在以下的描述中会变得十分明了。此外，以下参照附图来明确本发明的优点。
附图说明
图1是表示本发明的实施方式1的液晶驱动器封装的结构的平面图。
图2是图1所示的液晶驱动器封装的沿A-A’线的向视剖面图。
图3是表示在图1所示的液晶驱动器封装中设置的液晶驱动器和中介基板的结构的立体图。
图4是表示在图1所示的IC芯片封装中设置的IC芯片和中介基板的对峙面的结构的立体图。
图5是表示在图1所示的液晶驱动器封装中设置的液晶驱动器和中介基板的结构的平面图。
图6是表示在图1所示的液晶驱动器封装中设置的第1定位标记和第2定位标记的位置关系的图。
图7是表示构成图6所示的第2定位标记的多个标记部件的位置关系的图。
图8是表示在图1所示的液晶驱动器封装中设置的液晶驱动器和中介基板的结构的平面图。
图9是表示在另一实施方式的液晶驱动器封装中设置的液晶驱动器和中介基板的对峙面的结构的图。
图10是表示在图9所示的液晶驱动器封装中设置的液晶驱动器和中介基板的结构的平面图。
图11是表示在图9所示的液晶驱动器封装中设置的第1间隙测定用部件和第2间隙测定用部件的位置关系的图。
图12是表示其中安装有图1所示的液晶驱动器封装的显示装置的图。
图13是表示现有技术的结构的剖面图。
图14是表示现有技术的图。
<标号说明>
1液晶驱动器封装(IC芯片封装)
2膜基材(封装基材)
3、3’液晶驱动器(IC芯片)
3a驱动信号输出用端子(电极)
3b  信号输入用端子(电极)
4a、4b   中介基板
5、6   膜上配线(Wire on Film)
7    阻焊剂
8    器件孔(Device Hole)
11   第1定位标记(第1定位部件)
12   第2定位标记(第2定位部件)
12a-1、12a-2、12a-3、12a-4   标记部件
13   第1间隙测定用部件
14   第2间隙测定用部件
15   填料
20   玻璃基板
21   信号配线
21a  数据电极线
21b  栅极电极线
22   薄膜晶体管(TFT)
23   像素电极
24   像素
25   有源矩阵基板
26   液晶层
27   对置基板
30a  输入凸点
30b  输出凸点
40   液晶驱动器连接用凸点
41   膜基材连接用凸点
45   输出端子部
46   输入端子部
47   外部配线基板
51   安装有液晶驱动器的显示装置(图像显示装置)
52   液晶显示部(图像显示体)
具体实施方式
(实施方式1)
以下，说明本发明的液晶驱动器封装(IC芯片封装)的一个实施方式。在以下说明中，为了实施本发明，在技术上作了各种优选限定。但是，本发明的范围并不限于下述实施方式和附图。
首先，根据图1至图8说明本发明的液晶驱动器封装。
图1是表示本实施方式的液晶驱动器封装的结构的平面图，是表示从中介基板4a侧进行观察时的状态的平面图。图2是表示图1所示的液晶驱动器封装1的沿A-A’线的向视剖面图。为了便于进行说明，图2表示中介基板4a位于附图下方的状态，并且，表示沿A-A’线的剖面的一部分。
本实施方式的液晶驱动器封装1能够作为液晶显示体驱动装置使用，其中，该液晶显示驱动装置被配置在液晶显示体所具有的显示面的周边并与该显示面相邻以用于驱动该液晶显示体。因此，如图1所示，液晶驱动器封装1至少具备膜基材(封装基材)2、液晶驱动器(IC芯片)3、中介基板4a。如图2所示，在液晶驱动器封装1中，液晶驱动器3被配置在膜基板2的器件孔8内，并且借助于中介基板4a将液晶驱动器3固定在膜基材2上。在本实施方式中对COF(Chip On Film：薄膜覆晶)方式的液晶驱动器封装进行说明。该COF方式的液晶驱动器封装的结构为：在膜基材2上形成的配线导体(内部引线)和在中介基板4a上形成的配线导体相互对峙。
上述液晶驱动器3包括多个液晶驱动用电路(未图示)，具有液晶显示体驱动功能。如图2所示，液晶驱动用电路包括驱动信号输出用端子3a(电极)和信号输入用端子3b(电极)，其中，上述驱动信号输出用端子3a用于输出驱动信号，上述信号输入用端子3b用于输入图像数据信号等。作为在本实施方式的液晶驱动器封装1中安装的液晶驱动器3，其芯片尺寸例如可以形成为：其与中介基板4a相对的对峙面为1×8mm。另外，可通过研磨芯片实现芯片减薄。
上述中介基板4a能够由半导体材料构成，优选为硅。对于其尺寸并无特别限定，例如能够是2mm×20mm、厚度400μm。
图2所示的填料15覆盖液晶驱动器3和中介基板4a的对峙区域、膜基材2的器件孔8以及膜上配线5、6，用于保护连接部不受外部环境的影响。
以下，对包含本发明的特征结构的液晶驱动器3和中介基板4a进行详细说明。
图3是表示从图1所示的液晶驱动器封装1中取出的液晶驱动器3和中介基板4a的状态的立体图，其中，液晶驱动器3安装在中介基板4a上，即，中介基板4a和液晶驱动器3相互贴合在一起。另外，图4是表示脱离贴合状态后的中介基板4a和液晶驱动器3的对峙面的结构的图。在此，为了便于进行说明，关于图3的中介基板4a，只表示了膜基材连接用凸点41，该膜基材连接用凸点41形成在膜基材连接用端子上，该膜基材连接用端子与图2所示的膜基材2的配线导体的端子连接。另外，一端形成有上述膜基材连接用端子的中介基板上的配线导体未图示。另外，关于图4，为了便于进行说明，同样未示出中介基板上的配线导体。
如上所述，上述液晶驱动器3具备驱动信号输出用端子3a和信号输入用端子3b(图2)。在本实施方式中，由于液晶驱动器3并非是直接安装在膜基板上的结构，而是借助于中介基板4a连接膜基材，因此，较之于直接连接在膜基材的情况，无需根据膜基材的配线结构来配置液晶驱动器3的端子，从而能够相对自由地进行端子的配置。在此，在本实施方式安装的液晶驱动器3中，能够按图4所示配置多列驱动信号输出用端子3a。较之于沿着液晶驱动器的长边将驱动信号输出用端子配置为1列的结构，上述将驱动信号输出用端子3a配置为多列的结构能够缩小芯片尺寸。更具体地说，本实施方式的液晶驱动器3的驱动信号输出用端子3a的配置方式为：如图4所示，任意1列的2个端子之间配置有其相邻列的1个端子。通过上述配置，能够进一步缩小液晶驱动器3的芯片尺寸。另外，在本实施方式的液晶驱动器3中，只对驱动信号输出用端子3a进行上述配置，信号输入用端子3b被配置成1列。但是，本发明并不限于此，也可按照与图4所示的驱动信号输出用端子3a相同的配置方法来配置信号输入端子3b。
如图4所示，在图2所示的驱动信号输出用端子3a和信号输入用端子3b上形成有凸点。在图4中，以上述信号输入用端子上的凸点作为输入凸点30a，以上述驱动信号输出用端子上的凸点作为输出凸点30b。输入凸点30a和输出凸点30b的配置位置并不限于图4所示的结构，可根据驱动信号输出用端子和信号输入用端子的配置位置，进行适当变更。
另外，在上述液晶驱动器3的配置有驱动信号输出用端子3a、信号输入用端子3b、输入凸点30a以及输出凸点30b的配置面上具备第1定位标记11(第1定位部件)。
具体而言，在上述配置面上，上述第1定位标记11形成在该配置面的2个相对的角区域中，并且和驱动信号输出用端子3a、信号输入用端子3b形成在同一层。
以下，根据图5对上述角区域进行说明。图5是表示图3的结构中的液晶驱动器3和中介基板4a的平面图。在图5中，上述角区域是区域A和区域B所示的区域。关于区域A的范围，从液晶驱动器3的角A的顶点起沿液晶驱动器3的长边方向的长度为该液晶驱动器3的长边长度的10分之1，从上述角A的顶点起沿液晶驱动器3的短边方向的长度为该液晶驱动器3的短边长度的5分之1。同样地，关于区域B的范围，从液晶驱动器3的角B的顶点起沿液晶驱动器3的长边方向的长度为该液晶驱动器3的长边长度的10分之1，从上述角B的顶点起沿液晶驱动器3的短边方向的长度为该液晶驱动器3的短边长度的5分之1。这些区域不会妨碍输入凸点30a及输出凸点30b和液晶驱动器连接用凸点40之间的连接，并且，也不会妨碍中介基板和IC芯片的配线导体的有效配置，其中，上述液晶驱动器连接用凸点40形成在中介基板4a上。因此，优选在这些区域设置第1定位标记11。
如图4所示，上述第1定位标记11是由2个长方形相互垂直交叉构成的具备4个枝部11a(图6)的十字形，并且2个长方形的中心相互重合。能够使用与驱动信号输出用端子3a和信号输入用端子3b相同的材料来构成第1定位标记11。具体而言，上述材料为铝、铜和金。
另外，如图4所示，在上述中介基板4a的与液晶驱动器3的凸点配置面相对的面上设置有上述膜基材连接用凸点41、上述液晶驱动器连接用凸点40和配线导体(未图示)，其中，在上述液晶驱动器3的凸点配置面上设置有输入凸点30a和输出凸点30b。
在中介基板4a上形成有配线导体(未图示)，在该配线导体的一端的端子上形成有上述膜基材连接用凸点41，在另一端的端子上形成有上述液晶驱动器连接用凸点40。如图4所示，液晶驱动器连接用凸点40被配置在中介基板4a的表面的中央部分，以对应液晶驱动器3的输入凸点30a和输出凸点30b的配置结构。并且，膜基材连接用凸点41设置在液晶驱动器连接用凸点40的配置位置的外围。
另外，中介基板4a具备第2定位标记12(第2定位部件)，该第2定位标记与配置有液晶驱动器连接用凸点40的面上的上述配线导体位于同一层。
上述第2定位标记12被配置在与图5所示的液晶驱动器3的区域A和区域B相对的区域。第1定位标记11和第2定位标记12被配置为：在垂直于中介基板4a的配置有液晶驱动器连接用凸点40的面的方向进行观察时，第1定位标记11和第2定位标记12呈并列关系。
上述第2定位标记12由4个正方形的标记部件12a(定位体)构成，其构成材料与配线导体相同。
以下，根据图6对第2定位标记12的具体结构以及其与第1定位标记11的相对关系进行说明。
图6表示：在上述区域A或区域B中，第1定位标记11和第2定位标记12的从垂直于液晶驱动器3的配置有输入凸点30a和输出凸点30b的面的方向进行观察时的状态。另外，图6表示在液晶驱动器3和中介基板4a以最佳位置进行定位(位置对准)的状态下的第1定位标记和第2定位标记之间的位置关系。
如上所述，第1定位标记11具备4个枝部11a，这些枝部11a形成为十字形。在相邻的枝部11a之间，能够观察到第2定位标记12的标记部件12a，该标记部件12a与相邻的上述枝部11a之间隔开预定的距离。即，设置有4个标记部件12a，标记部件12a可根据大小分为两组，其中，标记部件12a-1、12a-2比标记部件12a-3、12a-4大。标记部件12a-1、12a-2被配置为：在图6所示的状态下，可观察到标记部件12a-1、12a-2和第1定位标记11之间的距离为GL。另外，标记部件12a-3、12a-4被配置为：在图6所示的状态下，标记部件12a-3、12a-4和第1定位标记11之间的距离为GS，并且，距离GS小于距离GL。
在对液晶驱动器3和中介基板4a进行定位时，从垂直于液晶驱动器3的配置有输入凸点30a和输出凸点30b的面的方向来观察第1定位标记11和第2定位标记12。如果定位于最佳位置，就可观察到图6所示的状态。在本实施方式中，即使观察不到图6所示的状态，只要能观察到下述状态就可完成定位并贴合液晶驱动器3和中介基板4a，即：十字形的第1定位标记11被嵌入由4个标记部件12a-1、12a-2、12a-3和12a-4形成的呈十字形的间隙内。
即，上述距离GL和距离GS是贴合位置容许范围内的距离，并且，满足距离GL的标记部件12a-1、12a-2表示液晶驱动器3和中介基板4a的贴合位置所容许的极限位置。在进行定位时，如果第1定位标记11和标记部件12a-1、12a-2相叠合，则表示需要重新定位。另外，满足距离GS的标记部件12a-3、12a-4表示在液晶驱动器3和中介基板4a的贴合位置所容许的范围内接近最佳位置的位置。
另外，如上所述，预先确定第1定位标记11和标记部件12a-1、12a-2、12a-3、12a-4之间的距离。这样，即使在进行重新定位以实现最佳定位位置即图6所示的状态的情况下，也能够很容易算出液晶驱动器3相对于中介基板4a所需移动的距离。
此外，根据本实施方式，如上所述，除了满足距离GL的标记部材12a-1、12a-2以外，还设置有满足距离GS的标记部材12a-3、12a-4。因此，能够进行定位精度的分级。即，在本实施方式中，如果第1定位标记11的定位位置处于图6所示的最佳位置与距离GS之间，则定位精度为A(优)级，如果定位位置处于距离GS与距离GL之间，则定位精度为B(良)级，其中，距离GL为容许极限。
作为如上述对第1定位标记11和标记部件12a-1、12a-2、12a-3、12a-4的相对位置进行观察的方法，有利用可透过半导体的光进行观察的方法。根据该方法，从液晶驱动器3的与配置有输入凸点30a和输出凸点30b的面相反的面，或者，从中介基板4a的与配置有液晶驱动器连接用凸点40的面相反的面，向第1定位标记11和标记部件12a-1、12a-2、12a-3、12a-4照射上述光，并检测由第1定位标记11和标记部件12a-1、12a-2、12a-3、12a-4对上述光进行反射后所形成的反射光，从而能够在图6所示的状态下对第1定位标记11和标记部件12a-1、12a-2、12a-3、12a-4的相对位置进行观察。上述光包括红外线和X线。
另外，如上所述，上述方法构成为：进行光照射，并根据其反射光来确定第1定位标记11和标记部件12a-1、12a-2、12a-3、12a-4的相对位置关系。因此，本实施方式的液晶驱动器封装1优选的是：不在配置有第1定位标记11和标记部件12a-1、12a-2、12a-3、12a-4的位置及其外围设置对上述光进行反射或妨碍光照射的其他结构部件，例如，其中含有金属的结构部件。
下述(表1)列举了图6所示的各距离。
(表1)
表中，禁止设置金属区域是指禁止设置例如妨碍上述光照射的其他结构部件的区域，IC是指液晶驱动器3，IP是指中介基板4a。
另外，图7表示标记部件12a-1、12a-2、12a-3、12a-4之间的相对位置。
此外，可将上述第1定位标记11的高度(即，相对于配置有输入凸点30a和输出凸点30b的面的高度)和第2定位标记12的高度(相对于配置有液晶驱动器连接用凸点40的面的高度)分别设计为1μm。如果高度是1μm，当液晶驱动器3和中介基板4a未实现准确定位时，如上所述，将会观察到第1定位标记11和第2定位标记12叠合的状态。但是，本发明并不限于上述情况，也可以是在进行定位时第1定位标记11和第2定位标记12相接触的结构。为了实现上述结构，优选的是：第1定位标记11及第2定位标记12的导电性突起的形成材料及高度分别和IC芯片电极、IC芯片连接端子相同。
另外，在如上所述第1定位标记11和第2定位标记12相接触的情况下，可以通过电气检测来进行定位，以取代将第1定位标记11和第2定位标记12的相对位置图像化后进行判断的结构。要实现该方法，就需要对于第1定位标记11和第2定位标记12，设置配线等外部输出部，并构成为：当第1定位标记11和第2定位标记12(在此，是图6所示的标记12a-1、12a-2)相接触时，就会发生电流，或者，电流值就会发生变化。根据上述，如果未发生这两种现象，即可判断为液晶驱动器3和中介基板4a的定位位置处于贴合位置容许范围内。
通过上述方法定位后的液晶驱动器3和中介基板4a利用现有公知的方法进行连接。具体而言，例如，如果凸点为金凸点，可利用下述方法：将中介基板4a和液晶驱动器3加热至430℃左右，然后对其施加负荷，将凸点彼此键合在一起从而实现电连接。
另外，膜基材2和中介基板4a的连接方法可以为：从膜基材2的与安装中介基板4a的面相反的面对膜基材2进行透视，确认膜基材2和中介基板4a的定位偏差并进行装置调整，使得中介基板4a的配线导体的膜基材连接端子和图2所示的膜基材2的膜上配线5、6实现电连接。另外，在进行上述连接时可利用设置在上述膜基材连接端子上的凸点9(图2)，并与中介基板4a和液晶驱动器3的连接同样地，将膜基材2和中介基板4a加热至430℃左右后对其施加负荷来进行键合。是将已安装有液晶驱动器3的中介基板4a安装到膜基材2上，还是首先在膜基材2上安装中介基板4a，然后，在该中介基板4a上安装液晶驱动器3，本发明对此并无限制。另外，优选的是：在膜上配线5、6的表面设置有用于保护该膜上配线5、6的阻焊剂7(图2)。
如上所述，根据本实施方式的结构，第1定位标记11和驱动信号输出用端子3a及信号输入用端子3b处于同一层，并且，第1定位标记11和驱动信号输出用端子3a及信号输入用端子3b均由相同材料形成，标记部件12a-1、12a-2、12a-3、12a-4和配线导体处于同一层，并且，标记部件12a-1、12a-2、12a-3、12a-4和配线导体均由相同材料形成。因此，可在驱动信号输出用端子3a及信号输入用端子3b的形成工序中形成第1定位标记11，在配线导体的形成工序中形成标记部件12a-1、12a-2、12a-3、12a-4。因此，较之于现有技术在基板中形成定位槽的方法，可在不降低生产效率的条件下形成定位标记。
另外，在本实施方式中，在对液晶驱动器3和中介基板4a进行定位时，仅需确认(视觉确认)第1定位标记11和第2定位标记12的位置关系就能判断定位位置是否在贴合位置容许范围内、即，容许误差范围内，因此，能够实现高效率定位。
此外，根据上述结构，即使液晶驱动器3和中介基板4a未能定位在最佳位置、即，未能按照设计进行定位时，也能够对上述定位位置是否在容许误差范围内进行确认。因此，较之于现有技术结构，在上述大量生产封装的情况下，能够实现高效率定位。所以，可防止出现诸如在发生的定位偏差并不会影响性能的情况下也进行重新定位这样的问题，从而有助于提高生产效率。
在本实施方式中，第1定位标记11和第2定位标记12设置在图5所示的区域A和区域B两个区域，但是本发明并不限于此。还可以如图8所示，除了区域A和区域B之外，在区域C和区域D也同样设置第1定位标记11和第2定位标记12。根据该结构，能够更准确地进行定位。但是，如本实施方式所述，较之于在区域A、B、C、D四个区域形成第1定位标记11和第2定位标记12的结构，在区域A、B两个区域形成第1定位标记11和第2定位标记12的结构能够减少部件数量，从而能够简化封装制造工序并降低制造成本。
另外，在本实施方式中，如图4所示，液晶驱动器3设置有十字形的第1定位标记11，中介基板4a形成有由4个正方形构成的第2定位标记12。但是，本发明并不限于此，也可以构成为：液晶驱动器3设置有由4个正方形构成的第2定位标记12，中介基板4a设置有十字形的第1定位标记11。
此外，本发明还可以构成为：在液晶驱动器3的区域A中形成有上述十字形的定位标记，并且，在液晶驱动器3的区域B中形成有上述在中介基板4a上设置的由4个正方形构成的定位标记。在此情况下，在中介基板4a的区域B设置上述十字形的定位标记即可。根据该结构，在进行定位前，在将液晶驱动器3载置到中介基板4a时，如果液晶驱动器3的上下朝向与图4所示相反地载置到中介基板4a，那么，由于彼此对峙的定位标记不相匹配，因此，能够发现载置错误并在定位前进行重新载置。
以下，根据图12对其中安装有本实施方式的液晶驱动器封装1的显示装置(图像显示装置)进行说明。
图12是表示本发明的一个实施方式的显示装置的结构的立体图。如图12所示，本实施方式的显示装置51包括液晶显示部(图像显示体)52和液晶驱动器封装1，其中，液晶驱动器3借助于中介基板4a安装在载带2上。在液晶驱动器封装1中，载带2设置有输出端子部45和输入端子部46。
上述液晶显示部52具备有源矩阵基板25、液晶层26和对置基板27，该对置基板27形成有对置电极。
如图12所示，有源矩阵基板25包括玻璃基板20、在该玻璃基板20上形成的信号配线21、像素24等。像素24由薄膜晶体管(以下称之为TFT)22、像素电极23等构成，该薄膜晶体管22是开关元件。像素24被配置为XY矩阵状(二维矩阵状)。TFT22的数据电极和栅极电极分别连接数据电极线21a和栅极电极线21b。
此外，数据电极线21a和栅极电极线21b分别沿着有源矩阵基板25的列方向和行方向延伸并在玻璃基板20的端部与多个液晶驱动器连接，该液晶驱动器驱动各电极线。以下，为了便于进行说明，只对图12所示的数据电极线21a的结构进行说明。显而易见，栅极电极线21b也可以是同样的结构。
数据电极线21a延伸至玻璃基板20的端部，并在该端部与被设置在液晶驱动器封装1的输出端子部45的驱动信号输出用端子进行连接。数据电极线21a和驱动信号输出用端子例如可通过下述方式实现互连，即：以预定间距在输出端子部45形成驱动信号输出用端子，并以与该预定间距相同的间距在玻璃基板20上形成多条数据电极线，利用ACF叠合上述驱动信号输出用端子和上述数据电极线并通过热压焊接法使其互连。
另一方面，在液晶驱动器封装1的输入端子部46设置的信号输入用端子与外部配线基板47上的配线连接在一起。外部配线基板47上的配线用于提供控制信号或电源电位等的显示数据，上述控制信号和电源电位通过载带2和中介基板4a传送给液晶驱动器3。
由液晶驱动器3根据上述显示数据生成的驱动信号借助于中介基板4a被输出到液晶驱动器封装1的驱动信号输出用端子，然后被传送到数据电极线21a。由此，能够对相应的像素24的点亮进行控制。
如上所述，根据本发明的液晶驱动器封装1，即使在安装其端子由于IC芯片小型化或多输出化而实现细间距化的液晶驱动器3时，因为可借助于中介基板4a从液晶驱动器3的端子间距转换为较大间距而不会导致可靠性降低，所以，也不需要对现有技术中膜基材(载带)上的配线间距进行较大的改变。因此，由于无需改变现有工序就能够完成显示装置的组装，所以，能够确保充分的可靠性，同时实现显示装置的高性能化和低成本化。
在本实施方式中，在有源矩阵基板25中使用了玻璃基板20。但本发明并不限于此，只要是透明基板，也可使用现有公知的基板。
另外，在本实施方式中，作为数据电极线侧的驱动器使用了液晶驱动器3。但本发明并不限于此，作为栅电极线侧的液晶驱动器也可使用液晶驱动器3。
此外，在本实施方式中，在同一层以相同的材料形成第1定位标记和驱动信号输出用端子3a及信号输入用端子3b，并且，在同一层以相同的材料形成第2定位标记和中介基板4a上的配线导体。但本发明并不限于此。例如，也可以构成为：在同一层以相同的材料形成第1定位标记和驱动信号输出用端子3a及信号输入用端子3b，中介基板4a上的配线导体和第2定位标记由金属材料形成并处于不同的层。例如，还可以构成为：第1定位标记和驱动信号输出用端子3a及信号输入用端子3b由金属材料形成并处于不同的层，第2定位标记和中介基板4a上的配线导体由相同的材料形成并处于同一层。
在本实施方式中，以驱动液晶显示体的液晶驱动器封装为例进行了说明。但是本发明的IC芯片封装并不限于此。即，本发明也可适用于EL(电致发光)显示体的驱动元件的封装以及在各种便携式电子设备等装置的内部搭载的元件的封装。
(实施方式2)
以下，根据图9对本发明的另一实施方式进行说明。为了阐明本实施方式与上述实施方式1的不同点，以及为了便于进行说明，对于其功能和实施方式1中说明的部件功能相同的部件赋予相同的标号并省略其说明。
图9是表示设置在本实施方式的液晶驱动器封装中的液晶驱动器3’和中介基板4b的对峙面的结构的图，表示与上述实施方式1的图4相同的状态。
关于以液晶驱动器封装为代表的IC封装，如上所述，要提供高精度的封装产品，除了实施方式1中说明的就液晶驱动器3和中介基板4a的贴合位置进行的调整外，优选对液晶驱动器3和中介基板4a之间的距离(间隙)进行管理。所以，在本实施方式中，在液晶驱动器3’的配置有输入凸点30a和输出凸点30b的面上设置有第1定位标记11和第1间隙测定用部件13。另外，在本实施方式中，在中介基板4b的配置有液晶驱动器连接用凸点40的面上设置有第2定位标记12和第2间隙测定用部件14。
上述第1间隙测定用部件13形成在液晶驱动器3’的配置有输入凸点30a和输出凸点30b的面上的、未设置第1定位标记11的2个相对的角区域和两个长边的中央位置。以下，使用图10对此进行说明。
图10是从本实施方式的液晶驱动器封装中取出的液晶驱动器3’和中介基板4b的平面图，表示与上述实施方式1的图5相同的状态。上述第1间隙测定用部件13被设置在图10所示的区域C和区域D以及区域E和区域F。关于区域C、区域D的范围，与区域A、区域B的范围同样地，从液晶驱动器3’的角的顶点起沿液晶驱动器3’的长边方向的长度为该液晶驱动器3’的长边长度的10分之1，从上述角的顶点起沿液晶驱动器3’的短边方向的长度为该液晶驱动器3’的短边长度的5分之1。上述区域C、区域D不会妨碍输入凸点30a及输出凸点30b和液晶驱动器连接用凸点40之间的连接，因此，优选在这些区域设置第1间隙测定用部件13，其中，上述液晶驱动器连接用凸点40形成在中介基板4a上。
上述第2间隙测定用部件14设置在与图10所示的液晶驱动器3’的区域C和区域D以及区域E和区域F对峙的区域。第1间隙测定用部件13和第2间隙测定用部件14被配置为：在垂直于中介基板4b的配置有液晶驱动器连接用凸点40的方向进行观察时，第1间隙测定用部件13和第2间隙测定用部件14呈并列关系。
以下，使用图11对第1间隙测定用部件13和第2间隙测定用部件14的具体的结构进行说明。
图11是表示在图9所示的液晶驱动器3’的对峙面和中介基板4b的对峙面彼此相对的状态下，在垂直于中介基板4b的配置有液晶驱动器连接用凸点40的面的方向上观察图10所示的区域C、D、E或F时，所观察到的第1间隙测定用部件13和第2间隙测定用部件14的位置关系的平面图。如图11所示，从该垂直方向进行观察时，第1间隙测定用部件13和第2间隙测定用部件14两者被并列地设置，且两者的间隔被设定为预定距离。
优选在驱动信号输出用端子3a及信号输入用端子3b的形成工序中形成上述第1间隙测定用部件13。因此，优选的是：第1间隙测定用部件13的构成材料与驱动信号输出用端子3a及信号输入用端子3b相同并且和该二者处于同一层。另外，关于第2间隙测定用部件14，也优选在未图示的配线导体的形成工序中形成该第2间隙测定用部件14。因此，优选的是：第2间隙测定用部件14的构成材料与配线导体相同并且和该配线导体处于同一层。
上述第1间隙测定用部件13的高度(即，相对于配置有输入凸点30a及输出凸点30b的面的高度)和第2定位标记14的高度(相对于配置有液晶驱动器连接用凸点40的面的高度)可以分别设计为1μm。
向上述第1间隙测定用部件13和第2间隙测定用部件14照射上述实施方式1中说明的用于检测第1定位标记11和第2定位标记12的光，由此能够求出两者之间的距离。具体而言，向第1间隙测定用部件13和第2间隙测定用部件14照射上述光，并根据该光的反射光计算出液晶驱动器3’、中介基板4b的与对峙面相反的面至第1间隙测定用部件13和第2间隙测定用部件的各距离。然后，根据上述距离计算出第1间隙测定用部件13和第2间隙测定用部件14之间的距离(间隙)。
对于第1间隙测定用部件13和第2间隙测定用部件14的大小(在上述垂直方向进行观察时所观察到的面积)并无特别限定。但是，如上所述，由于是通过光反射来计算二者的距离的，因此优选至少具有15μm2的面积。
另外，如上所述，由于是根据光反射来计算第1间隙测定用部件13和第2间隙测定用部件14之间的距离的，因此，在本实施方式的液晶驱动器封装中，优选的是：在配置有第1间隙测定用部件13和第2间隙测定用部件14的位置及其外围，不配置反射上述光或者妨碍光照射的其他结构部件，例如，其中含有金属的结构部件。
下述(表2)列举了图11所示的各距离。
(表2)
 
标号 (μm) 备注
WW2X ≤38 禁止设置金属区域的长度
WW2Y ≥18 禁止设置金属区域的长度
NMR ≥1.5 禁止设置金属区域的距离
G 5 第1间隙测定用部件和第2间隙测定用部件之间的距离                  
表中，禁止设置金属区域是指禁止设置例如妨碍上述光照射的其他结构部件的区域。
如上所述，根据本实施方式，除了具有上述实施方式1的效果之外，还能够对贴合之后的液晶驱动器3’和中介基板4b之间的距离(间隙)进行管理。贴合之后的液晶驱动器3’和中介基板4b之间的距离(间隙)相当于在液晶驱动器3’和中介基板4b之间进行凸点-凸点键合的凸点的高度。由此，如果预先在贴合之前的液晶驱动器3’和中介基板4b上分别形成预定高度的凸点，就能够查明上述键合所引起的凸点塌陷程度、即键合状态。例如，预先在贴合之前的液晶驱动器3’和中介基板4b上分别形成高度为7.5μm的凸点，进行贴合之后，利用上述方法对液晶驱动器3’和中介基板4b之间的距离进行测量的结果是11μm，在这种情况下，凸点-凸点键合所引起的凸点塌陷为4μm左右。如果将上述情况设定为良好的凸点-凸点键合状态，那么，在其他封装制造工序中，当发现上述间隙大于11μm时，可判断为凸点之间的键合性能较差，当上述间隙小于11μm(例如7μm)时，可判断为凸点塌陷程度超过设计范围并可能导致该凸点与其他部件之间发生进行不应有的接触。
在本实施方式中，第1间隙测定用部件13和第2间隙测定用部件14设置在图10所示的区域C和区域D以及区域E和区域F。但是本发明并不限于此，第1间隙测定用部件13和第2间隙测定用部件14也可以只设置在区域C和区域D，或者，只设置在区域E和区域F。另外，只要是能够利用上述方法观察到第1间隙测定用部件13和第2间隙测定用部件14的位置，也可以在除区域C和区域D、区域E和区域F以外的区域设置第1间隙测定用部件13和第2间隙测定用部件14。例如，也可以在形成有第1定位标记11和第2定位标记12的区域A和区域B中与第1定位标记11和第2定位标记12一同形成第1间隙测定用部件13和第2间隙测定用部件14。
此外，在本实施方式中，与第1定位标记11和第2定位标记12一同设置第1间隙测定用部件13和第2间隙测定用部件14。但是本发明并不限于此，也可以构成为：不设置第1定位标记11和第2定位标记12，仅设置第1间隙测定用部件13和第2间隙测定用部件14作为用于确认液晶驱动器3’和中介基板4b的贴合状态的部件。
本发明并不限于上述各实施方式，可在本发明的技术方案的范围内进行各种变更，适当组合不同实施方式所揭示的技术手段所获得的实施方式也包括在本发明的技术范围内。
如上所述，本发明的IC芯片封装是一种借助于中介基板将IC芯片安装在封装基材上的IC芯片封装，其特征在于：在上述IC芯片的与上述中介基板相对的对峙面上形成有电极和第1定位部件，该第1定位部件表示IC芯片和中介基板的贴合位置；在上述中介基板的与上述IC芯片相对的对峙面上形成有配线导体和第2定位部件，其中，该配线导体具备与上述电极进行电连接的IC芯片连接端子以及与上述封装基材进行电连接的封装基材连接端子，上述第1定位部件和上述第2定位部件为成对配置关系；上述第1定位部件和上述电极由相同材料构成并处于同一层，并且/或者，上述第2定位部件和上述配线导体由相同材料构成并处于同一层。
根据上述结构，能够进行定位部件的配置并且不会象现有技术那样因配置该定位部件而降低封装制造的生产效率。所以，较之于现有技术的结构，能够明显抑制制造成本的上升。
另外，如上所述，本发明的IC芯片封装是一种借助于中介基板将IC芯片安装在封装基材上的IC芯片封装，其中，在上述IC芯片的与上述中介基板相对的对峙面上形成有电极，在上述中介基板上形成有配线导体，该配线导体具备与上述电极进行电连接的IC芯片连接端子以及与上述封装基材进行电连接的封装基材连接端子，上述电极和上述IC芯片连接端子通过凸点实现电连接，该IC芯片封装的特征在于：在上述IC芯片的与上述中介基板相对的对峙位置形成有用于测定IC芯片和中介基板的对峙面之间的间隙的第1间隙测定用部件；在上述中介基板的与上述IC芯片相对的对峙位置形成有第2间隙测定用部件，该第2间隙测定用部件和上述第1间隙测定用部件为成对配置关系。
根据上述结构，能够对IC芯片和中介基板之间的距离(间隙)进行管理，能够判断IC芯片的电极和中介基板的IC芯片连接端子是否通过凸点实现了良好的互连。
此外，如上所述，本发明的图像显示装置的特征在于：具备上述结构的IC芯片封装和显示图像显示体，上述显示图像显示体连接上述IC芯片封装的上述封装基材，并根据上述IC芯片输出的信号进行图像显示。
根据上述结构，能够提供一种高可靠性的图像显示装置。
上述具体实施方式或实施例仅仅是用于说明本发明技术内容的示例。本发明不限于上述具体示例，不应对本发明进行狭义的解释，可在本发明的精神和技术方案的范围内进行各种变更来实施之。
工业可利用性
本发明的IC芯片(液晶驱动器等)封装是一种借助于中介基板将IC芯片安装在封装基材上的IC芯片封装，在IC芯片和中介基板的对峙面上形成有用于在该两者贴合时进行定位的定位部，在垂直于对峙面的方向观察各定位部时，可观察到各定位部之间的距离为贴合位置容许范围内的距离。因此，只需对各定位部之间的位置关系进行确认(视觉确认)，就能够判断出定位位置是否在贴合位置容许范围内，进而能够高效率地进行定位。
所以，本发明的IC芯片封装不仅可适用于驱动液晶显示体的液晶驱动器封装，还可适用于EL(电致发光)显示体的驱动元件的封装以及在各种便携式电子设备等装置的内部所搭载的元件的封装。

Claims (28)

1.一种IC芯片封装，其中，IC芯片借助于中介基板安装在封装基材上，其特征在于：
在上述IC芯片的与上述中介基板相对的对峙面上形成有电极和第1定位部件，其中，该第1定位部件表示IC芯片和中介基板的贴合位置；
在上述中介基板的与上述IC芯片相对的对峙面上形成有配线导体和第2定位部件，其中，该配线导体具备与上述电极进行电连接的IC芯片连接端子以及与上述封装基材进行电连接的封装基材连接端子，上述第1定位部件和上述第2定位部件为成对配置关系；
上述第1定位部件和上述电极由相同材料构成并处于同一层。
2.根据权利要求1所述的IC芯片封装，其特征在于：
上述第2定位部件和上述配线导体由相同材料构成并处于同一层。
3.一种IC芯片封装，其中，IC芯片借助于中介基板安装在封装基材上，其特征在于：
在上述IC芯片的与上述中介基板相对的对峙面上形成有电极和第1定位部件，其中，该第1定位部件表示IC芯片和中介基板的贴合位置；
在上述中介基板的与上述IC芯片相对的对峙面上形成有配线导体和第2定位部件，其中，该配线导体具备与上述电极进行电连接的IC芯片连接端子以及与上述封装基材进行电连接的封装基材连接端子，上述第1定位部件和上述第2定位部件为成对配置关系；
上述第2定位部件和上述配线导体由相同材料构成并处于同一层。
4.根据权利要求1至3中的任意一项所述的IC芯片封装，其特征在于：
上述第1定位部件和上述第2定位部件具有不同的形状；
在上述IC芯片和上述中介基板的贴合位置为最佳位置的情况下，在垂直于IC芯片和中介基板的对峙面的方向上观察上述第1定位部件和上述第2定位部件时，该二者之间的距离为上述贴合位置所能容许的范围内的距离。
5.根据权利要求1至4中的任意一项所述的IC芯片封装，其特征在于：
上述IC芯片的与上述中介基板相对的对峙面为四角形；
上述第1定位部件被设置在上述四角形的四个角区域内。
6.根据权利要求1至4中的任意一项所述的IC芯片封装，其特征在于：
上述IC芯片的与上述中介基板相对的对峙面为四角形；
上述第1定位部件被设置在隔着上述四角形的中心相对的两个角区域内。
7.根据权利要求5或6所述的IC芯片封装，其特征在于：
上述IC芯片的与上述中介基板相对的对峙面为长方形；
关于上述角区域的范围，从上述长方形的角的顶点起沿该长方形的长边方向的长度为该长方形的长边长度的10分之1，从上述长方形的角的顶点起沿该长方形的短边方向的长度为该长方形的短边长度的5分之1。
8.根据权利要求5所述的IC芯片封装，其特征在于：
在上述IC芯片的上述对峙面上隔着该对峙面的中心相对的两个角区域内设置的上述第1定位部件分别具有不同的形状。
9.根据权利要求8所述的IC芯片封装，其特征在于：
在上述两个角区域的其中一个角区域内设置的上述第1定位部件的形状和与另一个角区域内设置的上述第1定位部件成对配置的上述第2定位部件的形状相同。
10.根据权利要求4所述的IC芯片封装，其特征在于：
上述第1定位部件和上述第2定位部件之间的上述距离至少包括两种距离，其中一种距离表示定位的容许误差极限，其他的距离小于该容许误差极限。
11.根据权利要求4至10中的任意一项所述的IC芯片封装，其特征在于：
上述第1定位部件和上述第2定位部件中的一个由多个定位体构成；
在上述垂直方向上进行观察时，上述第1定位部件和上述第2定位部件中的另一个被上述定位体包围。
12.根据权利要求11所述的IC芯片封装，其特征在于：
上述多个定位体形成为两对并且夹持上述另一个定位部件；
上述两对中的一对定位体至上述另一个定位部件的距离与表示定位容许极限的距离相当，上述两对中的另一对定位体至上述另一个定位部件的距离小于上述表示定位容许极限的距离。
13.根据权利要求11或12所述的IC芯片封装，其特征在于：
上述定位体是正方形，上述另一个定位部件是由两个长方形垂直交叉所构成的十字形并且该长方形的中心相互重合；
上述定位体被分别配置在由上述十字形的中心分岔所形成的部分和与该部分相邻的同样由上述十字形的中心分岔所形成的部分之间，使得上述正方形的一个角指向上述十字形的中心。
14.根据权利要求13所述的IC芯片封装，其特征在于：
上述第1定位部件和上述第2定位部件含有金属材料；
在上述垂直方向上观察上述IC芯片和中介基板时，在上述第1定位部件和上述第2定位部件的配置位置，含有金属材料的部件仅为第1定位部件和第2定位部件。
15.根据权利要求1至14中的任意一项所述的IC芯片封装，其特征在于：
成对配置的上述第1定位部件和上述第2定位部件分别形成有从上述IC芯片和上述中介基板的对峙面突出而相互接触的导电性突起，对各突起设置有延伸到外部的配线。
16.根据权利要求1至15中的任意一项所述的IC芯片封装，其特征在于：
上述电极和上述IC芯片连接端子通过凸点实现电连接；
上述第1定位部件和上述第2定位部件兼用作间隙测定用部件，该间隙测定用部件用于测定IC芯片和中介基板的对峙面间的间隙。
17.根据权利要求1至16中的任意一项所述的IC芯片封装，其特征在于：
上述电极和上述IC芯片连接端子通过凸点实现电连接；
在上述IC芯片的与上述中介基板相对的对峙面上形成有第1间隙测定用部件，该第1间隙测定用部件用于测定IC芯片和中介基板的对峙面间的间隙；
在上述中介基板的与上述IC芯片相对的对峙面上形成有第2间隙测定用部件，该第2间隙测定用部件和上述第1间隙测定用部件为成对配置关系。
18.根据权利要求17所述的IC芯片封装，其特征在于：
在垂直于IC芯片和中介基板的对峙面的方向上观察上述第1间隙测定用部件和上述第2间隙测定用部件时，该二者为并列关系。
19.根据权利要求6所述的IC芯片封装，其特征在于：
上述电极和上述IC芯片连接端子通过凸点实现电连接；
在上述IC芯片的与上述中介基板相对的对峙位置形成有第1间隙测定用部件，该第1间隙测定用部件用于测定IC芯片和中介基板的对峙面间的间隙；
在上述中介基板的与上述IC芯片相对的对峙位置形成有第2间隙测定用部件，该第2间隙测定用部件和上述第1间隙测定用部件为成对配置关系；
在垂直于IC芯片和中介基板的对峙面的方向上观察上述第1间隙测定用部件和上述第2间隙测定用部件时，该二者被配置在上述IC芯片的与上述两个角区域不同的两个角区域内。
20.一种IC芯片封装，其中，IC芯片借助于中介基板安装在封装基材上，在上述IC芯片的与上述中介基板相对的对峙面上形成有电极，在上述中介基板上形成有配线导体，该配线导体具备与上述电极进行电连接的IC芯片连接端子以及与上述封装基材进行电连接的封装基材连接端子，上述电极和上述IC芯片连接端子通过凸点实现电连接，该IC芯片封装的特征在于：
在上述IC芯片的与上述中介基板相对的对峙位置形成有用于测定IC芯片和中介基板的对峙面之间的间隙的第1间隙测定用部件；
在上述中介基板的与上述IC芯片相对的对峙位置形成有第2间隙测定用部件，该第2间隙测定用部件和上述第1间隙测定用部件为成对配置关系。
21.根据权利要求20所述的IC芯片封装，其特征在于：
在垂直于IC芯片和中介基板的对峙面的方向上观察上述第1间隙测定用部件和上述第2间隙测定用部件时，该二者为并列关系。
22.根据权利要求20或21所述的IC芯片封装，其特征在于：
上述IC芯片的与上述中介基板相对的对峙面为四角形；
上述第1间隙测定用部件被设置在上述四角形的四个角区域内。
23.根据权利要求20或21所述的IC芯片封装，其特征在于：
上述IC芯片的与上述中介基板相对的对峙面为四角形；
上述第1间隙测定用部件被设置在隔着上述四角形的中心相对的两个角区域内。
24.根据权利要求22或23所述的IC芯片封装，其特征在于：
上述IC芯片的与上述中介基板相对的对峙面为长方形；
关于上述角区域的范围，从上述长方形的角的顶点起沿该长方形的长边方向的长度为该长方形的长边长度的10分之1，从上述长方形的角的顶点起沿该长方形的短边方向的长度为该长方形的短边长度的5分之1。
25.根据权利要求20至24中的任意一项所述的IC芯片封装，其特征在于：
在垂直于IC芯片和中介基板的对峙面的方向上观察上述第1间隙测定用部件和上述第2间隙测定用部件时，该二者被配置在上述IC芯片和上述中介基板的对峙面的中央部分。
26.根据权利要求17至25中的任意一项所述的IC芯片封装，其特征在于：
在垂直于上述IC芯片和上述中介基板的对峙面的方向上进行观察时所观察到的上述第1间隙测定用部件的面积至少为15μm2，上述第2间隙测定用部件的面积至少为15μm2。
27.根据权利要求17至26中的任意一项所述的IC芯片封装，其特征在于：
上述中介基板是形成有电路的半导体基板；
上述第1间隙测定用部件和上述第2间隙测定用部件由可使光在透过半导体后进行反射的材料构成。
28.一种图像显示装置，其特征在于，包括：
权利要求1至27中的任意一项所述的IC芯片封装；以及
显示图像显示体，该显示图像显示体连接上述IC芯片封装的上述封装基材，并根据上述IC芯片输出的信号进行图像显示。
CN2007800451432A 2006-12-08 2007-12-06 Ic芯片封装和具有该ic芯片封装的图像显示装置 Active CN101548372B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006332593A JP4143666B2 (ja) 2006-12-08 2006-12-08 Ｉｃチップ実装パッケージ、及びこれを備えた画像表示装置
JP332593/2006 2006-12-08
PCT/JP2007/073603 WO2008072551A1 (ja) 2006-12-08 2007-12-06 Ｉｃチップ実装パッケージ、及びこれを備えた画像表示装置

Publications (2)

Publication Number Publication Date
CN101548372A true CN101548372A (zh) 2009-09-30
CN101548372B CN101548372B (zh) 2012-04-18

Family

ID=39511571

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800451432A Active CN101548372B (zh) 2006-12-08 2007-12-06 Ic芯片封装和具有该ic芯片封装的图像显示装置

Country Status (5)

Country Link
US (1) US8080823B2 (zh)
JP (1) JP4143666B2 (zh)
CN (1) CN101548372B (zh)
TW (1) TWI365502B (zh)
WO (1) WO2008072551A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108431546A (zh) * 2015-12-22 2018-08-21 恩普乐股份有限公司 标志器
CN109524444A (zh) * 2018-12-18 2019-03-26 武汉华星光电半导体显示技术有限公司 显示面板

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4143666B2 (ja) 2006-12-08 2008-09-03 シャープ株式会社 Ｉｃチップ実装パッケージ、及びこれを備えた画像表示装置
JP4699495B2 (ja) * 2008-04-24 2011-06-08 シャープ株式会社 Ｉｃチップ実装パッケージ、及びこれを備えた画像表示装置
KR101110429B1 (ko) * 2009-04-08 2012-03-30 시바우라 메카트로닉스 가부시키가이샤 기판 붙임 장치 및 기판 붙임 방법
JP5325684B2 (ja) 2009-07-15 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
US8546191B2 (en) * 2010-12-01 2013-10-01 Xilinx, Inc. Disposing underfill in an integrated circuit structure
CN104392976A (zh) * 2014-10-11 2015-03-04 合肥京东方光电科技有限公司 一种驱动芯片及显示装置
JP2016058758A (ja) * 2016-01-27 2016-04-21 ルネサスエレクトロニクス株式会社 半導体装置
JP6565973B2 (ja) * 2017-06-29 2019-08-28 日亜化学工業株式会社 実装用部品、それを用いた半導体装置及びその製造方法
KR102441202B1 (ko) * 2017-11-17 2022-09-06 주식회사 엘엑스세미콘 드라이브 ｉｃ와 이를 포함한 표시장치
JP7185502B2 (ja) * 2018-11-16 2022-12-07 ローム株式会社 半導体装置、表示ドライバ及び表示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153772A (ja) 1994-11-28 1996-06-11 Mitsubishi Materials Corp 基板貼合せ時における位置合せ方法
JPH10278280A (ja) 1997-04-02 1998-10-20 Brother Ind Ltd インクジェットヘッドおよびその製造方法
JPH10284812A (ja) 1997-04-08 1998-10-23 Mitsubishi Electric Corp 半導体デバイス
JP3451189B2 (ja) 1997-11-28 2003-09-29 株式会社日立ハイテクインスツルメンツ チップ認識装置およびこれを備えたチップ実装装置
US6529027B1 (en) 2000-03-23 2003-03-04 Micron Technology, Inc. Interposer and methods for fabricating same
JP3681692B2 (ja) * 2002-02-20 2005-08-10 東北パイオニア株式会社 電子機器
JP4095827B2 (ja) * 2002-05-10 2008-06-04 株式会社ルネサステクノロジ 半導体装置
JP3921420B2 (ja) * 2002-06-28 2007-05-30 オプトレックス株式会社 可撓配線基板の電子部品搭載用位置決めマークの形成構造
JP3967263B2 (ja) * 2002-12-26 2007-08-29 セイコーインスツル株式会社 半導体装置及び表示装置
JP4031005B2 (ja) * 2005-04-21 2008-01-09 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4687340B2 (ja) 2005-09-02 2011-05-25 ソニー株式会社 半導体装置
JP2007335607A (ja) * 2006-06-14 2007-12-27 Sharp Corp Ｉｃチップ実装パッケージ、及びこれを用いた画像表示装置
JP4143666B2 (ja) 2006-12-08 2008-09-03 シャープ株式会社 Ｉｃチップ実装パッケージ、及びこれを備えた画像表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108431546A (zh) * 2015-12-22 2018-08-21 恩普乐股份有限公司 标志器
CN109524444A (zh) * 2018-12-18 2019-03-26 武汉华星光电半导体显示技术有限公司 显示面板

Also Published As

Publication number Publication date
JP2008147401A (ja) 2008-06-26
TWI365502B (en) 2012-06-01
US8080823B2 (en) 2011-12-20
JP4143666B2 (ja) 2008-09-03
CN101548372B (zh) 2012-04-18
TW200837856A (en) 2008-09-16
WO2008072551A1 (ja) 2008-06-19
US20100025681A1 (en) 2010-02-04

Similar Documents

Publication Publication Date Title
CN101548372B (zh) Ic芯片封装和具有该ic芯片封装的图像显示装置
US5963287A (en) Display unit with flexible printed circuit board
US8648477B2 (en) Semiconductor chip, film substrate, and related semiconductor chip package
US6882034B2 (en) Routing element for use in multi-chip modules, multi-chip modules including the routing element, and methods
TWI263825B (en) Liquid crystal display device and its testing method
KR102322539B1 (ko) 반도체 패키지 및 이를 포함하는 디스플레이 장치
US7508073B2 (en) Wiring board, semiconductor device using the same, and method for manufacturing wiring board
CN100403140C (zh) 液晶显示装置及液晶显示装置的制造方法
JP4252518B2 (ja) 半導体装置
US9299280B2 (en) Substrate of electronic device, electronic device including the same, and measuring method of resistance at connection portion
CN103972201A (zh) 封装结构与显示模组
CN113658974B (zh) 一种发光基板及其制备方法、测试方法、显示装置
US20220293635A1 (en) Semiconductor apparatus and method for manufacturing the same
JP4699494B2 (ja) Ｉｃチップ実装パッケージ、及びこれを備えた画像表示装置
JP2000277574A (ja) Ｌｓｉチップおよびその接合試験方法
KR100816335B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 구동 집적회로 부착방법
JP4699495B2 (ja) Ｉｃチップ実装パッケージ、及びこれを備えた画像表示装置
US20050275099A1 (en) Semiconductor apparatus and method of manufacturing semiconductor apparatus
KR20230085258A (ko) 반도체 패키지 및 그의 검사 방법
JP2007273566A (ja) 検出装置、回路基板及びｉｃチップ
JP3793469B2 (ja) 半導体装置の製造方法
JP2010185747A (ja) パネル及びｉｃチップの搭載状態の検査方法
CN112151593A (zh) 显示面板及其测试方法和显示装置
JPH02272764A (ja) 半導体装置
JP2008257008A (ja) 実装構造体、電気光学装置及び電子機器、並びに、電気光学装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200312

Address after: Hsinchu City, Taiwan, China

Patentee after: Taiwan Semiconductor Manufacturing Company, Ltd.

Address before: Osaka Japan

Patentee before: SHARP Kabushiki Kaisha

TR01 Transfer of patent right