CN101540294B - 制造具有界面阻挡层的半导体器件的方法 - Google Patents
制造具有界面阻挡层的半导体器件的方法 Download PDFInfo
- Publication number
- CN101540294B CN101540294B CN2008101791156A CN200810179115A CN101540294B CN 101540294 B CN101540294 B CN 101540294B CN 2008101791156 A CN2008101791156 A CN 2008101791156A CN 200810179115 A CN200810179115 A CN 200810179115A CN 101540294 B CN101540294 B CN 101540294B
- Authority
- CN
- China
- Prior art keywords
- layer
- tungsten
- nitride layer
- tungsten nitride
- silicide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 230000004888 barrier function Effects 0.000 title claims description 31
- 239000010937 tungsten Substances 0.000 claims abstract description 161
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 161
- -1 tungsten nitride Chemical class 0.000 claims abstract description 97
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 90
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 90
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 64
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 26
- 239000010703 silicon Substances 0.000 claims abstract description 26
- 230000008569 process Effects 0.000 claims abstract description 22
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 75
- 238000004140 cleaning Methods 0.000 claims description 37
- 229910052757 nitrogen Inorganic materials 0.000 claims description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 37
- 229920005591 polysilicon Polymers 0.000 claims description 34
- 239000007789 gas Substances 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 238000003860 storage Methods 0.000 claims description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 4
- 229910000077 silane Inorganic materials 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 claims description 2
- 238000000231 atomic layer deposition Methods 0.000 claims 2
- 238000005240 physical vapour deposition Methods 0.000 claims 2
- 238000010301 surface-oxidation reaction Methods 0.000 claims 1
- 238000010926 purge Methods 0.000 abstract description 3
- 238000006243 chemical reaction Methods 0.000 description 34
- 238000010276 construction Methods 0.000 description 21
- 206010010144 Completed suicide Diseases 0.000 description 17
- 238000005516 engineering process Methods 0.000 description 11
- 238000005259 measurement Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 8
- 229910008807 WSiN Inorganic materials 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 5
- 238000005054 agglomeration Methods 0.000 description 5
- 230000002776 aggregation Effects 0.000 description 5
- 238000001000 micrograph Methods 0.000 description 5
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010406 interfacial reaction Methods 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 238000000746 purification Methods 0.000 description 2
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910018557 Si O Inorganic materials 0.000 description 1
- 229910008938 W—Si Inorganic materials 0.000 description 1
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
- H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
一种制造具有界面阻挡层的半导体存储器件的方法，包括形成第一层；同时注入钨源气体和硅源气体，以在该第一层上形成硅化钨层；在该硅化钨层之上形成氮化钨层，而不实施另外供应硅源气体的后清洗工艺；以及在该氮化钨层之上形成第二层。
Description
相关申请
本发明要求2008年3月21日提交的韩国专利申请No.2008-0026422的优先权，通过引用将其全文并入。
技术领域
本发明涉及一种制造半导体器件的方法，更特别地，涉及一种制造具有界面阻挡层的半导体器件互连的方法。
背景技术
最近，由于互连(如栅极线、位线、和金属线)的电阻-电容(RC)延迟所造成的信号延迟，增加对用在高速半导体存储器件中的互连的新材料和结构的要求。
特别地，为了减少RC延迟的影响，已提出一种多晶硅金属栅极结构，其中栅极是具有多晶硅层和钨层的多层叠结构，即顺序堆叠的W/多晶Si结构。采用钨的多晶硅金属栅极结构称为钨多晶硅栅极结构。
在这种钨多晶硅栅极结构中，阻挡层是用以抑制钨层和多晶硅层之间的界面反应的界面阻挡层(interface barrier)。氮化钨(WN)层或具有硅化钨(WSi)层和WN层的多层叠结构被用作钨多晶硅栅极结构的阻挡层。
图1为根据一种传统钨多晶硅栅极结构的阻挡层的各层之间所量测的凯文接触电阻(Kelvin Rc)。附图标记‘A’表示钨多晶硅栅极结构的凯文接触电阻，其中氮化钨层插在多晶硅层和钨层之间，而附图标记‘B’表示钨多晶硅栅极结构的凯文接触电阻，其中硅化钨层和氮化钨层插在多晶硅层和钨层之间。
参考图1，对于只有氮化钨层被插在多晶硅层和钨层之间的情形A中，可以观察到高的界面电阻。这是因为在氮化钨层和多晶硅层之间引起硅-氮(Si-N)反应。相比之下，在使用硅化钨层当作阻挡层的情形B中，Si-N反应稍微会受到抑制。
根据图1中所示的测量结果，可以看出具有硅化钨层和氮化钨层的多层叠阻挡层可适用于具有高速性能的存储器件。但是，在实施后续的热处理之后，可以从显微图(参见图2)观察到具有硅化钨层和氮化钨层的多层叠阻挡层并没有充分抑制Si-N反应。
图2为在实施后续的热处理之后具有硅化钨层和氮化钨层的多层叠阻挡层的钨多晶硅栅极结构的显微图。
参考图2，后续的热处理在硅化钨层和氮化钨层之间的界面引起反应。例如，在界面发生WSiN反应和Si-N反应。WSiN反应不影响界面电阻，因为其是金属反应。但是，Si-N反应使界面电阻增加，因为其是电介质反应(dielectric reaction)。
Si-N反应是由于硅化钨层在后续的热处理期间的附聚作用而发生。这是因为当在后续的热处理期间硅(Si)从下面的多晶硅层扩散进入硅化钨层时，使硅化钨层发生相变，并且所产生的硅化钨层附聚以释放由该相变所造成的膜应力。在此方式下，在附聚的硅化钨层之间的空间中，存在直接与硅化钨层和氮化钨层接触二者的界面，因此引起Si-N电介质反应。
如图2所示，即使使用具有硅化钨层和氮化钨层的多层叠阻挡层，硅化钨层的附聚作用也会导致在氮化钨层和多晶硅层之间发生Si-N反应，结果使界面电阻增加。这导致晶体管的RC延迟，使其变得难以满足高速存储器的要求。
由硅化钨的附聚作用所造成的Si-N反应并不限于栅极形成工艺，也发生在采用具有硅化钨层和氮化钨层的多层叠阻挡层的其它线形成工艺期间，例如，金属线形成工艺或位线形成工艺。
发明内容
本发明的实施方案涉及制造半导体器件的方法，其可以在形成具有硅化钨层和氮化钨层的多层叠阻挡层的工艺期间，抑制硅化钨层和氮化钨层之间的Si-N反应。
根据本发明的一方面，本发明涉及一种制造半导体存储器件的方法。该方法包括：形成第一层；同时注入钨源气体和硅源气体，以在第一层之上形成硅化钨层；在硅化钨层之上形成氮化钨层，而不实施另外供应硅源气体的后清洗(post purge)工艺；和在氮化钨层之上形成第二层。
根据本发明的另一方面，本发明涉及一种制造半导体存储器件的方法。该方法包括：形成第一层；通过无后清洗的工艺(post purge freeprocess)，在第一层之上形成硅化钨层；在硅化钨层之上形成氮化钨层，该氮化钨层具有允许氮化钨保持非晶特性的最小氮含量和厚度；和在该氮化钨层之上形成第二层。
附图说明
图1为根据一种传统钨多晶硅栅极结构的阻挡层的各层之间所测量的凯文接触电阻(Kelvin Rc)。
图2为在实施后续的热处理之后具有硅化钨层和氮化钨层的多层叠阻挡层的钨多晶硅栅极结构的显微图。
图3A为根据本发明实施方案的包含阻挡层的半导体器件的截面图。
图3B为通过无SiH4后清洗工艺制备具有最小氮含量的氮化钨层的钨多晶硅栅极结构的显微图。
图4说明在各种不同工艺条件下对硅化钨层和氮化钨层实施工艺之后所测量的晶体管电信号延迟。
图5说明根据在沉积硅化钨层期间是否实施SiH4后清洗工艺的x射线光电子能谱(XPS)分析结果。
第6A图说明当实施SiH4后清洗时氮和氧的累积结果。
第6B图说明当实施SiH4后清洗时在硅化钨层和氮化钨层之间的界面处硅化钨层的开口区的硅峰值点。
第7A图说明当省略SiH4后清洗工艺时氮和氧的累积结果。
第7B图说明当省略SiH4后清洗工艺时在硅化钨层和氮化钨层之间的界面处硅化钨层的开口区的Si峰值。
第8图为根据是否实施SiH4后清洗以及氮气流量的环型振荡器(RO)延迟。
具体实施方式
本发明的特定实施方案涉及一种方法，其能够在制造采用具有硅化钨层和氮化钨层的多层叠界面阻挡层的半导体器件中，通过抑制硅化钨层和氮化钨层之间的Si-N反应来减少界面电阻以及保持阻挡层功能。
图3A为根据本发明实施方案的包含阻挡层的半导体器件的剖面图。
参考图3A，在衬底31上形成绝缘层32，第一层33和第二层35设置在绝缘层32之上。在本实施方案中，衬底31为半导体材料，如硅。第一层33可包括主要由硅所制成的层，例如，多晶硅或多晶硅锗(Poly-Si Ge)。第二层35可包括由钨(W)、钌(Ru)、铝(Al)、铂(Pt)等所制成的金属层。
阻挡层插在第一层33和第二层35之间，用作抑制第一和第二层33和35之间界面反应的阻挡层。该阻挡层可为硅化钨(WSi)层34A和氮化钨(WN)层34B的多层叠结构。
特别地，图3A为根据本发明半导体器件的钨多晶硅栅极结构。为了抑制半导体器件中硅化钨层34A和氮化钨层34B之间的Si-N反应，在此提出两种发明方法。一种方法是在沉积硅化钨层34A期间控制工艺条件，而另一种方法是在沉积氮化钨层34B期间控制工艺条件。
下面，将说明在沉积硅化钨层期间通过控制工艺条件抑制Si-N反应的方法。该硅化钨层是使用低压化学气相沉积(LPCVD)法形成，其中钨源气体和硅源气体被供应进入工艺腔室(未图示)。工艺腔室可以是选自市售的各种不同的沉积腔室之一。六氟化钨(WF6)气体可用作钨源气体，而二氯硅烷(SiH2Cl2)气体或硅烷(SiH4)气体可用作硅源气体。SiH2Cl2或SiH4的源气体与钨气体反应，以在第一层33上沉积硅化钨层。
通常，以钨源气体和硅源气体彼此相互反应的方式实施硅化钨层的沉积，然后通过在相同温度下另外供应硅源气体一段预定时间来实施后清洗工艺，由此在表面上薄薄地覆盖硅。因为后清洗工艺主要使用硅烷(SiH4)气体实施，所以常常称为‘SiH4后清洗’。在其它实施方案中，该后清洗工艺也可以使用硅烷以外的硅源气体实施。
当所述层暴露于空气时，后清洗工艺可以防止层的表面被氧化，并且也可以在后续的热处理中抑制硅化钨层的热应力。但是，当应用后清洗工艺时，硅过度地分布在硅化钨层的表面上，因此加速了在硅化钨层表面上额外的硅与由氮化钨层分解的氮之间的Si-N反应。
因此，在本发明的该实施方案中，在硅化钨层的沉积期间，省略后清洗工艺，以最小化Si-N反应(此简称为’无后清洗工艺’)，因此可以防止硅过度地分布在硅化钨层的表面上。在此情形下，可以在硅化钨层上形成原生性(native)氧化物。因此，为了解决该原生性氧化物层的问题，从沉积硅化钨层到沉积氮化钨层的延迟时间(如2小时或更短)被缩减到最小。这样做可以防止原生性氧化物层形成在硅化钨层的表面上。也可以实施净化工艺(cleaning process)，以移除该原生性氧化物层。延迟时间可以在约1秒到约2小时的范围内设定，并且该净化可以通过使用湿化学品的湿式净化法实施。在一实施方案中，该延迟时间不超过5分钟或10分钟。在另一实施方案中，该延迟时间不超过15分钟或30分钟。
同样，若省略该后清洗工艺，则可防止硅过度地分布在硅化钨层的表面上。因此，可以抑制在硅化钨层表面上额外的硅和由氮化钨层分解的氮之间的Si-N反应。
再者，若省略该后清洗工艺，则通过最小化从沉积硅化钨层到沉积氮化钨层的延迟时间(如2小时或更短)，或通过实施净化工艺，可以防止原生性氧化物层形成在硅化钨层的表面上。
或者，为了最小化Si-N反应，在沉积硅化钨层期间，通过改变钨源或硅源的流量，可以增加钨对硅的比率(W/Si比)以减小硅浓度。但是，在此方法中，会抑制硅化钨层和氮化钨层之间的WSiN金属反应，导致不期望的界面电阻增加。
在另一实施方案中，将说明于在沉积氮化钨层期间通过控制工艺条件抑制Si-N反应的方法。
氮化钨层根据氮含量改变相态。若氮含量为约10％或更少，则氮化钨层具有类似于钨层的α-W或β-W晶相。但是，若氮含量的范围为约10％到约50％，则氮化钨层具有作为阻挡层的非晶特性。若氮含量大于约50％，则氮化钨层具有W2N或WN晶相。随着氮含量的增加，氮化钨层以下面的顺序改变相态：α-W、β-W、非晶WNx(氮含量的范围为约10-50％)、晶体W2N和晶体WN。
因此，可以沉积具有小量氮含量的氮化钨层，例如，范围为约10％到约50％，以使氮化钨层和硅化钨层之间的Si-N反应最小化，同时保持氮化钨层的非晶特性。或者，为了使氮化钨层和硅化钨层之间的Si-N反应最小化，同时保持氮化钨层的非晶特性，可以控制氮化钨层的厚度。
例如，当氮化钨层的厚度范围为从约
到约
时，其表现出与氮含量范围为约10％到约50％的氮化钨层相同的效果。换言之，厚度范围为约
到约
使氮化钨层具有非晶特性。
根据上述，当氮化钨层具有不大于给定的氮含量(以下称为”最小氮含量条件”)，或不大于给定的厚度(以下称为”最小厚度”)，或两者皆满足时，可以最小化氮化钨层和硅化钨层之间的Si-N反应，并也可以保持氮化钨层的非晶特性。在本实施方案中，氮化钨层具有不大于约10％到约50％的最小氮含量，和/或范围从约
到约
的最小厚度。
在另一实施方案中，通过同时控制沉积硅化钨层的工艺条件和沉积氮化钨层的工艺条件，也可以抑制Si-N反应。在沉积硅化钨层时，省略所述后清洗工艺以及进一步形成氮化钨，以满足最小氮含量条件或最小厚度条件，或两条件皆满足，从而允许氮化钨层保持非晶特性。
首先，省略后清洗工艺，以最小化在硅化钨层的沉积期间的Si-N反应和最小化延迟时间，或实施上述实施方案中所说明的净化工艺。可以沉积具有最小氮含量的氮化钨层，例如，范围为约10％到约50％，以最小化氮化钨层和硅化钨层之间的Si-N反应，同时保持氮化钨层的非晶特性。
再者，为了最小化氮化钨层和硅化钨层之间的Si-N反应，同时保持氮化钨层的非晶特性，形成厚度范围为约
到约
的氮化钨层。在一个实施方案中，氮化钨层具有不大于约
的最小厚度。因此，通过省略该后清洗工艺和控制最小氮含量条件、最小厚度条件、或两条件皆控制，Si-N反应可以被更有效地抑制。
根据上述，通过应用省略所述后清洗工艺的方法、或控制最小氮含量和/或最小厚度，允许氮化钨层保持非晶特性的方法，可以抑制在硅化钨层和氮化钨层之间界面的Si-N反应。此外，通过同时应用两种方法，Si-N反应可以更有效地得到抑制。
图3B为通过无SiH4后清洗工艺而制备的具有最小氮含量的氮化钨层的钨多晶硅栅极结构的显微图。
参考图3B，可以观察到发生在硅化钨(WSix)层和氮化钨(WN)层之间的整个界面上的WSiN反应。换言之，在硅化钨层中没有开口空间(或空隙)，而且硅化钨层形成的非常均匀。
图4说明在各种不同工艺条件下实施硅化钨层和氮化钨层工艺之后所量测的晶体管电信号延迟。
附图标记A表示通过传统方法制备的钨多晶硅栅极结构的测量结果，在传统方法中，沉积硅化钨层，然后实施SiH4后清洗，并沉积该氮化钨层。附图标记B表示相比于情形A通过增加硅化钨层中硅含量所得到的钨多晶硅栅极结构的测量结果。附图标记C表示相比于情形A通过减少氮化钨层中氮含量所得到的钨多晶硅栅极结构的量测结果。附图标记D表示通过一种方法制备的钨多晶硅栅极结构的量测结果，在该方法中，在沉积硅化钨层时省略SiH4后清洗工艺，而且在沉积氮化钨层时减少氮含量。附图标记E表示通过一种方法制备的钨多晶硅栅极结构的量测结果，在该方法中，在沉积硅化钨层时省略SiH4后清洗工艺。附图标记F表示相比于情形A通过增加硅化钨层中钨含量所得到的钨多晶硅栅极结构的量测结果。附图标记G表示相比于情形A通过减少氮化钨层的厚度所得到的钨多晶硅栅极结构的量测结果。
参考图4，在沉积硅化钨层时增加硅含量的情形B、沉积硅化钨层时增加钨含量的情形F、及减少氮化钨层的厚度的情形G中，延迟值增加。相比之下，在沉积硅化钨层之后没有实施SiH4后清洗工艺的情形E、沉积氮化钨层时减少氮含量的情形C、及沉积氮化钨层时减少氮含量且又省略SiH4后清洗工艺的情形D中，可以观察到延迟值显著减少。特别地，可以观察到情形D的延迟值远小于情形C和E。若将情形G的工艺条件加到情形E的条件中，则预期延迟值进一步延迟。
图5为根据在沉积硅化钨层期间是否实施SiH4后清洗工艺的x射线光电子能谱(XPS)分析结果。具体地，图5显示溅镀之前和之后的Si2p化学贡献对化学状态图。
参考图5，根据Si2p化学贡献，无后清洗样品(以‘R2 SiH4 Skip’表示)分别比‘R3 base’和‘M7 base’样品具有较少的W-Si物质，但是比‘R3 base’和‘M7 base’样品具有较多的Si-O物质。此处，为了方便，制备‘R3 base’和‘M7 base’样品是为了与‘R3 SiH4 Skip’样品比较。
下列的表1系显示溅镀之后的原子浓度。
表1
| 样品 | O1s | Si2p | W4f |
| R3 base | 45.6 | 49.2 | 5.2 |
| R3 SiH4 Skip | 48.0 | 46.8 | 5.3 |
| M7 base | 45.9 | 48.9 | 5.2 |
在原子浓度(％)方面，可以观察到无后清洗样品(R3 SiH4 Skip)具有相对小的Si2p原子浓度，但是具有高的O1s原子浓度。正如图5和表1所观察到的结果，可以观察到后清洗工艺稍微抑制氧化物质在表面上的形成。
图6A为当实施SiH4后清洗时，氮和氧的累积结果。
参考图6A，可以观察到氮没有渗透硅化钨层，但是氧在硅化钨层的中积累。
图6B为说明当实施SiH4后清洗时在硅化钨层和氮化钨层之间的界面处的硅化钨层的开口区的硅峰值点。
参考图6B，在硅化钨层和氮化钨层之间的界面处，硅化钨层的开口区的Si峰值具有不同的分布图(profile)。换言之，没有正常地在硅化钨层的开口区中形成WSiN层。
第7A图为当省略SiH4后清洗工艺时氮和氧的累积结果。
参考图7A，与图6A相比，很少观察到氮。氮从WSiN层很广泛地分布。氧广泛地分布在除了硅化钨层以外的区域。
图7B说明当省略SiH4后清洗工艺时在硅化钨层和氮化钨层之间的界面处的硅化钨层的开口区的Si峰值。
参考图7B，根据在硅化钨层和氮化钨层之间的界面处硅化钨层的开口区的Si峰值的比较结果，可以发现即使在硅化钨层的开口区，WSiN层也是正常且均匀地形成。
图8说明根据是否实施SiH4后清洗以及氮气的流量的环型振荡器(RO)延迟。在图8中，附图标记‘SiH4 flow/WNx：N2 30sccm，
表示经历后清洗的钨多晶硅栅极结构的数据。相比的下，附图标记‘SiH4 skip/WNx：N220sccm，
‘SiH4 skip/WNx：N2 25sccm，
及‘SiH4 skip/WNx：N225sccm，
表示没有经历后清洗的钨多晶硅栅极结构的数据。
参考图8，可以观察到比起实施后清洗的情形，省略后清洗和实施氮气流动的情形，延迟可以改善约10ps。
根据本发明，通过省略在沉积硅化钨层之后通常所实施的后清洗工艺，或通过在形成具有硅化钨层和氮化钨层的多层叠阻挡层的栅极时最小化氮化钨层的氮含量和厚度，可以最小化在硅化钨层和氮化钨层之间的界面处的Si-N反应。因此，这可以减小界面电阻，以抑制晶体管的RC延迟，因此可以实现具有高速性能的半导体存储器件。本发明也适用于制造采用具有硅化钨层和氮化钨层的多层叠阻挡层的非易失性存储器件、位线、或金属线。
虽然本发明已参考特定实施方案进行了详细说明，但对本领域技术人员而言显而易见的是，可以作出所各种不同的变化和修改而不脱离由所附权利要求所限定的本发明的精神和范围。
Claims (20)
1.一种制造具有硅化钨层和氮化钨层的多层叠阻挡层的半导体存储器件的方法，所述方法包括：
在衬底上形成第一层；
在工艺腔室中注入钨源气体和硅源气体，以在所述第一层之上形成硅化钨层；
在所述硅化钨层之上形成氮化钨层，而不实施包括供应硅源气体进入所述工艺腔室的后清洗工艺；和
在所述氮化钨层之上形成第二层。
2.根据权利要求1的方法，还包括，在形成所述氮化钨层之前对所述硅化钨层实施净化工艺，以避免实施所述后清洗工艺，所述后清洗工艺可实行为防止所述硅化钨层的表面氧化。
3.根据权利要求1的方法，其中在形成所述硅化钨层之后的2小时内实施所述氮化钨层的形成。
4.根据权利要求3的方法，其中在形成所述硅化钨层之后的30分钟内实施所述氮化钨层的形成。
5.根据权利要求1的方法，其中所述氮化钨层形成为具有适于使得所述氮化钨层具有非晶特性的最小氮含量。
6.根据权利要求5的方法，其中所述最小氮含量的范围为10％到50％。
7.根据权利要求1的方法，其中所述氮化钨层形成为具有适于使得所述氮化钨层具有非晶特性的最小厚度。
8.根据权利要求7的方法，其中所述最小厚度的范围为
到
9.根据权利要求1的方法，其中所述第一层包括多晶硅层，所述第二层包括钨层。
10.根据权利要求1的方法，其中使用低压化学气相沉积(LPCVD)法形成所述硅化钨层。
11.根据权利要求1的方法，其中所述硅源气体包含二氯硅烷(SiH2Cl2)或硅烷(SiH4)，或两者。
12.根据权利要求1的方法，其中使用物理气相沉积(PVD)或原子层沉积法(ALD)形成所述氮化钨层。
13.一种制造具有硅化钨层和氮化钨层的多层叠阻挡层的半导体存储器件的方法，所述方法包括：
在衬底上形成第一层；
在所述第一层之上形成硅化钨层；
在所述硅化钨层之上形成氮化钨层，其中所述氮化钨层具有使得所述氮化钨维持非晶特性的最小厚度；和
在所述氮化钨层之上形成第二层。
14.根据权利要求13的方法，还包括在形成所述氮化钨层之前实施净化工艺，以移除所述硅化钨层的表面上的原生性氧化物层。
15.根据权利要求13的方法，其中所述最小厚度的范围为10
到50
16.根据权利要求13的方法，其中在形成所述硅化钨层之后，没有实施后清洗工艺。
17.根据权利要求13的方法，其中所述氮化钨层具有的氮含量范围为10％到50％。
18.根据权利要求13的方法，其中在形成所述硅化钨层之后的2小时内实施所述氮化钨层的形成。
19.根据权利要求18的方法，其中在形成所述硅化钨层之后的30分钟内实施所述氮化钨层的形成。
20.根据权利要求13的方法，其中所述第一层包括多晶硅层，所述第二层包括钨层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080026422A KR101015125B1 (ko) | 2008-03-21 | 2008-03-21 | 계면반응배리어를 구비한 반도체장치 제조 방법 |
| KR10-2008-0026422 | 2008-03-21 | ||
| KR1020080026422 | 2008-03-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101540294A CN101540294A (zh) | 2009-09-23 |
| CN101540294B true CN101540294B (zh) | 2011-04-06 |
Family
ID=41089324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101791156A Expired - Fee Related CN101540294B (zh) | 2008-03-21 | 2008-11-25 | 制造具有界面阻挡层的半导体器件的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7666785B2 (zh) |
| KR (1) | KR101015125B1 (zh) |
| CN (1) | CN101540294B (zh) |
| TW (1) | TWI362719B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7781333B2 (en) * | 2006-12-27 | 2010-08-24 | Hynix Semiconductor Inc. | Semiconductor device with gate structure and method for fabricating the semiconductor device |
| US7830016B2 (en) * | 2008-06-30 | 2010-11-09 | Intel Corporation | Seed layer for reduced resistance tungsten film |
| JP2012084694A (ja) * | 2010-10-12 | 2012-04-26 | Elpida Memory Inc | 半導体装置 |
| US8865594B2 (en) * | 2011-03-10 | 2014-10-21 | Applied Materials, Inc. | Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance |
| TWI672737B (zh) * | 2013-12-27 | 2019-09-21 | 美商蘭姆研究公司 | 允許低電阻率鎢特徵物填充之鎢成核程序 |
| KR102275051B1 (ko) * | 2014-01-21 | 2021-07-07 | 어플라이드 머티어리얼스, 인코포레이티드 | 3d 플래시 메모리 애플리케이션을 위한 유전체-금속 스택 |
| US10879177B2 (en) * | 2015-06-19 | 2020-12-29 | Applied Materials, Inc. | PVD deposition and anneal of multi-layer metal-dielectric film |
| US9461137B1 (en) * | 2015-09-11 | 2016-10-04 | Applied Materials, Inc. | Tungsten silicide nitride films and methods of formation |
| CN108560030B (zh) * | 2018-06-01 | 2019-11-19 | 上海华力集成电路制造有限公司 | 金属钨的沉积方法 |
| CN113424300A (zh) | 2018-12-14 | 2021-09-21 | 朗姆研究公司 | 在3d nand结构上的原子层沉积 |
| US10847367B2 (en) | 2018-12-28 | 2020-11-24 | Micron Technology, Inc. | Methods of forming tungsten structures |
| US11244903B2 (en) | 2019-12-30 | 2022-02-08 | Micron Technology, Inc. | Tungsten structures and methods of forming the structures |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127269A (en) * | 1996-11-12 | 2000-10-03 | Taiwan Semiconductor Manufacturing Company | Method for enhancing sheet resistance uniformity of chemical vapor deposited (CVD) tungsten silicide layers |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4141022A (en) | 1977-09-12 | 1979-02-20 | Signetics Corporation | Refractory metal contacts for IGFETS |
| KR20010008590A (ko) * | 1999-07-02 | 2001-02-05 | 김영환 | 반도체장치의 게이트전극 제조방법 |
| KR100351907B1 (ko) | 2000-11-17 | 2002-09-12 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 형성방법 |
| CN100552956C (zh) | 2001-03-12 | 2009-10-21 | 株式会社日立制作所 | 半导体集成电路器件和用于制造半导体集成电路器件的方法 |
| JP3781666B2 (ja) | 2001-11-29 | 2006-05-31 | エルピーダメモリ株式会社 | ゲート電極の形成方法及びゲート電極構造 |
| US20050070097A1 (en) * | 2003-09-29 | 2005-03-31 | International Business Machines Corporation | Atomic laminates for diffusion barrier applications |
| KR100669141B1 (ko) | 2005-01-17 | 2007-01-15 | 삼성전자주식회사 | 오믹막 및 이의 형성 방법, 오믹막을 포함하는 반도체장치 및 이의 제조 방법 |
| KR100683488B1 (ko) * | 2005-06-30 | 2007-02-15 | 주식회사 하이닉스반도체 | 폴리메탈 게이트전극 및 그의 제조 방법 |
| KR100799119B1 (ko) * | 2005-08-29 | 2008-01-29 | 주식회사 하이닉스반도체 | 반도체메모리소자 제조 방법 |
-
2008
- 2008-03-21 KR KR1020080026422A patent/KR101015125B1/ko not_active IP Right Cessation
- 2008-06-30 US US12/165,111 patent/US7666785B2/en not_active Expired - Fee Related
- 2008-07-01 TW TW097124662A patent/TWI362719B/zh not_active IP Right Cessation
- 2008-11-25 CN CN2008101791156A patent/CN101540294B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127269A (en) * | 1996-11-12 | 2000-10-03 | Taiwan Semiconductor Manufacturing Company | Method for enhancing sheet resistance uniformity of chemical vapor deposited (CVD) tungsten silicide layers |
Also Published As
| Publication number | Publication date |
|---|---|
| US7666785B2 (en) | 2010-02-23 |
| CN101540294A (zh) | 2009-09-23 |
| TWI362719B (en) | 2012-04-21 |
| US20090239376A1 (en) | 2009-09-24 |
| TW200941643A (en) | 2009-10-01 |
| KR101015125B1 (ko) | 2011-02-16 |
| KR20090100903A (ko) | 2009-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101540294B (zh) | 制造具有界面阻挡层的半导体器件的方法 | |
| KR100871006B1 (ko) | 얇은 텅스텐 실리사이드층 증착 및 게이트 금속 집적화 | |
| US8629062B2 (en) | Method for forming tungsten film having low resistivity and good surface roughness and method for forming wiring of semiconductor device using the same | |
| CN101154576A (zh) | 形成具有低电阻的钨多金属栅极的方法 | |
| US6605848B2 (en) | Semiconductor device with metal gate electrode and silicon oxynitride spacer | |
| JP2012231123A (ja) | 半導体装置、半導体装置の製造方法、基板処理システムおよびプログラム | |
| US7358188B2 (en) | Method of forming conductive metal silicides by reaction of metal with silicon | |
| US7687349B2 (en) | Growth of silicon nanodots having a metallic coating using gaseous precursors | |
| US7605436B2 (en) | Manufacture of semiconductor device having insulation film of high dielectric constant | |
| US11955332B2 (en) | Treatments to enhance material structures | |
| JP2006016641A (ja) | 金属シリコンオキサイドの製造方法、金属シリコンオキシナイトライドの製造方法、およびシリコンドープされた金属ナイトライドの製造方法 | |
| JP4643902B2 (ja) | 半導体装置とその製造方法 | |
| US7256145B2 (en) | Manufacture of semiconductor device having insulation film of high dielectric constant | |
| JP7210682B2 (ja) | 材料構造を改良するための処理 | |
| US20080200031A1 (en) | Method of fabricating gate electrode having polysilicon film and wiring metal film | |
| KR100846391B1 (ko) | 반도체 소자의 텅스텐 실리사이드 게이트 제조 방법 | |
| KR20040016696A (ko) | 반도체장치의 전극형성방법 및 장치 | |
| TW202418358A (zh) | 增強材料結構的處理 | |
| JP2006093182A (ja) | 半導体装置とその製造方法 | |
| KR20070003066A (ko) | 반도체 소자의 게이트 형성 방법 | |
| KR20070075628A (ko) | 반도체 장치의 폴리사이드 게이트 전극 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110406 Termination date: 20131125 |