JP7210682B2 - 材料構造を改良するための処理 - Google Patents

材料構造を改良するための処理 Download PDF

Info

Publication number
JP7210682B2
JP7210682B2 JP2021186256A JP2021186256A JP7210682B2 JP 7210682 B2 JP7210682 B2 JP 7210682B2 JP 2021186256 A JP2021186256 A JP 2021186256A JP 2021186256 A JP2021186256 A JP 2021186256A JP 7210682 B2 JP7210682 B2 JP 7210682B2
Authority
JP
Japan
Prior art keywords
layer
processing chamber
gate dielectric
substrate
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021186256A
Other languages
English (en)
Other versions
JP2022080883A (ja
Inventor
シュリーニヴァース ガンディコッタ，
イーシオン ヤン，
ジャクリーン サマンサ レンチ，
ヨン ヤン，
スティーブン シー．エイチ． ハング，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/951,858 external-priority patent/US11417517B2/en
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2022080883A publication Critical patent/JP2022080883A/ja
Application granted granted Critical
Publication of JP7210682B2 publication Critical patent/JP7210682B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

［０００１］本明細書に記載の実施形態は、一般に、半導体デバイスの製造に関連し、より具体的には、半導体構造内に高品質の高誘電率誘電体材料層および金属ゲート構造を形成するシステムおよび方法に関連する。
［０００２］高いデバイス性能と低い電力消費を実現するため、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）のサイズが縮小してきたので、従来の二酸化ケイ素（ＳｉＯ２）ゲート誘電体の厚さは、物理的な限界まで減少した。その結果、二酸化ケイ素ゲート誘電体を高誘電率誘電体材料に置き換えることが、さらなるスケーリングを達成するためには不可避であった。様々な高誘電率誘電体材料の中で、酸化ハフニウム（ＨｆＯ２）が、その高い誘電率とシリコン基板上での優れた熱安定性により、４５ｎｍ ＭＯＳＦＥＴテクノロジーノードから適用されてきた。ただし、３２ｎｍ ＭＯＳＦＥＴテクノロジーノード以降の酸化膜換算膜厚（ＥＯＴ）をさらにスケーリングするには、高誘電率誘電体材料層の厚さを単純に薄くするだけでは、高誘電率誘電体材料層を通るリーク電流が増加するため、問題がある。
［０００３］加えて、ポリシリコン枯渇効果に関連する望ましくない電圧降下を低減し、ＭＯＳＦＥＴの駆動電流性能と動作速度を向上させるために、従来の多結晶シリコン（ポリシリコン）ゲートは、金属層（例えば、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ））および金属含有導電性化合物層（例えば、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ））で形成された金属ゲートに置き換えられてきた。しかしながら、そのような金属ゲートは、金属含有前駆体（例えば、塩化チタン、ＴｉＣｌ４）および窒素含有前駆体（例えば、アンモニア、ＮＨ３）を使用する炉ベースのプロセスによって、通常、形成される。このプロセスは、高い酸素含有量を含み得るので、将来のスケーラビリティには理想的でない可能性がある。
［０００４］したがって、所望の構造的および電気的特性を確保するように制御することができる化学構造を有する薄い（例えば、１ｎｍ未満のＥＯＴ）高誘電率誘電体材料層を形成するために、かつ高い酸素含有量なしで金属ゲートを形成するために使用できるシステムおよび方法が必要である。
［０００５］本開示の実施形態は、基板上に形成された半導体構造上に高誘電率誘電体キャップ層を形成する方法を提供する。この方法は、半導体構造上に高誘電率誘電体キャップ層を堆積すること、高誘電率誘電体キャップ層上に犠牲シリコンキャップ層を堆積すること、堆積直後の状態の高誘電率誘電体キャップ層を硬化および高密度化するためのキャップ後アニールプロセスを実行すること、ならびに犠牲シリコンキャップ層を除去すること、を含む。
［０００６］本開示の実施形態は、基板上に形成された半導体構造上に高誘電率誘電体キャップ層を形成する方法を、さらに提供する。この方法は、半導体構造上に高誘電率誘電体キャップ層を堆積すること、高誘電率誘電体キャップ層上に犠牲シリコンキャップ層を堆積すること、堆積直後の状態の高誘電率誘電体キャップ層を硬化および高密度化するためのキャップ後アニールプロセスを実行すること、ならびに犠牲シリコンキャップ層を除去すること、を含む。
［０００７］本開示の実施形態は、処理システムを、さらに提供する。システムは、第１の処理チャンバ、第２の処理チャンバ、第３の処理チャンバ、第４の処理チャンバ、およびシステムコントローラを含む。システムコントローラは、第６の処理チャンバ内で高誘電率ゲート誘電体層上に高誘電率誘電体キャップ層を堆積し、第７の処理チャンバ内で高誘電率誘電体キャップ層上に犠牲シリコンキャップ層を堆積し、第８の処理チャンバ内でキャップ後アニールプロセスを実行して、堆積直後の状態の高誘電率誘電体キャップ層を硬化および高密度化し、第９の処理チャンバ内で犠牲シリコンキャップ層を除去するように、構成されている。基板は、処理システム内の真空環境を破壊することなく、第１、第２、第３、および第４の処理チャンバ間を移送される。
［０００８］本開示の上記の特徴を詳細に理解することができるように、上記で簡単に要約された本開示のより具体的な説明が、実施形態を参照することによって行われ、そのいくつかが、添付の図面に示されている。しかしながら、添付の図面は、本開示の典型的な実施形態のみを示し、したがって、その範囲を限定すると見なされるべきではなく、本開示は、他の同等に有効な実施形態を認めることができることに留意されたい。
一実施形態による例示的なマルチチャンバ処理システムの概略上面図である。 一実施形態による半導体構造を形成する方法のプロセスフロー図である。 一実施形態による半導体構造の概略図である。 一実施形態による半導体構造の概略図である。 一実施形態による半導体構造を形成する方法のプロセスフロー図である。 一実施形態による半導体構造の概略図である。 一実施形態による半導体構造の概略図である。 一実施形態による半導体構造の概略図である。
［００１４］理解を容易にするため、可能な場合には、図に共通する同一の要素を示すために同一の参照番号が使用されている。一実施形態の要素および特徴は、さらに説明することなく、他の実施形態に有益に組み込まれ得ることが企図される。
［００１５］ゲート構造が、より小さな寸法にスケーリングするにつれて、改善を提供するための新しい材料構造が、求められている。高誘電率誘電体材料を使用すると、酸化ケイ素などの材料を使用する従来のゲート構造よりも、ゲート構造の誘電率が高くなる。ただし、酸化ケイ素と同様に、ゲート構造の厚さが薄くなると、リーク電流が増加する。例えば、酸化膜換算膜厚が減少すると、ゲートリークが増加する。したがって、ゲートリークと酸化膜換算膜厚の間の逆の関係は、トランジスタと製造されるデバイスの性能に限界を形成する可能性がある。
［００１６］高誘電率誘電体材料は、同様の物理的厚さの酸化ケイ素よりも、チャネルに対する、より優れた静電制御を提供することができる。ゲートリークを増加させることなく酸化膜換算膜厚を薄くすることを、業界が求め続けるにつれ、既知の高誘電率材料の誘電率（「κ値」とも呼ばれる）を最大化する努力は、形態的特性により限界に達しつつある。従来の技術は、κ値の上限を設定する可能性のある高誘電率材料の自然の特性を克服するのに苦労し、その後、新しい膜を組み込もうとしてデバイスを改造してきた。
［００１７］加えて、多結晶シリコン（ポリシリコン）ゲートに代わる、金属層と金属含有導電性化合物で形成された金属ゲートの典型的な炉ベースのプロセスは、プロセス中に高い酸素含有量を含み得るので、将来のスケーラビリティには理想的でない可能性がある。
［００１８］本明細書に記載の実施形態は、薄い（例えば、１ｎｍ未満のＥＯＴ）高誘電率誘電体材料層を形成し、かつ金属ゲートを形成するためのシステムおよび方法を提供する。特定の形態または粒子構造を示す高誘電率誘電体材料を製造することにより、より高い誘電率と、それに続く改善されたデバイス性能が、可能になり得る。例示的なデバイスにおける膜内形態を制御するために、処理が実行されて、特定の膜形態を誘発することができる活性化された基板表面を提供し、ならびに形成後に膜を安定化させることができ、これにより、より高い誘電率をもたらすことができる。高い酸素含有量なしで金属ゲートを形成することにより、酸化膜換算膜厚（ＥＯＴ）のさらなるスケーリングが可能になる。
［００１９］図１は、本開示のいくつかの例によるマルチチャンバ処理システム１００の例の概略上面図である。処理システム１００は、一般に、ファクトリインターフェース１０２、ロードロックチャンバ１０４、１０６、それぞれの移送ロボット１１２、１１４を備えた移送チャンバ１０８、１１０、保持チャンバ１１６、１１８、および処理チャンバ１２０、１２２、１２４、１２６、１２８、１３０を含む。本明細書に詳述するように、処理システム１００内のウェハは、ウェハを処理システム１００の外部の周囲環境（例えば、ファブ内に存在し得るような大気環境）に曝すことなく、様々なチャンバ内で処理され、様々なチャンバ間で移送され得る。例えば、ウェハは、処理システム１００内においてウェハ上で実行される様々なプロセス間で低圧または真空環境を破壊することなく、低圧（例えば、約３００Ｔｏｒｒ以下）または真空環境において様々なチャンバ内で処理され、様々なチャンバ間で移送され得る。したがって、処理システム１００は、ウェハのいくつかの処理のための統合されたソリューションを提供することができる。
［００２０］本明細書で提供される教示に従って適切に改変され得る処理システムの例には、カリフォルニア州サンタクララにあるアプライドマテリアルズ社から市販されているＥｎｄｕｒａ（登録商標）、Ｐｒｏｄｕｃｅｒ（登録商標）またはＣｅｎｔｕｒａ（登録商標）統合処理システムまたは他の適切な処理システムが含まれる。他の処理システム（他の製造業者からのものを含む）が、本明細書に記載された態様から利益を得るように適合され得ることが企図される。
［００２１］図１の図示の例では、ファクトリインターフェース１０２は、ウェハの移送を容易にするために、ドッキングステーション１４０およびファクトリインターフェースロボット１４２を含む。ドッキングステーション１４０は、１つ以上の前方開口式一体型ポッド（ＦＯＵＰ）１４４を受け入れるように構成されている。いくつかの例では、各ファクトリインターフェースロボット１４２は、一般に、ウェハをファクトリインターフェース１０２からロードロックチャンバ１０４、１０６に移送するように構成された、それぞれのファクトリインターフェースロボット１４２の一端に配置されたブレード１４８を備える。
［００２２］ロードロックチャンバ１０４、１０６は、ファクトリインターフェース１０２に連結されたそれぞれのポート１５０、１５２と、移送チャンバ１０８に連結されたそれぞれのポート１５４、１５６とを有する。移送チャンバ１０８は、保持チャンバ１１６、１１８に連結されたそれぞれのポート１５８、１６０と、処理チャンバ１２０、１２２に連結されたそれぞれのポート１６２、１６４とを、さらに有する。同様に、移送チャンバ１１０は、保持チャンバ１１６、１１８に連結されたそれぞれのポート１６６、１６８と、処理チャンバ１２４、１２６、１２８、１３０に連結されたそれぞれのポート１７０、１７２、１７４、１７６とを有する。ポート１５４、１５６、１５８、１６０、１６２、１６４、１６６、１６８、１７０、１７２、１７４、１７６は、例えば、移送ロボット１１２、１１４によってウェハを通過させるための、かつ、それぞれのチャンバ間にシールを提供して、ガスがそれぞれのチャンバ間を通るのを防ぐためのスリットバルブを備えたスリットバルブ開口部であり得る。一般に、ウェハを通過させるために任意のポートが開く。それ以外の場合、ポートは閉じられる。
［００２３］ロードロックチャンバ１０４、１０６、移送チャンバ１０８、１１０、保持チャンバ１１６、１１８、および処理チャンバ１２０、１２２、１２４、１２６、１２８、１３０は、ガスおよび圧力制御システム（具体的には示されていない）に流体連結され得る。ガスおよび圧力制御システムは、１つ以上のガスポンプ（例えば、ターボポンプ、クライオポンプ、粗引きポンプ）、ガス源、様々なバルブ、および様々なチャンバに流体連結された導管を含むことができる。動作中、ファクトリインターフェースロボット１４２は、ウェハをＦＯＵＰ１４４からポート１５０または１５２を介してロードロックチャンバ１０４または１０６に移送する。次に、ガスおよび圧力制御システムは、ロードロックチャンバ１０４または１０６をポンプダウンする。さらに、ガスおよび圧力制御システムは、移送チャンバ１０８、１１０および保持チャンバ１１６、１１８を内部の低圧または真空環境（不活性ガスを含み得る）で維持する。したがって、ロードロックチャンバ１０４または１０６のポンプダウンは、例えば、ファクトリインターフェース１０２の大気環境と移送チャンバ１０８の低圧または真空環境との間で、ウェハを渡すことを容易にする。
［００２４］ポンプダウンされたロードロックチャンバ１０４または１０６内のウェハを、移送ロボット１１２が、ポート１５４または１５６を介して、ロードロックチャンバ１０４または１０６から移送チャンバ１０８に移送する。次に、移送ロボット１１２は、処理のためにそれぞれのポート１６２、１６４を介して処理チャンバ１２０、１２２のいずれかに、さらなる移送を待って保持するためにそれぞれのポート１５８、１６０を介して保持チャンバ１１６、１１８のいずれかに、および／またはそれらの間で、ウェハを移送することができる。同様に、移送ロボット１１４は、ポート１６６または１６８を介して保持チャンバ１１６または１１８内のウェハにアクセスすることができ、処理のためにそれぞれのポート１７０、１７２、１７４、１７６を介して処理チャンバ１２４、１２６、１２８、１３０のいずれかに、さらなる移送を待って保持するためにそれぞれのポート１６６、１６８を介して保持チャンバ１１６、１１８のいずれかに、および／またはそれらの間で、ウェハを移送することができる。様々なチャンバ内およびチャンバ間でのウェハの移送および保持は、ガスおよび圧力制御システムによって提供される低圧または真空環境で行うことができる。
［００２５］処理チャンバ１２０、１２２、１２４、１２６、１２８、１３０は、ウェハを処理するための任意の適切なチャンバであり得る。いくつかの例では、処理チャンバ１２２は、洗浄プロセスを実行することができ、処理チャンバ１２０は、エッチングプロセスを実行することができ、処理チャンバ１２４、１２６、１２８、１３０は、それぞれのエピタキシャル成長プロセスを実行することができる。処理チャンバ１２２は、カリフォルニア州サンタクララのアプライドマテリアルズから入手可能なＳｉＣｏＮｉ（商標）前洗浄チャンバであり得る。処理チャンバ１２０は、カリフォルニア州サンタクララのアプライドマテリアルズから入手可能なＳｅｌｅｃｔｒａ（商標）エッチングチャンバであり得る。
［００２６］システムコントローラ１９０が、処理システム１００またはその構成要素を制御するために、処理システム１００に連結されている。例えば、システムコントローラ１９０は、処理システム１００のチャンバ１０４、１０６、１０８、１１６、１１８、１１０、１２０、１２２、１２４、１２６、１２８、１３０の直接制御を使用して、またはチャンバ１０４、１０６、１０８、１１６、１１８、１１０、１２０、１２２、１２４、１２６、１２８、１３０に関連付けられたコントローラを制御することによって、処理システム１００の動作を制御することができる。動作中、システムコントローラ１９０は、それぞれのチャンバからのデータ収集およびフィードバックが、処理システム１００のパフォーマンスを調整することを可能にする。
［００２７］システムコントローラ１９０は、一般に、中央処理装置（ＣＰＵ）１９２、メモリ１９４、およびサポート回路１９６を含む。ＣＰＵ１９２は、産業環境で使用することができる任意の形態の汎用プロセッサの１つであり得る。メモリ１９４、すなわち非一時的なコンピュータ可読媒体は、ＣＰＵ１９２によってアクセス可能であり、ランダムアクセスメモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）などのメモリ、フロッピーディスク、ハードディスク、またはローカルもしくはリモートの他の形式のデジタルストレージのうちの１つ以上であり得る。サポート回路１９６は、ＣＰＵ１９２に連結され、キャッシュ、クロック回路、入力／出力サブシステム、電源などを含み得る。本明細書に開示される様々な方法は、一般に、例えばソフトウェアルーチンとして、メモリ１９４（または特定のプロセスチャンバのメモリ）に格納されたコンピュータ命令コードを実行するＣＰＵ１９２によって、ＣＰＵ１９２の制御下で実施され得る。コンピュータ命令コードがＣＰＵ１９２によって実行されるとき、ＣＰＵ１９２は、様々な方法に従ってプロセスを実行するようにチャンバを制御する。
［００２８］他の処理システムは、他の構成にすることができる。例えば、より多くのまたはより少ない処理チャンバが、移送装置に連結されてもよい。図示の例では、移送装置は、移送チャンバ１０８、１１０および保持チャンバ１１６、１１８を含む。他の例では、より多くのもしくはより少ない移送チャンバ（例えば、１つの移送チャンバ）および／またはより多くのもしくはより少ない保持チャンバ（例えば、保持チャンバなし）が、処理システムにおける移送装置として実施され得る。
［００２９］図２は、本開示の１つ以上の実施態様による半導体構造３００を形成する方法２００のプロセスフロー図である。図３Ａおよび図３Ｂは、方法２００の様々な状態に対応する半導体構造３００の一部の断面図である。図３Ａおよび図３Ｂは、半導体構造３００の部分的な概略図のみを示し、半導体構造３００は、図に示されるような態様を有する任意の数のトランジスタセクションおよび追加の材料を含み得ることを理解されたい。図２に示される方法ステップは、順次的に記載されているが、省略および／もしくは追加された、ならびに／または別の望ましい順序で再配置された１つ以上の方法ステップを含む他のプロセスシーケンスが、本明細書に提供される本開示の実施形態の範囲内にあることにも、留意されたい。
［００３０］方法２００は、基板３０２の表面を前洗浄するためのブロック２１０の前洗浄プロセスから始まる。前洗浄プロセスは、ＮＨ４ＯＨ（水酸化アンモニウム）、Ｈ２Ｏ２（過酸化水素）、およびＨ２Ｏ（水）を含むスタンダードクリーン１（ＳＣ１）エッチング溶液などのエッチング溶液を使用するウェットエッチングプロセスによって、またはドライエッチングプロセス、例えば、基板３０２の表面がＮ２、ＮＦ３、およびＮＨ３プラズマ副生成物に曝される、ＳｉＣｏｎｉ（商標）遠隔プラズマ支援ドライエッチングプロセスによって、基板３０２の表面をエッチングすることを含み得る。前洗浄プロセスは、図１に示す処理チャンバ１２２または１２０などの前洗浄チャンバで実行できる。
［００３１］ブロック２２０において、図３Ａに示されるように、界面形成プロセスが実行されて、基板３０２の前洗浄された表面上に界面層３０４を形成する。界面形成プロセスは、亜酸化窒素（Ｎ２Ｏ）ガスを利用する改良されたインシトゥ（その場）蒸気発生（ｅＩＳＳＧ）プロセスなどの適切な熱酸化プロセスを含み得る。ブロック２２０で形成された界面層３０４は、薄いアモルファス酸化ケイ素（ＳｉＯ２）層であり、酸化ケイ素の１つ以上の単分子層に対応する、約３Åから約１０Åの間、例えば約５Åの、厚さを有する。いくつかの実施形態では、界面層３０４は、Ｈ２およびＯ２ガスを利用するインシトゥ蒸気発生（ＩＳＳＧ）プロセス、またはＮＨ３およびＯ２ガスを利用する高速熱酸化（ＲＴＯ）プロセスによって形成され得る。界面層３０４は、その上に堆積される高誘電率誘電体材料層の核形成層として機能し、基板３０２と高誘電率誘電体材料層の間の界面の品質（例えば、界面状態密度、蓄積容量、周波数分散、およびリーク電流など）を改善し得る。界面形成プロセスは、図１に示す処理チャンバ１２０、１２２、１２４、１２６、１２８、または１３０などの処理チャンバで実行することができる。
［００３２］いくつかの実施形態では、ブロック２２０の界面形成プロセスは省略され、界面層３０４は、基板３０２上に高誘電率誘電体材料層を堆積する前に形成されない。その場合、界面層３０４は、基板３０２上に堆積された高誘電率誘電体材料層を通して基板３０２を熱酸化する、以下に説明するブロック２５０またはブロック２９０の熱酸化プロセスによって形成される。ブロック２５０またはブロック２９０の熱酸化プロセスによって形成された界面層３０４は、信頼できるデバイス特性（例えば、界面状態密度、蓄積容量、周波数分散、およびリーク電流など）を確保し、高誘電率誘電体材料層から基板３０２への原子拡散を低減するのに十分な厚さであり得、約０．３ｎｍから約１ｎｍの間、例えば約０．５ｎｍの厚さを有する。
［００３３］ブロック２３０では、堆積プロセスが実行されて、半導体構造３００の露出表面（すなわち、界面層３０４がブロック２２０で形成される場合は、図３Ｂに示されるような界面層３０４、そして界面層３０４がブロック２２０で形成されない場合は、基板３０２）上に高誘電率ゲート誘電体層３０６が堆積される。高誘電率ゲート誘電体層３０６は、二酸化ハフニウム（ＨｆＯ２）、二酸化ジルコニウム（ＺｒＯ２）、酸化イッテルビウム（Ｙ２Ｏ３）、酸化アルミニウム（Ａｌ２Ｏ３）、第３の元素が既存の金属酸化物高誘電率誘電体ホスト材料にドープされている、ＨｆＺｒＯ、ＨｆＬａＯｘ、ＨｆＴｉＯなどの３成分の高誘電率誘電体膜、などの高誘電率誘電体材料で形成され得る。堆積プロセスは、金属含有前駆体および酸素含有前駆体が半導体構造３００の露出表面に交互に送達される原子層堆積（ＡＬＤ）プロセスを含み得る。いくつかの実施形態では、金属含有前駆体は、酸素含有前駆体を送達する前にパージされる。金属は、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）などの遷移金属、ランタン（Ｌａ）、イッテルビウム（Ｙｂ）、イットリウム（Ｙ）などの希土類金属、ストロンチウム（Ｓｒ）などのアルカリ土類金属、またはアルミニウム（Ａｌ）などの他の金属であり得る。酸化剤については、金属と反応することができる任意の酸素含有前駆体を使用することができる。例えば、酸素含有前駆体は、水、二原子酸素、オゾン、ヒドロキシル含有前駆体もしくはアルコール、窒素および酸素含有前駆体、ローカルもしくはリモートで強化された酸素を含むプラズマ強化された酸素、または基板３０２上に金属の酸化物の層を生成するために金属に組み込まれ得る酸素を含む任意の他の材料であり得るか、またはそれらを含み得る。一例では、二酸化ハフニウム（ＨｆＯ２）層を形成するために、金属含有前駆体は四塩化ハフニウム（ＨｆＣｌ４）であり、酸化剤は水（Ｈ２Ｏ）である。ＡＬＤプロセスは、２００℃から約４００℃の間、例えば約２７０℃の温度で、実行することができる。ＡＬＤプロセスによって堆積された高誘電率ゲート誘電体層３０６は、アモルファスであり得、約１０Åから約３０Åの間の厚さを有し得る。堆積プロセスは、図１に示す処理チャンバ１２０、１２２、１２４、１２６、１２８、または１３０などの処理チャンバで実行することができる。
［００３４］ブロック２４０では、任意選択の堆積後アニールプロセスが実行されて、堆積直後の状態の高誘電率ゲート誘電体層３０６を硬化および高密度化する。堆積直後の状態のアモルファス高誘電率ゲート誘電体層３０６の結晶化が、起こり得る。堆積後アニールプロセスは、カリフォルニア州サンタクララにあるアプライドマテリアルズ社から入手可能なＲＡＤＯＸ（商標）チャンバなどの高速熱処理（ＲＴＰ）チャンバで実行される、窒素（Ｎ２）およびアルゴン（Ａｒ）雰囲気などの不活性雰囲気での熱アニールプロセスを含み得る。ＲＴＰチャンバは、図１に示す処理チャンバ１２０、１２２、１２４、１２６、１２８、および１３０のいずれかであり得る。堆積後アニールプロセスは、界面層３０４および高誘電率誘電体層３０６を熱的に硬化および高密度化することができる。
［００３５］堆積後アニールプロセスは、約１秒間～約６０秒間、約５００℃から約８００℃の間の温度で、および約０．０１Ｔｏｒｒから１００Ｔｏｒｒの間の圧力で実行できる。
［００３６］ブロック２５０では、ブロック２４０の堆積後アニールプロセスの代わりに、任意選択の再酸化プロセスが実行されて、基板３０２を熱酸化する。再酸化プロセスは、カリフォルニア州サンタクララにあるアプライドマテリアルズ社から入手可能なＲＡＤＯＸ（商標）チャンバなどの高速熱処理（ＲＴＰ）チャンバで実行される、酸素（Ｏ２）、亜酸化窒素（Ｎ２Ｏ）、およびＨ２雰囲気での熱アニールプロセスを含み得る。ＲＴＰチャンバは、図１に示す処理チャンバ１２０、１２２、１２４、１２６、１２８、および１３０のいずれかであり得る。ブロック２５０の再酸化プロセスは、高誘電率ゲート誘電体層３０６を通して下にある層を熱酸化することができ、したがって、界面層３０４がブロック２２０で形成されている場合、界面層３０４を約３Åから約１０Åの間の厚さまで厚くすることができ、界面層３０４がブロック２２０で形成されていない場合、高誘電率誘電体層３０６との界面近くの基板３０２内に界面層３０４を形成することができる。
［００３７］再酸化プロセスは、約１秒間～約３０秒間、約４００℃から約９００℃の間の温度で、および約０．０１Ｔｏｒｒから１００Ｔｏｒｒの間の圧力で実行できる。
［００３８］ブロック２６０において、プラズマ窒化プロセスが実行されて、窒素原子を、高誘電率ゲート誘電体層３０６の空孔および欠陥に挿入する。プラズマ窒化プロセスは、カリフォルニア州サンタクララにあるアプライドマテリアルズ社から入手可能なＣＥＮＴＵＲＡ（登録商標）ＤＰＮチャンバなどのＤＰＮチャンバで実行されるデカップルド（ｄｅｃｏｕｐｌｅｄ）プラズマ窒化（ＤＰＮ）プロセスであり得る。ＤＰＮチャンバは、図１に示す処理チャンバ１２０、１２２、１２４、１２６、１２８、および１３０のいずれかであり得る。プラズマ窒化プロセスは、高誘電率ゲート誘電体層３０６を窒素プラズマに曝し、これにより、窒素ラジカルまたは窒素原子が、高誘電率ゲート誘電体層３０６の厚さ全体にわたって、高誘電率ゲート誘電体層３０６内に組み込まれることが可能になる。プラズマ窒化プロセス中に、窒素原子は、酸素（Ｏ）と準安定結合を形成することができる。プラズマプロセスで使用できるガスには、窒素（Ｎ２）、アンモニア（ＮＨ３）、またはそれらの混合物などの窒素含有ガスが含まれる。一例では、窒素ガスは、約３％から約８％の窒素（Ｎ２）と混合されたアンモニア（ＮＨ３）である。プラズマ窒化プロセスは、堆積直後の状態の高誘電率ゲート誘電体層３０６の空孔および欠陥への窒素の取り込みの結果として高誘電率ゲート誘電体層３０６の厚さを変化させることがない。
［００３９］窒化プロセスは、約０℃から約５００℃の間の温度で、約１０秒間～約３００秒間、実行できる。
［００４０］ブロック２７０において、任意選択の熱窒化プロセスが実行されて、窒素原子を、プラズマ窒化された高誘電率ゲート誘電体層３０６の空孔および欠陥にさらに挿入する。熱窒化プロセスは、カリフォルニア州サンタクララにあるアプライドマテリアルズ社から入手可能なＲＡＤＯＸ（商標）チャンバなどの高速熱処理（ＲＴＰ）チャンバで実行される、アンモニア（ＮＨ３）雰囲気での熱アニールプロセスを含み得る。ＲＴＰチャンバは、図１に示す処理チャンバ１２０、１２２、１２４、１２６、１２８、および１３０のいずれかであり得る。
［００４１］熱窒化プロセスは、約１０秒間～約３００秒間、約７００℃から約９００℃の間の温度で、および約１０Ｔｏｒｒから７４０Ｔｏｒｒの間の圧力で実行できる。
［００４２］ブロック２８０では、窒化後アニールプロセスが実行されて、プラズマ窒化された高誘電率ゲート誘電体層３０６内の残りの化学結合を不動態化する。窒化後アニールプロセスは、カリフォルニア州サンタクララにあるアプライドマテリアルズ社から入手可能なＲＡＤＯＸ（商標）チャンバなどの高速熱処理（ＲＴＰ）チャンバで実行される、窒素（Ｎ２）およびアルゴン（Ａｒ）雰囲気でのスパイク熱アニールプロセスを含み得る。ＲＴＰチャンバは、図１に示す処理チャンバ１２０、１２２、１２４、１２６、１２８、および１３０のいずれかであり得る。窒化後アニールプロセスは、ブロック２４０のプラズマ窒化プロセスで形成された準安定窒素結合を不動態化することができ、アモルファス高誘電率ゲート誘電体層３０６の結晶化が、起こり得る。
［００４３］スパイク熱アニールプロセスは、約１秒間～約３０秒間、約７００℃から約８５０℃の間の温度で、および約１０Ｔｏｒｒから７４０Ｔｏｒｒの間の圧力で実行できる。
［００４４］ブロック２９０では、ブロック２８０の窒化後アニールプロセスの代わりに、窒化後アニールおよび再酸化プロセスが実行されて、ブロック２８０のように、高誘電率ゲート誘電体層３０６内の残りの化学結合を不動態化すると同時に、ブロック２５０のように、基板３０２を熱酸化する。ブロック２９０における窒化後アニールおよび再酸化プロセスは、ブロック２５０における再酸化プロセスと同じである。したがって、ブロック２９０における窒化後アニールおよび再酸化プロセスの詳細は、ここでは省略される。
［００４５］図４は、本開示の１つ以上の実施態様による、半導体構造３００内のゲート誘電体層３０６上に金属ゲート構造５００を形成する方法４００のプロセスフロー図である。図５Ａ、図５Ｂ、および図５Ｃは、方法４００の様々な状態に対応する、半導体構造３００内の金属ゲート構造５００の一部の断面図である。図５Ａ、図５Ｂ、および図５Ｃは、半導体構造３００の部分的な概略図のみを示し、半導体構造３００は、図に示されるような態様を有する任意の数のトランジスタセクションおよび追加の材料を含み得ることを理解されたい。図４に示される方法ステップは、順次的に記載されているが、省略および／もしくは追加された、ならびに／または別の望ましい順序で再配置された１つ以上の方法ステップを含む他のプロセスシーケンスが、本明細書に提供される本開示の実施形態の範囲内にあることにも、留意されたい。
［００４６］方法４００は、図５Ａに示されるように、半導体構造３００のゲート誘電体層３０６上に高誘電率誘電体キャップ層５０２を堆積するための、ブロック４１０における堆積プロセスから始まる。高誘電率誘電体キャップ層５０２は、ＴｉＳｉＮ、ＴａＳｉＮ、ＴｉＡｌＮ、ＴａＡｌＮ、ＴｉＧａＮ、ＴａＧａＮ、ＴｉＧｅＮ、ＴａＧｅＮ、ＴｉＩｎＮ、ＴａＩｎＮ、ＴｉＨｆＮ、またはＴａＨｆＮなどの、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、ゲルマニウム（Ｇｅ）、インジウム（Ｉｎ）、またはハフニウム（Ｈｆ）がドープされたチタン（Ｔｉ）またはタンタル（Ｔａ）を含む金属窒化物材料で形成され得る。そのようなドープされた金属窒化物材料で形成された高誘電率誘電体キャップ層５０２では、ブロック４３０におけるその後のシリコン堆積プロセス中にシリコン（Ｓｉ）マイグレーションを防ぐことができる。ブロック４１０の堆積プロセスは、原子層堆積（ＡＬＤ）プロセスを含むことができ、このプロセスでは、チタン（Ｔｉ）またはタンタル（Ｔａ）を含む金属含有前駆体、窒素含有前駆体、およびドーパント含有前駆体が、ゲート誘電体層３０６の表面に送達される。チタン（Ｔｉ）またはタンタル（Ｔａ）を含む金属含有前駆体の例、および窒素含有前駆体の例は、ブロック４２０の説明に記載されている。ドーパント含有前駆体には、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、ゲルマニウム（Ｇｅ）、ハフニウム（Ｈｆ）、インジウム（Ｉｎ）、またはシリコン（Ｓｉ）が含まれる。アルミニウム（Ａｌ）を含むドーパント含有前駆体の例には、塩化アルミニウム（ＡｌＣｌ３）および臭化アルミニウム（ＡｌＢｒ３）などのアルミニウム（Ａｌ）の無機化合物、ならびにトリメチルアルミニウム（ＴＭＡ、（ＣＨ３）３Ａｌ）、ジメチルアルミニウムハイドライド（ＤＭＡＨ、（ＣＨ３）２ＡｌＨ）、トリス（ジエチルアミノ）アルミニウム（ＴＤＥＡＡ、Ａｌ（Ｎ（Ｃ２Ｈ５）２）３）、トリメチルアミンアラン（ＴＭＡＡ、ＡｌＨ３－Ｎ（ＣＨ３）３）、トリエチルアミンアラン（ＴＥＡＡ、ＡｌＨ３－Ｎ（Ｃ２Ｈ５）３）、ジメチルエチルアミンアラン（ＡｌＨ３－Ｃ２Ｈ５Ｎ（ＣＨ３）２）、トリイソブチルアルミニウム（ＴｉＢＡ、［Ａｌ（ＣＨ３）２ＣＨＣＨ２］３）、トリエチルアルミニウム（ＴＥＡｌ、Ａｌ（Ｃ２Ｈ５）３）、ジメチルアルミニウムハイドライド、（ＤＭＡＨ、（ＣＨ３）２ＡｌＨ）、およびジエチルアルミニウムクロリド（ＤＥＡＣ、（Ｃ２Ｈ５）２ＡｌＣｌ）などのアルミニウム（Ａｌ）の有機金属化合物が含まれる。ガリウム（Ｇａ）を含むドーパント含有前駆体の例には、三臭化ガリウム（ＧａＢｒ３）および三塩化ガリウム（ＧａＣｌ３）などのガリウム（Ｇａ）の無機化合物、ならびにトリメチルガリウム（Ｇａ（ＣＨ３）３）、トリエチルガリウム（Ｇａ（Ｃ２Ｈ５）３）、トリイソプロピルガリウム（Ｇａ（ＣＨ（ＣＨ３）２）３）、トリス（ジメチルアミド）ガリウム（Ｇａ（Ｎ（ＣＨ３）２）３）、およびトリ－ｔｅｒｔ－ブチルガリウム（Ｇａ（Ｃ（ＣＨ３）３）３）などのガリウム（Ｇａ）の有機金属化合物が含まれる。ゲルマニウム（Ｇｅ）を含むドーパント含有前駆体の例には、ジゲルマン（Ｇｅ２Ｈ６）およびゲルマン（ＧｅＨ４）などのゲルマニウム（Ｇｅ）の無機化合物、ならびにテトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）などのゲルマニウム（Ｇｅ）の有機金属化合物が含まれる。ハフニウム（Ｈｆ）を含むドーパント含有前駆体の例には、塩化ハフニウム（ＩＶ）（ＨｆＣｌ４）などのハフニウム（Ｈｆ）の無機化合物、ならびにハフニウム（ＩＶ）ｔｅｒｔ－ブトキシド（Ｈｆ［ＯＣ（ＣＨ３）３］４）、テトラキス（ジエチルアミド）ハフニウム（ＩＶ）（［（ＣＨ２ＣＨ３）２Ｎ］４Ｈｆ）、テトラキス（ジメチルアミド）ハフニウム（ＩＶ）（［（ＣＨ３）２Ｎ］４Ｈｆ）、およびテトラキス（エチルメチルアミド）ハフニウム（ＩＶ）（ＴＥＭＡＨ、［（ＣＨ３）（Ｃ２Ｈ５）Ｎ］４Ｈｆ）などのハフニウム（Ｈｆ）の有機金属化合物が含まれる。インジウム（Ｉｎ）を含むドーパント含有前駆体の例には、三塩化インジウム（ＩｎＣｌ３）およびヨウ化インジウム（Ｉ）（ＩｎＩ）などのインジウム（Ｉｎ）の無機化合物、ならびにトリエチルインジウム（Ｉｎ（ＣＨ２ＣＨ３）３）およびインジウム（ＩＩＩ）アセチルアセトナート（Ｉｎ（ＯＣＣＨ３ＣＨＯＣＣＨ３）３）などのインジウム（Ｉｎ）の有機金属化合物が含まれる。シリコン（Ｓｉ）を含むドーパント含有前駆体の例には、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）などのシリコンの無機化合物、ならびにトリメチルシラン（（ＣＨ３）３ＳｉＨ）およびネオペンタシラン（（ＳｉＨ３）４Ｓｉ）などのシリコン（Ｓｉ）の有機金属化合物が含まれる。
［００４７］金属含有前駆体、窒素含有前駆体、およびドーパント含有前駆体が送達されるシーケンスは、変えることができる。いくつかの実施形態では、金属含有前駆体、窒素含有前駆体、およびドーパント含有前駆体が、交互に送達される。いくつかの実施形態では、金属含有前駆体およびドーパント含有前駆体が、同時に送達され、パージ後、窒素含有前駆体が送達される。以下の表１は、いくつかの非限定的なシーケンスの変形例を示している。
［００４８］表１
Figure 0007210682000001
［００４９］ブロック４１０のＡＬＤプロセスは、約２００℃から約７００℃の間、例えば、約３００℃から約６００℃の間の温度で実行することができる。ブロック４１０のＡＬＤプロセスによって堆積された高誘電率誘電体キャップ層５０２は、アモルファスであり得、約２Åから約２００Åの間、例えば、約１０Åから約１５Åの間の厚さを有し得る。堆積プロセスは、図１に示す処理チャンバ１２０、１２２、１２４、１２６、１２８、または１３０などの処理チャンバで実行することができる。
［００５０］ブロック４２０では、任意選択の金属キャップアニールプロセスが実行されて、堆積直後の状態の高誘電率誘電体キャップ層５０２を硬化および高密度化する。堆積直後の状態の高誘電率誘電体キャップ層５０２の結晶化が、起こり得る。ブロック４２０の任意選択の金属キャップアニールプロセスは、カリフォルニア州サンタクララにあるアプライドマテリアルズ社から入手可能なＲＡＤＯＸ（商標）チャンバなどの高速熱処理（ＲＴＰ）チャンバで実行される、窒素（Ｎ２）およびアルゴン（Ａｒ）雰囲気などの不活性雰囲気での熱アニールプロセスを含み得る。ＲＴＰチャンバは、図１に示す処理チャンバ１２０、１２２、１２４、１２６、１２８、および１３０のいずれかであり得る。
［００５１］ブロック４２０の任意選択の金属キャップアニールプロセスは、約１秒間～約１０秒間、約７００℃から約８５０℃の間の温度で、および約０．１Ｔｏｒｒから１００Ｔｏｒｒの間の圧力で実行できる。
［００５２］ブロック４３０では、図５Ｂに示されるように、堆積プロセスが実行されて、犠牲シリコンキャップ層５０４が、高誘電率誘電体キャップ層５０２上に堆積される。犠牲シリコンキャップ層５０４は、ブロック４４０におけるその後のアニールプロセス中に、下にある高誘電率ゲート誘電体層３０６および高誘電率誘電体キャップ層５０４を物理的および化学的に保護することができる。犠牲シリコンキャップ層５０４は、水素化アモルファスシリコン（ａ－Ｓｉ：Ｈ）などのアモルファスシリコンで形成されている。アモルファスシリコンは、拡散のための経路を導く粒界を含む多結晶シリコンと比較して、原子の拡散を少なくすることができる。ブロック４３０の堆積プロセスは、原子層堆積（ＡＬＤ）プロセスまたは化学気相堆積（ＣＶＤ）プロセスであり得、このプロセスでは、高誘電率誘電体キャップ層５０２がその上に形成された半導体構造３００が、シリコン前駆体に曝される。シリコン前駆体の例は、ポリシラン（ＳｉｘＨｙ）である。例えば、ポリシランには、ジシラン（Ｓｉ２Ｈ６）、トリシラン（Ｓｉ３Ｈ８）、テトラシラン（Ｓｉ４Ｈ１０）、イソテトラシラン、ネオペンタシラン（Ｓｉ５Ｈ１２）、シクロペンタシラン（Ｓｉ５Ｈ１０）、ヘキサシラン（Ｃ６Ｈ１４）、シクロヘキサシラン（Ｓｉ６Ｈ１２）、または一般に、ＳｉｘＨｙ（ｘ＝２以上）、およびそれらの組み合わせが含まれる。
［００５３］犠牲シリコンキャップ層５０４は、約３０Åから約５０Åの間の厚さを有し得る。ブロック４３０の堆積プロセスは、図１に示す処理チャンバ１２０、１２２、１２４、１２６、１２８、または１３０などの処理チャンバで実行することができる。
［００５４］ブロック４４０では、キャップ後アニール（ＰＣＡ）プロセスが実行されて、堆積直後の状態の高誘電率誘電体キャップ層５０２を硬化および高密度化する。堆積直後の状態の高誘電率誘電体キャップ層５０２および堆積直後の状態の犠牲シリコンキャップ層５０４の結晶化が、起こり得る。ブロック４４０のＰＣＡプロセスは、カリフォルニア州サンタクララにあるアプライドマテリアルズ社から入手可能なＲＡＤＯＸ（商標）チャンバなどの高速熱処理（ＲＴＰ）チャンバで実行される、窒素（Ｎ２）およびアルゴン（Ａｒ）雰囲気などの不活性雰囲気での熱アニールプロセスを含み得る。ＲＴＰチャンバは、図１に示す処理チャンバ１２０、１２２、１２４、１２６、１２８、および１３０のいずれかであり得る。
［００５５］ブロック４４０のＰＣＡプロセスは、約１秒間～約１０秒間、約９００℃から約１０００℃の間、例えば約９００℃の温度で、および約０．１Ｔｏｒｒから１００Ｔｏｒｒの間の圧力で実行できる。
［００５６］ブロック４５０において、犠牲シリコンキャップ層５０４を剥がすために、除去プロセスが実行される。除去プロセスは、ドライプラズマエッチングプロセスを含み得る。
［００５７］ブロック４６０では、図５Ｃに示すように、ブロック４６０での除去プロセスに続いて、堆積プロセスが実行されて、硬化および高密度化された高誘電率誘電体キャップ層５０２上に金属層５０６が堆積される。金属層５０６は、タングステン（Ｗ）またはコバルト（Ｃｏ）で形成され得る。金属層５０６は、ｐ型ドープまたはｎ型ドープされ得る。ブロック４８０の堆積プロセスは、ＷＦ６などのタングステン含有前駆体、またはコバルト含有前駆体を使用する化学気相堆積（ＣＶＤ）プロセスを含み得る。
［００５８］本明細書に記載のドープされた金属窒化物材料で形成された高誘電率誘電体キャップ層５０２は、例えば、ブロック４６０における、ＷＦ６などのフッ素含有前駆体を使用する堆積プロセスにおいて、フッ素バリアとして有効であり得る。本明細書に記載のドープされた金属窒化物材料で形成された高誘電率誘電体キャップ層５０２はまた、アルミニウム（Ａｌ）マイグレーションを防止し、したがってアルミニウムバリアの必要性を排除し得るが、窒化チタン（ＴｉＮ）などの金属窒化物材料で形成された従来の高誘電率誘電体キャップ層は、アルミニウムマイグレーションを防止できない。本明細書に記載のドープされた金属窒化物材料で形成された高誘電率誘電体キャップ層５０２はまた、高誘電率誘電体キャップ層５０２と金属層５０６との間の界面で有効仕事関数を増加させる仕事関数層としても機能し得る。
［００５９］いくつかの実施形態では、ブロック４１０における高誘電率誘電体キャップ層５０２を堆積する堆積プロセス、およびブロック４３０における犠牲シリコンキャップ層５０４を堆積する堆積プロセスは、処理システム１００などの処理システム内で低圧または真空環境を破壊することなく実行される。低圧または真空環境を破壊しないプロセスは、大気環境に導入された水分による汚染を低減することができる。
［００６０］いくつかの実施形態では、ブロック４１０における高誘電率誘電体キャップ層５０２を堆積する堆積プロセス、ブロック４３０における犠牲シリコンキャップ層５０４を堆積する堆積プロセス、およびブロック４４０におけるキャップ後アニール（ＰＣＡ）プロセスは、処理システム１００などの処理システム内で低圧または真空環境を破壊することなく実行される。低圧または真空環境を破壊しないプロセスは、大気環境に導入された水分による汚染を低減することができ、さらに、高誘電率ゲート誘電体層３０６を厚くするのを防止することができる。
［００６１］本明細書に記載の実施形態では、高品質の薄い高誘電率誘電体材料層および金属ゲート構造を形成するシステムおよび方法が、提供される。このような高誘電率誘電体材料層の特性が、十分に制御できる。例えば、ブロック２６０および２７０における窒化プロセスは、高誘電率ゲート誘電体層３０６への約３原子％から約２０原子％の間の窒素取り込みを提供して、より多くの窒素取り込みよりも高いκ値、およびより少ない窒素取り込みよりも優れた構造安定化を達成するように、制御され得る。ブロック２４０、２７０、２８０、および２９０のアニールプロセスはまた、高誘電率ゲート誘電体層３０６を通るリーク電流を低減するために、約２０Åよりも大きいサイズを有する粒子を高誘電率ゲート誘電体層３０６内に提供するように制御され得る。
［００６２］本明細書に記載の金属ゲート構造は、酸化膜換算膜厚（ＥＯＴ）の減少、それを通るリーク電流の減少、および有効仕事関数の増加を示し得る。本明細書に記載の金属ゲート構造はまた、アルミニウム（Ａ）バリア特性を示し、これにより、金属ゲート構造上にアルミニウム層を直接形成することができる。この金属ゲート構造は、ＭＯＳＦＥＴ、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、およびフラッシュメモリの任意の金属ゲートアプリケーションおよび／または任意のバリアアプリケーションにおいて有利に使用できる。
［００６３］上記は本開示の実施形態に向けられているが、本開示の他のさらなる実施形態が、その基本的な範囲から逸脱することなく考案され、その範囲は、以下の特許請求の範囲によって決定される。
１００ 処理システム
１０２ ファクトリインターフェース
１０４ ロードロックチャンバ
１０６ ロードロックチャンバ
１０８ 移送チャンバ
１１０ 移送チャンバ
１１２ 移送ロボット
１１４ 移送ロボット
１１６ チャンバ
１１８ チャンバ
１２０ 処理チャンバ
１２２ 処理チャンバ
１２４ 処理チャンバ
１２６ 処理チャンバ
１２８ 処理チャンバ
１３０ 処理チャンバ
１４０ ステーション
１４２ ファクトリインターフェースロボット
１４４ 前方開口式一体型ポッド（ＦＯＵＰ）
１４８ ブレード
１５０ ポート
１５２ それぞれのポート
１５４ ポート
１５６ ポート
１５８ ポート
１６０ ポート
１６２ ポート
１６４ ポート
１６６ ポート
１６８ ポート
１７０ ポート
１７２ ポート
１７４ ポート
１７６ ポート
１９０ システムコントローラ
１９２ 中央処理装置（ＣＰＵ）
１９４ メモリ
１９６ サポート回路
２００ 方法
２１０ ブロック
２２０ ブロック
２３０ ブロック
２４０ ブロック
２５０ ブロック
２６０ ブロック
２７０ ブロック
２８０ ブロック
２９０ ブロック
３００ 半導体構造
３０２ 基板
３０４ 界面層
３０６ ゲート誘電体層
４００ 方法
４１０ ブロック
４２０ ブロック
４３０ ブロック
４４０ ブロック
４５０ ブロック
４６０ ブロック
４８０ ブロック
５００ 金属ゲート構造
５０２ 誘電体キャップ層
５０４ 犠牲シリコンキャップ層
５０６ 金属層

Claims (25)

  1. 半導体構造を形成する方法であって、前記方法が、
    基板上に形成された半導体構造上に高誘電率誘電体キャップ層を形成することを含み、前記高誘電率誘電体キャップ層を形成することが、
    前記半導体構造上に前記高誘電率誘電体キャップ層を堆積させること、
    前記高誘電率誘電体キャップ層上に犠牲シリコンキャップ層を堆積させること、
    堆積直後の状態の前記高誘電率誘電体キャップ層を硬化および高密度化するように、キャップ後アニールプロセスを実行すること、ならびに
    前記犠牲シリコンキャップ層を除去すること、
    を含む、方法。
  2. 前記高誘電率誘電体キャップ層を形成することが、真空を破壊することなく処理システム内で実行される、請求項１に記載の方法。
  3. 前記基板上に前記半導体構造を形成することを、さらに含み、前記半導体構造を形成することが、
    前記基板の表面を前洗浄すること、
    前記基板の前洗浄された前記表面上に界面層を形成すること、
    前記界面層上に高誘電率ゲート誘電体層を堆積させること、
    堆積された前記高誘電率ゲート誘電体層内に窒素原子を挿入するように、プラズマ窒化プロセスを実行すること、および
    プラズマ窒化された前記高誘電率ゲート誘電体層内の化学結合を不動態化するように、窒化後アニールプロセスを実行すること、
    を含む、請求項１に記載の方法。
  4. 前記界面層が、酸化ケイ素（ＳｉＯ２）を含み、
    前記界面層を形成することが、亜酸化窒素（Ｎ２Ｏ）ガスを利用して前記基板を熱酸化することを含む、請求項３に記載の方法。
  5. 前記高誘電率ゲート誘電体層が、酸化ハフニウム（ＨｆＯ２）を含む、請求項３に記載の方法。
  6. 前記プラズマ窒化プロセスが、堆積された前記高誘電率ゲート誘電体層を、窒素（Ｎ２）およびアンモニア（ＮＨ３）ガスの混合物を使用した窒素プラズマに曝すことを含む、請求項３に記載の方法。
  7. 前記窒化後アニールプロセスが、堆積された前記高誘電率ゲート誘電体層を、７００℃から８５０℃の間の温度で、窒素（Ｎ２）およびアルゴン（Ａｒ）雰囲気中でスパイクアニールすることを含む、請求項３に記載の方法。
  8. 堆積された前記高誘電率ゲート誘電体層を硬化および高密度化するように、前記プラズマ窒化プロセスの前に堆積後アニールプロセスを実行することを、さらに含み、前記堆積後アニールプロセスが、堆積された前記高誘電率ゲート誘電体層を、５００℃から８００℃の間の温度で、窒素（Ｎ２）およびアルゴン（Ａｒ）雰囲気中でアニールすることを含む、請求項３に記載の方法。
  9. プラズマ窒化された前記高誘電率ゲート誘電体層内に窒素原子をさらに挿入するように、前記窒化後アニールプロセスの前に熱窒化プロセスを実行することを、さらに含み、前記熱窒化プロセスが、プラズマ窒化された前記高誘電率ゲート誘電体層を、７００℃から９００℃の間の温度で、アンモニア（ＮＨ３）雰囲気中でアニールすることを含む、請求項３に記載の方法。
  10. 前記高誘電率誘電体キャップ層が、ＴｉＳｉＮを含む、請求項１に記載の方法。
  11. 堆積直後の状態の前記高誘電率誘電体キャップ層を、７００℃から８５０℃の間の温度で、窒素（Ｎ２）雰囲気中で硬化および高密度化するように、前記犠牲シリコンキャップ層の堆積の前に金属キャップアニールプロセスを実行することを、さらに含む、請求項１に記載の方法。
  12. 前記キャップ後アニールプロセスが、前記高誘電率誘電体キャップ層を、９００℃から１０００℃の間の温度で、窒素（Ｎ２）雰囲気中でアニールすることを含む、請求項１に記載の方法。
  13. 半導体構造を形成する方法であって、前記方法が、
    基板上に形成された半導体構造上に高誘電率誘電体キャップ層を形成することを含み、前記高誘電率誘電体キャップ層を形成することが、
    前記半導体構造上に前記高誘電率誘電体キャップ層を堆積させること、
    前記高誘電率誘電体キャップ層上に犠牲シリコンキャップ層を堆積させること、
    堆積直後の状態の前記高誘電率誘電体キャップ層を硬化および高密度化するように、キャップ後アニールプロセスを実行すること、ならびに
    前記犠牲シリコンキャップ層を除去すること、
    を含む、方法。
  14. 前記高誘電率誘電体キャップ層を形成することが、真空を破壊することなく処理システム内で実行される、請求項１３に記載の方法。
  15. 前記基板上に前記半導体構造を形成することを、さらに含み、前記半導体構造を形成することが、
    前記基板の表面を前洗浄すること、
    前記基板上に高誘電率ゲート誘電体層を堆積させること、および
    堆積された前記高誘電率ゲート誘電体層内に窒素原子を挿入するように、プラズマ窒化プロセスを実行すること、
    を含む、請求項１３に記載の方法。
  16. 亜酸化窒素（Ｎ２Ｏ）ガスを利用して前記基板を熱酸化することを含む、前記基板の前洗浄された前記表面上に界面層を形成することを、さらに含み、前記界面層が、酸化ケイ素（ＳｉＯ２）を含む、請求項１５に記載の方法。
  17. 前記高誘電率ゲート誘電体層が、酸化ハフニウム（ＨｆＯ２）を含む、請求項１５に記載の方法。
  18. 前記プラズマ窒化プロセスが、堆積された前記高誘電率ゲート誘電体層を、窒素（Ｎ２）およびアンモニア（ＮＨ３）ガスの混合物を使用した窒素プラズマに曝すことを含む、請求項１５に記載の方法。
  19. 前記基板を熱酸化するように、前記プラズマ窒化プロセスの前に再酸化プロセスを実行すること、および
    プラズマ窒化された前記高誘電率ゲート誘電体層内の化学結合を不動態化するように、前記プラズマ窒化プロセスに続いて窒化後アニールプロセスを実行すること、
    をさらに含み、
    前記再酸化プロセスが、前記高誘電率ゲート誘電体層を、４００℃から９００℃の間の温度で、酸素（Ｏ２）、亜酸化窒素（Ｎ２Ｏ）、およびＨ２雰囲気中でアニールすることを含み、
    前記窒化後アニールプロセスが、プラズマ窒化された前記高誘電率ゲート誘電体層を、７００℃から８５０℃の間の温度で、窒素（Ｎ２）およびアルゴン（Ａｒ）雰囲気中でスパイクアニールすることを含む、請求項１５に記載の方法。
  20. プラズマ窒化された前記高誘電率ゲート誘電体層内の残りの化学結合を不動態化し、前記基板を熱酸化するように、前記プラズマ窒化プロセスに続いて再酸化プロセスを実行することを、さらに含み、前記再酸化プロセスが、前記高誘電率ゲート誘電体層を、４００℃から９００℃の間の温度で、酸素（Ｏ２）、亜酸化窒素（Ｎ２Ｏ）、およびＨ２雰囲気中でアニールすることを含む、請求項１５に記載の方法。
  21. 前記高誘電率誘電体キャップ層が、ＴｉＳｉＮを含む、請求項１３に記載の方法。
  22. 堆積直後の状態の前記高誘電率誘電体キャップ層を、７００℃から８５０℃の間の温度で、窒素（Ｎ２）雰囲気中で硬化および高密度化するように、前記犠牲シリコンキャップ層の堆積の前に金属キャップアニールプロセスを実行することを、さらに含む、請求項１３に記載の方法。
  23. 前記キャップ後アニールプロセスが、前記高誘電率誘電体キャップ層を、９００℃から１０００℃の間の温度で、窒素（Ｎ２）雰囲気中でアニールすることを含む、請求項１３に記載の方法。
  24. 第１の処理チャンバ、
    第２の処理チャンバ、
    第３の処理チャンバ、
    第４の処理チャンバ、および
    システムコントローラ、
    を備える処理システムであって、前記システムコントローラが、
    前記第１の処理チャンバ内で、高誘電率誘電体キャップ層を、基板上に形成された半導体構造上に堆積させること、
    前記第２の処理チャンバ内で、前記高誘電率誘電体キャップ層上に犠牲シリコンキャップ層を堆積させること、
    前記第３の処理チャンバ内で、堆積直後の状態の前記高誘電率誘電体キャップ層を硬化および高密度化するように、キャップ後アニールプロセスを実行すること、ならびに
    前記第４の処理チャンバ内で、前記犠牲シリコンキャップ層を除去すること、
    を行うように構成されており、
    前記基板が、前記処理システム内の真空環境を破壊することなく、前記第１の処理チャンバ、前記第２の処理チャンバ、前記第３の処理チャンバ、および前記第４の処理チャンバの間で移送される、処理システム。
  25. 前記処理システムが、
    第５の処理チャンバ、
    第６の処理チャンバ、
    第７の処理チャンバ、
    第８の処理チャンバ、および
    第９の処理チャンバ、
    をさらに備え、
    前記システムコントローラが、さらに、
    前記第５の処理チャンバ内で、前記基板の表面を前洗浄すること、
    前記第６の処理チャンバ内で、前記基板の前洗浄された前記表面上に界面層を形成すること、
    前記第７の処理チャンバ内で、前記界面層上に高誘電率ゲート誘電体層を堆積させること、
    堆積された前記高誘電率ゲート誘電体層を、前記第８の処理チャンバ内で、窒素プラズマに曝すこと、および
    プラズマ窒化された前記高誘電率ゲート誘電体層を、前記第９の処理チャンバ内で、アニールすること、
    を行うように構成されており、
    前記基板が、前記処理システム内の真空環境を破壊することなく、前記第５の処理チャンバ、前記第６の処理チャンバ、前記第７の処理チャンバ、前記第８の処理チャンバ、および前記第９の処理チャンバの間で移送される、請求項２４に記載の処理システム。
JP2021186256A 2020-11-18 2021-11-16 材料構造を改良するための処理 Active JP7210682B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/951,858 US11417517B2 (en) 2019-05-03 2020-11-18 Treatments to enhance material structures
US16/951,858 2020-11-18

Publications (2)

Publication Number Publication Date
JP2022080883A JP2022080883A (ja) 2022-05-30
JP7210682B2 true JP7210682B2 (ja) 2023-01-23

Family

ID=81668783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021186256A Active JP7210682B2 (ja) 2020-11-18 2021-11-16 材料構造を改良するための処理

Country Status (4)

Country Link
JP (1) JP7210682B2 (ja)
KR (2) KR102634254B1 (ja)
CN (1) CN114551230A (ja)
TW (1) TWI830087B (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288227A (ja) 2007-05-15 2008-11-27 Renesas Technology Corp 半導体装置の製造方法
US20190139759A1 (en) 2017-11-06 2019-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated Circuits with Doped Gate Dielectrics
JP2019156842A (ja) 2018-03-16 2019-09-19 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． ランタン化合物及びそれを用いた薄膜形成方法並びに集積回路素子の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100395507B1 (ko) * 2001-11-27 2003-08-25 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
KR100444603B1 (ko) * 2001-12-22 2004-08-16 주식회사 하이닉스반도체 탄탈륨 펜타 옥사이드-알루미늄 옥사이드 유전체막 제조방법 및 이를 적용한 반도체 소자
JP5284108B2 (ja) * 2006-02-10 2013-09-11 インターモレキュラー， インコーポレイテッド 材料、単位工程および工程順序のコンビナトリアル変化のための方法およびシステム
US7531399B2 (en) * 2006-09-15 2009-05-12 Taiwan Semiconductor Manufacturing Company Semiconductor devices and methods with bilayer dielectrics
US20120329285A1 (en) * 2011-06-22 2012-12-27 United Microelectronics Corp. Gate dielectric layer forming method
US20140099785A1 (en) * 2012-10-04 2014-04-10 Intermolecular, Inc. Sacrificial Low Work Function Cap Layer
CN106653589A (zh) * 2016-12-16 2017-05-10 上海华力微电子有限公司 高压低热预算高k后退火工艺
US11088029B2 (en) * 2018-09-26 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Gate stack treatment
US10629700B1 (en) * 2018-09-28 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. High-K metal gate process and device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288227A (ja) 2007-05-15 2008-11-27 Renesas Technology Corp 半導体装置の製造方法
US20190139759A1 (en) 2017-11-06 2019-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated Circuits with Doped Gate Dielectrics
JP2019156842A (ja) 2018-03-16 2019-09-19 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． ランタン化合物及びそれを用いた薄膜形成方法並びに集積回路素子の製造方法

Also Published As

Publication number Publication date
TWI830087B (zh) 2024-01-21
TW202226339A (zh) 2022-07-01
KR20240019200A (ko) 2024-02-14
CN114551230A (zh) 2022-05-27
KR102634254B1 (ko) 2024-02-05
KR20220068166A (ko) 2022-05-25
JP2022080883A (ja) 2022-05-30

Similar Documents

Publication Publication Date Title
TWI757322B (zh) 用於鈍化半導體表面之方法及相關系統
US20060153995A1 (en) Method for fabricating a dielectric stack
US20230245925A1 (en) Method of tuning film properties of metal nitride using plasma
US20220254900A1 (en) Mosfet gate engineerinng with dipole films
US11955332B2 (en) Treatments to enhance material structures
JP7210682B2 (ja) 材料構造を改良するための処理
KR20220125783A (ko) 디바이스 성능을 개선하기 위한 처리들
TW202418358A (zh) 增強材料結構的處理
JP7313414B2 (ja) 材料構造を改良するための処理
TWI837538B (zh) 增強材料結構的處理
US20210057215A1 (en) Treatments to enhance material structures
US20230377879A1 (en) Barrier layer for preventing aluminum diffusion
US20220238680A1 (en) Threshold voltage modulation for gate-all-around fet architecture
TW202416357A (zh) 增強材料結構的處理
JP2024520404A (ja) アモルファスシリコンベース取り除きおよびシールｅｏｔ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230111

R150 Certificate of patent or registration of utility model

Ref document number: 7210682

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150