CN101485093A

CN101485093A - 具有噪声低消的环路滤波器

Info

Publication number: CN101485093A
Application number: CNA2007800247125A
Authority: CN
Inventors: 张刚
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 2006-06-30
Filing date: 2007-06-15
Publication date: 2009-07-15
Also published as: US20080001657A1; KR101268124B1; JP5420404B2; EP2036203A1; US20140021988A1; KR20090037440A; CN104124936A; KR20110121640A; JP2009543463A; US8593216B2; WO2008005677A1

Abstract

一种具有噪声抵消的环路滤波器包括第一和第二信号路径(720，730)、运算放大器(op－amp)(736)、和噪声抵消路径(740)。第一信号路径(720)对第一信号提供第一传递函数(例如，低通响应)。第二信号路径(730)对第二信号提供第二传递函数(例如，积分响应)。第二信号是第一信号的经定标版本，并且比第一信号小α倍，其中α大于1。第二信号路径中的电容器(734)可定标小α倍。运算放大器耦合至第一和第二信号路径并助益来自第一和第二信号路径的信号的求和以生成具有运算放大器噪声的控制信号(VCTRL)。噪声抵消路径(740)直接或间接地耦合至运算放大器并提供用于抵消控制信号中的运算放大器噪声的噪声抵消信号(VCTRL)。可将控制信号(VCTRL)和噪声抵消信号(VN)施加到包括在压控振荡器(VCO)中的可变电容器(750)的相应节点，以便于改善VCO的相位噪声。

Description

具有噪声抵消的环路滤波器

背景

I.领域

本公开一般涉及电子电路，尤其涉及适于在锁相环中使用的环路滤波器。

II.背景

锁相环(PLL)通常被用在许多电子电路中并且在通信电路中尤其重要。例如，数字系统使用时钟信号来触发同步电路，例如触发器。发射机和接收机系统使用本机振荡器(LO)信号来分别进行上变频和下变频。无线通信系统中的无线设备(例如，蜂窝电话)典型地对数字电路使用时钟信号和对发射机和接收机电路使用LO信号。时钟和LO信号常常是用在PLL内工作的压控振荡器(VCO)来生成的。

PLL典型地包括VCO、环路滤波器和其它电路块。环路滤波器接收并滤波相位误差信号并对VCO生成控制信号。环路滤波器可使用外置于集成电路(IC)的分立电路组件来实现。为了降低成本并可能地改善可靠性，在IC上实现环路滤波器是可取的。然而，环路滤波器典型地具有将占据IC的较大面积的较大电容器。可使用各种方案来减小电容器的大小。遗憾的是，这些方案中的大部分都将相当量的噪声引入PLL。噪声会使性能降级，并且可能甚至导致VCO/PLL不符合指标。

因此，在本领域中存在对适于在IC上集成且具有良好性能的环路滤波器的需求。

概要

本文描述了一种具有噪声抵消的新颖环路滤波器。在实施例中，环路滤波器包括第一和第二信号路径、运算放大器(op-amp)和噪声抵消路径。第一信号路径接收来自第一电流源的第一信号，并对该第一信号提供第一传递函数(例如，低通响应)。第二信号路径接收来自第二电流源的第二信号，并对该第二信号提供第二传递函数(例如，积分响应)。第二电流源提供比第一电流源小α倍的电流，其中α大于1。第二信号是第一信号的经定标版本并且比第一信号小α倍。第一信号路径可包括电阻器和第一电容器。第二信号路径可包括因该第二信号缩减α而被定标小α倍的第二电容器。较小的电容器大小使得环路滤波器良好地适于在IC上集成。

运算放大器耦合至第一和第二信号路径并助益来自第一和第二信号路径的信号的求和以生成具有运算放大器噪声的控制信号。运算放大器以及第一和第二信号路径可经由各种方式被耦合，如以下所描述的。噪声抵消路径直接或间接地耦合至运算放大器并提供用于抵消控制信号中的运算放大器噪声的噪声抵消信号。可将控制信号和噪声抵消信号施加到诸如可变电容器等可调电路元件。此电路元件可由控制信号来控制，并且可使运算放大器噪声被噪声抵消信号抵消。

在以下进一步详细描述了本发明的各个方面和实施例。

附图简述

结合附图理解下面阐述的详细描述，本发明的各个特征和性质将变得更显而易见，在附图中相同的附图标记贯穿始终作相应标识。

图1示出了PLL的框图。

图2A示出了单路径环路滤波器的频率响应。

图2B示出了双路径环路滤波器的频率响应。

图3示出了无源单路径环路滤波器。

图4示出了无源双路径环路滤波器。

图5示出了具有两个运算放大器的有源双路径环路滤波器。

图6A和6B示出了具有单个运算放大器的有源双路径环路滤波器。

图7A到7D示出了具有噪声抵消的有源双路径环路滤波器。

图8示出了三种环路滤波器设计的环路滤波器输出噪声。

图9示出了具有噪声抵消的双路径环路滤波器和VCO。

图10示出了用于带有噪声抵消地执行环路滤波的过程。

图11示出了无线设备的框图。

详细描述

措辞“示例性”在本文中用于表示“用作示例、实例或例示”。在此被描述为“示例性”的任何实施例或设计都并非一定要解释成优于或胜于其它实施例或设计。

图1示出了锁相环(PLL)100的框图，该锁相环包括相位-频率检测器(PFD)110、电荷泵(CP)120、环路滤波器(LF)130、压控振荡器(VCO)140、和分频器150。VCO 140生成具有一频率的振荡器信号，该频率是由来自环路滤波器130的控制信号V_CTRL所决定的。分频器150在频率上将振荡器信号按因子N进行N分频，并且提供反馈信号。一般而言，N≥1，并且可以是整数或非整数值。

相位-频率检测器110接收基准信号和反馈信号，对比两个信号的相位，并提供指示两个信号之间的相位差/误差的检测器信号。电荷泵120生成与测得相位误差成比例的误差信号I_CP。环路滤波器130将误差信号滤波并向VCO 140提供控制信号。环路滤波器130调节控制信号，以使得反馈信号的相位或频率被锁定到基准信号的相位或频率。

环路滤波器130具有典型地被选择成达成PLL 100的合意闭环响应的频率响应。例如，环路滤波器130的频率响应可基于捕获和跟踪性能与PLL噪声性能之间的权衡来选择。

图2A示出了环路滤波器130的频率响应210的曲线图。频率响应210包括直流(DC)上的第一极点、频率ω₁上的零点、以及频率ω₂上的第二极点。DC上的第一极点导致频率从DC到ω₁每10个单位-20分贝(dB)的斜率。ω₁上的零点导致从ω₁到ω₂的平坦频率响应。ω₂上的第二极点导致从ω₂向前每10个单位-20dB的斜率。

图3示出了可提供图2A中的频率响应210的环路滤波器310的示意图。滤波器310包括电阻器324以及电容器326和328。电阻器324和电容器326被串联耦合在节点X与电路接地之间。电容器328被耦合在节点X与电路接地之间。来自电荷泵120的电流源322驱动节点X，后者向VCO 140提供控制电压V_CTRL。合意环路滤波器频率响应可通过为电阻器324、电容器326和328、以及电流源322选择适当的值来获得。

回顾图2A，零点的位置由图3中的电阻器324和电容器326决定，或即ω₁＝1/R·C₁。第二极点的位置由电阻器324和很大程度的电容器328决定，或即ω₂≈1/R·C₂。由于ω₁通常远低于(例如，低一数量级或更多)ω₂，电容器C₁通常远大于(例如，大一数量级或更多)电容器C₂。如果环路滤波器310是在集成电路(IC)上实现的，则电容器C₁可能占据远大于电容C₂的面积。这会使得从成本的观点来看，将环路滤波器310集成在IC上变得不切实际。

为了减小电容器C₁的大小，图3中的环路滤波器可被分解成两条信号路径。一条信号路径可提供积分响应，该响应可以是具有DC上的一个极点的频率响应。一条信号路径可提供低通响应，该响应可以是具有频率ω上的一个极点的频率响应。每条信号路径被设计成具有适当大小的电容器。可将两条信号路径的输出求和以获得对于环路滤波器具有合意频率响应的控制电压。

图4示出了可提供与图2A中的相类似的频率响应的双路径环路滤波器410的示意图。环路滤波器410包括第一信号路径420、第二信号路径430和加法器440。第一信号路径420包括并联地耦合在加法器440的一个输入与电路接地之间的电阻器424和电容器426。来自电荷泵120的电流源422驱动电阻器424和电容器426。第二信号路径430包括耦合在加法器440的另一输入与电路接地之间的电容器434。来自电荷泵120的电流源432驱动电容器434。加法器440将两个输入求和并向VCO提供控制电压VC_TRL。

第一信号路径420具有传递函数H₁(s)，其可被表达为：

H_{1} (s) = \frac{1}{C_{2}} \cdot \frac{1}{s + 1 / R \cdot C_{2}}

式(1)

H1(s)是具有在ω₂＝1/R·C₂上的一个极点的低通响应。

第二信号路径430具有传递函数H₂(s)，其可被表达为：

H_{2} (s) = \frac{1}{s \cdot C_{1}} .

式(2)

H₁(s)是具有在DC上的一个极点的积分响应。

环路滤波器410具有总传递函数H(s)，其被表达为：

H (s) = \frac{C_{1} + C_{2}}{C_{1} {\cdot C}_{2}} \cdot \frac{s + 1 / R \cdot (C_{1} + C_{2})}{s \cdot (s + 1 / R \cdot C_{2})} .

式(3)

图2B示出了图4中的双路径环路滤波器410的总传递函数H(s)的频率响应220的曲线图。频率响应220包括DC上的第一极点、频率

上的零点、以及频率

上的第二极点。由于C₁远大于C₂，因此零点的位置由电阻器424和很大程度上的电容器434决定，或即

ω_{1}^{'} \approx 1 / R \cdot C_{1} .

第二极点的位置由电阻器424和电容器426决定，或即

ω_{2}^{'} = 1 / R \cdot C_{2} .

合意环路滤波器频率响应可通过为电阻器424、电容器426和428、以及电流源422和432选择适当的值来获得。

环路滤波器410的两条信号路径420和430在选择电容器值方面提供灵活性。如图4中所示，电流源422可提供电流I_CP，而电流源432可提供电流I_CP/α，其中α>1。这在随后允许将电容器434定标成小α分之一。例如，如果α＝10，则电容器434可具有电容C₁/10，并且另外将比图3中的环路滤波器310内的电容器326小10倍。更小的电容器大小可允许将环路滤波器410集成在IC上。

双路径环路滤波器410可以各种方式实现。在以下描述环路滤波器410的若干示例性设计。

图5示出了作为图4中的环路滤波器410的一种设计的环路滤波器510的示意图。环路滤波器510包括第一信号路径520、第二信号路径530和加法电路540。第一信号路径520包括电阻器524、电容器526和运算放大器528。电阻器524和电容器526被并联地耦合在运算放大器528的反相输入与输出之间。来自电荷泵120的电流源522驱动运算放大器528的反相输入。第二信号路径530包括耦合在运算放大器516的非反相输入与电路接地之间的电容器534。来自电荷泵120的电流源532驱动运算放大器546的非反相输入和电容器534。加法电路540包括电阻器542和544以及运算放大器546。电阻器542被耦合在运算放大器528的输出与运算放大器546的反相输入之间。电阻器544被耦合在运算放大器546的反相输入与输出之间。运算放大器546向VCO 140提供控制电压V_CTRL。

环路滤波器510实现提供合意频率响应以及减小电容器534的大小的目标。然而，环路滤波器510使用两个运算放大器来达成合意功能。这些运算放大器产生运算放大器噪声，该噪声出现在控制电压V_CTRL中。此外，在运算放大器546的非反相输入处出现较大的(例如，轨对轨)电压摆动。

图6A示出了作为图4中的环路滤波器410的另一种设计的环路滤波器610的示意图。环路滤波器610包括第一信号路径620、第二信号路径630和加法电路。第一信号路径620包括电阻器624和电容器626。电阻器624被耦合在运算放大器636的输出与节点A之间。电容器626被耦合在节点A与电路接地之间。来自电荷泵120的电流源622驱动节点A，后者提供控制电压V_CTRL。第二信号路径630包括耦合在运算放大器636的非反相输入与电路接地之间的电容器634。来自电荷泵120的电流源632驱动电容器634。运算放大器636执行加法功能。

环路滤波器610仅使用一个运算放大器636实现以上所述的目标。然而，此运算放大器产生运算放大器噪声，该噪声出现在控制电压V_CTRL中。此外，在运算放大器636的非反相输入处出现较大的电压摆动。

图6B示出了作为图4中的环路滤波器410的又一种设计的环路滤波器612的示意图。环路滤波器612包括第一信号路径620、第二信号路径640和加法电路。第二信号路径640包括耦合在运算放大器646的反相输入和输出之间的电容器644。来自电荷泵120的电流源642也被耦合至运算放大器646的反相输入并驱动电容器644。在与图6A中的电流源632相反的方向上耦合电流源642。这是因为在图6B中电流源642被耦合至运算放大器646的反相输入，而在图6A中电流源632被耦合至运算放大器636的非反相输入。

环路滤波器612仅使用一个运算放大器就实现以上所述的目标并避免运算放大器646的反相输入处的较大电压摆动。然而，运算放大器646产生运算放大器噪声，该噪声出现在控制电压V_CTRL中。

通常，来自环路滤波器中的运算放大器的噪声可能使由环路滤波器控制的VCO的相位噪声显著降级。针对一种示例性PLL设计测量降级的量。对于这种PLL设计，首先在使用例如如图3中所示的片外无源环路滤波器的PLL的情况下测量VCO的积分相位噪声。发现当PLL采用具有运算放大器的片上有源双路径环路滤波器——如图6A和6B中所示的——时，相同VCO的积分相位噪声降级约3dB。相位噪声的该降级量会导致VCO具有较小的相位噪声余量，或者甚至更糟糕地导致不符合相位噪声指标。

在一个方面，描述了具有噪声抵消的新颖双路径环路滤波器。噪声抵消指力图抵消、减小、抑制或减轻噪声的过程。本文所描述的新颖环路滤波器实现在不引入相当量的运算放大器噪声的情况下提供合意的环路滤波器频率响应并减小电容器大小的目标。新颖环路滤波器由此适于集成在IC上。此外，针对受具有噪声抵消的片上环路滤波器控制的VCO，可实现良好的噪声性能。

图7A示出了具有噪声抵消的双路径环路滤波器的实施例的示意图。环路滤波器710是图4中的环路滤波器的新颖设计，并且可被用于图1中的环路滤波器130。环路滤波器710包括第一信号路径720、第二信号路径730、加法器电路、和噪声抵消路径740。第一信号路径720包括电阻器724和电容器726，它们如以上分别针对图6A中的电阻器624和电容器626描述地那样来耦合。来自电荷泵120的电流源722驱动第一信号路径。第二信号路径720包括如以上针对图6B中的电容器644所描述的那样来耦合的电容器734。来自电荷泵120的电流源732驱动第二信号路径。运算放大器726对来自两个信号路径的信号执行加法功能。

在图7A中所示的实施例中，噪声抵消路径740包括电阻器742和电容器744。电阻器742被耦合在运算放大器736的反相输入与节点B之间。电容器744被耦合在节点B与电路接地之间。电阻器742和电容器744具有与电阻器724和电容器726相同的-3dB的带宽。这导致节点B处的运算放大器噪声具有与节点A处的运算放大器噪声相类似的特性(至少在低频下如此)。

节点A向VCO140提供控制电压V_CTRL。节点B提供噪声抵消电压V_N。可变电容器(变容二极管)750被耦合在节点A与B之间。可变电容器750上的电压可被给为：V_VAR＝V_CTRL-V_N。由于在图7A中所示的实施例中V_N虚拟接地，因此可变二极管750上的电压实质上等于V_CTRL。

环路滤波器710操作如下。对于第一信号路径720，由于运算放大器736具有低输出阻抗，因此电流源722、电阻器724、和电容器726实质上以与图4中的电流源422、电阻器424和电容器426相同的方式耦合。对于第二信号路径730，由于运算放大器736具有高输入阻抗，因此电流源732和电容器734实质上以与图4中的电流源432和电容器434相同的方式耦合。运算放大器736的反相输入虚拟接地，因为非反相输入被耦合至电路接地。因此，运算放大器736的反相输入处的电压摆动是最小的。运算放大器736提供一输出电压，该电压由来自电流源732的电流I_CP/α和电容器734的电容C₁/α决定。运算放大器输出电压经由电阻器724被转换成电流，并在节点A处与来自电流源722的电流I_CP相加。

出于清晰起见，所有运算放大器噪声在以下描述中指运算放大器的输出。来自运算放大器736的噪声传播经过包括电阻器724和电容器726的第一运算放大器噪声路径。来自运算放大器736的噪声也传播经过包括电容器734、电阻器742和电容器744的第二运算放大器噪声路径。经由第二噪声路径的运算放大器噪声大致等于经由第一噪声路径的运算放大器噪声，在低频下尤其如此。相同的运算放大器噪声被呈递给可变二极管750的两个端/端子。在可变电容器750的一端处的运算放大器噪声实质上抵消了该可变电容器750的另一端处的运算放大器噪声。在假定噪声抵消有效的情况下，可变电容器750在随后将仅观测到来自电流源722和732的合意信号。

图7B示出了作为图4中的环路滤波器410的另一种新颖设计的具有噪声抵消的双路径环路滤波器712的实施例的示意图。环路滤波器712包括图7A中的环路滤波器710中除电阻器742和电容器744之外的其它所有电路元件。在图7B中所示的实施例中，对于第一信号路径720，电容器726被耦合在节点A与运算放大器736的输出之间(而非节点A与电路接地之间)。对于噪声抵消路径740，运算放大器736的反相输入经由电线746耦合至节点B，后者提供噪声抵消电压V_N。第一运算放大器噪声路径经由电阻器724和电容器726。第二运算放大器噪声路径经由电容器734和电线746。经由第二噪声路径的运算放大器噪声类似于经由第一噪声路径的运算放大器噪声，在低频下尤其如此。因此，运算放大器噪声实质上在可变电容器750处被抵消，该可变电容器在随后主要观测到来自电流源722和732的合意信号。

图7C示出了作为图4中的环路滤波器410的又一种新颖设计的具有噪声抵消的双路径环路滤波器714的实施例的示意图。环路滤波器741包括图7B中环路滤波712中的所有电路元件。在图7C中所示的实施例中，对于第一信号路径720，电阻器724和电容器726被并联地耦合在运算放大器736的反相输入和输出之间。电流源722也被耦合至运算放大器736的反相输入(其为节点A)，并驱动电阻器724和电容器726。对于第二信号路径730，电容器734被耦合在节点B与运算放大器的输出之间。电流源732还被耦合至节点B并驱动电容器734。对于噪声抵消路径740，电流源732和电容器734经由电线746耦合至节点B，后者提供噪声抵消电压V_N。

第一运算放大器噪声路径经由电阻器724和电容器726。第二运算放大器噪声路径经由电容器734和电线746。经由第二噪声路径的运算放大器噪声类似于经由第一噪声路径的运算放大器噪声，在低频下尤其如此。因此，运算放大器实质上在可变电容器750处被抵消。

图7D示出了作为图4中的环路滤波器410的又一种新颖设计的具有噪声抵消的双路径环路滤波器716的实施例的示意图。环路滤波器716包括图7B中环路滤波712中的所有电路元件。在图7D中所示的实施例中，对于第一信号路径720，电阻器724和电容器726如同以上针对图7B所描述的那样。对于第二信号路径730，电容器734被耦合在节点B与运算放大器的输出之间。电流源732还被耦合至节点B并驱动电容器734。运算放大器736将其反相输入耦合至其输入，并将其非反相输入耦合至电路接地。运算放大器736由此操作成单位增益缓冲器。对于噪声抵消路径740，电流源732和电容器734经由电线746耦合至节点B，后者提供噪声抵消电压V_N。

图7A到7D示出了具有噪声抵消的双路径环路滤波器的若干实施例。具有噪声抵消的双路径环路滤波器还可用各种其它设计来实现，并且这落在本发明的范围内。一般而言，环路滤波器提供了具有合意信号加非希望运算放大器噪声的第一输出信号和具有非希望运算放大器噪声的第二输出信号。对其施加第一和第二输出信号的电路元件(例如，可变电容器)在随后将观测两个端子处的相似运算放大器噪声，并且运算放大器噪声实质上将被抵消。噪声抵消的效率取决于第二输出信号中的运算放大器噪声多好地匹配第一输出信号中的运算放大器噪声。第一和第二运算放大器噪声路径可被设计成使得第二输出信号中的运算放大器噪声在感兴趣的频率范围上匹配第一输出信号中的运算放大器噪声。

图8示出了若干示例性环路滤波器设计的输出噪声的曲线图。曲线810示出了例如如图3中所示的具有无源组件的片外环路滤波器接地输出噪声响应。曲线812示出了例如如图6A或6B中所示的没有噪声抵消的片上有源双路径环路滤波器的输出噪声响应。曲线812指示在低频下运算放大器噪声显著地加到环路滤波器输出噪声上。曲线814示出了例如如图7B中所示的带有噪声抵消的片上有源双路径环路滤波器的输出噪声响应。曲线814指示运算放大器噪声实质上被用噪声抵消信号V_N抵消。具有噪声抵消的片上有源双路径环路滤波器的噪声性能与片外无源环路滤波器的噪声性能相当。

图9示出了双路径环路滤波器712和图1中的VCO 140的实施例的示意图。在此实施例中，VCO 140是用互补金属氧化物半导体(CMOS)来实现的，并且包括放大器910和谐振器储能电路920。

放大器910包括N沟道MOS(N-MOS)晶体管912a和912b以及P沟道MOS(P-MOS)晶体管914a和914b。晶体管912a和912b形成第一反相器，而晶体管912b和914b形成第二反相器。晶体管912a将其源极耦合至电路接地，将其漏极耦合至晶体管914a的漏极，以及将其栅极耦合至节点

晶体管914a将其源极耦合至电源V_DD，将其漏极耦合至晶体管912a的漏极，以及将其栅极耦合至节点晶体管912a和914b分别以与晶体管912a和914a相同的方式来耦合。节点

和

分别代表第一反相器的输入和输出。节点

和

还分别代表第二反相器的输入和输出。第一和第二反相器由此被串联并以闭环配置形式耦合。节点和代表VCO140的差分输出并提供振荡器信号。

谐振器储能电路920包括电感器922、可变电容器924a和924b、电容器926a和926b、以及电阻器928a和928b。电感器922被耦合在节点

与

之间。可变电容器924a将其阳极耦合至节点A，且将其阴极耦合至节点Sa。电容器926a被耦合在节点Sa与节点

之间。电阻器928a被耦合在节点B与节点Sa之间。可变电容器924b、电容器926b和电阻器928b分别以与可变电容器924a、电容器926a和电阻器928a相类似的方式来耦合。

在储能电路920中，可变电容器924a和924b提供可由来自环路滤波器712的控制电压V_CTRL来调节的可变电容。可变电容器924a和924b的电容和电感器922的电感决定储能电路920的谐振频率，后者决定来自VCO140的振荡器信号的频率。电容器926a和926b提供DC阻挡以允许节点Sa和Sb被偏置在合意电压下。电阻器928a和928b向节点Sa和Sb提供隔离。

环路滤波器712接收来自电荷泵120中电流源722和732的电流，并对VCO140内的可变电容器924a和924b生成控制电压V_CTRL以及噪声抵消电压V_N。节点A是低阻抗，并且携带来自环路滤波器712的控制信号。节点B是高阻抗，并且具有低漏泄，且基本上没有信号摆动。运算放大器736的非反相输入可被耦合至基准电压V_REF。节点Sa和Sb处的DC电压在随后将等于V_REF。可变电容器924a和924b的偏置电压由此可通过将适当的基准电压施加到运算放大器736的非反相输入来设置。

图9示出了由具有噪声抵消的双路径环路滤波器控制的示例性VCO。本文描述的双路径环路滤波器也可与其它VCO以及其它类型的振荡器——诸如电流控制振荡器(ICO)、压控晶体振荡器(VCXO)等——联用。本文描述的双路径环路滤波器还可用于各种类型的PLL，诸如整数-N分频PLL(其中图1中的分频器比率N为整数)以及分数-N分频PLL(其中N是非整数值)。第一和第二信号路径可被设计成提供合意传递函数。例如，第一信号路径中的电容器C₂可用更高阶的低通滤波器来替换以实现分数-N分频PLL的更尖锐的滚降。

图10示出了用于带噪声抵消地执行环路滤波的过程1000的实施例。分别用电荷泵中的第一和第二电流源生成第一和第二信号(框1012)。第二电流源提供比第一电流源小α倍的电流，其中α大于1或者可以是例如10或更大。第二信号是第一信号的经定标版本，并且比第一信号小α倍。

第一信号通过对第一信号提供第一传递函数(例如，低通响应)的第一信号路径(框1014)。第二信号通过对第二信号提供第二传递函数(例如，积分响应)的第二信号路径(框1016)。第一信号路径可包括电阻器和第一电容器。第二信号路径可包括第二电容器，该电容器因被定标成小α倍的第二信号而被定标成小α倍。运算放大器被耦合至第一和第二信号路径并且被配置成助益来自第一和第二信号路径的信号的求和以产生具有运算放大器噪声的控制信号(框1018)。运算放大器以及第一和第二信号路径是环路滤波器的一部分并且可以各种方式来耦合，例如，如图7A到7D中所示的。

噪声抵消信号是用直接或间接耦合至运算放大器的噪声抵消路径来生成的(框1020)。噪声路径可包括耦合至运算放大器或第二信号路径的电线或者可包括附加电路元件。噪声抵消信号被用于抵消控制信号中的运算放大器噪声。将控制信号和噪声抵消信号施加到可调节电路元件，例如，可变电容器(框1022)。

出于清晰起见，以上已描述了具有两条信号路径并采用噪声抵消的环路滤波器。噪声抵消还可被用于具有两条以上的信号路径的环路滤波器。例如，多路径环路滤波器可包括滤波用于跟踪VCO中的频率误差的控制信号的一个或多个信号路径、滤波用于捕获的扫掠信号的另一条或多条信号路径、滤波用于定在VCO频率的中心的调节信号的又一条或多条信号路径等等。

本文描述的具有噪声抵消的环路滤波器可被用于各种电子电路。以下描述将具有噪声抵消的环路滤波器用于无线通信设备。

图11示出了无线通信系统中无线设备1100的实施例的框图。无线设备1000可以是蜂窝电话、终端、个人数字助理(PDA)、手持机、或某种其它设备。无线通信系统可以是码分多址(CDMA)系统、时分多址(TDMA)系统、频分多址(FDMA)系统、全球移动通信(GSM)系统、正交FDMA(OFDMA)系统等。

无线设备1100包括数字处理器1110和支持双向通信的收发机1130。数字处理器1110可用一个或多个专用集成电路(ASIC)来实现，而收发机1130可用一个或多个RF集成电路(RFIC)来实现。

在数字处理器1110内，编码器1112处理(例如，格式化、编码和交织)要传送的数据，而调制器(Mod)1114进一步处理(例如，调制或加扰)经编码的数据以生成数据码片。在收发机1130内，发射(TX)基带单元1132执行基带处理，诸如数模转换、滤波、放大等。混频器1134将基带信号上变频至RF。TX RF单元1136执行诸如滤波和功率放大的信号调理，并生成经RF调制信号，后者经由天线1140被发射。对于数据接收，接收(RX)RF单元1142接收来自天线1140的输入RF信号，并执行诸如低噪声放大和滤波等信号调理。混频器1144将经调理的RF信号从RF下变频至基带。RX基带单元1146执行基带处理，诸如滤波、放大、模数转换等。解调器(Demod)1116处理(例如，解扰和解调)来自单元1146的输入采样并提供码元估计。解码器1118处理(例如，解交织和解码)码元估计并提供经解码的数据。一般而言，由数据处理器1110和收发机1130进行的处理依赖于无线系统的设计。

处理器1120可支持诸如视频、音频、图形等各种应用。控制器/处理器1160指令无线设备1100内各种处理单元的操作。存储器1162为无线设备1100存储程序代码和数据。

VCO/PLL 1122对数字处理器1110内的处理单元生成时钟信号。VCO/PLL1150生成被混频器1134用来上变频的发射LO信号，以及被混频器1144用来频率下变频的接收LO信号。VCO/PLL 1122和VCO/PLL 1150可各自采样具有噪声抵消的环路滤波器来提升噪声性能。基准振荡器1164对VCO/PLL 1122和/或VCO/PLL 1150生成基准信号。

本文所描述的具有噪声抵消的环路滤波器可在模拟IC、RFIC、ASIC、数字信号处理器(DSP)、数字信号处理器件(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、处理器、控制器、微控制器、微处理器和其它电子单元中实现。具有噪声抵消的环路滤波器可以诸如N-MOS、P-MOS、CMOS、BJT，GaAs等各种IC工艺技术来实现。环路滤波器还可用分立组件来实现。

提供了以上对所公开的实施例的描述是为了使得本领域任何技术人员皆能够制作或使用本发明。对这些实施例的各种修改容易为本领域技术人员所显见，并且在此所定义的普适原理可被应用于其它实施例而不会脱离本发明的精神或范围。因而，本发明并非意在被限定于本文中所示出的实施例，而是应当被授予与本文中所公开的原理和新颖性特征相一致的最广义的范围。

Claims

1.一种装置，包括：

第一信号路径，其被配置成接收第一信号并对所述第一信号提供第一传递函数；

第二信号路径，其被配置成接收第二信号并对所述第二信号提供第二传递函数；

运算放大器(op-amp)，其被耦合至所述第一和第二信号路径并被配置成助益来自所述第一和第二信号路径的信号的求和以生成具有运算放大器噪声的控制信号；以及

噪声抵消路径，其被耦合至所述运算放大器并被配置成提供用于抵消所述控制信号中的所述运算放大器噪声的噪声抵消信号。

2.如权利要求1所述的装置，其特征在于，所述第一传递函数是低通响应，并且其中所述第二传递函数是积分响应。

3.如权利要求1所述的装置，其特征在于，所述第一信号路径包括配置成提供所述第一信号的低通响应的电阻器和第一电容器，并且其中所述第二信号路径包括配置成提供所述第二信号的积分响应的第二电容器。

4.如权利要求3所述的装置，其特征在于，所述第二电容器被耦合在所述运算放大器的反相输入与输出之间。

5.如权利要求3所述的装置，其特征在于，所述电阻器和所述第一电容器被并联地耦合在所述第一信号与所述运算放大器的输出之间。

6.如权利要求1所述的装置，其特征在于，所述噪声抵消路径包括耦合至所述运算放大器或所述第二信号路径的电线。

7.如权利要求1所述的装置，其特征在于，所述第二信号是所述第一信号的经定标版本，并且比所述第一信号小α倍，其中α大于1。

8.如权利要求7所述的装置，其特征在于，所述第二信号路径包括被定标小α倍的电容器。

9.如权利要求1所述的装置，其特征在于，还包括：

第一电流源，其被配置成提供所述第一信号；以及

第二电流源，其被配置成提供所述第二信号，其中所述第二电流源提供比所述第一电流源小α倍的电流，其中α大于1。

10.如权利要求9所述的装置，其特征在于，α为10或更大。

11.如权利要求1所述的装置，其特征在于，还包括：

可变电容器，其被耦合在所述控制信号与所述噪声抵消信号之间。

12.一种集成电路，包括：

13.如权利要求12所述的集成电路，其特征在于，还包括：

第一电流源，其被配置成提供所述第一信号；以及

14.如权利要求13所述的集成电路，其特征在于，所述第二信号路径包括用于获得所述第二传递函数并被定标小α倍的电容器。

15.一种方法，包括：

将第一信号传递通过具有第一传递函数的第一信号路径；

将第二信号传递通过具有第二传递函数的第二信号路径；

用运算放大器(op-amp)将来自所述第一和第二信号路径的信号求和，以生成具有运算放大器噪声的控制信号；以及

用耦合至所述运算放大器的噪声抵消路径生成噪声抵消信号，所述噪声抵消信号被用于抵消所述控制信号中的所述运算放大器噪声。

16.如权利要求15所述的方法，其特征在于，还包括：

用第一电流源生成所述第一信号；以及

用提供比所述第一电流源小α倍的电流的第二电流源生成所述第二信号，其中α大于1。

17.如权利要求15所述的方法，其特征在于，还包括：

将所述控制信号和所述噪声抵消信号施加到可调电路元件。

18.一种装置，包括：

环路滤波器，其包括运算放大器(op-amp)并被配置成生成具有运算放大器噪声的控制信号以及生成用于抵消所述控制信号中的所述运算放大器噪声的噪声抵消信号；以及

压控振荡器(VCO)，其被耦合至所述环路滤波器并包括用于改变所述VCO的振荡频率的至少一个可调电路元件，对所述至少一个可调电路元件施加来自所述环路滤波器的所述控制信号和所述噪声抵消信号。

19.如权利要求18所述的装置，其特征在于，所述环路滤波器被配置成接收第一和第二信号，对所述第一信号提供第一传递函数，以及对所述第二信号提供第二传递函数。

20.如权利要求19所述的装置，其特征在于，所述第一传递函数是低通响应，并且其中所述第二传递函数是积分响应。

21.如权利要求19所述的装置，其特征在于，所述第二信号是所述第一信号的经定标版本，并且比所述第一信号小α倍，其中α大于1，并且其中所述环路滤波器包括用于获得所述第二传递函数并被定标小α倍的电容器。

22.如权利要求18所述的装置，其特征在于，还包括：

电荷泵包括用于提供所述第一信号的第一电流源和用于提供所述第二信号的第二电流源，所述第二电流源提供比所述第一电流源小α倍的电流，其中α大于1。

23.如权利要求18所述的装置，其特征在于，所述至少一个可调电路元件包括至少一个可变电容器。

24.如权利要求18所述的装置，其特征在于，还包括：

分频器，其被配置成按整数分频器比率将来自所述VCO的振荡器信号分频，并提供反馈信号；以及

相位-频率检测器，其被配置成确定所述反馈信号与基准信号之间的相位误差。

25.如权利要求18所述的装置，其特征在于，还包括：

分频器，其被配置成按非整数分频器比率将来自所述VCO的振荡器信号分频，并提供反馈信号；以及

26.一种集成电路，包括：

27.如权利要求26所述的集成电路，其特征在于，所述环路滤波器被配置成接收第一和第二信号，对所述第一信号提供第一传递函数，以及对所述第二信号提供第二传递函数。

28.如权利要求27所述的集成电路，其特征在于，所述第二信号是所述第一信号的经定标版本，并且比所述第一信号小α倍，其中α大于1，并且其中所述环路滤波器包括用于获得所述第二传递函数并被定标小α倍的电容器。

29.一种无线设备，包括：

30.如权利要求29所述的无线设备，其特征在于，所述VCO生成用来导出用于数字电路的时钟信号的振荡器信号。

31.如权利要求29所述的无线设备，其特征在于，所述VCO生成用于上变频或下变频的振荡器信号。