JP2004349734A - ノーマルモードノイズ抑制回路 - Google Patents
ノーマルモードノイズ抑制回路 Download PDFInfo
- Publication number
- JP2004349734A JP2004349734A JP2003119289A JP2003119289A JP2004349734A JP 2004349734 A JP2004349734 A JP 2004349734A JP 2003119289 A JP2003119289 A JP 2003119289A JP 2003119289 A JP2003119289 A JP 2003119289A JP 2004349734 A JP2004349734 A JP 2004349734A
- Authority
- JP
- Japan
- Prior art keywords
- noise suppression
- injection
- normal mode
- detection
- conductive line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/42—Balance/unbalance networks
- H03H7/425—Balance-balance networks
- H03H7/427—Common-mode filters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/28—Reducing interference caused by currents induced in cable sheathing or armouring
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/09—Filters comprising mutual inductance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
- H03H7/1758—Series LC in shunt or branch path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
- H03H7/1791—Combined LC in shunt or branch path
Abstract
【課題】広い周波数範囲において高いノーマルモードノイズの減衰特性を有するノーマルモードノイズ抑制回路を実現する。
【解決手段】ノーマルモードノイズ抑制回路は、導電線３，４に設けられたノイズ抑制部１０と、一端が導電線３に接続され、他端が導電線４に接続されたキャパシタ３１とを備えている。ノイズ抑制部１０は、導電線３に挿入された巻線１５ａと、磁芯１５ｃを介して巻線１５ａに結合された巻線１５ｂと、注入信号伝送路１９と、キャパシタ１６と、インダクタンス素子１８とを備えている。注入信号伝送路１９の一端は導電線３に接続され、他端は導電線４に接続されている。巻線１５ｂおよびキャパシタ１６は、注入信号伝送路１９の途中に挿入されている。インダクタンス素子１８は、注入信号伝送路１９と導電線３との接続点と、巻線１５ａとの間において、導電線３に挿入されている。
【選択図】 図１
【解決手段】ノーマルモードノイズ抑制回路は、導電線３，４に設けられたノイズ抑制部１０と、一端が導電線３に接続され、他端が導電線４に接続されたキャパシタ３１とを備えている。ノイズ抑制部１０は、導電線３に挿入された巻線１５ａと、磁芯１５ｃを介して巻線１５ａに結合された巻線１５ｂと、注入信号伝送路１９と、キャパシタ１６と、インダクタンス素子１８とを備えている。注入信号伝送路１９の一端は導電線３に接続され、他端は導電線４に接続されている。巻線１５ｂおよびキャパシタ１６は、注入信号伝送路１９の途中に挿入されている。インダクタンス素子１８は、注入信号伝送路１９と導電線３との接続点と、巻線１５ａとの間において、導電線３に挿入されている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、導電線によって伝送されるノーマルモードノイズを抑制するノーマルモードノイズ抑制回路に関する。
【０００２】
【従来の技術】
スイッチング電源、インバータ、照明機器の点灯回路等のパワーエレクトロニクス機器は、電力の変換を行う電力変換回路を有している。電力変換回路は、直流を矩形波の交流に変換するスイッチング回路を有している。そのため、電力変換回路は、スイッチング回路のスイッチング周波数と等しい周波数のリップル電圧や、スイッチング回路のスイッチング動作に伴うノイズを発生させる。このリップル電圧やノイズは他の機器に悪影響を与える。そのため、電力変換回路と他の機器あるいは線路との間には、リップル電圧やノイズを低減する手段を設ける必要がある。
【０００３】
リップル電圧やノイズを低減する手段としては、インダクタンス素子（インダクタ）とキャパシタとを含むフィルタ、いわゆるＬＣフィルタがよく用いられている。ＬＣフィルタには、インダクタンス素子とキャパシタとを１つずつ有するものの他に、Ｔ型フィルタやπ型フィルタ等がある。また、電磁妨害（ＥＭＩ）対策用の一般的なノイズフィルタも、ＬＣフィルタの一種である。一般的なＥＭＩフィルタは、コモンモードチョークコイル、ノーマルモードチョークコイル、Ｘキャパシタ、Ｙキャパシタ等のディスクリート素子を組み合わせて構成されている。
【０００４】
また、最近、家庭内における通信ネットワークを構築する際に用いられる通信技術として電力線通信が有望視され、その開発が進められている。電力線通信は、電力線に高周波信号を重畳して通信を行う。この電力線通信では、電力線に接続された種々の電気・電子機器の動作によって、電力線上にノイズが発生し、このことが、エラーレートの増加等の通信品質の低下を招く。そのため、電力線上のノイズを低減する手段が必要になる。また、電力線通信では、屋内電力線上の通信信号が屋外電力線に漏洩することを阻止する必要がある。このような電力線上のノイズを低減したり、屋内電力線上の通信信号が屋外電力線に漏洩することを阻止する手段としても、ＬＣフィルタが用いられている。
【０００５】
なお、２本の導電線を伝搬するノイズには、２本の導電線の間で電位差を生じさせるノーマルモードノイズと、２本の導電線を同じ位相で伝搬するコモンモードノイズとがある。
【０００６】
特許文献１には、変圧器を用いたラインフィルタが記載されている。このラインフィルタは、変圧器とフィルタ回路とを備えている。変圧器の２次巻線は、交流電源から負荷に供給する電力を輸送する２本の導電線のうちの一方に挿入されている。フィルタ回路の２つの入力端は交流電源の両端に接続され、フィルタ回路の２つの出力端は変圧器の１次巻線の両端に接続されている。このラインフィルタでは、フィルタ回路によって電源電圧からノイズ成分を抽出し、このノイズ成分を変圧器の１次巻線に供給することによって、変圧器の２次巻線が挿入された導電線上において電源電圧からノイズ成分を差し引くようになっている。このラインフィルタは、ノーマルモードのノイズを低減する。
【０００７】
【特許文献１】
特開平９−１０２７２３号公報
【０００８】
【発明が解決しようとする課題】
従来のＬＣフィルタでは、インダクタンスおよびキャパシタンスで決まる固有の共振周波数を有するため、所望の減衰量を狭い周波数範囲でしか得ることができないという問題点があった。
【０００９】
また、電力輸送用の導電線に挿入されるフィルタには、電力輸送用の電流が流れている状態で所望の特性が得られることと、温度上昇に対する対策が要求される。そのため、通常、電力変換回路用のフィルタにおけるインダクタンス素子では、磁芯として、ギャップ付きのフェライト磁芯が用いられる。しかしながら、このようなインダクタンス素子では、その特性が、空芯のインダクタンス素子の特性に近づくため、所望の特性を実現するためにはインダクタンス素子が大型化するという問題点があった。
【００１０】
また、特許文献１に記載されたラインフィルタでは、フィルタ回路のインピーダンスが０であると共に変圧器の結合係数が１であれば、理論的には、ノイズ成分を完全に除去することができる。しかしながら、実際には、フィルタ回路のインピーダンスは、０になることはなく、更に、周波数に応じて変化する。特に、キャパシタによってフィルタ回路を構成した場合には、このキャパシタと変圧器の１次巻線とによって直列共振回路が構成される。そのため、このキャパシタと変圧器の１次巻線とを含む信号の経路のインピーダンスは、直列共振回路の共振周波数近傍の狭い周波数範囲でのみ小さくなる。その結果、このラインフィルタでは、狭い周波数範囲でしかノイズ成分を除去することができない。また、変圧器の結合係数は、実際には１よりも小さくなる。従って、変圧器の１次巻線に供給されたノイズ成分が、完全に電源電圧から差し引かれるわけではない。これらのことから、実際に構成されたラインフィルタでは、広い周波数範囲においてノイズ成分を効果的に除去することができないという問題点がある。
【００１１】
また、電力線通信のように、電力線に１００ｄＢμＶ前後のノーマルモード信号を重畳して通信を行う場合、ノーマルモード信号が通信機器以外の電子機器に影響を与えることを防止するためには、高い減衰率を有するフィルタ回路の設置が不可欠である。
【００１２】
また、高調波対策回路を含む電源回路や、モータ駆動回路を含むインバータ制御機器や、位相制御を行う照明機器等が電力線に接続される場合には、スイッチング回路が直接、電力線に接続されるため、電力線において大きなノーマルモードノイズが発生する。従って、このような場合にも、高い減衰率を有するフィルタ回路の設置が不可欠である。
【００１３】
本発明はかかる問題点に鑑みてなされたもので、その目的は、広い周波数範囲において高いノーマルモードノイズの減衰特性を有するノーマルモードノイズ抑制回路を提供することにある。
【００１４】
【課題を解決するための手段】
本発明のノーマルモードノイズ抑制回路は、第１および第２の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路であって、ノーマルモードノイズを抑制する少なくとも１つのノイズ抑制部と、一端が第１の導電線に接続され、他端が第２の導電線に接続された少なくとも１つのノイズ抑制用キャパシタとを備えている。
【００１５】
ノイズ抑制部は、互いに異なる位置において第１の導電線に接続され、それぞれノーマルモードノイズに対応する信号の検出またはノーマルモードノイズを抑制するための注入信号の注入を行う第１および第２の検出・注入部と、第１および第２の検出・注入部を、第１および第２の導電線とは異なる経路で接続し、注入信号を伝送する注入信号伝送路とを有している。
【００１６】
本発明のノーマルモードノイズ抑制回路において、第１の検出・注入部がノーマルモードノイズに対応する信号の検出を行うときは、この検出された信号に基づいて生成される注入信号を第２の検出・注入部が第１の導電線に注入する。また、第２の検出・注入部がノーマルモードノイズに対応する信号の検出を行うときは、この検出された信号に基づいて生成される注入信号を第１の検出・注入部が第１の導電線に注入する。
【００１７】
本発明のノーマルモードノイズ抑制回路は、１つのノイズ抑制部と、互いに異なる位置に配置された２つのノイズ抑制用キャパシタとを備え、ノイズ抑制部は、２つのノイズ抑制用キャパシタの間の位置に配置されていてもよい。
【００１８】
また、本発明のノーマルモードノイズ抑制回路は、互いに異なる位置に配置された２つのノイズ抑制部と、１つのノイズ抑制用キャパシタとを備え、ノイズ抑制用キャパシタは、２つのノイズ抑制部の間の位置に配置されていてもよい。
【００１９】
また、本発明のノーマルモードノイズ抑制回路は、互いに異なる位置に配置された２つのノイズ抑制部と、互いに異なる位置に配置された２つのノイズ抑制用キャパシタとを備え、ノイズ抑制部とノイズ抑制用キャパシタは交互に配置されていてもよい。
【００２０】
また、本発明のノーマルモードノイズ抑制回路において、第１の検出・注入部は、所定の第１の位置において第１の導電線に挿入された第１のインダクタンス素子と、第１のインダクタンス素子に結合された第２のインダクタンス素子とを有していてもよい。また、注入信号伝送路は、注入信号を通過させる検出・注入用キャパシタを含み、注入信号伝送路の一端は第１の位置とは異なる第２の位置において第１の導電線に接続され、注入信号伝送路の他端は第２の導電線に接続され、注入信号伝送路の途中に第２のインダクタンス素子が挿入され、注入信号伝送路と第１の導電線との接続点が第２の検出・注入部を形成してもよい。この場合、ノイズ抑制部は、更に、第１の導電線において、第１の検出・注入部と第２の検出・注入部との間に設けられ、ノーマルモードノイズの波高値を低減する波高値低減部を有していてもよい。
【００２１】
また、本発明のノーマルモードノイズ抑制回路において、第１の検出・注入部は、所定の第１の位置において第１の導電線に挿入された第１のインダクタンス素子と、第１のインダクタンス素子に結合された第２のインダクタンス素子と、第１の位置に対応する位置において第２の導電線に挿入された第３のインダクタンス素子と、第３のインダクタンス素子に結合された第４のインダクタンス素子とを有していてもよい。また、注入信号伝送路は、注入信号を通過させる検出・注入用キャパシタを含み、注入信号伝送路の一端は第１の位置とは異なる第２の位置において第１の導電線に接続され、注入信号伝送路の他端は第２の位置に対応する位置において第２の導電線に接続され、注入信号伝送路の途中に第２のインダクタンス素子と第４のインダクタンス素子が直列に挿入され、注入信号伝送路と第１の導電線との接続点、および注入信号伝送路と第２の導電線との接続点が第２の検出・注入部を形成してもよい。この場合、ノイズ抑制部は、更に、第１の導電線および第２の導電線において、第１の検出・注入部と第２の検出・注入部との間に設けられ、ノーマルモードノイズの波高値を低減する波高値低減部を有していてもよい。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、本発明の一実施の形態で使用するノイズ抑制技術について説明する。本実施の形態では、相殺型ノイズ抑制回路を使用する。図５を参照して、この相殺型ノイズ抑制回路の基本構成と作用について説明する。
【００２３】
図５に示したように、相殺型ノイズ抑制回路は、互いに異なる位置において導電線１０１に接続された２つの検出・注入部１０２，１０３と、２つの検出・注入部１０２，１０３を、導電線１０１とは異なる経路で接続する注入信号伝送路１０４と、導電線１０１において、検出・注入部１０２，１０３の間に設けられた波高値低減部１０５とを備えている。
【００２４】
検出・注入部１０２，１０３は、それぞれ、ノイズに対応する信号の検出またはノイズを抑制するための注入信号の注入を行う。注入信号伝送路１０４は、注入信号を伝送する。波高値低減部１０５は、ノイズの波高値を低減する。検出・注入部１０２は、例えばインダクタンス素子を含んでいる。注入信号伝送路１０４は、例えば、キャパシタからなるハイパスフィルタを含んでいる。また、波高値低減部１０５はインピーダンス素子、例えばインダクタンス素子を含んでいる。
【００２５】
図５に示した相殺型ノイズ抑制回路において、ノイズの発生源が、位置Ａと位置Ｂの間の位置を除いて、位置Ａよりも位置Ｂに近い位置にある場合には、検出・注入部１０３は、位置Ｂにおいて導電線１０１上のノイズに対応する信号を検出すると共に、この信号に基づいて、導電線１０１上のノイズを抑制するために導電線１０１に注入される注入信号を生成する。この注入信号は、注入信号伝送路１０４を経由して、検出・注入部１０２に送られる。検出・注入部１０２は、導電線１０１上のノイズに対して逆相になるように注入信号を導電線１０１に注入する。これにより、導電線１０１上のノイズが注入信号によって相殺され、導電線１０１において位置Ａからノイズの進行方向の先でノイズが抑制される。なお、本出願において、ノイズとは不必要な信号も含んでいる。
【００２６】
また、図５に示した相殺型ノイズ抑制回路において、ノイズの発生源が、位置Ａと位置Ｂの間の位置を除いて、位置Ｂよりも位置Ａに近い位置にある場合には、検出・注入部１０２は、位置Ａにおいて導電線１０１上のノイズに対応する信号を検出すると共に、この信号に基づいて、導電線１０１上のノイズを抑制するために導電線１０１に注入される注入信号を生成する。この注入信号は、注入信号伝送路１０４を経由して、検出・注入部１０３に送られる。検出・注入部１０３は、導電線１０１上のノイズに対して逆相になるように注入信号を導電線１０１に注入する。これにより、導電線１０１上のノイズが注入信号によって相殺され、導電線１０１において位置Ｂからノイズの進行方向の先でノイズが抑制される。
【００２７】
また、波高値低減部１０５は、位置Ａと位置Ｂとの間において、導電線１０１を通過するノイズの波高値を低減する。これにより、導電線１０１を経由して伝搬するノイズの波高値と、注入信号伝送路１０４を経由して導電線１０１に注入される注入信号の波高値との差が低減される。
【００２８】
相殺型ノイズ抑制回路によれば、広い周波数範囲においてノイズを効果的に抑制することが可能になる。
【００２９】
なお、相殺型ノイズ抑制回路は、波高値低減部１０５を除いて構成することも可能である。しかし、相殺型ノイズ抑制回路では、波高値低減部１０５を有しない場合に比べて、波高値低減部１０５を有する方が、より広い周波数範囲においてノイズを抑制することが可能になる。
【００３０】
次に、図６ないし図１３を参照して、ノーマルモードノイズを抑制するための相殺型ノイズ抑制回路の具体的な構成の第１ないし第８の例について説明する。始めに、図６、図７を参照して、相殺型ノイズ抑制回路の具体的な構成の第１および第２の例について説明する。
【００３１】
図６に示した第１の例の相殺型ノイズ抑制回路は、一対の端子１１１ａ，１１１ｂと、他の一対の端子１１２ａ，１１２ｂと、端子１１１ａ，１１２ａ間を接続する導電線１１３と、端子１１１ｂ，１１２ｂ間を接続する導電線１１４とを備えている。相殺型ノイズ抑制回路は、更に、所定の第１の位置Ｐ１ａにおいて導電線１１３に挿入された巻線１１５ａと、磁芯１１５ｃと、磁芯１１５ｃを介して巻線１１５ａに結合された巻線１１５ｂと、注入信号伝送路１１９とを備えている。注入信号伝送路１１９の一端は、第１の位置Ｐ１ａとは異なる位置、具体的には、巻線１１５ａと端子１１１ａとの間の第２の位置Ｐ２ａにおいて導電線１１３に接続されている。注入信号伝送路１１９の他端は導電線１１４に接続されている。巻線１１５ｂは、注入信号伝送路１１９の途中に挿入されている。また、注入信号伝送路１１９の途中にはキャパシタ１１６が設けられている。キャパシタ１１６は、注入信号伝送路１１９と導電線１１３との接続点と、巻線１１５ｂとの間に配置されている。
【００３２】
図６に示した相殺型ノイズ抑制回路において、巻線１１５ａ，１１５ｂおよび磁芯１１５ｃは、図５における検出・注入部１０２に対応する。また、巻線１１５ａは本発明における第１のインダクタンス素子に対応し、巻線１１５ｂは本発明における第２のインダクタンス素子に対応する。また、注入信号伝送路１１９と導電線１１３との接続点は、図５における検出・注入部１０３を形成する。また、注入信号伝送路１１９は、図５における注入信号伝送路１０４に対応する。また、キャパシタ１１６は、本発明における検出・注入用キャパシタに対応する。なお、図６に示した相殺型ノイズ抑制回路は、図５における波高値低減部１０５を有していない。
【００３３】
ここで、図６に示した相殺型ノイズ抑制回路の作用について説明する。ノーマルモードノイズが端子１１１ａ，１１１ｂに入力された場合には、キャパシタ１１６によって、第２の位置Ｐ２ａにおけるノーマルモードノイズに対応した信号が検出され、更に、この信号に基づいて、キャパシタ１１６によって、ノーマルモードノイズに対して逆相となる注入信号が生成される。この注入信号は、注入信号伝送路１１９を経由して、巻線１１５ｂに供給される。巻線１１５ｂは、巻線１１５ａを介して、注入信号を導電線１１３に注入する。これにより、導電線１１３において、第１の位置Ｐ１ａからノーマルモードノイズの進行方向の先でノーマルモードノイズが抑制される。
【００３４】
また、ノーマルモードノイズが端子１１２ａ，１１２ｂに入力された場合には、巻線１１５ａを介して、巻線１１５ｂによって、第１の位置Ｐ１ａにおけるノーマルモードノイズに対応した信号が検出され、更に、この信号に基づいて注入信号が生成される。この注入信号は、キャパシタ１１６を経て、ノーマルモードノイズに対して逆相になるように導電線１１３に注入される。これにより、導電線１１３において、第２の位置Ｐ２ａからノーマルモードノイズの進行方向の先でノーマルモードノイズが抑制される。このように、図６に示した相殺型ノイズ抑制回路のノイズ抑制効果は、ノイズの進行方向によって変わることはない。
【００３５】
図７に示した第２の例の相殺型ノイズ抑制回路は、図６に示した相殺型ノイズ抑制回路におけるキャパシタ１１６の代わりにキャパシタ１１７を備えている。キャパシタ１１７は、注入信号伝送路１１９と導電線１１４との接続点と、巻線１１５ｂとの間において、注入信号伝送路１１９に挿入されている。図７に示した相殺型ノイズ抑制回路の作用、効果は、図６に示した相殺型ノイズ抑制回路と同様である。このように、図６、図７に示した第１および第２の例の相殺型ノイズ抑制回路は、機能的には等価である。
【００３６】
次に、図８、図９を参照して、相殺型ノイズ抑制回路の具体的な構成の第３および第４の例について説明する。
【００３７】
図８に示した第３の例の相殺型ノイズ抑制回路は、図６に示した第１の例の相殺型ノイズ抑制回路にインダクタンス素子１１８を加えた構成になっている。インダクタンス素子１１８は、第１の位置Ｐ１ａと第２の位置Ｐ２ａとの間において、導電線１１３に挿入されている。インダクタンス素子１１８は、図５における波高値低減部１０５に対応する。
【００３８】
図８に示した相殺型ノイズ抑制回路では、インダクタンス素子１１８によって、第１の位置Ｐ１ａと第２の位置Ｐ２ａとの間において、導電線１１３を通過するノーマルモードノイズの波高値が低減される。これにより、導電線１１３を経由して伝搬するノーマルモードノイズの波高値と、注入信号伝送路１１９を経由して導電線１１３に注入される注入信号の波高値との差が低減される。図８に示した相殺型ノイズ抑制回路のその他の作用、効果は、図６に示した相殺型ノイズ抑制回路と同様である。
【００３９】
図９に示した第４の例の相殺型ノイズ抑制回路は、図８に示した相殺型ノイズ抑制回路におけるキャパシタ１１６の代わりにキャパシタ１１７を備えている。キャパシタ１１７は、注入信号伝送路１１９と導電線１１４との接続点と、巻線１１５ｂとの間において、注入信号伝送路１１９に挿入されている。図９に示した相殺型ノイズ抑制回路の作用、効果は、図８に示した相殺型ノイズ抑制回路と同様である。このように、図８、図９に示した第３および第４の例の相殺型ノイズ抑制回路は、機能的には等価である。
【００４０】
次に、図１０、図１１を参照して、相殺型ノイズ抑制回路の具体的な構成の第５および第６の例について説明する。
【００４１】
図１０に示した第５の例の相殺型ノイズ抑制回路は、図６に示した第１の例の相殺型ノイズ抑制回路に、巻線１２１ａ，１２１ｂおよび磁芯１２１ｃを加えた構成になっている。第５の例において、巻線１２１ａは、第１の位置Ｐ１ａに対応する位置Ｐ１ｂにおいて、導電線１１４に挿入されている。巻線１２１ｂは、磁芯１２１ｃを介して巻線１２１ａに結合されている。第５の例において、注入信号伝送路１１９の一端は第２の位置Ｐ２ａにおいて導電線１１３に接続されている。注入信号伝送路１１９の他端は、第２の位置Ｐ２ａに対応する位置Ｐ２ｂにおいて導電線１１４に接続されている。注入信号伝送路１１９の途中には、巻線１１５ｂと巻線１２１ｂが直列に挿入されている。キャパシタ１１６は、注入信号伝送路１１９と導電線１１３との接続点と、巻線１１５ｂとの間において、注入信号伝送路１１９に挿入されている。なお、磁芯１１５ｃと磁芯１２１ｃは、同一の磁芯であってもよい。
【００４２】
図１０に示した相殺型ノイズ抑制回路において、巻線１１５ａ，１１５ｂ、磁芯１１５ｃ、および巻線１２１ａ，１２１ｂ、磁芯１２１ｃは、図５における検出・注入部１０２に対応する。また、巻線１１５ａは本発明における第１のインダクタンス素子に対応し、巻線１１５ｂは本発明における第２のインダクタンス素子に対応し、巻線１２１ａは本発明における第３のインダクタンス素子に対応し、巻線１２１ｂは本発明における第４のインダクタンス素子に対応する。また、注入信号伝送路１１９と導電線１１３との接続点、および注入信号伝送路１１９と導電線１１４との接続点は、図５における検出・注入部１０３を形成する。また、注入信号伝送路１１９は、図５における注入信号伝送路１０４に対応する。また、キャパシタ１１６は、本発明における検出・注入用キャパシタに対応する。なお、図１０に示した相殺型ノイズ抑制回路は、図５における波高値低減部１０５を有していない。
【００４３】
次に、図１０に示した相殺型ノイズ抑制回路の作用について説明する。ノーマルモードノイズが端子１１１ａ，１１１ｂに入力された場合には、キャパシタ１１６によって、位置Ｐ２ａ，Ｐ２ｂにおけるノーマルモードノイズに対応した信号が検出され、更に、この信号に基づいて、キャパシタ１１６によって、ノーマルモードノイズに対して逆相となる注入信号が生成される。この注入信号は、注入信号伝送路１１９を経由して、巻線１１５ｂ，１２１ｂに供給される。巻線１１５ｂ，１２１ｂは、それぞれ、巻線１１５ａ，１２１ａを介して、注入信号を導電線１１３，１１４に注入する。なお、導電線１１３に注入される注入信号は導電線１１３を伝搬するノーマルモードノイズに対して逆相となり、導電線１１４に注入される注入信号は導電線１１４を伝搬するノーマルモードノイズに対して逆相となる。これにより、導電線１１３，１１４において、位置Ｐ１ａ，Ｐ１ｂからノーマルモードノイズの進行方向の先でノーマルモードノイズが抑制される。
【００４４】
また、ノーマルモードノイズが端子１１２ａ，１１２ｂに入力された場合には、巻線１１５ａ，１２１ａを介して、巻線１１５ｂ，１２１ｂによって、位置Ｐ１ａ，Ｐ１ｂにおけるノーマルモードノイズに対応した信号が検出され、更に、この信号に基づいて注入信号が生成される。この注入信号は、ノーマルモードノイズに対して逆相になるように導電線１１３，１１４に注入される。これにより、導電線１１３，１１４において、位置Ｐ２ａ，Ｐ２ｂからノーマルモードノイズの進行方向の先でノーマルモードノイズが抑制される。このように、図１０に示した相殺型ノイズ抑制回路のノイズ抑制効果は、ノイズの進行方向によって変わることはない。
【００４５】
また、図１０に示した相殺型ノイズ抑制回路は、導電線１１３，１１４のインピーダンス特性が平衡になるように構成されている。そのため、この相殺型ノイズ抑制回路によれば、導電線１１３，１１４からの放射電界強度の増加を抑制して、放射ノイズの発生を抑制することができる。
【００４６】
図１１に示した第６の例の相殺型ノイズ抑制回路は、図１０に示した相殺型ノイズ抑制回路におけるキャパシタ１１６の代わりにキャパシタ１１７を備えている。キャパシタ１１７は、巻線１１５ｂと巻線１２１ｂとの間において、注入信号伝送路１１９に挿入されている。図１１に示した相殺型ノイズ抑制回路の作用、効果は、図１０に示した相殺型ノイズ抑制回路と同様である。このように、図１０、図１１に示した第５および第６の例の相殺型ノイズ抑制回路は、機能的には等価である。
【００４７】
次に、図１２、図１３を参照して、相殺型ノイズ抑制回路の具体的な構成の第７および第８の例について説明する。
【００４８】
図１２に示した第７の例の相殺型ノイズ抑制回路は、図１０に示した第５の例の相殺型ノイズ抑制回路にインダクタンス素子１１８，１２３を加えた構成になっている。インダクタンス素子１１８は、第１の位置Ｐ１ａと第２の位置Ｐ２ａとの間において、導電線１１３に挿入されている。インダクタンス素子１２３は、位置Ｐ１ｂと位置Ｐ２ｂとの間において、導電線１１４に挿入されている。インダクタンス素子１１８，１２３は、図５における波高値低減部１０５に対応する。
【００４９】
図１２に示した相殺型ノイズ抑制回路では、インダクタンス素子１１８によって、位置Ｐ１ａと位置Ｐ２ａとの間において、導電線１１３を通過するノーマルモードノイズの波高値が低減される。同様に、インダクタンス素子１２３によって、位置Ｐ１ｂと位置Ｐ２ｂとの間において、導電線１１４を通過するノーマルモードノイズの波高値が低減される。これにより、導電線１１３，１１４を経由して伝搬するノーマルモードノイズの波高値と、注入信号伝送路１１９を経由して導電線１１３，１１４に注入される注入信号の波高値との差が低減される。図１２に示した相殺型ノイズ抑制回路のその他の作用、効果は、図１０に示した相殺型ノイズ抑制回路と同様である。
【００５０】
図１３に示した第８の例の相殺型ノイズ抑制回路は、図１２に示した相殺型ノイズ抑制回路におけるキャパシタ１１６の代わりにキャパシタ１１７を備えている。キャパシタ１１７は、巻線１１５ｂと巻線１２２ｂとの間において、注入信号伝送路１１９に挿入されている。図１３に示した相殺型ノイズ抑制回路の作用、効果は、図１２に示した相殺型ノイズ抑制回路と同様である。このように、図１２、図１３に示した第７および第８の例の相殺型ノイズ抑制回路は、機能的には等価である。
【００５１】
次に、図１ないし図４を参照して、本実施の形態に係るノーマルモードノイズ抑制回路（以下、単にノイズ抑制回路と記す。）について説明する。本実施の形態に係るノイズ抑制回路は、２つの導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路である。本実施の形態に係るノイズ抑制回路は、少なくとも１つの相殺型ノイズ抑制回路と少なくとも１つのキャパシタとを用いて構成されている。以下、本実施の形態に係るノイズ抑制回路の構成の第１ないし第４の例について説明する。
【００５２】
図１は、本実施の形態に係るノイズ抑制回路の構成の第１の例を示す回路図である。図１に示したノイズ抑制回路は、一対の端子１ａ，１ｂと、他の一対の端子２ａ，２ｂと、端子１ａ，２ａ間を接続する第１の導電線３と、端子１ｂ，２ｂ間を接続する第２の導電線４とを備えている。
【００５３】
ノイズ抑制回路は、更に、ノーマルモードノイズを抑制するノイズ抑制部１０と、このノイズ抑制部１０よりも端子２ａ，２ｂに近い位置において、一端が導電線３に接続され、他端が導電線４に接続されたキャパシタ３１とを備えている。なお、キャパシタ３１は、ノイズ抑制部１０よりも端子１ａ，１ｂに近い位置に配置してもよい。キャパシタ３１は、本発明におけるノイズ抑制用キャパシタに対応する。
【００５４】
ノイズ抑制部１０は、ノーマルモードノイズを抑制する相殺型ノイズ抑制回路になっている。ノイズ抑制部１０の構成は、図６ないし図１３に示した相殺型ノイズ抑制回路のいずれでもよい。図１には、ノイズ抑制部１０の構成が、図８に示した相殺型ノイズ抑制回路の構成になっている例を示している。
【００５５】
すなわち、図１に示したノイズ抑制回路では、ノイズ抑制部１０は、導電線３に挿入された巻線１５ａと、磁芯１５ｃと、磁芯１５ｃを介して巻線１５ａに結合された巻線１５ｂと、注入信号伝送路１９と、キャパシタ１６と、インダクタンス素子１８とを備えている。巻線１５ａ，１５ｂ、磁芯１５ｃ、注入信号伝送路１９、キャパシタ１６およびインダクタンス素子１８は、それぞれ、図８における巻線１１５ａ，１１５ｂ、磁芯１１５ｃ、注入信号伝送路１１９、キャパシタ１１６およびインダクタンス素子１１８に対応している。
【００５６】
図２は、本実施の形態に係るノイズ抑制回路の構成の第２の例を示す回路図である。図２に示したノイズ抑制回路は、ノイズ抑制部１０と、キャパシタ３２と、キャパシタ３３とを備えている。キャパシタ３２は、ノイズ抑制部１０よりも端子１ａ，１ｂに近い位置において，一端が導電線３に接続され、他端が導電線４に接続されている。キャパシタ３３は、ノイズ抑制部１０よりも端子２ａ，２ｂに近い位置において、一端が導電線３に接続され、他端が導電線４に接続されている。ノイズ抑制部１０は、キャパシタ３２，３３の間の位置に設けられている。ノイズ抑制部１０の構成は、図６ないし図１３に示した相殺型ノイズ抑制回路のいずれでもよい。図２には、ノイズ抑制部１０の構成が、図１に示したノイズ抑制回路と同様に、図８に示した相殺型ノイズ抑制回路の構成になっている例を示している。
【００５７】
図２に示したノイズ抑制回路では、１つのノイズ抑制部１０と２つのキャパシタ３２，３３とでπ型フィルタ回路が構成されている。
【００５８】
図３は、本実施の形態に係るノイズ抑制回路の構成の第３の例を示す回路図である。図３に示したノイズ抑制回路は、導電線３，４において、互いに異なる位置に設けられ、それぞれ、ノーマルモードノイズを抑制する第１のノイズ抑制部１０および第２のノイズ抑制部２０と、このノイズ抑制部１０，２０の間の位置において、一端が導電線３に接続され、他端が導電線４に接続されたキャパシタ３４とを備えている。ノイズ抑制部１０は、キャパシタ３４よりも端子１ａ，１ｂに近い位置に設けられ、ノイズ抑制部２０は、キャパシタ３４よりも端子２ａ，２ｂに近い位置に設けられている。
【００５９】
ノイズ抑制部２０は、ノイズ抑制部１０と同様に、ノーマルモードノイズを抑制する相殺型ノイズ抑制回路になっている。ノイズ抑制部１０，２０の構成は、図６ないし図１３に示した相殺型ノイズ抑制回路のいずれでもよい。ノイズ抑制部１０，２０の構成は、同じであってもよいし、異なっていてもよい。図３には、ノイズ抑制部１０，２０の構成が、共に図８に示した相殺型ノイズ抑制回路の構成になっている例を示している。
【００６０】
すなわち、図３に示したノイズ抑制回路では、ノイズ抑制部２０は、導電線３に挿入された巻線２５ａと、磁芯２５ｃと、磁芯２５ｃを介して巻線２５ａに結合された巻線２５ｂと、注入信号伝送路２９と、キャパシタ２６と、インダクタンス素子２８とを備えている。巻線２５ａ，２５ｂ、磁芯２５ｃ、注入信号伝送路２９、キャパシタ２６およびインダクタンス素子２８は、それぞれ、図８における巻線１１５ａ，１１５ｂ、磁芯１１５ｃ、注入信号伝送路１１９、キャパシタ１１６およびインダクタンス素子１１８に対応している。図３に示したノイズ抑制回路におけるノイズ抑制部１０の構成は、図１におけるノイズ抑制部１０と同様である。
【００６１】
図３に示したノイズ抑制回路では、２つのノイズ抑制部１０，２０と１つのキャパシタ３４とでＴ型フィルタ回路が構成されている。
【００６２】
図４は、本実施の形態に係るノイズ抑制回路の構成の第４の例を示す回路図である。図４に示したノイズ抑制回路は、ノイズ抑制部１０，２０と、キャパシタ３５，３６とを備えている。キャパシタ３５は、ノイズ抑制部１０，２０の間の位置において、一端が導電線３に接続され、他端が導電線４に接続されている。キャパシタ３６は、ノイズ抑制部２０よりも端子２ａ，２ｂに近い位置において、一端が導電線３に接続され、他端が導電線４に接続されている。ノイズ抑制部１０は、キャパシタ３５よりも端子１ａ，１ｂに近い位置に設けられ、ノイズ抑制部２０は、キャパシタ３５とキャパシタ３６との間の位置に設けられている。このように、図４に示したノイズ抑制回路では、ノイズ抑制部とキャパシタは交互に配置されている。なお、キャパシタ３６は、ノイズ抑制部１０よりも端子１ａ，１ｂに近い位置に配置してもよい。
【００６３】
ノイズ抑制部１０，２０の構成は、図６ないし図１３に示した相殺型ノイズ抑制回路のいずれでもよい。ノイズ抑制部１０，２０の構成は、同じであってもよいし、異なっていてもよい。図４には、ノイズ抑制部１０，２０の構成が、共に図８に示した相殺型ノイズ抑制回路の構成になっている例を示している。すなわち、図４に示したノイズ抑制回路におけるノイズ抑制部１０，２０の構成は、図３におけるノイズ抑制部１０，２０と同様である。
【００６４】
図４に示したノイズ抑制回路では、２つのノイズ抑制部１０，２０と２つのキャパシタ３５，３６とで、π型フィルタ回路とＴ型フィルタ回路とを複合した形のフィルタ回路が構成されている。
【００６５】
図１ないし図４に示したような本実施の形態に係るノイズ抑制回路によれば、相殺型ノイズ抑制回路のみを用いる場合に比べて、広い周波数範囲において高いノーマルモードノイズの減衰特性を得ることができる。このことを、以下のシミュレーションの結果を参照して説明する。
【００６６】
このシミュレーションでは、図１ないし図４に示した各ノイズ抑制回路と、図８に示した相殺型ノイズ抑制回路とについて伝送特性を求めた。なお、伝送特性としては、ゲインの周波数特性を求めた。
【００６７】
このシミュレーションでは、以下の数値を使用した。巻線１５ａ，１５ｂ，２５ａ，２５ｂ，１１５ａ，１１５ｂのインダクタンスは、全て３０μＨとし、インダクタンス素子１８，２８，１１８のインダクタンスも３０μＨとした。また、キャパシタ１６，２６，３１〜３６，１１６のキャパシタンスは、全て０．１μＦとした。
【００６８】
上述のシミュレーションによって求めた伝送特性を図１４に示す。図１４において、符号４１で示した線は、図８に示した相殺型ノイズ抑制回路のノーマルモードノイズに対する伝送特性を表している。符号４２で示した線は、図１に示したノイズ抑制回路のノーマルモードノイズに対する伝送特性を表している。符号４３で示した線は、図２に示したノイズ抑制回路のノーマルモードノイズに対する伝送特性を表している。符号４４で示した線は、図３に示したノイズ抑制回路のノーマルモードノイズに対する伝送特性を表している。符号４５で示した線は、図４に示したノイズ抑制回路のノーマルモードノイズに対する伝送特性を表している。
【００６９】
図１４から、図１ないし図４に示した各ノイズ抑制回路によれば、図８に示した相殺型ノイズ抑制回路に比べて、広い周波数範囲において高いノーマルモードノイズの減衰特性を得ることができることが分かる。また、図１４から、図１ないし図４に示した各ノイズ抑制回路の中で、ノーマルモードノイズの減衰特性を比較すると、図１に示したノイズ抑制回路よりも図２に示したノイズ抑制回路の方が高く、図２に示したノイズ抑制回路よりも図３に示したノイズ抑制回路の方が高く、図３に示したノイズ抑制回路よりも図４に示したノイズ抑制回路の方が高いことが分かる。
【００７０】
ここで、図１ないし図４に示した各ノイズ抑制回路において、ノイズ抑制部１０，２０の構成を図１２に示した相殺型ノイズ抑制回路の構成とした場合における各ノイズ抑制回路の伝送特性について考える。この場合、図１２における巻線１１５ａ、１１５ｂと巻線１２１ａ、１２１ｂとのインダクタンスの和を、図８における巻線１５ａ，１５ｂのインダクタンスと等しくし、図１２におけるインダクタンス素子１１８，１２８のインダクタンスの和を、図８におけるインダクタンス素子１１８のインダクタンスと等しくすれば、各ノイズ抑制回路の伝送特性は図１４において符号４２から４５で示した特性と同じになる。
【００７１】
以上説明したように、本実施の形態によれば、少なくとも１つの相殺型ノイズ抑制回路と少なくとも１つのキャパシタとを用いてノイズ抑制回路を構成することにより、広い周波数範囲において高いノーマルモードノイズの減衰特性を有するノイズ抑制回路を実現することができる。
【００７２】
また、本実施の形態に係るノイズ抑制回路は、比較的簡単な構成で、効果的にノーマルモードノイズを抑制することができる。そのため、本実施の形態によれば、ノイズ抑制回路の小型化が可能になる。
【００７３】
本実施の形態に係るノイズ抑制回路は、電力変換回路が発生するリップル電圧やノイズを低減する手段や、電力線通信において電力線上のノイズを低減したり、屋内電力線上の通信信号が屋外電力線に漏洩することを防止する手段として利用できる。
【００７４】
なお、本発明は上記実施の形態に限定されず、種々の変更が可能である。例えば、ノイズ抑制部１０，２０として使用する相殺型ノイズ抑制回路は、図６ないし図１３に示した各相殺型ノイズ抑制回路に対して左右対称な構成の回路であってもよい。また、ノイズ抑制部１０，２０として使用する相殺型ノイズ抑制回路は、２つの検出・注入部と注入信号伝送路とを有する構成であればよく、実施の形態で示した構成以外にも、種々の設計が可能である。
【００７５】
【発明の効果】
以上説明したように、本発明によれば、広い周波数範囲において高いノーマルモードノイズの減衰特性を有するノーマルモードノイズ抑制回路を実現することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るノーマルモードノイズ抑制回路の構成の第１の例を示す回路図である。
【図２】本発明の一実施の形態に係るノーマルモードノイズ抑制回路の構成の第２の例を示す回路図である。
【図３】本発明の一実施の形態に係るノーマルモードノイズ抑制回路の構成の第３の例を示す回路図である。
【図４】本発明の一実施の形態に係るノーマルモードノイズ抑制回路の構成の第４の例を示す回路図である。
【図５】相殺型ノイズ抑制回路の基本構成を示すブロック図である。
【図６】相殺型ノイズ抑制回路の具体的な構成の第１の例を示す回路図である。
【図７】相殺型ノイズ抑制回路の具体的な構成の第２の例を示す回路図である。
【図８】相殺型ノイズ抑制回路の具体的な構成の第３の例を示す回路図である。
【図９】相殺型ノイズ抑制回路の具体的な構成の第４の例を示す回路図である。
【図１０】相殺型ノイズ抑制回路の具体的な構成の第５の例を示す回路図である。
【図１１】相殺型ノイズ抑制回路の具体的な構成の第６の例を示す回路図である。
【図１２】相殺型ノイズ抑制回路の具体的な構成の第７の例を示す回路図である。
【図１３】相殺型ノイズ抑制回路の具体的な構成の第８の例を示す回路図である。
【図１４】本発明の一実施の形態に係るノーマルモードノイズ抑制回路の伝送特性の一例を示す特性図である。
【符号の説明】
３，４…導電線、１０，２０…ノイズ抑制部、１５ａ，１５ｂ，２５ａ，２５ｂ…巻線、１５ｃ，２５ｃ…磁芯、１６，２６，３１〜３６…キャパシタ、１８，２８…インダクタンス素子。
【発明の属する技術分野】
本発明は、導電線によって伝送されるノーマルモードノイズを抑制するノーマルモードノイズ抑制回路に関する。
【０００２】
【従来の技術】
スイッチング電源、インバータ、照明機器の点灯回路等のパワーエレクトロニクス機器は、電力の変換を行う電力変換回路を有している。電力変換回路は、直流を矩形波の交流に変換するスイッチング回路を有している。そのため、電力変換回路は、スイッチング回路のスイッチング周波数と等しい周波数のリップル電圧や、スイッチング回路のスイッチング動作に伴うノイズを発生させる。このリップル電圧やノイズは他の機器に悪影響を与える。そのため、電力変換回路と他の機器あるいは線路との間には、リップル電圧やノイズを低減する手段を設ける必要がある。
【０００３】
リップル電圧やノイズを低減する手段としては、インダクタンス素子（インダクタ）とキャパシタとを含むフィルタ、いわゆるＬＣフィルタがよく用いられている。ＬＣフィルタには、インダクタンス素子とキャパシタとを１つずつ有するものの他に、Ｔ型フィルタやπ型フィルタ等がある。また、電磁妨害（ＥＭＩ）対策用の一般的なノイズフィルタも、ＬＣフィルタの一種である。一般的なＥＭＩフィルタは、コモンモードチョークコイル、ノーマルモードチョークコイル、Ｘキャパシタ、Ｙキャパシタ等のディスクリート素子を組み合わせて構成されている。
【０００４】
また、最近、家庭内における通信ネットワークを構築する際に用いられる通信技術として電力線通信が有望視され、その開発が進められている。電力線通信は、電力線に高周波信号を重畳して通信を行う。この電力線通信では、電力線に接続された種々の電気・電子機器の動作によって、電力線上にノイズが発生し、このことが、エラーレートの増加等の通信品質の低下を招く。そのため、電力線上のノイズを低減する手段が必要になる。また、電力線通信では、屋内電力線上の通信信号が屋外電力線に漏洩することを阻止する必要がある。このような電力線上のノイズを低減したり、屋内電力線上の通信信号が屋外電力線に漏洩することを阻止する手段としても、ＬＣフィルタが用いられている。
【０００５】
なお、２本の導電線を伝搬するノイズには、２本の導電線の間で電位差を生じさせるノーマルモードノイズと、２本の導電線を同じ位相で伝搬するコモンモードノイズとがある。
【０００６】
特許文献１には、変圧器を用いたラインフィルタが記載されている。このラインフィルタは、変圧器とフィルタ回路とを備えている。変圧器の２次巻線は、交流電源から負荷に供給する電力を輸送する２本の導電線のうちの一方に挿入されている。フィルタ回路の２つの入力端は交流電源の両端に接続され、フィルタ回路の２つの出力端は変圧器の１次巻線の両端に接続されている。このラインフィルタでは、フィルタ回路によって電源電圧からノイズ成分を抽出し、このノイズ成分を変圧器の１次巻線に供給することによって、変圧器の２次巻線が挿入された導電線上において電源電圧からノイズ成分を差し引くようになっている。このラインフィルタは、ノーマルモードのノイズを低減する。
【０００７】
【特許文献１】
特開平９−１０２７２３号公報
【０００８】
【発明が解決しようとする課題】
従来のＬＣフィルタでは、インダクタンスおよびキャパシタンスで決まる固有の共振周波数を有するため、所望の減衰量を狭い周波数範囲でしか得ることができないという問題点があった。
【０００９】
また、電力輸送用の導電線に挿入されるフィルタには、電力輸送用の電流が流れている状態で所望の特性が得られることと、温度上昇に対する対策が要求される。そのため、通常、電力変換回路用のフィルタにおけるインダクタンス素子では、磁芯として、ギャップ付きのフェライト磁芯が用いられる。しかしながら、このようなインダクタンス素子では、その特性が、空芯のインダクタンス素子の特性に近づくため、所望の特性を実現するためにはインダクタンス素子が大型化するという問題点があった。
【００１０】
また、特許文献１に記載されたラインフィルタでは、フィルタ回路のインピーダンスが０であると共に変圧器の結合係数が１であれば、理論的には、ノイズ成分を完全に除去することができる。しかしながら、実際には、フィルタ回路のインピーダンスは、０になることはなく、更に、周波数に応じて変化する。特に、キャパシタによってフィルタ回路を構成した場合には、このキャパシタと変圧器の１次巻線とによって直列共振回路が構成される。そのため、このキャパシタと変圧器の１次巻線とを含む信号の経路のインピーダンスは、直列共振回路の共振周波数近傍の狭い周波数範囲でのみ小さくなる。その結果、このラインフィルタでは、狭い周波数範囲でしかノイズ成分を除去することができない。また、変圧器の結合係数は、実際には１よりも小さくなる。従って、変圧器の１次巻線に供給されたノイズ成分が、完全に電源電圧から差し引かれるわけではない。これらのことから、実際に構成されたラインフィルタでは、広い周波数範囲においてノイズ成分を効果的に除去することができないという問題点がある。
【００１１】
また、電力線通信のように、電力線に１００ｄＢμＶ前後のノーマルモード信号を重畳して通信を行う場合、ノーマルモード信号が通信機器以外の電子機器に影響を与えることを防止するためには、高い減衰率を有するフィルタ回路の設置が不可欠である。
【００１２】
また、高調波対策回路を含む電源回路や、モータ駆動回路を含むインバータ制御機器や、位相制御を行う照明機器等が電力線に接続される場合には、スイッチング回路が直接、電力線に接続されるため、電力線において大きなノーマルモードノイズが発生する。従って、このような場合にも、高い減衰率を有するフィルタ回路の設置が不可欠である。
【００１３】
本発明はかかる問題点に鑑みてなされたもので、その目的は、広い周波数範囲において高いノーマルモードノイズの減衰特性を有するノーマルモードノイズ抑制回路を提供することにある。
【００１４】
【課題を解決するための手段】
本発明のノーマルモードノイズ抑制回路は、第１および第２の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路であって、ノーマルモードノイズを抑制する少なくとも１つのノイズ抑制部と、一端が第１の導電線に接続され、他端が第２の導電線に接続された少なくとも１つのノイズ抑制用キャパシタとを備えている。
【００１５】
ノイズ抑制部は、互いに異なる位置において第１の導電線に接続され、それぞれノーマルモードノイズに対応する信号の検出またはノーマルモードノイズを抑制するための注入信号の注入を行う第１および第２の検出・注入部と、第１および第２の検出・注入部を、第１および第２の導電線とは異なる経路で接続し、注入信号を伝送する注入信号伝送路とを有している。
【００１６】
本発明のノーマルモードノイズ抑制回路において、第１の検出・注入部がノーマルモードノイズに対応する信号の検出を行うときは、この検出された信号に基づいて生成される注入信号を第２の検出・注入部が第１の導電線に注入する。また、第２の検出・注入部がノーマルモードノイズに対応する信号の検出を行うときは、この検出された信号に基づいて生成される注入信号を第１の検出・注入部が第１の導電線に注入する。
【００１７】
本発明のノーマルモードノイズ抑制回路は、１つのノイズ抑制部と、互いに異なる位置に配置された２つのノイズ抑制用キャパシタとを備え、ノイズ抑制部は、２つのノイズ抑制用キャパシタの間の位置に配置されていてもよい。
【００１８】
また、本発明のノーマルモードノイズ抑制回路は、互いに異なる位置に配置された２つのノイズ抑制部と、１つのノイズ抑制用キャパシタとを備え、ノイズ抑制用キャパシタは、２つのノイズ抑制部の間の位置に配置されていてもよい。
【００１９】
また、本発明のノーマルモードノイズ抑制回路は、互いに異なる位置に配置された２つのノイズ抑制部と、互いに異なる位置に配置された２つのノイズ抑制用キャパシタとを備え、ノイズ抑制部とノイズ抑制用キャパシタは交互に配置されていてもよい。
【００２０】
また、本発明のノーマルモードノイズ抑制回路において、第１の検出・注入部は、所定の第１の位置において第１の導電線に挿入された第１のインダクタンス素子と、第１のインダクタンス素子に結合された第２のインダクタンス素子とを有していてもよい。また、注入信号伝送路は、注入信号を通過させる検出・注入用キャパシタを含み、注入信号伝送路の一端は第１の位置とは異なる第２の位置において第１の導電線に接続され、注入信号伝送路の他端は第２の導電線に接続され、注入信号伝送路の途中に第２のインダクタンス素子が挿入され、注入信号伝送路と第１の導電線との接続点が第２の検出・注入部を形成してもよい。この場合、ノイズ抑制部は、更に、第１の導電線において、第１の検出・注入部と第２の検出・注入部との間に設けられ、ノーマルモードノイズの波高値を低減する波高値低減部を有していてもよい。
【００２１】
また、本発明のノーマルモードノイズ抑制回路において、第１の検出・注入部は、所定の第１の位置において第１の導電線に挿入された第１のインダクタンス素子と、第１のインダクタンス素子に結合された第２のインダクタンス素子と、第１の位置に対応する位置において第２の導電線に挿入された第３のインダクタンス素子と、第３のインダクタンス素子に結合された第４のインダクタンス素子とを有していてもよい。また、注入信号伝送路は、注入信号を通過させる検出・注入用キャパシタを含み、注入信号伝送路の一端は第１の位置とは異なる第２の位置において第１の導電線に接続され、注入信号伝送路の他端は第２の位置に対応する位置において第２の導電線に接続され、注入信号伝送路の途中に第２のインダクタンス素子と第４のインダクタンス素子が直列に挿入され、注入信号伝送路と第１の導電線との接続点、および注入信号伝送路と第２の導電線との接続点が第２の検出・注入部を形成してもよい。この場合、ノイズ抑制部は、更に、第１の導電線および第２の導電線において、第１の検出・注入部と第２の検出・注入部との間に設けられ、ノーマルモードノイズの波高値を低減する波高値低減部を有していてもよい。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、本発明の一実施の形態で使用するノイズ抑制技術について説明する。本実施の形態では、相殺型ノイズ抑制回路を使用する。図５を参照して、この相殺型ノイズ抑制回路の基本構成と作用について説明する。
【００２３】
図５に示したように、相殺型ノイズ抑制回路は、互いに異なる位置において導電線１０１に接続された２つの検出・注入部１０２，１０３と、２つの検出・注入部１０２，１０３を、導電線１０１とは異なる経路で接続する注入信号伝送路１０４と、導電線１０１において、検出・注入部１０２，１０３の間に設けられた波高値低減部１０５とを備えている。
【００２４】
検出・注入部１０２，１０３は、それぞれ、ノイズに対応する信号の検出またはノイズを抑制するための注入信号の注入を行う。注入信号伝送路１０４は、注入信号を伝送する。波高値低減部１０５は、ノイズの波高値を低減する。検出・注入部１０２は、例えばインダクタンス素子を含んでいる。注入信号伝送路１０４は、例えば、キャパシタからなるハイパスフィルタを含んでいる。また、波高値低減部１０５はインピーダンス素子、例えばインダクタンス素子を含んでいる。
【００２５】
図５に示した相殺型ノイズ抑制回路において、ノイズの発生源が、位置Ａと位置Ｂの間の位置を除いて、位置Ａよりも位置Ｂに近い位置にある場合には、検出・注入部１０３は、位置Ｂにおいて導電線１０１上のノイズに対応する信号を検出すると共に、この信号に基づいて、導電線１０１上のノイズを抑制するために導電線１０１に注入される注入信号を生成する。この注入信号は、注入信号伝送路１０４を経由して、検出・注入部１０２に送られる。検出・注入部１０２は、導電線１０１上のノイズに対して逆相になるように注入信号を導電線１０１に注入する。これにより、導電線１０１上のノイズが注入信号によって相殺され、導電線１０１において位置Ａからノイズの進行方向の先でノイズが抑制される。なお、本出願において、ノイズとは不必要な信号も含んでいる。
【００２６】
また、図５に示した相殺型ノイズ抑制回路において、ノイズの発生源が、位置Ａと位置Ｂの間の位置を除いて、位置Ｂよりも位置Ａに近い位置にある場合には、検出・注入部１０２は、位置Ａにおいて導電線１０１上のノイズに対応する信号を検出すると共に、この信号に基づいて、導電線１０１上のノイズを抑制するために導電線１０１に注入される注入信号を生成する。この注入信号は、注入信号伝送路１０４を経由して、検出・注入部１０３に送られる。検出・注入部１０３は、導電線１０１上のノイズに対して逆相になるように注入信号を導電線１０１に注入する。これにより、導電線１０１上のノイズが注入信号によって相殺され、導電線１０１において位置Ｂからノイズの進行方向の先でノイズが抑制される。
【００２７】
また、波高値低減部１０５は、位置Ａと位置Ｂとの間において、導電線１０１を通過するノイズの波高値を低減する。これにより、導電線１０１を経由して伝搬するノイズの波高値と、注入信号伝送路１０４を経由して導電線１０１に注入される注入信号の波高値との差が低減される。
【００２８】
相殺型ノイズ抑制回路によれば、広い周波数範囲においてノイズを効果的に抑制することが可能になる。
【００２９】
なお、相殺型ノイズ抑制回路は、波高値低減部１０５を除いて構成することも可能である。しかし、相殺型ノイズ抑制回路では、波高値低減部１０５を有しない場合に比べて、波高値低減部１０５を有する方が、より広い周波数範囲においてノイズを抑制することが可能になる。
【００３０】
次に、図６ないし図１３を参照して、ノーマルモードノイズを抑制するための相殺型ノイズ抑制回路の具体的な構成の第１ないし第８の例について説明する。始めに、図６、図７を参照して、相殺型ノイズ抑制回路の具体的な構成の第１および第２の例について説明する。
【００３１】
図６に示した第１の例の相殺型ノイズ抑制回路は、一対の端子１１１ａ，１１１ｂと、他の一対の端子１１２ａ，１１２ｂと、端子１１１ａ，１１２ａ間を接続する導電線１１３と、端子１１１ｂ，１１２ｂ間を接続する導電線１１４とを備えている。相殺型ノイズ抑制回路は、更に、所定の第１の位置Ｐ１ａにおいて導電線１１３に挿入された巻線１１５ａと、磁芯１１５ｃと、磁芯１１５ｃを介して巻線１１５ａに結合された巻線１１５ｂと、注入信号伝送路１１９とを備えている。注入信号伝送路１１９の一端は、第１の位置Ｐ１ａとは異なる位置、具体的には、巻線１１５ａと端子１１１ａとの間の第２の位置Ｐ２ａにおいて導電線１１３に接続されている。注入信号伝送路１１９の他端は導電線１１４に接続されている。巻線１１５ｂは、注入信号伝送路１１９の途中に挿入されている。また、注入信号伝送路１１９の途中にはキャパシタ１１６が設けられている。キャパシタ１１６は、注入信号伝送路１１９と導電線１１３との接続点と、巻線１１５ｂとの間に配置されている。
【００３２】
図６に示した相殺型ノイズ抑制回路において、巻線１１５ａ，１１５ｂおよび磁芯１１５ｃは、図５における検出・注入部１０２に対応する。また、巻線１１５ａは本発明における第１のインダクタンス素子に対応し、巻線１１５ｂは本発明における第２のインダクタンス素子に対応する。また、注入信号伝送路１１９と導電線１１３との接続点は、図５における検出・注入部１０３を形成する。また、注入信号伝送路１１９は、図５における注入信号伝送路１０４に対応する。また、キャパシタ１１６は、本発明における検出・注入用キャパシタに対応する。なお、図６に示した相殺型ノイズ抑制回路は、図５における波高値低減部１０５を有していない。
【００３３】
ここで、図６に示した相殺型ノイズ抑制回路の作用について説明する。ノーマルモードノイズが端子１１１ａ，１１１ｂに入力された場合には、キャパシタ１１６によって、第２の位置Ｐ２ａにおけるノーマルモードノイズに対応した信号が検出され、更に、この信号に基づいて、キャパシタ１１６によって、ノーマルモードノイズに対して逆相となる注入信号が生成される。この注入信号は、注入信号伝送路１１９を経由して、巻線１１５ｂに供給される。巻線１１５ｂは、巻線１１５ａを介して、注入信号を導電線１１３に注入する。これにより、導電線１１３において、第１の位置Ｐ１ａからノーマルモードノイズの進行方向の先でノーマルモードノイズが抑制される。
【００３４】
また、ノーマルモードノイズが端子１１２ａ，１１２ｂに入力された場合には、巻線１１５ａを介して、巻線１１５ｂによって、第１の位置Ｐ１ａにおけるノーマルモードノイズに対応した信号が検出され、更に、この信号に基づいて注入信号が生成される。この注入信号は、キャパシタ１１６を経て、ノーマルモードノイズに対して逆相になるように導電線１１３に注入される。これにより、導電線１１３において、第２の位置Ｐ２ａからノーマルモードノイズの進行方向の先でノーマルモードノイズが抑制される。このように、図６に示した相殺型ノイズ抑制回路のノイズ抑制効果は、ノイズの進行方向によって変わることはない。
【００３５】
図７に示した第２の例の相殺型ノイズ抑制回路は、図６に示した相殺型ノイズ抑制回路におけるキャパシタ１１６の代わりにキャパシタ１１７を備えている。キャパシタ１１７は、注入信号伝送路１１９と導電線１１４との接続点と、巻線１１５ｂとの間において、注入信号伝送路１１９に挿入されている。図７に示した相殺型ノイズ抑制回路の作用、効果は、図６に示した相殺型ノイズ抑制回路と同様である。このように、図６、図７に示した第１および第２の例の相殺型ノイズ抑制回路は、機能的には等価である。
【００３６】
次に、図８、図９を参照して、相殺型ノイズ抑制回路の具体的な構成の第３および第４の例について説明する。
【００３７】
図８に示した第３の例の相殺型ノイズ抑制回路は、図６に示した第１の例の相殺型ノイズ抑制回路にインダクタンス素子１１８を加えた構成になっている。インダクタンス素子１１８は、第１の位置Ｐ１ａと第２の位置Ｐ２ａとの間において、導電線１１３に挿入されている。インダクタンス素子１１８は、図５における波高値低減部１０５に対応する。
【００３８】
図８に示した相殺型ノイズ抑制回路では、インダクタンス素子１１８によって、第１の位置Ｐ１ａと第２の位置Ｐ２ａとの間において、導電線１１３を通過するノーマルモードノイズの波高値が低減される。これにより、導電線１１３を経由して伝搬するノーマルモードノイズの波高値と、注入信号伝送路１１９を経由して導電線１１３に注入される注入信号の波高値との差が低減される。図８に示した相殺型ノイズ抑制回路のその他の作用、効果は、図６に示した相殺型ノイズ抑制回路と同様である。
【００３９】
図９に示した第４の例の相殺型ノイズ抑制回路は、図８に示した相殺型ノイズ抑制回路におけるキャパシタ１１６の代わりにキャパシタ１１７を備えている。キャパシタ１１７は、注入信号伝送路１１９と導電線１１４との接続点と、巻線１１５ｂとの間において、注入信号伝送路１１９に挿入されている。図９に示した相殺型ノイズ抑制回路の作用、効果は、図８に示した相殺型ノイズ抑制回路と同様である。このように、図８、図９に示した第３および第４の例の相殺型ノイズ抑制回路は、機能的には等価である。
【００４０】
次に、図１０、図１１を参照して、相殺型ノイズ抑制回路の具体的な構成の第５および第６の例について説明する。
【００４１】
図１０に示した第５の例の相殺型ノイズ抑制回路は、図６に示した第１の例の相殺型ノイズ抑制回路に、巻線１２１ａ，１２１ｂおよび磁芯１２１ｃを加えた構成になっている。第５の例において、巻線１２１ａは、第１の位置Ｐ１ａに対応する位置Ｐ１ｂにおいて、導電線１１４に挿入されている。巻線１２１ｂは、磁芯１２１ｃを介して巻線１２１ａに結合されている。第５の例において、注入信号伝送路１１９の一端は第２の位置Ｐ２ａにおいて導電線１１３に接続されている。注入信号伝送路１１９の他端は、第２の位置Ｐ２ａに対応する位置Ｐ２ｂにおいて導電線１１４に接続されている。注入信号伝送路１１９の途中には、巻線１１５ｂと巻線１２１ｂが直列に挿入されている。キャパシタ１１６は、注入信号伝送路１１９と導電線１１３との接続点と、巻線１１５ｂとの間において、注入信号伝送路１１９に挿入されている。なお、磁芯１１５ｃと磁芯１２１ｃは、同一の磁芯であってもよい。
【００４２】
図１０に示した相殺型ノイズ抑制回路において、巻線１１５ａ，１１５ｂ、磁芯１１５ｃ、および巻線１２１ａ，１２１ｂ、磁芯１２１ｃは、図５における検出・注入部１０２に対応する。また、巻線１１５ａは本発明における第１のインダクタンス素子に対応し、巻線１１５ｂは本発明における第２のインダクタンス素子に対応し、巻線１２１ａは本発明における第３のインダクタンス素子に対応し、巻線１２１ｂは本発明における第４のインダクタンス素子に対応する。また、注入信号伝送路１１９と導電線１１３との接続点、および注入信号伝送路１１９と導電線１１４との接続点は、図５における検出・注入部１０３を形成する。また、注入信号伝送路１１９は、図５における注入信号伝送路１０４に対応する。また、キャパシタ１１６は、本発明における検出・注入用キャパシタに対応する。なお、図１０に示した相殺型ノイズ抑制回路は、図５における波高値低減部１０５を有していない。
【００４３】
次に、図１０に示した相殺型ノイズ抑制回路の作用について説明する。ノーマルモードノイズが端子１１１ａ，１１１ｂに入力された場合には、キャパシタ１１６によって、位置Ｐ２ａ，Ｐ２ｂにおけるノーマルモードノイズに対応した信号が検出され、更に、この信号に基づいて、キャパシタ１１６によって、ノーマルモードノイズに対して逆相となる注入信号が生成される。この注入信号は、注入信号伝送路１１９を経由して、巻線１１５ｂ，１２１ｂに供給される。巻線１１５ｂ，１２１ｂは、それぞれ、巻線１１５ａ，１２１ａを介して、注入信号を導電線１１３，１１４に注入する。なお、導電線１１３に注入される注入信号は導電線１１３を伝搬するノーマルモードノイズに対して逆相となり、導電線１１４に注入される注入信号は導電線１１４を伝搬するノーマルモードノイズに対して逆相となる。これにより、導電線１１３，１１４において、位置Ｐ１ａ，Ｐ１ｂからノーマルモードノイズの進行方向の先でノーマルモードノイズが抑制される。
【００４４】
また、ノーマルモードノイズが端子１１２ａ，１１２ｂに入力された場合には、巻線１１５ａ，１２１ａを介して、巻線１１５ｂ，１２１ｂによって、位置Ｐ１ａ，Ｐ１ｂにおけるノーマルモードノイズに対応した信号が検出され、更に、この信号に基づいて注入信号が生成される。この注入信号は、ノーマルモードノイズに対して逆相になるように導電線１１３，１１４に注入される。これにより、導電線１１３，１１４において、位置Ｐ２ａ，Ｐ２ｂからノーマルモードノイズの進行方向の先でノーマルモードノイズが抑制される。このように、図１０に示した相殺型ノイズ抑制回路のノイズ抑制効果は、ノイズの進行方向によって変わることはない。
【００４５】
また、図１０に示した相殺型ノイズ抑制回路は、導電線１１３，１１４のインピーダンス特性が平衡になるように構成されている。そのため、この相殺型ノイズ抑制回路によれば、導電線１１３，１１４からの放射電界強度の増加を抑制して、放射ノイズの発生を抑制することができる。
【００４６】
図１１に示した第６の例の相殺型ノイズ抑制回路は、図１０に示した相殺型ノイズ抑制回路におけるキャパシタ１１６の代わりにキャパシタ１１７を備えている。キャパシタ１１７は、巻線１１５ｂと巻線１２１ｂとの間において、注入信号伝送路１１９に挿入されている。図１１に示した相殺型ノイズ抑制回路の作用、効果は、図１０に示した相殺型ノイズ抑制回路と同様である。このように、図１０、図１１に示した第５および第６の例の相殺型ノイズ抑制回路は、機能的には等価である。
【００４７】
次に、図１２、図１３を参照して、相殺型ノイズ抑制回路の具体的な構成の第７および第８の例について説明する。
【００４８】
図１２に示した第７の例の相殺型ノイズ抑制回路は、図１０に示した第５の例の相殺型ノイズ抑制回路にインダクタンス素子１１８，１２３を加えた構成になっている。インダクタンス素子１１８は、第１の位置Ｐ１ａと第２の位置Ｐ２ａとの間において、導電線１１３に挿入されている。インダクタンス素子１２３は、位置Ｐ１ｂと位置Ｐ２ｂとの間において、導電線１１４に挿入されている。インダクタンス素子１１８，１２３は、図５における波高値低減部１０５に対応する。
【００４９】
図１２に示した相殺型ノイズ抑制回路では、インダクタンス素子１１８によって、位置Ｐ１ａと位置Ｐ２ａとの間において、導電線１１３を通過するノーマルモードノイズの波高値が低減される。同様に、インダクタンス素子１２３によって、位置Ｐ１ｂと位置Ｐ２ｂとの間において、導電線１１４を通過するノーマルモードノイズの波高値が低減される。これにより、導電線１１３，１１４を経由して伝搬するノーマルモードノイズの波高値と、注入信号伝送路１１９を経由して導電線１１３，１１４に注入される注入信号の波高値との差が低減される。図１２に示した相殺型ノイズ抑制回路のその他の作用、効果は、図１０に示した相殺型ノイズ抑制回路と同様である。
【００５０】
図１３に示した第８の例の相殺型ノイズ抑制回路は、図１２に示した相殺型ノイズ抑制回路におけるキャパシタ１１６の代わりにキャパシタ１１７を備えている。キャパシタ１１７は、巻線１１５ｂと巻線１２２ｂとの間において、注入信号伝送路１１９に挿入されている。図１３に示した相殺型ノイズ抑制回路の作用、効果は、図１２に示した相殺型ノイズ抑制回路と同様である。このように、図１２、図１３に示した第７および第８の例の相殺型ノイズ抑制回路は、機能的には等価である。
【００５１】
次に、図１ないし図４を参照して、本実施の形態に係るノーマルモードノイズ抑制回路（以下、単にノイズ抑制回路と記す。）について説明する。本実施の形態に係るノイズ抑制回路は、２つの導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路である。本実施の形態に係るノイズ抑制回路は、少なくとも１つの相殺型ノイズ抑制回路と少なくとも１つのキャパシタとを用いて構成されている。以下、本実施の形態に係るノイズ抑制回路の構成の第１ないし第４の例について説明する。
【００５２】
図１は、本実施の形態に係るノイズ抑制回路の構成の第１の例を示す回路図である。図１に示したノイズ抑制回路は、一対の端子１ａ，１ｂと、他の一対の端子２ａ，２ｂと、端子１ａ，２ａ間を接続する第１の導電線３と、端子１ｂ，２ｂ間を接続する第２の導電線４とを備えている。
【００５３】
ノイズ抑制回路は、更に、ノーマルモードノイズを抑制するノイズ抑制部１０と、このノイズ抑制部１０よりも端子２ａ，２ｂに近い位置において、一端が導電線３に接続され、他端が導電線４に接続されたキャパシタ３１とを備えている。なお、キャパシタ３１は、ノイズ抑制部１０よりも端子１ａ，１ｂに近い位置に配置してもよい。キャパシタ３１は、本発明におけるノイズ抑制用キャパシタに対応する。
【００５４】
ノイズ抑制部１０は、ノーマルモードノイズを抑制する相殺型ノイズ抑制回路になっている。ノイズ抑制部１０の構成は、図６ないし図１３に示した相殺型ノイズ抑制回路のいずれでもよい。図１には、ノイズ抑制部１０の構成が、図８に示した相殺型ノイズ抑制回路の構成になっている例を示している。
【００５５】
すなわち、図１に示したノイズ抑制回路では、ノイズ抑制部１０は、導電線３に挿入された巻線１５ａと、磁芯１５ｃと、磁芯１５ｃを介して巻線１５ａに結合された巻線１５ｂと、注入信号伝送路１９と、キャパシタ１６と、インダクタンス素子１８とを備えている。巻線１５ａ，１５ｂ、磁芯１５ｃ、注入信号伝送路１９、キャパシタ１６およびインダクタンス素子１８は、それぞれ、図８における巻線１１５ａ，１１５ｂ、磁芯１１５ｃ、注入信号伝送路１１９、キャパシタ１１６およびインダクタンス素子１１８に対応している。
【００５６】
図２は、本実施の形態に係るノイズ抑制回路の構成の第２の例を示す回路図である。図２に示したノイズ抑制回路は、ノイズ抑制部１０と、キャパシタ３２と、キャパシタ３３とを備えている。キャパシタ３２は、ノイズ抑制部１０よりも端子１ａ，１ｂに近い位置において，一端が導電線３に接続され、他端が導電線４に接続されている。キャパシタ３３は、ノイズ抑制部１０よりも端子２ａ，２ｂに近い位置において、一端が導電線３に接続され、他端が導電線４に接続されている。ノイズ抑制部１０は、キャパシタ３２，３３の間の位置に設けられている。ノイズ抑制部１０の構成は、図６ないし図１３に示した相殺型ノイズ抑制回路のいずれでもよい。図２には、ノイズ抑制部１０の構成が、図１に示したノイズ抑制回路と同様に、図８に示した相殺型ノイズ抑制回路の構成になっている例を示している。
【００５７】
図２に示したノイズ抑制回路では、１つのノイズ抑制部１０と２つのキャパシタ３２，３３とでπ型フィルタ回路が構成されている。
【００５８】
図３は、本実施の形態に係るノイズ抑制回路の構成の第３の例を示す回路図である。図３に示したノイズ抑制回路は、導電線３，４において、互いに異なる位置に設けられ、それぞれ、ノーマルモードノイズを抑制する第１のノイズ抑制部１０および第２のノイズ抑制部２０と、このノイズ抑制部１０，２０の間の位置において、一端が導電線３に接続され、他端が導電線４に接続されたキャパシタ３４とを備えている。ノイズ抑制部１０は、キャパシタ３４よりも端子１ａ，１ｂに近い位置に設けられ、ノイズ抑制部２０は、キャパシタ３４よりも端子２ａ，２ｂに近い位置に設けられている。
【００５９】
ノイズ抑制部２０は、ノイズ抑制部１０と同様に、ノーマルモードノイズを抑制する相殺型ノイズ抑制回路になっている。ノイズ抑制部１０，２０の構成は、図６ないし図１３に示した相殺型ノイズ抑制回路のいずれでもよい。ノイズ抑制部１０，２０の構成は、同じであってもよいし、異なっていてもよい。図３には、ノイズ抑制部１０，２０の構成が、共に図８に示した相殺型ノイズ抑制回路の構成になっている例を示している。
【００６０】
すなわち、図３に示したノイズ抑制回路では、ノイズ抑制部２０は、導電線３に挿入された巻線２５ａと、磁芯２５ｃと、磁芯２５ｃを介して巻線２５ａに結合された巻線２５ｂと、注入信号伝送路２９と、キャパシタ２６と、インダクタンス素子２８とを備えている。巻線２５ａ，２５ｂ、磁芯２５ｃ、注入信号伝送路２９、キャパシタ２６およびインダクタンス素子２８は、それぞれ、図８における巻線１１５ａ，１１５ｂ、磁芯１１５ｃ、注入信号伝送路１１９、キャパシタ１１６およびインダクタンス素子１１８に対応している。図３に示したノイズ抑制回路におけるノイズ抑制部１０の構成は、図１におけるノイズ抑制部１０と同様である。
【００６１】
図３に示したノイズ抑制回路では、２つのノイズ抑制部１０，２０と１つのキャパシタ３４とでＴ型フィルタ回路が構成されている。
【００６２】
図４は、本実施の形態に係るノイズ抑制回路の構成の第４の例を示す回路図である。図４に示したノイズ抑制回路は、ノイズ抑制部１０，２０と、キャパシタ３５，３６とを備えている。キャパシタ３５は、ノイズ抑制部１０，２０の間の位置において、一端が導電線３に接続され、他端が導電線４に接続されている。キャパシタ３６は、ノイズ抑制部２０よりも端子２ａ，２ｂに近い位置において、一端が導電線３に接続され、他端が導電線４に接続されている。ノイズ抑制部１０は、キャパシタ３５よりも端子１ａ，１ｂに近い位置に設けられ、ノイズ抑制部２０は、キャパシタ３５とキャパシタ３６との間の位置に設けられている。このように、図４に示したノイズ抑制回路では、ノイズ抑制部とキャパシタは交互に配置されている。なお、キャパシタ３６は、ノイズ抑制部１０よりも端子１ａ，１ｂに近い位置に配置してもよい。
【００６３】
ノイズ抑制部１０，２０の構成は、図６ないし図１３に示した相殺型ノイズ抑制回路のいずれでもよい。ノイズ抑制部１０，２０の構成は、同じであってもよいし、異なっていてもよい。図４には、ノイズ抑制部１０，２０の構成が、共に図８に示した相殺型ノイズ抑制回路の構成になっている例を示している。すなわち、図４に示したノイズ抑制回路におけるノイズ抑制部１０，２０の構成は、図３におけるノイズ抑制部１０，２０と同様である。
【００６４】
図４に示したノイズ抑制回路では、２つのノイズ抑制部１０，２０と２つのキャパシタ３５，３６とで、π型フィルタ回路とＴ型フィルタ回路とを複合した形のフィルタ回路が構成されている。
【００６５】
図１ないし図４に示したような本実施の形態に係るノイズ抑制回路によれば、相殺型ノイズ抑制回路のみを用いる場合に比べて、広い周波数範囲において高いノーマルモードノイズの減衰特性を得ることができる。このことを、以下のシミュレーションの結果を参照して説明する。
【００６６】
このシミュレーションでは、図１ないし図４に示した各ノイズ抑制回路と、図８に示した相殺型ノイズ抑制回路とについて伝送特性を求めた。なお、伝送特性としては、ゲインの周波数特性を求めた。
【００６７】
このシミュレーションでは、以下の数値を使用した。巻線１５ａ，１５ｂ，２５ａ，２５ｂ，１１５ａ，１１５ｂのインダクタンスは、全て３０μＨとし、インダクタンス素子１８，２８，１１８のインダクタンスも３０μＨとした。また、キャパシタ１６，２６，３１〜３６，１１６のキャパシタンスは、全て０．１μＦとした。
【００６８】
上述のシミュレーションによって求めた伝送特性を図１４に示す。図１４において、符号４１で示した線は、図８に示した相殺型ノイズ抑制回路のノーマルモードノイズに対する伝送特性を表している。符号４２で示した線は、図１に示したノイズ抑制回路のノーマルモードノイズに対する伝送特性を表している。符号４３で示した線は、図２に示したノイズ抑制回路のノーマルモードノイズに対する伝送特性を表している。符号４４で示した線は、図３に示したノイズ抑制回路のノーマルモードノイズに対する伝送特性を表している。符号４５で示した線は、図４に示したノイズ抑制回路のノーマルモードノイズに対する伝送特性を表している。
【００６９】
図１４から、図１ないし図４に示した各ノイズ抑制回路によれば、図８に示した相殺型ノイズ抑制回路に比べて、広い周波数範囲において高いノーマルモードノイズの減衰特性を得ることができることが分かる。また、図１４から、図１ないし図４に示した各ノイズ抑制回路の中で、ノーマルモードノイズの減衰特性を比較すると、図１に示したノイズ抑制回路よりも図２に示したノイズ抑制回路の方が高く、図２に示したノイズ抑制回路よりも図３に示したノイズ抑制回路の方が高く、図３に示したノイズ抑制回路よりも図４に示したノイズ抑制回路の方が高いことが分かる。
【００７０】
ここで、図１ないし図４に示した各ノイズ抑制回路において、ノイズ抑制部１０，２０の構成を図１２に示した相殺型ノイズ抑制回路の構成とした場合における各ノイズ抑制回路の伝送特性について考える。この場合、図１２における巻線１１５ａ、１１５ｂと巻線１２１ａ、１２１ｂとのインダクタンスの和を、図８における巻線１５ａ，１５ｂのインダクタンスと等しくし、図１２におけるインダクタンス素子１１８，１２８のインダクタンスの和を、図８におけるインダクタンス素子１１８のインダクタンスと等しくすれば、各ノイズ抑制回路の伝送特性は図１４において符号４２から４５で示した特性と同じになる。
【００７１】
以上説明したように、本実施の形態によれば、少なくとも１つの相殺型ノイズ抑制回路と少なくとも１つのキャパシタとを用いてノイズ抑制回路を構成することにより、広い周波数範囲において高いノーマルモードノイズの減衰特性を有するノイズ抑制回路を実現することができる。
【００７２】
また、本実施の形態に係るノイズ抑制回路は、比較的簡単な構成で、効果的にノーマルモードノイズを抑制することができる。そのため、本実施の形態によれば、ノイズ抑制回路の小型化が可能になる。
【００７３】
本実施の形態に係るノイズ抑制回路は、電力変換回路が発生するリップル電圧やノイズを低減する手段や、電力線通信において電力線上のノイズを低減したり、屋内電力線上の通信信号が屋外電力線に漏洩することを防止する手段として利用できる。
【００７４】
なお、本発明は上記実施の形態に限定されず、種々の変更が可能である。例えば、ノイズ抑制部１０，２０として使用する相殺型ノイズ抑制回路は、図６ないし図１３に示した各相殺型ノイズ抑制回路に対して左右対称な構成の回路であってもよい。また、ノイズ抑制部１０，２０として使用する相殺型ノイズ抑制回路は、２つの検出・注入部と注入信号伝送路とを有する構成であればよく、実施の形態で示した構成以外にも、種々の設計が可能である。
【００７５】
【発明の効果】
以上説明したように、本発明によれば、広い周波数範囲において高いノーマルモードノイズの減衰特性を有するノーマルモードノイズ抑制回路を実現することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るノーマルモードノイズ抑制回路の構成の第１の例を示す回路図である。
【図２】本発明の一実施の形態に係るノーマルモードノイズ抑制回路の構成の第２の例を示す回路図である。
【図３】本発明の一実施の形態に係るノーマルモードノイズ抑制回路の構成の第３の例を示す回路図である。
【図４】本発明の一実施の形態に係るノーマルモードノイズ抑制回路の構成の第４の例を示す回路図である。
【図５】相殺型ノイズ抑制回路の基本構成を示すブロック図である。
【図６】相殺型ノイズ抑制回路の具体的な構成の第１の例を示す回路図である。
【図７】相殺型ノイズ抑制回路の具体的な構成の第２の例を示す回路図である。
【図８】相殺型ノイズ抑制回路の具体的な構成の第３の例を示す回路図である。
【図９】相殺型ノイズ抑制回路の具体的な構成の第４の例を示す回路図である。
【図１０】相殺型ノイズ抑制回路の具体的な構成の第５の例を示す回路図である。
【図１１】相殺型ノイズ抑制回路の具体的な構成の第６の例を示す回路図である。
【図１２】相殺型ノイズ抑制回路の具体的な構成の第７の例を示す回路図である。
【図１３】相殺型ノイズ抑制回路の具体的な構成の第８の例を示す回路図である。
【図１４】本発明の一実施の形態に係るノーマルモードノイズ抑制回路の伝送特性の一例を示す特性図である。
【符号の説明】
３，４…導電線、１０，２０…ノイズ抑制部、１５ａ，１５ｂ，２５ａ，２５ｂ…巻線、１５ｃ，２５ｃ…磁芯、１６，２６，３１〜３６…キャパシタ、１８，２８…インダクタンス素子。
Claims (8)
- 第１および第２の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制するノーマルモードノイズ抑制回路であって、
ノーマルモードノイズを抑制する少なくとも１つのノイズ抑制部と、
一端が第１の導電線に接続され、他端が第２の導電線に接続された少なくとも１つのノイズ抑制用キャパシタとを備え、
前記ノイズ抑制部は、互いに異なる位置において第１の導電線に接続され、それぞれノーマルモードノイズに対応する信号の検出またはノーマルモードノイズを抑制するための注入信号の注入を行う第１および第２の検出・注入部と、前記第１および第２の検出・注入部を、第１および第２の導電線とは異なる経路で接続し、前記注入信号を伝送する注入信号伝送路とを有し、
前記第１の検出・注入部がノーマルモードノイズに対応する信号の検出を行うときは、この検出された信号に基づいて生成される前記注入信号を前記第２の検出・注入部が第１の導電線に注入し、
前記第２の検出・注入部がノーマルモードノイズに対応する信号の検出を行うときは、この検出された信号に基づいて生成される前記注入信号を前記第１の検出・注入部が第１の導電線に注入することを特徴とするノーマルモードノイズ抑制回路。 - １つの前記ノイズ抑制部と、互いに異なる位置に配置された２つの前記ノイズ抑制用キャパシタとを備え、前記ノイズ抑制部は、２つの前記ノイズ抑制用キャパシタの間の位置に配置されていることを特徴とする請求項１記載のノーマルモードノイズ抑制回路。
- 互いに異なる位置に配置された２つの前記ノイズ抑制部と、１つの前記ノイズ抑制用キャパシタとを備え、前記ノイズ抑制用キャパシタは、２つの前記ノイズ抑制部の間の位置に配置されていることを特徴とする請求項１記載のノーマルモードノイズ抑制回路。
- 互いに異なる位置に配置された２つの前記ノイズ抑制部と、互いに異なる位置に配置された２つの前記ノイズ抑制用キャパシタとを備え、前記ノイズ抑制部と前記ノイズ抑制用キャパシタは交互に配置されていることを特徴とする請求項１記載のノーマルモードノイズ抑制回路。
- 前記第１の検出・注入部は、所定の第１の位置において前記第１の導電線に挿入された第１のインダクタンス素子と、前記第１のインダクタンス素子に結合された第２のインダクタンス素子とを有し、
前記注入信号伝送路は、前記注入信号を通過させる検出・注入用キャパシタを含み、前記注入信号伝送路の一端は前記第１の位置とは異なる第２の位置において前記第１の導電線に接続され、前記注入信号伝送路の他端は前記第２の導電線に接続され、前記注入信号伝送路の途中に前記第２のインダクタンス素子が挿入され、前記注入信号伝送路と第１の導電線との接続点が前記第２の検出・注入部を形成することを特徴とする請求項１ないし４のいずれかに記載のノーマルモードノイズ抑制回路。 - 前記ノイズ抑制部は、更に、前記第１の導電線において、前記第１の検出・注入部と第２の検出・注入部との間に設けられ、前記ノーマルモードノイズの波高値を低減する波高値低減部を有することを特徴とする請求項５記載のノーマルモードノイズ抑制回路。
- 前記第１の検出・注入部は、所定の第１の位置において前記第１の導電線に挿入された第１のインダクタンス素子と、前記第１のインダクタンス素子に結合された第２のインダクタンス素子と、前記第１の位置に対応する位置において前記第２の導電線に挿入された第３のインダクタンス素子と、前記第３のインダクタンス素子に結合された第４のインダクタンス素子とを有し、
前記注入信号伝送路は、前記注入信号を通過させる検出・注入用キャパシタを含み、前記注入信号伝送路の一端は前記第１の位置とは異なる第２の位置において前記第１の導電線に接続され、前記注入信号伝送路の他端は前記第２の位置に対応する位置において前記第２の導電線に接続され、前記注入信号伝送路の途中に前記第２のインダクタンス素子と第４のインダクタンス素子が直列に挿入され、前記注入信号伝送路と第１の導電線との接続点、および前記注入信号伝送路と第２の導電線との接続点が前記第２の検出・注入部を形成することを特徴とする請求項１ないし４のいずれかに記載のノーマルモードノイズ抑制回路。 - 前記ノイズ抑制部は、更に、前記第１の導電線および第２の導電線において、前記第１の検出・注入部と第２の検出・注入部との間に設けられ、前記ノーマルモードノイズの波高値を低減する波高値低減部を有することを特徴とする請求項７記載のノーマルモードノイズ抑制回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003119289A JP2004349734A (ja) | 2003-04-24 | 2003-04-24 | ノーマルモードノイズ抑制回路 |
| US10/553,752 US20070001777A1 (en) | 2003-04-24 | 2004-04-23 | Normal mode noise suppressing circuit |
| CNA2004800109687A CN1778040A (zh) | 2003-04-24 | 2004-04-23 | 常模噪声抑制电路 |
| PCT/JP2004/005883 WO2004095697A1 (ja) | 2003-04-24 | 2004-04-23 | ノーマルモードノイズ抑制回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003119289A JP2004349734A (ja) | 2003-04-24 | 2003-04-24 | ノーマルモードノイズ抑制回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004349734A true JP2004349734A (ja) | 2004-12-09 |
Family
ID=33308095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003119289A Pending JP2004349734A (ja) | 2003-04-24 | 2003-04-24 | ノーマルモードノイズ抑制回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20070001777A1 (ja) |
| JP (1) | JP2004349734A (ja) |
| CN (1) | CN1778040A (ja) |
| WO (1) | WO2004095697A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2019073904A1 (ja) * | 2017-10-13 | 2020-04-16 | ナブテスコ株式会社 | Ａｃ−ａｃコンバータ回路 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4231857B2 (ja) * | 2005-03-31 | 2009-03-04 | Ｔｄｋ株式会社 | ノイズ抑制回路 |
| US8593216B2 (en) * | 2006-06-30 | 2013-11-26 | Qualcomm Incorporated | Loop filter with noise cancellation |
| WO2017098896A1 (ja) * | 2015-12-09 | 2017-06-15 | 株式会社村田製作所 | コモンモードチョークコイル及び電子機器 |
| US11832428B2 (en) | 2021-07-19 | 2023-11-28 | Google Llc | Battery with electromagnetic interference shielding |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS578247Y2 (ja) * | 1974-08-14 | 1982-02-17 | ||
| US3996537A (en) * | 1975-07-21 | 1976-12-07 | Corcom, Inc. | Noise suppression filter |
| JP2784783B2 (ja) * | 1989-01-31 | 1998-08-06 | ソニー株式会社 | フイルタ回路 |
| US4903006A (en) * | 1989-02-16 | 1990-02-20 | Thermo King Corporation | Power line communication system |
| JPH03186007A (ja) * | 1989-12-15 | 1991-08-14 | Toshiba Corp | ラインフィルタ |
| JP2002204189A (ja) * | 2000-10-31 | 2002-07-19 | Tdk Corp | 電力線雑音フィルタ |
| CN1675834A (zh) * | 2002-08-19 | 2005-09-28 | Tdk株式会社 | 共模信号抑制电路及常模信号抑制电路 |
| US7180389B2 (en) * | 2004-12-17 | 2007-02-20 | Virginia Tech Intellectual Properties, Inc. | EMI filter and frequency filters having capacitor with inductance cancellation loop |
-
2003
- 2003-04-24 JP JP2003119289A patent/JP2004349734A/ja active Pending
-
2004
- 2004-04-23 CN CNA2004800109687A patent/CN1778040A/zh active Pending
- 2004-04-23 WO PCT/JP2004/005883 patent/WO2004095697A1/ja active Application Filing
- 2004-04-23 US US10/553,752 patent/US20070001777A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2019073904A1 (ja) * | 2017-10-13 | 2020-04-16 | ナブテスコ株式会社 | Ａｃ−ａｃコンバータ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070001777A1 (en) | 2007-01-04 |
| WO2004095697A1 (ja) | 2004-11-04 |
| CN1778040A (zh) | 2006-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4483863B2 (ja) | ノイズ抑制回路 | |
| US7423520B2 (en) | Noise suppressing circuit | |
| US7256662B2 (en) | Common mode signal suppressing circuit and normal mode signal suppressing circuit | |
| JP6207751B2 (ja) | 電力変換装置 | |
| WO2006019011A1 (ja) | ノイズ抑制回路 | |
| JP4400557B2 (ja) | ノイズ抑制回路 | |
| JP2004080436A (ja) | コモンモード信号抑制回路 | |
| JP2019198033A (ja) | ノイズフィルタ | |
| JP2004349734A (ja) | ノーマルモードノイズ抑制回路 | |
| JP2004297551A (ja) | ノイズフィルタ装置及びスイッチング電源装置 | |
| JP4424476B2 (ja) | ノイズ抑制回路 | |
| WO2016031299A1 (ja) | 医療装置 | |
| JP2006287577A (ja) | ノイズ抑制回路 | |
| KR100749799B1 (ko) | 노이즈 억제 회로 | |
| JP2005117218A (ja) | ノイズ抑制回路 | |
| JP4275034B2 (ja) | ノイズ抑制回路 | |
| JP2006186620A (ja) | ラインフィルタ | |
| WO2019102937A1 (ja) | ノイズフィルタ回路、及び、電源回路 | |
| JP3756774B2 (ja) | インピーダンス調整器 | |
| JP2002290288A (ja) | 電力線通信ネットワークシステム | |
| JP2006186621A (ja) | フィルタ回路 | |
| JP3860531B2 (ja) | ノイズ抑制回路 | |
| JP2004080437A (ja) | ノーマルモード信号抑制回路 | |
| WO2003100972A1 (fr) | Circuit resonant complexe et filtre | |
| WO2009109067A1 (zh) | Emi滤波器及开关电源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090304 |