JP4483863B2 - ノイズ抑制回路 - Google Patents
ノイズ抑制回路 Download PDFInfo
- Publication number
- JP4483863B2 JP4483863B2 JP2006512266A JP2006512266A JP4483863B2 JP 4483863 B2 JP4483863 B2 JP 4483863B2 JP 2006512266 A JP2006512266 A JP 2006512266A JP 2006512266 A JP2006512266 A JP 2006512266A JP 4483863 B2 JP4483863 B2 JP 4483863B2
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- inductance
- inductors
- series
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/09—Filters comprising mutual inductance
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/005—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection avoiding undesired transient conditions
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/12—Arrangements for reducing harmonics from ac input or output
- H02M1/126—Arrangements for reducing harmonics from ac input or output using passive filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
- H03H7/1758—Series LC in shunt or branch path
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2203/00—Indexing scheme relating to line transmission systems
- H04B2203/54—Aspects of powerline communications not already covered by H04B3/54 and its subgroups
- H04B2203/5462—Systems for power line communications
- H04B2203/5491—Systems for power line communications using filtering and bypassing
Description
また、本発明の第1および第2の観点に係るノイズ抑制回路において、第2のインダクタの他方の端部と第2の導電線における上記第2の端部との間にノーマルモードの電圧が印加された場合も、上記の説明と同様にして、第1のインダクタの一方の端部と上記第2の端部との間の電圧は、第2のインダクタの他方の端部と上記第2の端部との間に印加された電圧よりも小さくなる。
L3>k(L1・L2)1/2であり、かつ
L3≦(L1+M)(L2+M)/(L1+L2+2M)+M ……(2)
(ただし、M=k(L1・L2)1/2、L1:第1のインダクタのインダクタンス、L2:第2のインダクタのインダクタンス)
L3<k(L1・L2)1/2であり、かつ
L3≧0.9k(L1・L2)1/2 ……(3)
(ただし、L1:第1のインダクタのインダクタンス、L2:第2のインダクタのインダクタンス)
また、本発明の第3および第4の観点に係るノイズ抑制回路において、第2のインダクタの他方の端部と第5のインダクタの他方の端部との間にノーマルモードの電圧が印加された場合も、上記の説明と同様にして、第1のインダクタの一方の端部と第4のインダクタの一方の端部との間の電圧は、第2のインダクタの他方の端部と第5のインダクタの他方の端部との間に印加された電圧よりも小さくなる。
L3>M1+M2であり、かつ
L3≦(L1+L4+M1+M2)(L2+L5+M1+M2)/{L1+L2+L4+L5+2(M1+M2)}+M1+M2 ……(5)
(ただし、M1=k1(L1・L2)1/2,M2=k2(L4・L5)1/2、L1:第1のインダクタのインダクタンス、L2:第2のインダクタのインダクタンス、L4:第4のインダクタのインダクタンス、L5:第5のインダクタのインダクタンス)
L3<M1+M2であり、かつ
L3≧0.9(M1+M2) ……(6)
(ただし、M1=k1(L1・L2)1/2,M2=k2(L4・L5)1/2、L1:第1のインダクタのインダクタンス、L2:第2のインダクタのインダクタンス、L4:第4のインダクタのインダクタンス、L5:第5のインダクタのインダクタンス)
L3>M1+M2+M5+M6であり、かつ
L3≦(L1+L4+M1+M2+2M3+M5+M6)(L2+L5+M1+M2+2M4+M5+M6)/{L1+L2+L4+L5+2(M1+M2+M3+M4+M5+M6)}+M1+M2+M5+M6 ……(8)
(ただし、M1=k1(L1・L2)1/2,M2=k2(L4・L5)1/2,M5=k5(L1・L5)1/2,M6=k6(L2・L4)1/2、、L1:第1のインダクタのインダクタンス、L2:第2のインダクタのインダクタンス、L4:第4のインダクタのインダクタンス、L5:第5のインダクタのインダクタンス)
L3<M1+M2+M5+M6であり、かつ
L3≧0.9(M1+M2+M5+M6) ……(9)
(ただし、M1=k1(L1・L2)1/2,M2=k2(L4・L5)1/2,M5=k5(L1・L5)1/2,M6=k6(L2・L4)1/2、、L1:第1のインダクタのインダクタンス、L2:第2のインダクタのインダクタンス、L4:第4のインダクタのインダクタンス、L5:第5のインダクタのインダクタンス)
まず、本発明の第1の実施の形態に係るノイズ抑制回路について説明する。本実施の形態に係るノイズ抑制回路は、2本の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモード(ディファレンシャルモード)ノイズを抑制する回路である。
第1および第2のインダクタ51,52は、このようにそれぞれ別々の巻線11a,11bで形成してもよいが、図2に示したように単一の巻線11で形成することも可能である。巻線11は、磁芯12に巻かれている。なお、図2では、第1および第2のインダクタ51,52以外の回路は図示を省略している。
図6のシミュレーションでは、符号75で示した線が該当する(L3=0.8×1.0μH=0.8μH)。この場合、kが1未満であっても、減衰特性に関して理想状態(k=1.0,L3=L0)とほぼ同じ特性が得られる。
図6のシミュレーションでは、符号71〜74で示した線が該当する(L3>0.8μH)。この場合、理想状態のときにはなかった共振点が現れる。そして、その共振周波数f0は、
f0=1/2π√C(L3−k・L0)
と求められる。√は、C(L3−k・L0)全体の平方根を取ることを示す。Cは、直列回路15の第1のキャパシタ14のキャパシタンスを示す。したがってこの場合、L3の値を変えることにより、共振周波数を任意の周波数に移動できる。この共振点を設けた場合、カットオフ周波数より高い周波数領域において部分的に、理想状態の場合よりも減衰特性が良くなる領域が生じる。すなわち、図6からも分かるようにカットオフ周波数より高い周波数でかつ理想状態の特性と一致するまでの周波数帯では、理想状態の特性よりも減衰特性が良くなる領域が生じる。
この場合において、インダクタンスL3の最大値としては、上式で求められる共振周波数f0が理想状態のカットオフ周波数以上であることが望ましいという条件より、
L3≦(1/2+3/2k)・L0 ……(2a)
であることが望ましい。図6のシミュレーションでは、符号72〜74で示した線が、この望ましい条件を満たしている(L3≦1.7μH)。
図6のシミュレーションでは、符号76〜79で示した線が該当する(L3<0.8μH)。この場合、図6の減衰特性からも分かるように、理想状態のときと似た傾向の特性が得られ、特に、ある状態までは理想状態とほぼ同じ特性を示し、ある周波数以上から減衰特性が悪化する。このため、理想状態とほぼ同じ周波数範囲で使用するならば、L3をこの条件値にすることにメリットがある。
この場合において、インダクタンスL3の最小値としてはシミュレーションから、
L3≧0.9k(L1・L2)1/2 ……(3a)
であることが望ましい。図6のシミュレーションでは、符号76〜78で示した線が、この望ましい条件を満たしている(L3≧0.72μH)。
L3=(1/2+3/2×k)×L0=17uH
となる。また、式(3a)から求められるインダクタンスL3の最小値は、
L3=0.9k×L0=7.2μH
となる。インダクタンスL3の値を、これら最大値、最小値に設定した場合の減衰特性を計算した。
この場合には、上記条件(A)のときと同様、kが1未満であっても、減衰特性に関してk=1.0のときとほぼ同じ特性が得られる。
この場合には、上記条件(B)のときと同様、k=1.0のときにはなかった共振点が現れ、上記条件(B)のときと同様の減衰特性が得られる。そして、その共振周波数f0は、
f0=1/2π√C(L3−M),
ただし、M=k(L1・L2)1/2
と求められる。√は、C(L3−M)全体の平方根を取ることを示す。Cは、直列回路15の第1のキャパシタ14のキャパシタンスを示す。この場合にも、カットオフ周波数より高い周波数でかつ理想状態の特性と一致するまでの周波数帯では、理想状態の特性よりも減衰特性が良くなる領域が生じる。
この場合において、インダクタンスL3の最大値としては、上式で求められる共振周波数f0が理想状態のカットオフ周波数以上であることが望ましいという条件より、
L3≦(L1+M)(L2+M)/(L1+L2+2M)+M ……(2)
であることが望ましい。
この場合には、上記条件(C)のときと同様、ある状態までは理想状態とほぼ同じ特性を示し、ある周波数以上から減衰特性が悪化する。
この場合において、インダクタンスL3の最小値としてはシミュレーションから、
L3≧0.9k(L1・L2)1/2 ……(3)
であることが望ましい。
M=k(L1・L2)1/2
したがって、この式から2つのコイルの自己インダクタンスL1,L2、および相互インダクタンスMを測定することにより、結合係数kを求めることができる。
M=(La−Lb)/4
なお、これらの測定方法に関しては、例えばAjilent Technologiesの出版物「インピーダンス測定ハンドブック」に掲載されている。
次に、本発明の第2の実施の形態に係るノイズ抑制回路について説明する。上記第1の実施の形態に係るノイズ抑制回路は、2本の導電線3,4のうち第1の導電線3にのみインダクタが挿入された不平衡型の回路であったが、本実施の形態に係るノイズ抑制回路は、2本の導電線3,4の双方にインダクタを挿入することにより、平衡型の回路にしたものである。
第4および第5のインダクタ54,55は、第1および第2のインダクタ51,52と同様、別々の巻線22a,22bで形成してもよいが、図10に示したように単一の巻線21で形成することも可能である。巻線21は、磁芯22に巻かれている。なお、図10では、第1および第2のインダクタ51,52、ならびに第4および第5のインダクタ54,55以外の回路は図示を省略している。
ただし、M1=k1(L1・L2)1/2 ……(4−1)
M2=k2(L4・L5)1/2 ……(4−2)
図13のシミュレーションでは、符号95で示した線が該当する(L3=16μH)。
この場合、kが1未満であっても、減衰特性に関して理想状態(k=1.0,L3=2L0)とほぼ同じ特性が得られる。
図13のシミュレーションでは、符号92〜94で示した線が該当する(L3>16μH)。この場合、理想状態のときにはなかった共振点が現れる。そして、その共振周波数f0は、
f0=1/2π√C(L3−M1−M2)
と求められる。√は、C(L3−M1−M2)全体の平方根を取ることを示す。Cは、直列回路15の第1のキャパシタ14のキャパシタンスを示す。したがってこの場合、L3の値を変えることにより、共振周波数を任意の周波数に移動できる。この共振点を設けた場合、カットオフ周波数より高い周波数領域において部分的に、理想状態の場合よりも減衰特性が良くなる領域が生じる。すなわち、図13からも分かるようにカットオフ周波数より高い周波数でかつ理想状態の特性と一致するまでの周波数帯では、理想状態の特性よりも減衰特性が良くなる領域が生じる。
この場合において、インダクタンスL3の最大値としては、上式で求められる共振周波数f0が理想状態のカットオフ周波数以上であることが望ましいという条件より、
L3≦(L1+L4+M1+M2)(L2+L5+M1+M2)/{L1+L2+L4+L5+2(M1+M2)}+M1+M2 ……(5)
であることが望ましい。図13のシミュレーションでは、符号92で示した線が、この式から求められる最大値での特性を示している(L3=34μH)。
図13のシミュレーションでは、符号96,97で示した線が該当する(L3<16μH)。この場合、図13の減衰特性からも分かるように、理想状態のときと似た傾向の特性が得られ、特に、ある状態までは理想状態とほぼ同じ特性を示し、ある周波数以上から減衰特性が悪化する。このため、理想状態とほぼ同じ周波数範囲で使用するならば、L3をこの条件値にすることにメリットがある。
この場合において、インダクタンスL3の最小値としてはシミュレーションから、
L3≧0.9(M1+M2) ……(6)
であることが望ましい。図13のシミュレーションでは、符号97で示した線が、この式から求められる最小値での特性を示している(L3=14.4μH)。
次に、本発明の第3の実施の形態に係るノイズ抑制回路について説明する。図15A,15Bは、本発明の第3の実施の形態に係るノイズ抑制回路の第1および第2の構成例を示している。図15A,15Bのノイズ抑制回路はそれぞれ、上記第2の実施の形態に係る図9A,9Bのノイズ抑制回路の構成に対して、第1および第2のインダクタ51,52と第4および第5のインダクタ54,55とを相互に磁気的に結合したものである。結合関係の違いを除いて基本的な構成、およびそのノイズ抑制の動作は図9A,9Bのノイズ抑制回路と同様である。
ただし、M1=k1(L1・L2)1/2 ……(7−1)
M2=k2(L4・L5)1/2 ……(7−2)
M5=k5(L1・L5)1/2 ……(7−3)
M6=k6(L2・L4)1/2 ……(7−4)
図17のシミュレーションでは、符号104で示した線が該当する(L3=16μH)。この場合、kが1未満であっても、減衰特性に関して理想状態とほぼ同じ特性が得られる。理想状態の減衰特性は図示していないが、符号104で示した線とほぼ重なる。ここでの理想状態とは、図18の等価回路において、k1〜k6=1.0,L3=4L0=20μHとした場合のことをいう。
図17のシミュレーションでは、符号101〜103で示した線が該当する(L3>16μH)。この場合、理想状態のときにはなかった共振点が現れる。そして、その共振周波数f0は、
f0=1/2π√C(L3−M1−M2−M5−M6)
と求められる。√は、C(L3−M1−M2−M5−M6)全体の平方根を取ることを示す。Cは、直列回路15の第1のキャパシタ14のキャパシタンスを示す。したがってこの場合、L3の値を変えることにより、共振周波数を任意の周波数に移動できる。この共振点を設けた場合、カットオフ周波数より高い周波数領域において部分的に、理想状態の場合よりも減衰特性が良くなる領域が生じる。すなわち、図17からも分かるようにカットオフ周波数より高い周波数でかつ理想状態の特性と一致するまでの周波数帯では、理想状態の特性よりも減衰特性が良くなる領域が生じる。
この場合において、インダクタンスL3の最大値としては、上式で求められる共振周波数f0が理想状態のカットオフ周波数以上であることが望ましいという条件より、
L3≦(L1+L4+M1+M2+2M3+M5+M6)(L2+L5+M1+M2+2M4+M5+M6)/{L1+L2+L4+L5+2(M1+M2+M3+M4+M5+M6)}+M1+M2+M5+M6 ……(8)
であることが望ましい。図17のシミュレーションでは、符号101で示した線が、この式から求められる最大値での特性を示している(L3=33μH)。
図17のシミュレーションでは、符号105,106で示した線が該当する(L3<16μH)。この場合、図17の減衰特性からも分かるように、理想状態のときと似た傾向の特性が得られ、特に、ある状態までは理想状態とほぼ同じ特性を示し、ある周波数以上から減衰特性が悪化する。このため、理想状態とほぼ同じ周波数範囲で使用するならば、L3をこの条件値にすることにメリットがある。
この場合において、インダクタンスL3の最小値としてはシミュレーションの結果を考慮すると、
L3≧0.9(M1+M2+M5+M6) ……(9)
であることが望ましい。図17のシミュレーションでは、符号106で示した線が、この式から求められる最小値での特性を示している(L3=14.4μH)。
Claims (6)
- 第1および第2の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路であって、
前記第1の導電線に直列的に挿入され、かつ互いに磁気的に結合された第1および第2のインダクタと、
直列に接続された第3のインダクタと第1のキャパシタとからなり、一端が前記第1のインダクタと前記第2のインダクタとの間に接続され、他端が前記第2の導電線に接続された直列回路と
を備え、
前記第1および第2のインダクタの結合係数kが1よりも小さく、
前記第3のインダクタのインダクタンスL3が、
L3>k(L1・L2) 1/2 であり、かつ
L3≦(L1+M)(L2+M)/(L1+L2+2M)+M ……(2)
の条件を満たす
ことを特徴とするノイズ抑制回路。
ただし、
M=k(L1・L2) 1/2
L1:第1のインダクタのインダクタンス
L2:第2のインダクタのインダクタンス - 第1および第2の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路であって、
前記第1の導電線に直列的に挿入され、かつ互いに磁気的に結合された第1および第2のインダクタと、
直列に接続された第3のインダクタと第1のキャパシタとからなり、一端が前記第1のインダクタと前記第2のインダクタとの間に接続され、他端が前記第2の導電線に接続された直列回路と
を備え、
前記第1および第2のインダクタの結合係数kが1よりも小さく、
前記第3のインダクタのインダクタンスL3が、
L3<k(L1・L2)1/2であり、かつ
L3≧0.9k(L1・L2)1/2 ……(3)
の条件を満たす
ことを特徴とするノイズ抑制回路。
ただし、
L1:第1のインダクタのインダクタンス
L2:第2のインダクタのインダクタンス - 第1および第2の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路であって、
前記第1の導電線に直列的に挿入され、かつ互いに磁気的に結合された第1および第2のインダクタと、
直列に接続された第3のインダクタと第1のキャパシタとからなる直列回路と、
前記第2の導電線に直列的に挿入され、かつ互いに磁気的に結合された第4および第5のインダクタと
を備え、
前記直列回路の一端が、前記第1のインダクタと前記第2のインダクタとの間に接続され、他端が前記第4のインダクタと前記第5のインダクタとの間に接続されており、
前記第1および第2のインダクタの結合係数k1と前記第4および第5のインダクタの結合係数k2とが1よりも小さく、
前記第3のインダクタのインダクタンスL3が、
L3>M1+M2であり、かつ
L3≦(L1+L4+M1+M2)(L2+L5+M1+M2)/{L1+L2+L4+L5+2(M1+M2)}+M1+M2 ……(5)
の条件を満たす
ことを特徴とするノイズ抑制回路。
ただし、
M1=k1(L1・L2) 1/2 ,M2=k2(L4・L5) 1/2
L1:第1のインダクタのインダクタンス
L2:第2のインダクタのインダクタンス
L4:第4のインダクタのインダクタンス
L5:第5のインダクタのインダクタンス - 第1および第2の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路であって、
前記第1の導電線に直列的に挿入され、かつ互いに磁気的に結合された第1および第2のインダクタと、
直列に接続された第3のインダクタと第1のキャパシタとからなる直列回路と、
前記第2の導電線に直列的に挿入され、かつ互いに磁気的に結合された第4および第5のインダクタと
を備え、
前記直列回路の一端が、前記第1のインダクタと前記第2のインダクタとの間に接続され、他端が前記第4のインダクタと前記第5のインダクタとの間に接続されており、
前記第1および第2のインダクタの結合係数k1と前記第4および第5のインダクタの結合係数k2とが1よりも小さく、
前記第3のインダクタのインダクタンスL3が、
L3<M1+M2であり、かつ
L3≧0.9(M1+M2) ……(6)
の条件を満たす
ことを特徴とするノイズ抑制回路。
ただし、
M1=k1(L1・L2) 1/2 ,M2=k2(L4・L5) 1/2
L1:第1のインダクタのインダクタンス
L2:第2のインダクタのインダクタンス
L4:第4のインダクタのインダクタンス
L5:第5のインダクタのインダクタンス - 第1および第2の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路であって、
前記第1の導電線に直列的に挿入され、かつ互いに磁気的に結合された第1および第2のインダクタと、
直列に接続された第3のインダクタと第1のキャパシタとからなる直列回路と、
前記第2の導電線に直列的に挿入され、かつ前記第1および第2のインダクタと共に互いに磁気的に結合された第4および第5のインダクタと
を備え、
前記直列回路の一端が、前記第1のインダクタと前記第2のインダクタとの間に接続され、他端が前記第4のインダクタと前記第5のインダクタとの間に接続されており、
前記第1および第2のインダクタの結合係数k1と、前記第4および第5のインダクタの結合係数k2と、前記第1および第4のインダクタの結合係数k3と、前記第2および第5のインダクタの結合係数k4と、前記第1および第5のインダクタの結合係数k5と、前記第2および第4のインダクタの結合係数k6とがすべて1よりも小さく、
前記第3のインダクタのインダクタンスL3が、
L3>M1+M2+M5+M6であり、かつ
L3≦(L1+L4+M1+M2+2M3+M5+M6)(L2+L5+M1+M2+2M4+M5+M6)/{L1+L2+L4+L5+2(M1+M2+M3+M4+M5+M6)}+M1+M2+M5+M6 ……(8)
の条件を満たす
ことを特徴とするノイズ抑制回路。
ただし、
M1=k1(L1・L2) 1/2 ,M2=k2(L4・L5) 1/2 ,M5=k5(L1・L5) 1/2 ,M6=k6(L2・L4) 1/2
L1:第1のインダクタのインダクタンス
L2:第2のインダクタのインダクタンス
L4:第4のインダクタのインダクタンス
L5:第5のインダクタのインダクタンス - 第1および第2の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路であって、
前記第1の導電線に直列的に挿入され、かつ互いに磁気的に結合された第1および第2のインダクタと、
直列に接続された第3のインダクタと第1のキャパシタとからなる直列回路と、
前記第2の導電線に直列的に挿入され、かつ前記第1および第2のインダクタと共に互いに磁気的に結合された第4および第5のインダクタと
を備え、
前記直列回路の一端が、前記第1のインダクタと前記第2のインダクタとの間に接続され、他端が前記第4のインダクタと前記第5のインダクタとの間に接続されており、
前記第1および第2のインダクタの結合係数k1と、前記第4および第5のインダクタの結合係数k2と、前記第1および第4のインダクタの結合係数k3と、前記第2および第5のインダクタの結合係数k4と、前記第1および第5のインダクタの結合係数k5と、前記第2および第4のインダクタの結合係数k6とがすべて1よりも小さく、
前記第3のインダクタのインダクタンスL3が、
L3<M1+M2+M5+M6であり、かつ
L3≧0.9(M1+M2+M5+M6) ……(9)
の条件を満たす
ことを特徴とするノイズ抑制回路。
ただし、
M1=k1(L1・L2)1/2,M2=k2(L4・L5)1/2,M5=k5(L1・L5)1/2,M6=k6(L2・L4)1/2
L1:第1のインダクタのインダクタンス
L2:第2のインダクタのインダクタンス
L4:第4のインダクタのインダクタンス
L5:第5のインダクタのインダクタンス
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004106098 | 2004-03-31 | ||
JP2004106098 | 2004-03-31 | ||
PCT/JP2005/001364 WO2005101626A1 (ja) | 2004-03-31 | 2005-01-31 | ノイズ抑制回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2005101626A1 JPWO2005101626A1 (ja) | 2008-03-06 |
JP4483863B2 true JP4483863B2 (ja) | 2010-06-16 |
Family
ID=35150298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006512266A Expired - Fee Related JP4483863B2 (ja) | 2004-03-31 | 2005-01-31 | ノイズ抑制回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7459995B2 (ja) |
JP (1) | JP4483863B2 (ja) |
CN (1) | CN1938925A (ja) |
WO (1) | WO2005101626A1 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4231825B2 (ja) * | 2004-08-20 | 2009-03-04 | Tdk株式会社 | ノイズ抑制回路 |
US7423490B2 (en) * | 2006-03-31 | 2008-09-09 | Rockwell Scientific Licensing, Llc | Wideband high frequency chokes |
US7623001B2 (en) * | 2008-01-16 | 2009-11-24 | Universal Scientific Industrial Co., Ltd. | Electromagnetic interference eliminating apparatus |
US8115571B2 (en) * | 2008-11-28 | 2012-02-14 | Schaffner Emv Ag | Harmonic filter |
US8212416B2 (en) * | 2008-12-24 | 2012-07-03 | Synergy Energy Inc. | Device for filtering harmonics |
US8670250B2 (en) * | 2010-09-13 | 2014-03-11 | Futurewei Technologies, Inc. | Common mode noise reduction apparatus and method |
JP5120434B2 (ja) * | 2010-09-30 | 2013-01-16 | 株式会社デンソー | 帯域阻止フィルタ |
DE102011007833A1 (de) * | 2011-04-21 | 2012-10-25 | Robert Bosch Gmbh | Auslöschung parasitärer Induktivitäten in zu elektrischen Wandlern parallel geschalteten Filterkondensatoren in einem Bordnetz für ein Fahrzeug |
CN104170235B (zh) * | 2012-03-12 | 2016-12-07 | 三菱电机株式会社 | 功率转换装置 |
JP6108690B2 (ja) * | 2012-06-06 | 2017-04-05 | キヤノン株式会社 | 差動伝送回路及び電子機器 |
US9257894B2 (en) * | 2013-10-01 | 2016-02-09 | Tci, Llc | Reconfigurable passive filter |
US20160285360A1 (en) * | 2015-03-24 | 2016-09-29 | Ford Global Technologies, Llc | Method and apparatus for electromagnetic interference reduction |
CN106067778A (zh) * | 2015-04-23 | 2016-11-02 | 松下知识产权经营株式会社 | 磁气部件及电气电路 |
WO2017005863A1 (en) * | 2015-07-09 | 2017-01-12 | Constructions Electroniques + Telecommunications | High power density inverter (i) |
JP6610783B2 (ja) * | 2016-06-01 | 2019-11-27 | 株式会社村田製作所 | フィルタ回路およびコネクタ |
US10491181B2 (en) * | 2016-10-07 | 2019-11-26 | Murata Manufacturing Co., Ltd. | High-frequency filter and high-frequency module |
JP6812911B2 (ja) * | 2017-06-22 | 2021-01-13 | Tdk株式会社 | 電力変換装置 |
US10608313B2 (en) | 2018-01-08 | 2020-03-31 | Linear Technology Holding Llc | Wilkinson combiner with coupled inductors |
US11309859B2 (en) | 2018-07-17 | 2022-04-19 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Noise filter |
US11005442B2 (en) | 2019-05-23 | 2021-05-11 | Analog Devices International Unlimited Company | Artificial transmission line using t-coil sections |
TWI718029B (zh) * | 2020-03-17 | 2021-02-01 | 宏碁股份有限公司 | 加速放電裝置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5364446A (en) | 1976-11-22 | 1978-06-08 | Matsushita Electric Works Ltd | Filter electric wire |
NL7904580A (nl) | 1979-06-12 | 1980-12-16 | Philips Nv | Inrichting voor het schrijven van patronen in een laag op een substraat met een bundel elektrisch geladen deeltjes. |
JPS562632U (ja) * | 1979-06-15 | 1981-01-10 | ||
JPS57117822A (en) | 1981-01-14 | 1982-07-22 | Olympus Optical Co | Suction switching apparatus of endoscope |
JPS57117822U (ja) * | 1981-01-14 | 1982-07-21 | ||
JP2784783B2 (ja) | 1989-01-31 | 1998-08-06 | ソニー株式会社 | フイルタ回路 |
JPH05121988A (ja) | 1991-10-24 | 1993-05-18 | Matsushita Electric Ind Co Ltd | 電力線搬送通信用ローパスフイルタ |
DE19611879A1 (de) * | 1995-05-15 | 1996-11-21 | Charles Machine Works | Bandpaßfilter für Vorverstärker |
JPH09102723A (ja) | 1995-10-04 | 1997-04-15 | Nariisa Imoto | ラインフィルター |
JPH1013180A (ja) * | 1996-06-18 | 1998-01-16 | Taiyo Yuden Co Ltd | 積層型lc複合部品 |
EP0836277B1 (en) * | 1996-10-14 | 2007-06-13 | Mitsubishi Materials Corporation | LC composite part |
JP4231825B2 (ja) * | 2004-08-20 | 2009-03-04 | Tdk株式会社 | ノイズ抑制回路 |
-
2005
- 2005-01-31 US US10/594,460 patent/US7459995B2/en not_active Expired - Fee Related
- 2005-01-31 CN CNA2005800100564A patent/CN1938925A/zh active Pending
- 2005-01-31 WO PCT/JP2005/001364 patent/WO2005101626A1/ja active Application Filing
- 2005-01-31 JP JP2006512266A patent/JP4483863B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPWO2005101626A1 (ja) | 2008-03-06 |
CN1938925A (zh) | 2007-03-28 |
US20070241838A1 (en) | 2007-10-18 |
US7459995B2 (en) | 2008-12-02 |
WO2005101626A1 (ja) | 2005-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4483863B2 (ja) | ノイズ抑制回路 | |
JP4231857B2 (ja) | ノイズ抑制回路 | |
US7423520B2 (en) | Noise suppressing circuit | |
KR100673347B1 (ko) | 노이즈 억제 회로 | |
JP4219907B2 (ja) | ノイズ抑制回路 | |
US20070252664A1 (en) | Noise Suppression Circuit | |
US7256662B2 (en) | Common mode signal suppressing circuit and normal mode signal suppressing circuit | |
JP4400557B2 (ja) | ノイズ抑制回路 | |
JP4424476B2 (ja) | ノイズ抑制回路 | |
JP4290669B2 (ja) | ノイズ抑制回路 | |
JP2004080436A (ja) | コモンモード信号抑制回路 | |
JP2004356918A (ja) | ノイズ抑制回路 | |
JP4275034B2 (ja) | ノイズ抑制回路 | |
JP2005117218A (ja) | ノイズ抑制回路 | |
JP4290643B2 (ja) | フィルタ回路 | |
JP2006186620A (ja) | ラインフィルタ | |
JP4290644B2 (ja) | フィルタ回路 | |
JP2004349734A (ja) | ノーマルモードノイズ抑制回路 | |
JP2004080437A (ja) | ノーマルモード信号抑制回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100302 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100315 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |