JP4219907B2 - ノイズ抑制回路 - Google Patents

Description

本発明は、第１および第２の導電線上を伝搬するノイズを抑制するノイズ抑制回路に関する。

スイッチング電源、インバータ、照明機器の点灯回路等のパワーエレクトロニクス機器は、電力の変換を行う電力変換回路を有している。電力変換回路は、直流を矩形波の交流に変換するスイッチング回路を有している。そのため、電力変換回路は、スイッチング回路のスイッチング周波数と等しい周波数のリップル電圧や、スイッチング回路のスイッチング動作に伴うノイズを発生させる。このリップル電圧やノイズは他の機器に悪影響を与える。そのため、電力変換回路と他の機器あるいは線路との間には、リップル電圧やノイズを低減する手段を設ける必要がある。

また、最近、家庭内における通信ネットワークを構築する際に用いられる通信技術として電力線通信が有望視され、その開発が進められている。電力線通信は、電力線に高周波信号を重畳して通信を行う。この電力線通信では、電力線に接続された種々の電気・電子機器の動作によって、電力線上にノイズが発生し、このことが、エラーレートの増加等の通信品質の低下を招く。そのため、電力線上のノイズを低減する手段が必要になる。また、電力線通信では、屋内電力線上の通信信号が屋外電力線に漏洩することを阻止する必要がある。

なお、２本の導電線を伝搬するノイズには、２本の導電線の間で電位差を生じさせるノーマルモード（ディファレンシャルモード）ノイズと、２本の導電線を同じ位相で伝搬するコモンモードノイズとがある。

これらのノイズを抑制するために、電源ラインや信号ラインなどにラインフィルタを設けることが有効である。ラインフィルタとしては、インダクタンス素子（インダクタ）とキャパシタとを含むフィルタ、いわゆるＬＣフィルタがよく用いられている。

図２０は、従来のノーマルモードノイズ抑制用のＬＣフィルタの一例を示している。このＬＣフィルタは、第１の導電線１０３上に設けられた第１のインダクタＬ１０１と、一端が第１の導電線１０３に接続され他端が第２の導電線１０４に接続された第１のキャパシタＣ１０１とで構成されている。

図２１は、従来のコモンモードノイズ抑制用のＬＣフィルタの一例を示している。このＬＣフィルタは、第１の導電線１０３上に設けられた第１のインダクタＬ１０１と、一端が第１の導電線１０３に接続され他端が接地された第１のキャパシタＣ１０１とを備えている。このＬＣフィルタはまた、第２の導電線１０４上に設けられた第２のインダクタＬ１０２と、一端が第２の導電線１０４に接続され他端が接地された第２のキャパシタＣ１０２とを備えている。第１のインダクタＬ１０１は第１の巻線１１１を有し、第２のインダクタＬ１０２は第２の巻線１１２を有している。第１および第２の巻線１１１，１１２は、共通のコア１００に巻かれることにより、協働してコモンモードノイズを抑制するように互いに磁気的に結合し、コモンモードチョークコイルを構成している。

このようなＬＣフィルタの基本構成は、非特許文献１に記載されている。
「トランジスタ技術 ＳＰＥＣＩＡＬ Ｎｏ．４４」、ＣＱ出版株式会社、１９９４年３月１日発行、ｐ５（図６）

これらのノイズフィルタ回路では、現実的には各回路素子に寄生成分が生ずる。図２２は、図２０に示したＬＣフィルタにおいて寄生成分を考慮した場合の等価回路を示している。図２３は、図２１に示したＬＣフィルタにおいて寄生成分を考慮した場合の等価回路を示している。図示したように、第１のインダクタＬ１０１には並列的に寄生キャパシタＣ１１０が存在し、第２のインダクタＬ１０２には並列的に寄生キャパシタＣ１２０が存在する。また、第１のキャパシタＣ１０１には直列的に寄生インダクタＬ１１０が存在し、第２のキャパシタＣ１０２には直列的に寄生インダクタＬ１２０が存在する。現実の回路では、このような寄生成分が存在するため、各回路素子には素子自身とその寄生成分とによる自己共振点（自己共振周波数）が存在する。

例えば図２２に示した回路において、第１のインダクタＬ１０１と寄生キャパシタＣ１１０とで並列共振回路が構成されることにより、自己共振点が生ずる。その自己共振点は、第１のインダクタＬ１０１がインダクタの性質として作用する限界の値である。その自己共振点以上の周波数では、第１のインダクタＬ１０１がインダクタではなく、キャパシタとして作用してしまう。この場合、第１のインダクタＬ１０１に第１のキャパシタＣ１０１を組み合わせてＬＣフィルタを構成しても、寄生キャパシタＣ１１０によるスルーパスが生じるため、自己共振点以上の帯域では高域性能が伸びずに所望の特性が得られなくなる。通常のＬＣフィルタでは、ライン上に設けられるインダクタのインダクタンスは値が大きいため、コイルの製造上、寄生キャパシタの容量が数ｐＦ程度は自然についてしまう。この場合、インダクタンスの値が大きいため自己共振点は低い周波数となる。すなわち、低い周波数で自己共振点を持つため、それが自己共振周波数以上の高域性能に悪影響を及ぼす。

従って、ライン上のインダクタの自己共振点を高域側に移動させることができれば、高域性能を改善することができると考えられる。例えばコア材の選定や巻き方の工夫を行うことで、寄生キャパシタを小さくして自己共振点が高域側となるように若干改善させることができる。しかしながらこの場合、インダクタンスを上げるためにコア材の透磁率μを上げるとインダクタ自体の周波数特性を下げなければならない。また、巻き数を上げる、あるいは周波数特性を上げるためには、巻線の間隔やコアと線材との間隔を所定の状態に保つために大きくしなければならないなど、交換条件的な限界がたくさんあり、同じインダクタンス値を確保しながら自己共振点を高域側に移動させることは難しいという問題がある。例えば自己共振点を２倍程度高域に伸ばすことも現実的には非常に難しい。

本発明はかかる問題点に鑑みてなされたもので、その目的は、寄生成分による減衰特性の悪化を改善して良好な減衰特性を得ることができるようにしたノイズ抑制回路を提供することにある。

本発明の第１の観点に係るノイズ抑制回路は、第１および第２の導電線上を伝搬するノイズを抑制するノイズ抑制回路であって、第１の導電線上に設けられた第１の巻線と、互いに直列的に接続されたキャパシタおよび第２の巻線を含み、一端が第１の導電線に接続され他端が第２の導電線に接続された直列回路とを備えている。そして、第１の巻線と第２の巻線とが互いに磁気結合されると共に、第２の巻線全体でのインダクタンスが、第１の巻線全体でのインダクタンスよりも小さく設定されているものである。さらに、第１の巻線と第１の巻線の寄生キャパシタとにより等価的に並列共振回路が形成されると共に、直列回路における第２の巻線とキャパシタとそのキャパシタの寄生インダクタとにより等価的に直列共振回路が形成されているものである。そしてさらに、第１の巻線と第２の巻線との結合係数をｋ１とし、ｋ１＝０とみなしたときの直列共振回路におけるキャパシタと寄生インダクタとによる共振周波数をｆｈとし、ｋ１＝０とみなしたときの並列共振回路の共振周波数をｆとしたとき、
ｆｈ＞ｆ
を満足し、かつ、第１の巻線と第２の巻線とが磁気結合しているときの直列共振回路全体の共振周波数をｆｈｍ、磁気結合しているときの並列共振回路の共振周波数をｆｍとしたとき、
ｆｈｍ≧ｆｍ
を満足するものである。
なお、第１の巻線と第２の巻線との磁気結合は強い方が好ましい。すなわち、第１の巻線と第２の巻線との結合係数をｋ１としたとき、理想的にはｋ１≒１であることが好ましい。

本発明の第１の観点に係るノイズ抑制回路では、従来のＬＣ型のフィルタ回路を改善したノーマルモードノイズ抑制用の回路が構成される。このノイズ抑制回路では、第１の巻線に第２の巻線が磁気結合され、その第２の巻線のインダクタンスや所定の回路部分の共振周波数が適当な条件に設定されることで、導電線上の第１の巻線に寄生キャパシタが生じて自己共振点がある場合であっても、その自己共振点を高域側に移動させることが可能となる。これにより、寄生キャパシタの影響が等価的に低減され、良好な減衰特性が得られる。
特に、第１の巻線と第２の巻線との磁気結合が強い方が、移動後の自己共振点よりもさらに高域側において、減衰特性がより良好に保たれる。

ここで、本発明の第１の観点に係るノイズ抑制回路において、第２の巻線全体でのインダクタンスが、第１の巻線の１ターン当たりのインダクタンス以下となっていることが好ましい。
このような条件を満足することにより、より良好な減衰特性が得られる。

また、本発明の第１の観点に係るノイズ抑制回路において、第１の巻線と第２の巻線とが共通に巻かれたコアをさらに備え、共通のコアを介して第１の巻線と第２の巻線とが互いに直接的に磁気結合されていても良い。
この場合、共通のコアを介して第１の巻線と第２の巻線とを互いに磁気結合するので、簡易な構成で各巻線を磁気結合させることができ、小型化も容易となる。

また、本発明の第２の観点に係るノイズ抑制回路は、第１および第２の導電線上を伝搬するノイズを抑制するノイズ抑制回路であって、第１の導電線上に設けられた第１の巻線と、互いに直列的に接続されたキャパシタおよび第２の巻線を含み、一端が第１の導電線に接続され他端が第２の導電線に接続された直列回路と、１次側に第１の巻線が巻かれた第１のコアと、第１のコアの２次側に巻かれた第１の結合用巻線と、２次側に第２の巻線が巻かれた第２のコアと、第１の結合用巻線に接続されると共に第２のコアの１次側に巻かれた第２の結合用巻線とを備えている。そして、第１および第２の結合用巻線を介して第１の巻線と第２の巻線とが互いに等価的に磁気結合されていると共に、第２の巻線全体でのインダクタンスが、第１の巻線全体でのインダクタンスよりも小さく設定され、かつ、第１の巻線と第１の巻線の寄生キャパシタとにより等価的に並列共振回路が形成されると共に、直列回路における第２の巻線とキャパシタとそのキャパシタの寄生インダクタとにより等価的に直列共振回路が形成されているものである。そしてさらに、第１の巻線と第２の巻線との結合係数をｋ１とし、ｋ１＝０とみなしたときの直列共振回路におけるキャパシタと寄生インダクタとによる共振周波数をｆｈとし、ｋ１＝０とみなしたときの並列共振回路の共振周波数をｆとしたとき、
ｆｈ＞ｆ
を満足し、かつ、第１の巻線と第２の巻線とが磁気結合しているときの直列共振回路全体の共振周波数をｆｈｍ、磁気結合しているときの並列共振回路の共振周波数をｆｍとしたとき、
ｆｈｍ≧ｆｍ
を満足するものである。
なお、第１の巻線と第２の巻線との磁気結合は強い方が好ましい。すなわち、第１の巻線と第２の巻線との結合係数をｋ１としたとき、理想的にはｋ１≒１であることが好ましい。

本発明の第２の観点に係るノイズ抑制回路では、従来のＬＣ型のフィルタ回路を改善したノーマルモードノイズ抑制用の回路が構成される。このノイズ抑制回路では、２つのコアを用いて第１の巻線に第２の巻線が等価的に磁気結合され、その第２の巻線のインダクタンスや所定の回路部分の共振周波数が適当な条件に設定されることで、導電線上の第１の巻線に寄生キャパシタが生じて自己共振点がある場合であっても、その自己共振点を高域側に移動させることが可能となる。これにより、寄生キャパシタの影響が等価的に低減され、良好な減衰特性が得られる。
特に、第１の巻線と第２の巻線との磁気結合が強い方が、移動後の自己共振点よりもさらに高域側において、減衰特性がより良好に保たれる。

ここで、本発明の第２の観点に係るノイズ抑制回路において、第２の巻線全体でのインダクタンスが、第１の巻線の１ターン当たりのインダクタンス以下となっていることが好ましい。
このような条件を満足することにより、より良好な減衰特性が得られる。本発明の第２の観点に係るノイズ抑制回路では、２つのコアを用いて第１の巻線に第２の巻線を等価的に磁気結合するようにしているので、第１の巻線と第２の巻線との磁気結合を強く保った状態で、このようなインダクタンスの条件を満足しやすい回路を実現できる。

このようなインダクタンスの条件を満足するために、さらに以下の条件を満足することが好ましい。すなわち、第１のコアの透磁率をμ１、第２のコアの透磁率をμ２としたとき、
μ１＞μ２
を満足することが好ましい。
これにより、第１の巻線と第２の巻線との間の磁気結合を等価的に強く保ったまま第２の巻線全体でのインダクタンスを小さくすることが容易となる。例えば第１のコアの透磁率μ１と第２のコアの透磁率μ２とを適当な条件に設定することで、第１の巻線の１ターン当たりのインダクタンスに対し、第２の巻線全体でのインダクタンスを小さくすることが容易となる。

本発明の第３の観点に係るノイズ抑制回路は、第１および第２の導電線上を伝搬するノイズを抑制するノイズ抑制回路であって、第１の導電線上に設けられた第１の巻線と、互いに直列的に接続された第１のキャパシタおよび第２の巻線を含み、一端が第１の導電線に接続され他端が接地接続された第１の直列回路と、第２の導電線上に設けられると共に、第１の巻線に磁気結合された第３の巻線と、互いに直列的に接続された第２のキャパシタおよび第４の巻線を含み、一端が第２の導電線に接続され他端が接地接続された第２の直列回路とを備えている。そして、第１の巻線と第２の巻線とが互いに磁気結合されると共に、第３の巻線と第４の巻線とが互いに磁気結合され、かつ、第２の巻線全体でのインダクタンスが、第１の巻線全体でのインダクタンスよりも小さく設定されると共に、第４の巻線全体でのインダクタンスが、第３の巻線全体でのインダクタンスよりも小さく設定されているものである。さらに、第１の巻線と第１の巻線の寄生キャパシタとにより等価的に第１の並列共振回路が形成されると共に、第２の巻線と第１のキャパシタと第１のキャパシタの寄生インダクタとにより等価的に第１の直列共振回路が形成され、また、第３の巻線と第３の巻線の寄生キャパシタとにより等価的に第２の並列共振回路が形成されると共に、第４の巻線と第２のキャパシタと第２のキャパシタの寄生インダクタとにより等価的に第２の直列共振回路が形成されているものである。そしてさらに、第１の巻線と第２の巻線との結合係数をｋ１、第３の巻線と第４の巻線との結合係数をｋ２とし、ｋ１，ｋ２＝０とみなしたときの第１の直列共振回路における第１のキャパシタと寄生インダクタとによる共振周波数をｆｈとし、ｋ１，ｋ２＝０とみなしたときの第１の並列共振回路の共振周波数をｆとし、かつ、ｋ１，ｋ２＝０とみなしたときの第２の直列共振回路における第２のキャパシタと寄生インダクタとによる共振周波数もｆｈとし、ｋ１，ｋ２＝０とみなしたときの第２の並列共振回路の共振周波数もｆとしたとき、
ｆｈ＞ｆ
を満足し、さらに、第１の巻線と第２の巻線とが磁気結合（ｋ１≒１）しているときの第１の直列共振回路全体の共振周波数をｆｈｍ、磁気結合しているときの第１の並列共振回路の共振周波数をｆｍとし、かつ、第３の巻線と第４の巻線とが磁気結合（ｋ２≒１）しているときの第２の直列共振回路全体の共振周波数もｆｈｍ、磁気結合しているときの第２の並列共振回路の共振周波数もｆｍとしたとき、
ｆｈｍ≧ｆｍ
を満足するものである。
なお、第１の巻線と第２の巻線との磁気結合は強い方が好ましい。すなわち、第１の巻線と第２の巻線との結合係数をｋ１としたとき、理想的にはｋ１≒１であることが好ましい。また、第３の巻線と第４の巻線との磁気結合も強い方が好ましい。すなわち、第３の巻線と第４の巻線との結合係数をｋ２としたとき、理想的にはｋ２≒１であることが好ましい。

本発明の第３の観点に係るノイズ抑制回路では、従来のＬＣ型のフィルタ回路を改善したコモンモードノイズ抑制用の回路が構成される。このノイズ抑制回路では、第１の巻線に第２の巻線が磁気結合されると共に第３の巻線に第４の巻線が磁気結合され、第２の巻線のインダクタンス、および第４の巻線のインダクタンス、ならびに共振周波数が適当な条件に設定されることで、導電線上の第１の巻線と第３の巻線とに寄生キャパシタが生じて自己共振点がある場合であっても、その自己共振点を高域側に移動させることが可能となる。これにより、寄生キャパシタの影響が等価的に低減され、良好な減衰特性が得られる。
特に、第１および第２の巻線間の磁気結合と第３および第４の巻線間の磁気結合が強い方が、移動後の自己共振点よりもさらに高域側において、減衰特性がより良好に保たれる。

ここで、本発明の第３の観点に係るノイズ抑制回路において、第２の巻線全体でのインダクタンスが、第１の巻線の１ターン当たりのインダクタンス以下であり、かつ第４の巻線全体でのインダクタンスが、第３の巻線の１ターン当たりのインダクタンス以下となっていることが好ましい。
このような条件を満足することにより、より良好な減衰特性が得られる。

また、本発明の第３の観点に係るノイズ抑制回路において、第１の直列回路の第１のキャパシタの一端が第１の導電線に接続されると共に、第２の直列回路の第２のキャパシタの一端が第２の導電線に接続され、かつ、第１の直列回路の第２の巻線と第２の直列回路の第４の巻線とが共通化され、その共通化された巻線の一端が、第１および第２の直列回路の各キャパシタの他端に接続されると共に、他端が接地され、その共通化された巻線が第１の巻線と第３の巻線とに磁気結合されていても良い。
この場合、第２の巻線と第４の巻線とが共通化されていることで、第２の巻線と第４の巻線とを別々に設ける場合に比べて簡易な構成で実現でき、小型化も容易となる。

この場合において、共通化された巻線と第１の巻線と第３の巻線とが共通に巻かれたコアをさらに備え、その共通のコアを介して、各巻線が互いに直接的に磁気結合されていても良い。
この場合、簡易な構成で各巻線を磁気結合させることができ、小型化も容易となる。

また、本発明の第４の観点に係るノイズ抑制回路は、第１および第２の導電線上を伝搬するノイズを抑制するノイズ抑制回路であって、第１の導電線上に設けられた第１の巻線と、一端が第１の導電線に接続された第１のキャパシタと、一端が第１のキャパシタの他端に接続されると共に他端が接地され、第１のキャパシタと共に第１の直列回路を構成する第２の巻線と、第２の導電線上に設けられると共に、第１の巻線に磁気結合された第３の巻線と、一端が第２の導電線に接続されると共に他端が第２の巻線の一端に接続され、第２の巻線と共に第２の直列回路を構成する第２のキャパシタと、第１の巻線と第３の巻線とが共通に巻かれた第１のコアと、第１の巻線および第３の巻線と共に第１のコアに共通に巻かれた第１の結合用巻線と、２次側に第２の巻線が巻かれた第２のコアと、第１の結合用巻線に接続されると共に第２のコアの１次側に巻かれた第２の結合用巻線とを備えている。そして、第１および第２の結合用巻線を介して、第２の巻線と第１の巻線と第３の巻線とが互いに等価的に磁気結合されると共に、第２の巻線全体でのインダクタンスが、第１の巻線全体でのインダクタンスおよび第３の巻線全体でのインダクタンスよりも小さく設定されているものである。さらに、第１の巻線と第１の巻線の寄生キャパシタとにより等価的に第１の並列共振回路が形成されると共に、第１の直列回路を構成する第２の巻線および第１のキャパシタと第１のキャパシタの寄生インダクタとにより等価的に第１の直列共振回路が形成され、また、第３の巻線と第３の巻線の寄生キャパシタとにより等価的に第２の並列共振回路が形成されると共に、第２の直列回路を構成する第２の巻線および第２のキャパシタと第２のキャパシタの寄生インダクタとにより等価的に第２の直列共振回路が形成されているものである。そしてさらに、第１の巻線と第２の巻線との結合係数をｋ１、第３の巻線と第２の巻線との結合係数をｋ２とし、ｋ１，ｋ２＝０とみなしたときの第１の直列共振回路における第１のキャパシタと寄生インダクタとによる共振周波数をｆｈとし、ｋ１，ｋ２＝０とみなしたときの第１の並列共振回路の共振周波数をｆとし、
かつ、ｋ１，ｋ２＝０とみなしたときの第２の直列共振回路における第２のキャパシタと寄生インダクタとによる共振周波数もｆｈとし、ｋ１，ｋ２＝０とみなしたときの第２の並列共振回路の共振周波数もｆとしたとき、
ｆｈ＞ｆ
を満足し、さらに、第１の巻線と第２の巻線とが磁気結合しているときの第１の直列共振回路全体の共振周波数をｆｈｍ、磁気結合しているときの第１の並列共振回路の共振周波数をｆｍとし、
かつ、第３の巻線と第２の巻線とが磁気結合しているときの第２の直列共振回路全体の共振周波数もｆｈｍ、磁気結合しているときの第２の並列共振回路の共振周波数もｆｍとしたとき、
ｆｈｍ≧ｆｍ
を満足するものである。
なお、第１の巻線と第２の巻線との磁気結合は強い方が好ましい。すなわち、第１の巻線と第２の巻線との結合係数をｋ１としたとき、理想的にはｋ１≒１であることが好ましい。また、第３の巻線と第２の巻線との磁気結合も強い方が好ましい。すなわち、第３の巻線と第２の巻線との結合係数をｋ２としたとき、理想的にはｋ２≒１であることが好ましい。

本発明の第４の観点に係るノイズ抑制回路では、従来のＬＣ型のフィルタ回路を改善したコモンモードノイズ抑制用の回路が構成される。このノイズ抑制回路では、２つのコアを用いて、第１の巻線と第３の巻線とに第２の巻線が等価的に磁気結合され、第２の巻線のインダクタンスや所定の回路部分の共振周波数が適当な条件に設定されることで、導電線上の第１の巻線と第３の巻線とに寄生キャパシタが生じて自己共振点がある場合であっても、その自己共振点を高域側に移動させることが可能となる。これにより、寄生キャパシタの影響が等価的に低減され、良好な減衰特性が得られる。
特に、第１および第２の巻線間の磁気結合と第３および第２の巻線間の磁気結合が強い方が、移動後の自己共振点よりもさらに高域側において、減衰特性がより良好に保たれる。

ここで、本発明の第４の観点に係るノイズ抑制回路において、第２の巻線全体でのインダクタンスが、第１の巻線の１ターン当たりのインダクタンス以下であり、かつ第３の巻線の１ターン当たりのインダクタンス以下となっていることが好ましい。このような条件を満足することにより、より良好な減衰特性が得られる。本発明の第４の観点に係るノイズ抑制回路では、２つのコアを用いて第１の巻線と第３の巻線とに第２の巻線を等価的に磁気結合するようにしているので、第１および第２の巻線間の磁気結合と第３および第２の巻線間の磁気結合を強く保った状態で、このようなインダクタンスの条件を満足しやすい回路を実現できる。

このようなインダクタンスの条件を満足するために、さらに以下の条件を満足することが好ましい。すなわち、第１のコアの透磁率をμ１、第２のコアの透磁率をμ２としたとき、
μ１＞μ２
を満足することが好ましい。
これにより、第１および第３の巻線と第２の巻線との間の磁気結合を等価的に強く保ったまま、第２の巻線全体でのインダクタンスを小さくすることが容易となる。例えば第１のコアの透磁率μ１と第２のコアの透磁率μ２とを適当な条件に設定することで、第１および第３の巻線の１ターン当たりのインダクタンスに対し、第２の巻線全体でのインダクタンスを小さくすることが容易となる。

本発明の第１の観点に係るノイズ抑制回路によれば、第１の導電線上に設けられた第１の巻線に第２の巻線を磁気結合し、その第２の巻線のインダクタンスや所定の回路部分の共振周波数を適当な条件に設定するようにしたので、導電線上の第１の巻線に寄生キャパシタが生じて自己共振点がある場合であっても、その自己共振点を高域側に移動させることが可能となり、等価的に寄生キャパシタの影響を低減することができる。これにより、寄生成分による減衰特性の悪化を改善して良好な減衰特性を得ることができる。

本発明の第２の観点に係るノイズ抑制回路によれば、２つのコアを用いて第１の導電線上に設けられた第１の巻線に第２の巻線を等価的に磁気結合し、その第２の巻線のインダクタンスや所定の回路部分の共振周波数を適当な条件に設定するようにしたので、導電線上の第１の巻線に寄生キャパシタが生じて自己共振点がある場合であっても、その自己共振点を高域側に移動させることが可能となり、等価的に寄生キャパシタの影響を低減することができる。これにより、寄生成分による減衰特性の悪化を改善して良好な減衰特性を得ることができる。

本発明の第３の観点に係るノイズ抑制回路によれば、第１の導電線上に設けられた第１の巻線に第２の巻線を磁気結合すると共に、第２の導電線上に設けられた第３の巻線に第４の巻線を磁気結合し、その第２の巻線のインダクタンス、および第４の巻線のインダクタンス、ならびに所定の回路部分の共振周波数を適当な条件に設定するようにしたので、導電線上の第１および第３の巻線に寄生キャパシタが生じて自己共振点がある場合であっても、その自己共振点を高域側に移動させることが可能となり、等価的に寄生キャパシタの影響を低減することができる。これにより、寄生成分による減衰特性の悪化を改善して良好な減衰特性を得ることができる。

本発明の第４の観点に係るノイズ抑制回路によれば、２つのコアを用いて、第１の導電線上に設けられた第１の巻線と第２の導電線上に設けられた第３の巻線とに第２の巻線を等価的に磁気結合すると共に、その第２の巻線のインダクタンス、ならびに所定の回路部分の共振周波数を適当な条件に設定するようにしたので、導電線上の第１および第３の巻線に寄生キャパシタが生じて自己共振点がある場合であっても、その自己共振点を高域側に移動させることが可能となり、等価的に寄生キャパシタの影響を低減することができる。これにより、寄生成分による減衰特性の悪化を改善して良好な減衰特性を得ることができる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。
［第１の実施の形態］

まず、本発明の第１の実施の形態に係るノイズ抑制回路について説明する。図１は、本実施の形態に係るノイズ抑制回路の一構成例を示している。このノイズ抑制回路はノーマルモードノイズを抑制する回路に関するものである。

このノイズ抑制回路は、一対の端子１Ａ，１Ｂと、他の一対の端子２Ａ，２Ｂと、端子１Ａ，２Ａ間を接続する第１の導電線３と、端子１Ｂ、２Ｂ間を接続する第２の導電線４とを備えている。このノイズ抑制回路はまた、第１の導電線３上に設けられた第１の巻線１１と、一端が第１の導電線３に接続され他端が第２の導電線４に接続された直列回路５とを備えている。直列回路５は、互いに直列的に接続されたキャパシタＣ１および第２の巻線１２を含んでいる。第２の巻線１２の一端は第１の導電線３に接続されると共に他端がキャパシタＣ１の一端に接続されている。キャパシタＣ１の他端は第２の導電線４に接続されている。

このノイズ抑制回路はさらに、第１および第２の巻線１１，１２が共通に巻かれたコア１０を備え、その共通のコア１０を介して第１の巻線１１と第２の巻線１１とが互いに直接的に磁気結合されている。第１および第２の巻線１１，１２と、それらが共通に巻かれたコア１０とによって、各巻線部分で第１および第２のインダクタＬ１，Ｌ２が形成されている。各インダクタは共通の同じコア１０で形成されているので、互いに磁気的に結合される。なお、図において各巻線に記した黒い丸印はその巻線の極性、巻き方の向きを表す。第１および第２の巻線１１，１２の極性は同一方向であることが好ましい。

図２は、このノイズ抑制回路において寄生成分を考慮した場合の等価回路を示している。図示したように、第１の巻線１１には並列的に寄生キャパシタＣ１０が存在し、また、キャパシタＣ１には直列的に寄生インダクタＬ１０が存在する。第１の巻線１１と第１の巻線１１の寄生キャパシタＣ１０とにより等価的に並列共振回路が形成される。また、第２の巻線１２とキャパシタＣ１とそのキャパシタＣ１の寄生インダクタＬ１０とにより等価的に直列共振回路６が形成される。

なお、図３の第２の構成例に示したように、直列回路５内における第２の巻線１２とキャパシタＣ１との位置関係が逆であっても良い。すなわち、キャパシタＣ１の一端を第１の導電線３に接続すると共に他端を第２の巻線１２の一端に接続し、第２の巻線１２の他端を第２の導電線４に接続するようにしても良い。

ここで、図４を参照して、このノイズ抑制回路の回路条件を説明する。
図４に示したように、第１の巻線１１全体（第１のインダクタＬ１）でのインダクタンスをＬＬ、第２の巻線全体（第２のインダクタＬ２）でのインダクタンスをｘＬ、キャパシタＣ１のキャパシタンスをｄＣとする。また、第１の巻線１１の１ターン当たりのインダクタンスをＬＬ１とする。また、寄生キャパシタＣ１０のキャパシタンスをｘＣ、寄生インダクタＬ１０のインダクタンスをａＬとする。また、第１の巻線１１と第２の巻線１２との結合係数をｋ１とする。

このノイズ抑制回路は、第１の巻線１１と第２の巻線１２とのインダクタンスに関し、以下の条件を満足することが好ましい。まず、第２の巻線１２全体でのインダクタンスｘＬが、第１の巻線１１全体でのインダクタンスＬＬよりも十分に小さく設定されていることが好ましい。
ｘＬ＜＜ＬＬ
特に、第１の巻線１１の１ターン当たりのインダクタンスＬＬ１以下となっていることがより好ましい。すなわち、
ｘＬ≦ＬＬ１
また、第１の巻線１１と第２の巻線１２との磁気結合は強い方が好ましい。すなわち、結合係数ｋ１が理想的にはｋ１≒１であることが好ましい。

このノイズ抑制回路は、さらに、ｋ１＝０とみなしたときの直列共振回路６におけるキャパシタＣ１と寄生インダクタＬ１０とによる共振周波数（キャパシタＣ１の自己共振周波数）をｆｈとし、ｋ１＝０とみなしたときの第１の巻線１１とその寄生キャパシタＣ１０とによる並列共振回路の共振周波数（第１の巻線１１の自己共振周波数）をｆとしたとき、
ｆｈ＞ｆ
を満足することが好ましい。

このノイズ抑制回路はまた、第１の巻線１１と第２の巻線１２とが磁気結合しているとき（理想的にはｋ１≒１のとき）の直列共振回路６全体の共振周波数をｆｈｍ、同様に磁気結合しているときの第１の巻線１１とその寄生キャパシタＣ１０とによる並列共振回路の共振周波数をｆｍとしたとき、
ｆｈｍ≧ｆｍ
を満足することが好ましい。

次に、このノイズ抑制回路の作用を説明する。
このノイズ抑制回路では、従来のノーマルモード用のＬＣフィルタ回路（図２０）を改善したノーマルモードノイズ抑制用の回路が構成される。このノイズ抑制回路では、第１の巻線１１に第２の巻線１２が磁気結合され、その第２の巻線１２のインダクタンスｘＬが上述した適当な条件に設定されていることで、第１の巻線１１に寄生キャパシタＣ１０が生じて自己共振点がある場合であっても、その自己共振点を高域側に移動させることが可能となる。これにより、寄生キャパシタＣ１０の影響が等価的に低減され、良好な減衰特性が得られる。以下、シミュレーションにより、このノイズ抑制回路の特性を詳しく考察する。

図５は、回路条件を以下の通りとして、第２の巻線１２全体でのインダクタンスｘＬをパラメータとして変化させたときの減衰特性をシミュレーションした結果を示している。インダクタンスｘＬは、上述した条件を満たすように、第１の巻線１１のインダクタンスＬＬよりも十分に小さい値としている。横軸は周波数（Ｈｚ）、縦軸は減衰量（ｄＢ）を示す。比較のために、寄生成分が無い場合の理想的なＬＣ型のフィルタ回路（図２０の構成に対応）の特性を符号５０を付した曲線で示し、また、寄生成分（寄生キャパシタＣ１０、寄生インダクタＬ１０）のみの回路の特性を符号５２を付した曲線で示す。また、寄生成分を含む従来のＬＣ型のフィルタ回路（図２２の構成に対応）の特性を符号５１を付した曲線で示す。
・回路条件
入出力インピーダンス＝５０Ω
第１の巻線１１のインダクタンスＬＬ＝１ｍＨ
キャパシタＣ１のキャパシタンスｄＣ＝１０００ｐＦ
寄生キャパシタＣ１０のキャパシタンスｘＣ＝１０ｐＦ
寄生インダクタＬ１０のインダクタンスａＬ＝１０ｎＨ
結合係数ｋ１＝１

まず、符号５１で示した従来のＬＣ型のフィルタ回路では、第１の巻線１１とその寄生キャパシタＣ１０とによる自己共振点５１Ａが低域側にできており、さらにキャパシタＣ１とその寄生インダクタＬ１０とによる自己共振点５１Ｂが高域側にできている。第１の巻線１１による自己共振点５１Ａより高域側で、かつキャパシタＣ１による自己共振点５１Ｂまでの間で減衰特性が悪化している。これは、第１の巻線１１の寄生キャパシタＣ１０の影響による。その自己共振点５１Ａは、第１の巻線１１によるインダクタＬ１がインダクタの性質として作用する限界の値であり、その自己共振点以上の周波数ではインダクタではなく、キャパシタとして作用してしまう。インダクタとしての理想の動作はその自己共振点５１Ａまでが限界で、それ以降はキャパシタＣ１を用いても単純な電圧分割比（ｘＣ／ｄＣ）となるためゲインを下げることができない。すなわち、２つの自己共振点５１Ａ，５１Ｂの間では、ｘＣとｄＣの関係だけで決められる減衰量しか得ることができない。例えばコア材の選定や巻き方の工夫を行うことで、寄生キャパシタＣ１０を小さくして自己共振点５１Ａが高域側となるように若干改善させることができるが、その移動量を大きくすることは現実的には非常に難しい。例えば第１の巻線１１を小さな巻き数で構成する場合も、１ターン当たりのインダクタンス値を大きくしなければならず、コア１０のインピーダンス特性によって生成された自己共振点の大きな寄生キャパシタ成分がついてしまう。

一方、本実施の形態に係るノイズ抑制回路では、第１の巻線１１に第２の巻線１２を磁気結合させ、そのインダクタンスｘＬの値をある程度の範囲内で調整することによって、図示したように第１の巻線１１の自己共振点５１Ａを高域側にシフトさせることができる。言い換えれば寄生キャパシタンスｘＣの低減を行って等価的に第１の巻線１１の自己共振点５１Ａを何倍にも高域に上げることができる。その場合、自己共振点５１Ａは符号５０で示した理想的なＬＣフィルタの減衰特性に沿って高域側に伸ばすことができる。従って、例えば大きなコアを用いて第１の巻線１１の巻き数を減らした場合、低域側に自己共振点５１Ａができるがそれを高域側に伸ばせるため、巻き数を低減しつつ減衰特性を改善でき、回路の小型化にも貢献する。

なお、自己共振点５１Ａが高域側に移動する一方、キャパシタＣ１の自己共振点５１Ｂは低域側に移動しているので、実用上、自己共振点５１Ａの移動の限界点は、２つの自己共振点５１Ａ，５１Ｂが近接する付近となる（図５の場合、ｘＬ＝９０ｎＨ付近のとき）。そこがこのノイズ抑制回路における調整限界点となる。この観点から、上述の条件、
ｆｈ＞ｆ
ｆｈｍ≧ｆｍ
を満足することが好ましい。

ところで図５は、第１の巻線１１と第２の巻線１２との結合係数ｋ１を１として、磁気結合が理想的な場合の特性であるが、実際には結合係数ｋ１を１にするのは困難である。そこで、次に、結合係数ｋ１の値を変更した場合の特性を、同様にシミュレーションにより調べた。結果を図６〜図９に示す。結合係数ｋ１の値以外の回路条件は、図５の場合と同様である。図６はｋ１＝０のとき、図７はｋ１＝０．５のとき、図８はｋ１＝０．９のとき、図９はｋ１＝０．９９のときの特性を示す。

ｋ１＝０のとき（図６）は、第１の巻線１１と第２の巻線１２との磁気結合が無い場合であり、従来のＬＣ型のフィルタ回路に対して単純に第２の巻線１２によるインダクタ成分が追加されるだけの回路となり、キャパシタＣ１の自己共振点５１Ｂ側での高域特性が悪化する。また、第１の巻線１１の自己共振点５１Ａの移動、改善効果は得られない。従って、十分な性能は得られない。これに対し、ｋ１＝０．５のとき（図７）では、ｋ１＝０の場合に比べれば第１の巻線１１による自己共振点５１Ａの移動の特徴が現れ始めるものの、その改善効果は小さい。また、キャパシタＣ１の自己共振点５１Ｂ側での高域特性の悪化も見られる。従って、性能的にまだ不十分である。

比較的磁気結合の度合いが強いｋ１＝０．９のとき（図８）では、自己共振点５１Ａの移動による改善効果は十分に得られているが、自己共振点５１Ｂ側での高域特性の悪化が残存している。さらに高結合のｋ１＝０．９９のとき（図９）では、理想的な結合状態であるｋ１＝１のとき（図５）と同等の性能が得られている。このように、第１の巻線１１と第２の巻線１２との磁気結合が強い方が、自己共振点５１Ａの移動の効果が得られると共に、移動後の自己共振点５１Ａよりもさらに高域側での減衰特性についてもより良好なものとなる。従って、ｋ１＝０．９以上、好ましくはｋ１＝０．９９程度であれば十分な性能が得られる。

以上説明したように、本実施の形態に係るノイズ抑制回路によれば、第１の導電線３上に設けられた第１の巻線１１に第２の巻線１２を磁気結合し、その第２の巻線１２のインダクタンスｘＬを適当な条件に設定するようにしたので、第１の巻線１１に寄生キャパシタＣ１０が生じて自己共振点がある場合であっても、その自己共振点を高域側に移動させることが可能となり、等価的に寄生キャパシタＣ１０の影響を低減することができる。これにより、寄生成分による減衰特性の悪化を改善して良好な減衰特性を得ることができる。
特に本実施の形態では、共通のコア１０を介して第１の巻線１１と第２の巻線１２とを互いに磁気結合しているので、簡易な構成で各巻線を磁気結合させることができ、小型化も容易となる。
［第２の実施の形態］

次に、本発明の第２の実施の形態に係るノイズ抑制回路について説明する。
上記第１の実施の形態に係るノイズ抑制回路は、第２の巻線１２全体でのインダクタンスｘＬが、第１の巻線１１の１ターン当たりのインダクタンスＬＬ１以下となっている（ｘＬ≦ＬＬ１）ことを１つの条件としている。また、第１の巻線１１と第２の巻線１２との磁気結合は強い方が好ましい（理想的には結合係数ｋ１≒１）。しかしながら、共通のコア１０を介して第１の巻線１１と第２の巻線１２とを互いに直接的に磁気結合する構成の場合、第１の巻線１１と第２の巻線１２との磁気結合を強く保ったまま、ｘＬ≦ＬＬ１の条件を満たし、１ターン当たりのインダクタンスＬＬ１よりも小さなインダクタンスにすることは困難である。

例えば図１０に示したように、第１の巻線１１による磁束Φに対し、一部の磁束のみが横切るように第２の巻線１２を巻くことで、第２の巻線１２のインダクタンスｘＬを、第１の巻線１１の１ターン当たりのインダクタンスＬＬ１よりも小さくすることが可能となる。これは、第１の巻線１１による磁路と第２の巻線１２による磁路とを分けることを意味する。しかしながら、この場合、巻線間で共有する磁束の数を減らすことになるため、ｋ１≒１となるような高結合を実現することは困難である。そこで、本実施の形態では、第２の巻線１２のインダクタンスｘＬに関して適切な条件を満たしつつ、高結合の条件を実現しやすい回路を提供する。

図１１は、本実施の形態に係るノイズ抑制回路の一構成例を示している。本実施の形態は、上記第１の実施の形態と同様、ノーマルモードノイズを抑制する回路に関するものである。なお、上記第１の実施の形態に係るノイズ抑制回路と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。なお、図１１では、図２と同様、寄生成分を含んだ等価回路の構成を示している。

このノイズ抑制回路は、図２に示した上記第１の実施の形態に係るノイズ抑制回路に比べて、第１の巻線１１と第２の巻線１２との結合部分の回路４０の構成が異なる。このノイズ抑制回路は、第１の巻線１１と第２の巻線１２とが共通に巻かれたコア１０に代えて、２つのコア１０Ａ，１０Ｂを備えている。このノイズ抑制回路はまた、第１の結合用巻線４１と第２の結合用巻線４２とを備えている。そして、第１のコア１０Ａの１次側に第１の巻線１１が巻かれ、２次側に第１の結合用巻線４１が巻かれている。また、第２のコア２０Ａの１次側に第２の結合用巻線４２が巻かれ、２次側に第２の巻線１２が巻かれている。第１の結合用巻線４１と第２の結合用巻線４２は、互いに接続されている。これにより、第１および第２の結合用巻線４１，４２を介して第１の巻線１１と第２の巻線１２とが等価的に磁気結合されている。

なお、図１２の第２の構成例に示したように、直列共振回路６内における第２の巻線１２とキャパシタＣ１との位置関係が逆であっても良い。すなわち、キャパシタＣ１の方を第１の導電線３側に配置し、第２の巻線１２の方を第２の導電線４側に配置するようにしても良い。

このノイズ抑制回路では、第１のコア１０Ａと第２のコア２０Ａとに分けてそれぞれに第１の巻線１１と第２の巻線１２とを巻回し、第１の巻線１１と第２の巻線１２とを第１および第２の結合用巻線４１，４２を介して等価的に磁気結合することで、第１の巻線１１と第２の巻線１２との磁気結合を等価的に強く保ったまま第２の巻線１２全体でのインダクタンスｘＬを小さくすることが容易となる。例えば、第１のコア１０Ａの透磁率をμ１、第２のコア２０Ａの透磁率をμ２としたとき、
μ１＞μ２
を満足し、また、形状、および巻数を適切に設定することで、第１の巻線１１に対して第２の巻線１２のインダクタンスを小さくすることができる。また、第１の巻線１１と第２の巻線１２の線材を異なるもので構成しても良い。

図１３（Ａ），（Ｂ）を参照して、結合部分の回路４０の条件について説明する。第１のコア１０Ａにおいて、２次側に巻く第１の結合用巻線４１は、１次側の第１の巻線１１と同方向で、かつ第１の巻線１１に対して十分少ない巻数（理想的には１ターン）とする。第２の巻線１２は、第１の巻線１１の１ターン当たりのインダクタンスＬＬ１以下で所望の特性が得られるような巻数（例えば１ターン）にしておく。上述したように第１のコア１０Ａと第２のコア２０Ａとの材質を変えることで、第１の巻線１１の１ターン当たりのインダクタンスＬＬ１に比べて、第２の巻線１２のインダクタンスｘＬを容易に小さくできる。第２のコア２０Ａにおいて、１次側に巻く第２の結合用巻線４２は、２次側の第２の巻線１２と同方向で、かつ第２の巻線１２に対して十分多い巻数とする。

ここで、図１３（Ａ）に示したように、第１のコア１０Ａにおける１次側と２次側の巻線間の相互インダクタンスをＭ１１，結合係数をｋ１１とし、第２のコア２０Ａにおける１次側と２次側の巻線間の相互インダクタンスをＭ１２，結合係数をｋ１２とする。また、第１のコア１０Ａにおける１次側の巻線部分のインダクタンスをＬ１、２次側の巻線部分のインダクタンスをＬ２とし、第２のコア２０Ａにおける１次側の巻線部分のインダクタンスをｘＬ１、２次側の巻線部分のインダクタンスをｘＬとする。この場合、
Ｍ１１＝ｋ１１√Ｌ１×Ｌ２
Ｍ１２＝ｋ１２√ｘＬ１×ｘＬ
となる。なお、√Ｌ１×Ｌ２はＬ１×Ｌ２の平方根、√ｘＬ１×ｘＬはｘＬ１×ｘＬの平方根を表す。

第２のコア２０Ａにおける１次側の巻線部分のインダクタンスｘＬ１を、第１のコア１０Ａにおける１次側の巻線部分のインダクタンスＬ２に比べて十分大きくし、かつ、各コアにおける結合係数ｋ１１，ｋ１２を高結合状態とする。すなわち、
ｘＬ１＞＞Ｌ２、かつ、
ｋ１１，ｋ１２≒１
とすることで、等価的に第１の巻線１１と第２の巻線１２とを高結合状態（ｋ１≒１）にすることができる。すなわち図１３（Ａ）に示した回路を、等価的に図１３（Ｂ）に示した回路と同じと考えることができる。この場合、第１および第２の結合用巻線４１，４２により損失が発生するものの、それは十分に無視できる。この場合、等価的にはコア１０における１次側と２次側の巻線間の相互インダクタンスＭ１に関し、
Ｍ１＝ｋ１√ＬＬ×ｘＬ
が成り立つ。なお、√ＬＬ×ｘＬはＬＬ×ｘＬの平方根を表す。従って、図１１に示した本実施の形態に係るノイズ抑制回路は、等価的に図２に示した第１の実施の形態に係るノイズ抑制回路と同じと考えることができる。

このように、本実施の形態に係るノイズ抑制回路によれば、第１のコア１０Ａと第２のコア２０Ａとに分けてそれぞれに第１の巻線１１と第２の巻線１２とを巻回し、第１の巻線１１と第２の巻線１２とを第１および第２の結合用巻線４１，４２を介して等価的に磁気結合するようにしたので、第１の巻線１１と第２の巻線１２との磁気結合を等価的に高結合状態にしたまま、第２の巻線１２全体でのインダクタンスｘＬを第１の巻線１１の１ターン当たりのインダクタンスＬＬ１に比べて容易に小さくすることができる。
［第３の実施の形態］

次に、本発明の第３の実施の形態に係るノイズ抑制回路について説明する。
図１４は、本実施の形態に係るノイズ抑制回路の一構成例を示している。本実施の形態は、コモンモードノイズを抑制する回路に関するものである。なお、上記第１および第２の実施の形態に係るノイズ抑制回路と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

このノイズ抑制回路は、第１の導電線３上に設けられた第１の巻線１１と、一端が第１の導電線３に接続され他端が接地接続された第１の直列回路５−１とを備えている。第１の直列回路５−１は、互いに直列的に接続された第１のキャパシタＣ１および第２の巻線１２を含んでいる。第２の巻線１２の一端は第１の導電線３に接続されると共に他端が第１のキャパシタＣ１の一端に接続されている。キャパシタＣ１の他端は接地接続されている。このノイズ抑制回路はまた、第２の導電線４上に設けられると共に、第１の巻線１１に磁気結合された第３の巻線１３と、一端が第２の導電線４に接続され他端が接地接続された第２の直列回路５−２とを備えている。第２の直列回路５−２は、互いに直列的に接続された第２のキャパシタＣ２および第４の巻線１４を含んでいる。第４の巻線１４の一端は第２の導電線４に接続されると共に他端が第２のキャパシタＣ２の一端に接続されている。第２のキャパシタＣ２の他端は接地接続されている。

このノイズ抑制回路はさらに、第１および第２の巻線１１，１２、ならびに第３および第４の巻線１３，１４が共通に巻かれたコア１０を備え、その共通のコア１０を介して各巻線が互いに直接的に磁気結合されている。第１および第２の巻線１１，１２と、それらが共通に巻かれたコア１０とによって、各巻線部分で第１および第２のインダクタＬ１，Ｌ２が形成されている。同様に、第３および第４の巻線１３，１４と、それらが共通に巻かれたコア１０とによって、各巻線部分で第３および第４のインダクタＬ３，Ｌ４が形成されている。各インダクタは共通の同じコア１０で形成されているので、互いに磁気的に結合される。なお、図において各巻線に記した黒い丸印はその巻線の極性、巻き方の向きを表す。第１および第２の巻線１１，１２、ならびに第３および第４の巻線１３，１４の極性は同一方向であることが好ましい。第１および第３の巻線１１，１３は、共通のコア１０に巻かれることにより、協働してコモンモードノイズを抑制するように互いに磁気的に結合し、コモンモードチョークコイルを構成している。

図１５は、このノイズ抑制回路において寄生成分を考慮した場合の等価回路を示している。図示したように、第１の巻線１１には並列的に寄生キャパシタＣ１０が存在し、また、第１のキャパシタＣ１には直列的に寄生インダクタＬ１０が存在する。第１の巻線１１と第１の巻線１１の寄生キャパシタＣ１０とにより等価的に第１の並列共振回路が形成される。また、第２の巻線１２と第１のキャパシタＣ１とそのキャパシタＣ１の寄生インダクタＬ１０とにより等価的に第１の直列共振回路６−１が形成される。同様に、第３の巻線１３には並列的に寄生キャパシタＣ２０が存在し、また、第２のキャパシタＣ２には直列的に寄生インダクタＬ２０が存在する。第３の巻線１３と第３の巻線１３の寄生キャパシタＣ２０とにより等価的に第２の並列共振回路が形成される。また、第４の巻線１４と第２のキャパシタＣ２とそのキャパシタＣ２の寄生インダクタＬ２０とにより等価的に第２の直列共振回路６−２が形成される。

このノイズ抑制回路は、上記第１の実施の形態に係る回路と同様の回路条件を満足することで、良好な減衰特性が得られる。なお、ここでは図１６に示したように、第１の並列共振回路と第１の直列共振回路６−１とにおける回路値の記号として、図４に示したものと同様の記号を用いて説明する。第２の並列共振回路と第２の直列共振回路６−２とにおける回路値についても、対応する部分については同様の記号を用いて説明する。

すなわち、このノイズ抑制回路についても、第２の巻線１２全体でのインダクタンスｘＬが、第１の巻線１１全体でのインダクタンスＬＬよりも十分に小さく設定されていることが好ましい。特に、第１の巻線１１の１ターン当たりのインダクタンスＬＬ１以下となっていることがより好ましい。同様に、第４の巻線１４全体でのインダクタンスｘＬが、第３の巻線１３全体でのインダクタンスＬＬよりも十分に小さく設定されていることが好ましい。特に、第３の巻線１３の１ターン当たりのインダクタンスＬＬ１以下となっていることがより好ましい。すなわち、
ｘＬ＜＜ＬＬ
ｘＬ≦ＬＬ１
また、第１の巻線１１と第２の巻線１２との磁気結合は強い方が好ましい。すなわち、結合係数ｋ１が理想的にはｋ１≒１であることが好ましい。同様に、第３の巻線１３と第４の巻線１４との磁気結合は強い方が好ましい。すなわち、結合係数をｋ２とすると、理想的にはｋ２≒１であることが好ましい。

このノイズ抑制回路は、さらに、ｋ１，ｋ２＝０とみなしたときの第１の直列共振回路６−１における第１のキャパシタＣ１と寄生インダクタＬ１０とによる共振周波数（キャパシタＣ１の自己共振周波数）をｆｈとし、ｋ１，ｋ２＝０とみなしたときの第１の並列共振回路の共振周波数（第１の巻線１１の自己共振周波数）をｆとしたとき、
ｆｈ＞ｆ
を満足することが好ましい。同様に、ｋ１，ｋ２＝０とみなしたときの第２の直列共振回路６−２における第２のキャパシタＣ２と寄生インダクタＬ２０とによる共振周波数（キャパシタＣ２の自己共振周波数）もｆｈとし、ｋ１，ｋ２＝０とみなしたときの第２の並列共振回路の共振周波数もｆとしたとき、上記関係を満たすことが好ましい。

さらに、第１の巻線１１と第２の巻線１２とが磁気結合しているとき（理想的にはｋ１≒１のとき）の第１の直列共振回路６−１全体の共振周波数をｆｈｍ、磁気結合しているときの第１の並列共振回路の共振周波数をｆｍとしたとき、
ｆｈｍ≧ｆｍ
を満足することが好ましい。同様に、第３の巻線１３と第４の巻線１４とが磁気結合しているとき（理想的にはｋ２≒１のとき）の第２の直列共振回路６−２全体の共振周波数もｆｈｍ、磁気結合しているときの第２の並列共振回路の共振周波数もｆｍとしたとき、上記関係を満たすことが好ましい。

次に、このノイズ抑制回路の作用を説明する。
このノイズ抑制回路では、従来のコモンモード用のＬＣフィルタ回路（図２１）を改善したコモンモードノイズ抑制用の回路が構成される。このノイズ抑制回路では、第１の巻線１１に第２の巻線１２が磁気結合されると共に第３の巻線１３に第４の巻線１４が磁気結合され、その第２の巻線１２のインダクタンスｘＬと第４の巻線のインダクタンスｘＬとが上述した適当な条件に設定されていることで、第１の巻線１１と第３の巻線１３とに寄生キャパシタＣ１０，Ｃ２０が生じて自己共振点がある場合であっても、その自己共振点を高域側に移動させることが可能となる。これにより、寄生キャパシタＣ１０，Ｃ２０の影響が等価的に低減され、良好な減衰特性が得られる。

このノイズ抑制回路においても、上記第１の実施の形態に係る回路と同様に、第２の巻線１２のインダクタンスｘＬの値と第４の巻線のインダクタンスｘＬの値とを調整することによって、第１の巻線１１と第３の巻線１３との自己共振点を高域側に移動させることができる。また、その移動の効果は、第１の巻線１１と第２の巻線１２との磁気結合、ならびに第３の巻線１３と第４の巻線１４との磁気結合が強い方が、より良好なものとなる。

このように、本実施の形態に係るノイズ抑制回路によれば、第１の導電線３上に設けられた第１の巻線１１に第２の巻線１２を磁気結合すると共に、第２の導電線４上に設けられた第３の巻線１３に第４の巻線１４を磁気結合し、その第２の巻線１２のインダクタンスｘＬと第４の巻線１４のインダクタンスｘＬとを適当な条件に設定するようにしたので、導電線上の第１および第３の巻線１１，１３に寄生キャパシタＣ１０，Ｃ２０が生じて自己共振点がある場合であっても、その自己共振点を高域側に移動させることが可能となり、等価的に寄生キャパシタの影響を低減することができる。これにより、寄生成分による減衰特性の悪化を改善して良好な減衰特性を得ることができる。
特に本実施の形態では、共通のコア１０を介して第１および第２の巻線１１，１２、ならび第３および第４の巻線１３，１４を互いに磁気結合しているので、簡易な構成で各巻線を磁気結合させることができ、小型化も容易となる。
＜第３の実施の形態の変形例＞

図１７は、本実施の形態の変形例に係るノイズ抑制回路を示している。このノイズ抑制回路は、図１４の回路構成に対して、第１および第２の直列回路５−１，５−２内における各巻線１２，１４と各キャパシタＣ１，Ｃ２との接続位置の関係を逆にすると共に、各巻線１２，１４を共通化して単一の巻線で構成したものである。

すなわち、このノイズ抑制回路は、第１のキャパシタＣ１の一端が第１の導電線３に接続されると共に、第２のキャパシタＣ２の一端が第２の導電線４に接続され、かつ、第２の巻線１２と第４の巻線１４とが共通化されている（以下、共通化された状態の巻線を第２の巻線１２と呼ぶ）。そして、その共通化された第２の巻線１２の一端が、各キャパシタの他端に接続されると共に、他端が接地されている。また、共通化された第２の巻線１２が、共通のコア１０を介して第１の巻線１１と第３の巻線１３とに直接的に磁気結合されている。これにより、第１のキャパシタＣ１と第２のキャパシタＣ２は、第２の巻線１２を共有する形で、第１および第２の直列回路５−１，５−２を構成している。

この変形例によれば、第２の巻線１２と第４の巻線１４とが共通化されていることで、第２の巻線１２と第４の巻線１４とを別々に設ける場合に比べて簡易な構成で実現でき、小型化も容易となる。
［第４の実施の形態］

次に、本発明の第４の実施の形態に係るノイズ抑制回路について説明する。
上記第３の実施の形態に係るノイズ抑制回路は、第２の巻線１２全体でのインダクタンスｘＬが、第１の巻線１１の１ターン当たりのインダクタンスＬＬ１以下となっている（ｘＬ≦ＬＬ１）ことを１つの条件としている。同様に、第４の巻線１４全体でのインダクタンスｘＬが、第３の巻線１３の１ターン当たりのインダクタンスＬＬ１以下となっていることを１つの条件としている。また、第１の巻線１１と第２の巻線１２との磁気結合は強い方が好ましい（理想的には結合係数ｋ１≒１）。同様に、第３の巻線１３と第４の巻線１４との磁気結合は強い方が好ましい（理想的には結合係数ｋ２≒１）。しかしながら、共通のコア１０を介して各巻線を互いに直接的に磁気結合する構成の場合、各巻線の磁気結合を強く保ったまま、ｘＬ≦ＬＬ１の条件を満たし、１ターン当たりのインダクタンスＬＬ１よりも小さなインダクタンスにすることは困難である。

そこで、本実施の形態では、第２および第４の巻線１２，１４のインダクタンスｘＬに関して適切な条件を満たしつつ、高結合の条件を実現しやすい回路を提供する。なお、ここでは、第２および第４の巻線１２，１４を共通化した回路（図１７）に対応する回路構成を例に説明する。

図１８は、本実施の形態に係るノイズ抑制回路の一構成例を示している。本実施の形態は、上記第３の実施の形態と同様、コモンモードノイズを抑制する回路に関するものである。なお、上記第３の実施の形態に係るノイズ抑制回路と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

このノイズ抑制回路は、図１７に示したノイズ抑制回路に比べて、第１および第３の巻線１１，１３と第２の巻線１２との結合部分の回路４０の構成が異なる。この結合部分の回路４０は、上記第２の実施の形態において説明したもの（図１１）と同様の回路である。このノイズ抑制回路は、第２の巻線１２と第１および第３の巻線１１，１３とが共通に巻かれたコア１０に代えて、２つのコア１０Ａ，１０Ｂを備えている。このノイズ抑制回路はまた、第１の結合用巻線４１と第２の結合用巻線４２とを備えている。そして、第１のコア１０Ａの１次側および２次側に第１および第３の巻線１１，１３が巻かれている。また、第１のコア１０Ａの２次側に第１の結合用巻線４１が巻かれている。また、第２のコア２０Ａの１次側に第２の結合用巻線４２が巻かれ、２次側に第２の巻線１２が巻かれている。第１の結合用巻線４１と第２の結合用巻線４２は、互いに接続されている。これにより、第１および第２の結合用巻線４１，４２を介して、第２の巻線１２と第１および第３の巻線１１，１３とが等価的に磁気結合されている。

このノイズ抑制回路では、第１のコア１０Ａと第２のコア２０Ａとに分けてそれぞれに第１および第３の巻線１１，１３と第２の巻線１２とを巻回し、第１および第３の巻線１１，１３と第２の巻線１２とを第１および第２の結合用巻線４１，４２を介して等価的に磁気結合することで、第１および第３の巻線１１，１３と第２の巻線１２との磁気結合を等価的に強く保ったまま第２の巻線１２全体でのインダクタンスｘＬを小さくすることが容易となる。例えば、第１のコア１０Ａの透磁率をμ１、第２のコア２０Ａの透磁率をμ２としたとき、
μ１＞μ２
を満足し、また、形状、および巻数を適切に設定することで、第１および第３の巻線１１，１３に対して第２の巻線１２のインダクタンスを小さくすることができる。また、第１および第３の巻線１１，１３と第２の巻線１２との線材を異なるもので構成しても良い。

なお、結合部分の回路４０の条件については、上記第２の実施の形態において図１３（Ａ），（Ｂ）を参照して説明したものと同様である。

図１９は、この回路の減衰特性を実測してグラフ化したものである。回路条件は以下の通りである。インダクタンスｘＬは、上述した条件を満たすように、第１および第３の巻線１１，１３の各インダクタンスＬＬよりも十分に小さい値としている。横軸は周波数（Ｈｚ）、縦軸は減衰量（ｄＢ）を示す。符号１８１を付した曲線が、この回路の減衰特性を示す。比較のために、従来のＬＣ型のフィルタ回路（図２１の構成に対応）の特性を符号１８２を付した曲線で示す。また、第１および第３の巻線１１，１３によるコモンモードチョークコイルのみの回路の特性を符号１８３を付した曲線で示す。
・回路条件
入出力インピーダンス＝５０Ω
第１および第３の巻線１１，１３の各インダクタンスＬＬ＝２．５ｍＨ（２９ターン巻き）
キャパシタＣ１，Ｃ２の各キャパシタンスｄＣ＝１０００ｐＦ
第１の結合用巻線４１のインダクタンス＝３μＨ（１ターン巻き）
第２の巻線１２のインダクタンスｘＬ＝５０ｎＨ（１ターン巻き）
第２の結合用巻線４２のインダクタンス＝１８ターン巻き

図１９のグラフから分かるように、このノイズ抑制回路では、コモンモードチョークコイルのみの回路に比べて高域側で全体的に良好な減衰特性が得られている。また、従来のＬＣ型のフィルタ回路に比べて、第１および第３の巻線１１，１３による自己共振点１８２Ａが高域側に移動し、キャパシタＣ１，Ｃ２の自己共振点１８２Ｂが低域側に移動している。そして、自己共振点１８２Ａ，１８２Ｂの間の領域で良好な減衰特性が得られている。

なお、第２の巻線１２と第４の巻線１４とを別々に設ける回路（図１４）についても、同様の結合回路４０を用いて構成することが可能である。

このように、本実施の形態に係るノイズ抑制回路によれば、第１のコア１０Ａと第２のコア２０Ａとに分けてそれぞれに第１および第３の巻線１１，１３と第２の巻線１２とを巻回し、第１および第３の巻線１１，１３と第２の巻線１２とを第１および第２の結合用巻線４１，４２を介して等価的に磁気結合するようにしたので、第１および第３の巻線１１，１３と第２の巻線１２との磁気結合を等価的に高結合状態にしたまま、第２の巻線１２全体でのインダクタンスｘＬを第１および第３の巻線１１，１３の各１ターン当たりのインダクタンスＬＬ１に比べて容易に小さくすることができる。

本発明の第１の実施の形態に係るノイズ抑制回路の第１の構成例を示す回路図である。 図１に示したノイズ抑制回路において寄生成分を考慮した場合の等価回路を示す回路図である。 本発明の第１の実施の形態に係るノイズ抑制回路の第２の構成例を示す回路図である。 図１に示したノイズ抑制回路における回路値の説明図である。 本発明の第１の実施の形態に係るノイズ抑制回路における減衰特性（ｋ１＝１）を示す特性図である。 本発明の第１の実施の形態に係るノイズ抑制回路における減衰特性（ｋ１＝０）を示す特性図である。 本発明の第１の実施の形態に係るノイズ抑制回路における減衰特性（ｋ１＝０．５）を示す特性図である。 本発明の第１の実施の形態に係るノイズ抑制回路における減衰特性（ｋ１＝０．９）を示す特性図である。 本発明の第１の実施の形態に係るノイズ抑制回路における減衰特性（ｋ１＝０．９９）を示す特性図である。 ２つの巻線間の結合とインダクタンスとの関係を説明するための図である。 本発明の第２の実施の形態に係るノイズ抑制回路の第１の構成例を示す回路図である。 本発明の第２の実施の形態に係るノイズ抑制回路の第２の構成例を示す回路図である。 本発明の第２の実施の形態に係るノイズ抑制回路における巻線間の結合作用を説明するための図であり、（Ａ）は巻線間の結合回路、（Ｂ）は（Ａ）に示した結合回路の等価回路を示している。 本発明の第３の実施の形態に係るノイズ抑制回路の一構成例を示す回路図である。 図１４に示したノイズ抑制回路において寄生成分を考慮した場合の等価回路を示す回路図である。 本発明の第３の実施の形態に係るノイズ抑制回路における回路値の説明図である。 本発明の第３の実施の形態に係るノイズ抑制回路の変形例を示す回路図である。 本発明の第４の実施の形態に係るノイズ抑制回路の一構成例を示す回路図である。 本発明の第４の実施の形態に係るノイズ抑制回路における減衰特性を示す特性図である。 従来のノーマルモードノイズ抑制用のフィルタ回路の構成例を示す回路図である。 従来のコモンモードノイズ抑制用のフィルタ回路の構成例を示す回路図である。 従来のノーマルモードノイズ抑制用のフィルタ回路において寄生成分を考慮した場合の等価回路を示す回路図である。 従来のコモンモードノイズ抑制用のフィルタ回路において寄生成分を考慮した場合の等価回路を示す回路図である。

符号の説明

Ｃ１…第１のキャパシタ、Ｃ２…第２のキャパシタ、Ｃ１０，Ｃ２０…寄生キャパシタ、Ｌ１…第１のインダクタ、Ｌ２…第２のインダクタ、Ｌ１０，Ｌ２０…寄生インダクタ、５…直列回路、６…直列共振回路、１０…コア、１０Ａ…第１のコア、１１…第１の巻線、１２…第２の巻線、１３…第３の巻線、１４…第４の巻線、２０Ａ…第２のコア。

Claims (13)

1. 第１および第２の導電線上を伝搬するノイズを抑制するノイズ抑制回路であって、
   前記第１の導電線上に設けられた第１の巻線と、
   互いに直列的に接続されたキャパシタおよび第２の巻線を含み、一端が前記第１の導電線に接続され他端が前記第２の導電線に接続された直列回路と
   を備え、
   前記第１の巻線と前記第２の巻線とが互いに磁気結合されていると共に、前記第２の巻線全体でのインダクタンスが、前記第１の巻線全体でのインダクタンスよりも小さく設定され、
   かつ、前記第１の巻線と前記第１の巻線の寄生キャパシタとにより等価的に並列共振回路が形成されると共に、前記直列回路における前記第２の巻線と前記キャパシタとそのキャパシタの寄生インダクタとにより等価的に直列共振回路が形成されており、
   前記第１の巻線と前記第２の巻線との結合係数をｋ１とし、ｋ１＝０とみなしたときの前記直列共振回路における前記キャパシタと前記寄生インダクタとによる共振周波数をｆｈとし、ｋ１＝０とみなしたときの前記並列共振回路の共振周波数をｆとしたとき、
   ｆｈ＞ｆ
   を満足し、かつ、前記第１の巻線と前記第２の巻線とが磁気結合しているときの前記直列共振回路全体の共振周波数をｆｈｍ、前記磁気結合しているときの前記並列共振回路の共振周波数をｆｍとしたとき、
   ｆｈｍ≧ｆｍ
   を満足する
   ことを特徴とするノイズ抑制回路。
2. 前記第２の巻線全体でのインダクタンスが、前記第１の巻線の１ターン当たりのインダクタンス以下となっている
   ことを特徴とする請求項１に記載のノイズ抑制回路。
3. 前記第１の巻線と前記第２の巻線とが共通に巻かれたコアをさらに備え、
   前記共通のコアを介して前記第１の巻線と前記第２の巻線とが互いに直接的に磁気結合されている
   ことを特徴とする請求項１または２に記載のノイズ抑制回路。
4. 第１および第２の導電線上を伝搬するノイズを抑制するノイズ抑制回路であって、
   前記第１の導電線上に設けられた第１の巻線と、
   互いに直列的に接続されたキャパシタおよび第２の巻線を含み、一端が前記第１の導電線に接続され他端が前記第２の導電線に接続された直列回路と、
   １次側に前記第１の巻線が巻かれた第１のコアと、
   前記第１のコアの２次側に巻かれた第１の結合用巻線と、
   ２次側に前記第２の巻線が巻かれた第２のコアと、
   前記第１の結合用巻線に接続されると共に前記第２のコアの１次側に巻かれた第２の結合用巻線と
   を備え、
   前記第１および第２の結合用巻線を介して前記第１の巻線と前記第２の巻線とが互いに等価的に磁気結合されていると共に、前記第２の巻線全体でのインダクタンスが、前記第１の巻線全体でのインダクタンスよりも小さく設定され、
   かつ、前記第１の巻線と前記第１の巻線の寄生キャパシタとにより等価的に並列共振回路が形成されると共に、前記直列回路における前記第２の巻線と前記キャパシタとそのキャパシタの寄生インダクタとにより等価的に直列共振回路が形成されており、
   前記第１の巻線と前記第２の巻線との結合係数をｋ１とし、ｋ１＝０とみなしたときの前記直列共振回路における前記キャパシタと前記寄生インダクタとによる共振周波数をｆｈとし、ｋ１＝０とみなしたときの前記並列共振回路の共振周波数をｆとしたとき、
   ｆｈ＞ｆ
   を満足し、かつ、前記第１の巻線と前記第２の巻線とが磁気結合しているときの前記直列共振回路全体の共振周波数をｆｈｍ、前記磁気結合しているときの前記並列共振回路の共振周波数をｆｍとしたとき、
   ｆｈｍ≧ｆｍ
   を満足する
   ことを特徴とするノイズ抑制回路。
5. 前記第１のコアの透磁率をμ１、前記第２のコアの透磁率をμ２としたとき、
   μ１＞μ２
   を満足する
   ことを特徴とする請求項４に記載のノイズ抑制回路。
6. 前記第２の巻線全体でのインダクタンスが、前記第１の巻線の１ターン当たりのインダクタンス以下となっている
   ことを特徴とする請求項４または５に記載のノイズ抑制回路。
7. 第１および第２の導電線上を伝搬するノイズを抑制するノイズ抑制回路であって、
   前記第１の導電線上に設けられた第１の巻線と、
   互いに直列的に接続された第１のキャパシタおよび第２の巻線を含み、一端が前記第１の導電線に接続され他端が接地接続された第１の直列回路と、
   前記第２の導電線上に設けられると共に、前記第１の巻線に磁気結合された第３の巻線と、
   互いに直列的に接続された第２のキャパシタおよび第４の巻線を含み、一端が前記第２の導電線に接続され他端が接地接続された第２の直列回路と
   を備え、
   前記第１の巻線と前記第２の巻線とが互いに磁気結合されていると共に、前記第３の巻線と前記第４の巻線とが互いに磁気結合され、かつ、前記第２の巻線全体でのインダクタンスが、前記第１の巻線全体でのインダクタンスよりも小さく設定されると共に、前記第４の巻線全体でのインダクタンスが、前記第３の巻線全体でのインダクタンスよりも小さく設定され、
   かつ、前記第１の巻線と前記第１の巻線の寄生キャパシタとにより等価的に第１の並列共振回路が形成されると共に、前記第２の巻線と前記第１のキャパシタと前記第１のキャパシタの寄生インダクタとにより等価的に第１の直列共振回路が形成され、
   前記第３の巻線と前記第３の巻線の寄生キャパシタとにより等価的に第２の並列共振回路が形成されると共に、前記第４の巻線と前記第２のキャパシタと前記第２のキャパシタの寄生インダクタとにより等価的に第２の直列共振回路が形成されており、
   前記第１の巻線と前記第２の巻線との結合係数をｋ１、前記第３の巻線と前記第４の巻線との結合係数をｋ２とし、ｋ１，ｋ２＝０とみなしたときの前記第１の直列共振回路における前記第１のキャパシタと前記寄生インダクタとによる共振周波数をｆｈとし、ｋ１，ｋ２＝０とみなしたときの前記第１の並列共振回路の共振周波数をｆとし、
   かつ、ｋ１，ｋ２＝０とみなしたときの前記第２の直列共振回路における前記第２のキャパシタと前記寄生インダクタとによる共振周波数もｆｈとし、ｋ１，ｋ２＝０とみなしたときの前記第２の並列共振回路の共振周波数もｆとしたとき、
   ｆｈ＞ｆ
   を満足し、さらに、前記第１の巻線と前記第２の巻線とが磁気結合しているときの前記第１の直列共振回路全体の共振周波数をｆｈｍ、前記磁気結合しているときの前記第１の並列共振回路の共振周波数をｆｍとし、
   かつ、前記第３の巻線と前記第４の巻線とが磁気結合しているときの前記第２の直列共振回路全体の共振周波数もｆｈｍ、前記磁気結合しているときの前記第２の並列共振回路の共振周波数もｆｍとしたとき、
   ｆｈｍ≧ｆｍ
   を満足する
   ことを特徴とするノイズ抑制回路。
8. 前記第２の巻線全体でのインダクタンスが、前記第１の巻線の１ターン当たりのインダクタンス以下であり、
   かつ、前記第４の巻線全体でのインダクタンスが、前記第３の巻線の１ターン当たりのインダクタンス以下となっている
   ことを特徴とする請求項７に記載のノイズ抑制回路。
9. 前記第１の直列回路の前記第１のキャパシタの一端が前記第１の導電線に接続されると共に、前記第２の直列回路の前記第２のキャパシタの一端が前記第２の導電線に接続され、
   かつ、前記第１の直列回路の前記第２の巻線と前記第２の直列回路の前記第４の巻線とが共通化され、その共通化された巻線の一端が、前記第１および第２の直列回路の各キャパシタの他端に接続されると共に、他端が接地され、
   その共通化された巻線が前記第１の巻線と前記第３の巻線とに磁気結合されている
   ことを特徴とする請求項７または８に記載のノイズ抑制回路。
10. 前記共通化された巻線と前記第１の巻線と前記第３の巻線とが共通に巻かれたコアをさらに備え、その共通のコアを介して、前記各巻線が互いに直接的に磁気結合されている
    ことを特徴とする請求項９に記載のノイズ抑制回路。
11. 第１および第２の導電線上を伝搬するノイズを抑制するノイズ抑制回路であって、
    前記第１の導電線上に設けられた第１の巻線と、
    一端が前記第１の導電線に接続された第１のキャパシタと、
    一端が前記第１のキャパシタの他端に接続されると共に他端が接地され、前記第１のキャパシタと共に第１の直列回路を構成する第２の巻線と、
    前記第２の導電線上に設けられると共に、前記第１の巻線に磁気結合された第３の巻線と、
    一端が前記第２の導電線に接続されると共に他端が前記第２の巻線の一端に接続され、前記第２の巻線と共に第２の直列回路を構成する第２のキャパシタと、
    前記第１の巻線と前記第３の巻線とが共通に巻かれた第１のコアと、
    前記第１の巻線および前記第３の巻線と共に前記第１のコアに共通に巻かれた第１の結合用巻線と、
    ２次側に前記第２の巻線が巻かれた第２のコアと、
    前記第１の結合用巻線に接続されると共に前記第２のコアの１次側に巻かれた第２の結合用巻線と
    を備え、
    前記第１および第２の結合用巻線を介して、前記第２の巻線と前記第１の巻線と前記第３の巻線とが互いに等価的に磁気結合されると共に、前記第２の巻線全体でのインダクタンスが、前記第１の巻線全体でのインダクタンスおよび前記第３の巻線全体でのインダクタンスよりも小さく設定され、
    かつ、前記第１の巻線と前記第１の巻線の寄生キャパシタとにより等価的に第１の並列共振回路が形成されると共に、前記第１の直列回路を構成する前記第２の巻線および前記第１のキャパシタと前記第１のキャパシタの寄生インダクタとにより等価的に第１の直列共振回路が形成され、
    前記第３の巻線と前記第３の巻線の寄生キャパシタとにより等価的に第２の並列共振回路が形成されると共に、前記第２の直列回路を構成する前記第２の巻線および前記第２のキャパシタと前記第２のキャパシタの寄生インダクタとにより等価的に第２の直列共振回路が形成されており、
    前記第１の巻線と前記第２の巻線との結合係数をｋ１、前記第３の巻線と前記第２の巻線との結合係数をｋ２とし、ｋ１，ｋ２＝０とみなしたときの前記第１の直列共振回路における前記第１のキャパシタと前記寄生インダクタとによる共振周波数をｆｈとし、ｋ１，ｋ２＝０とみなしたときの前記第１の並列共振回路の共振周波数をｆとし、
    かつ、ｋ１，ｋ２＝０とみなしたときの前記第２の直列共振回路における前記第２のキャパシタと前記寄生インダクタとによる共振周波数もｆｈとし、ｋ１，ｋ２＝０とみなしたときの前記第２の並列共振回路の共振周波数もｆとしたとき、
    ｆｈ＞ｆ
    を満足し、さらに、前記第１の巻線と前記第２の巻線とが磁気結合しているときの前記第１の直列共振回路全体の共振周波数をｆｈｍ、前記磁気結合しているときの前記第１の並列共振回路の共振周波数をｆｍとし、
    かつ、前記第３の巻線と前記第２の巻線とが磁気結合しているときの前記第２の直列共振回路全体の共振周波数もｆｈｍ、前記磁気結合しているときの前記第２の並列共振回路の共振周波数もｆｍとしたとき、
    ｆｈｍ≧ｆｍ
    を満足する
    ことを特徴とする記載のノイズ抑制回路。
12. 前記第１のコアの透磁率をμ１、前記第２のコアの透磁率をμ２としたとき、
    μ１＞μ２
    を満足する
    ことを特徴とする請求項１１に記載のノイズ抑制回路。
13. 前記第２の巻線全体でのインダクタンスが、前記第１の巻線の１ターン当たりのインダクタンス以下であり、かつ、前記第３の巻線の１ターン当たりのインダクタンス以下となっている
    ことを特徴とする請求項１１または１２に記載のノイズ抑制回路。
    
    

Images