CN1841894A - 噪声抑制电路 - Google Patents

Abstract

本发明可改善寄生分量的衰减特性的劣化，获得良好的衰减特性。具备：第1导电线3上设置的第1线圈11；包含相互串联的电容C1及第2线圈12的串联电路5。第1线圈11和第2线圈12磁耦合。第2线圈12的总电感xL小于第1线圈11总电感LL(xL＜LL)。另外，最好满足xL≤第1线圈11的每一匝的电感。

Description

噪声抑制电路

技术领域

本发明涉及抑制第1及第2导电线上传输的噪声的噪声抑制电路。

背景技术

开关电源、反相器、照明设备的点亮电路等的电力电子设备具有进行电力的变换的电力变换电路。电力变换电路具有将直流变换成矩形波的交流的开关电路。因此，电力变换电路产生与开关电路的开关频率相等频率的脉动电压或伴随开关电路的开关动作的噪声。该脉动电压或噪声对其他设备产生恶劣影响。因此，电力变换电路和其他设备或线路之间，必须设置降低脉动电压或噪声的部件。

另外，最近，作为构筑家庭内的通信网络时采用的通信技术，电力线通信被认为有前景，其开发正在进行中。电力线通信在电力线重叠高频信号进行通信。该电力线通信中，与电力线连接的各种电气电子设备的动作导致在电力线上产生噪声，这导致误码率的增加等的通信品质的降低。因此，降低电力线上的噪声的部件是必须的。另外，电力线通信中，必须阻止室内电力线上的通信信号向室外电力线泄露。

另外，在2根导电线传输的噪声中，有在2根导电线间产生电位差的常态(差分模式)噪声和在2根导电线以相同相位传输的共态噪声。

为了抑制这些噪声，在电源线或信号线等上设置线性滤波器是有效的。线性滤波器往往采用包含电感元件(电感)和电容的滤波器，即所谓的LC滤波器。

图20表示传统的常态噪声抑制用的LC滤波器的一例。该LC滤波器具备第1导电线103上设置的第1电感L101和一端与第1导电线103连接而另一端与第2导电线104连接的第1电容C101。

图21表示传统的共态噪声抑制用的LC滤波器的一例。该LC滤波器具备第1导电线103上设置的第1电感L101和一端与第1导电线103连接而另一端接地的第1电容C101。该LC滤波器还具备第2导电线104上设置的第2电感L102和一端与第2导电线104连接而另一端接地的第2电容C102。第1电感L101具备第1线圈111，第2电感L102具备第2线圈112。第1及第2线圈111、112在共同的磁芯100上卷绕，相互磁耦合构成共态扼流圈，协动抑制共态噪声。

这样的LC滤波器的基本构成记载于非专利文献1。

[非专利文献1]“晶体管技术SPECIAL No.44”，CQ出版株式会社，1994年3月1日发行，p5(图6)

[发明的公开]

这些噪声滤波器电路中，实际上在各电路元件产生寄生分量。图22表示在图20所示的LC滤波器中考虑寄生分量时的等价电路。图23表示在图21所示的LC滤波器中考虑寄生分量时的等价电路。如图示，在第1电感L101存在并联的寄生电容C110，在第2电感L102存在并联的寄生电容C120。另外，在第1电容C101存在串联的寄生电感L110，在第2电容C102存在串联的寄生电感L120。现实的电路中，由于这样的寄生分量存在，因此各电路元件中存在元件自身和其寄生分量的自谐振点(自谐振频率)。

例如图22所示的电路中，第1电感L101和寄生电容C110构成并联谐振电路，从而产生自谐振点。该自谐振点是第1电感L101起电感的性质而作用的界限值。在该自谐振点以上的频率中，第1电感L101不作为电感中而作为电容起作用。该场合，即使将第1电感L101和第1电容C101组合构成LC滤波器，由于产生由寄生电容C110形成的通道，在自谐振点以上的频域中高频性能不扩展，不能获得期望的特性。通常的LC滤波器中，由于线上设置的电感的电感值大，因此在线圈的制造上，寄生电容的电容自然地伴随有数pF左右。该场合，由于电感值大，自谐振点成为低频率。即，由于具备低频率的自谐振点，对自谐振频率以上的高频性能产生恶劣影响。

从而，若可以将线上的电感的自谐振点向高频侧移动，则可以改善高频性能。例如通过研究磁芯材料的选定或卷曲方向来减小寄生电容，使自谐振点在高频侧，可进行若干改善。但是该场合，为了提高电感，若磁芯材料的透磁率μ提高，则必须降低电感本身的频率特性。另外，为了提高匝数或频率特性而存在许多交换条件的界限(为保持规定的状态而必须增大线圈的间隔或磁芯和线材之间的间隔等)，在确保相同电感值的同时难以将自谐振点向高频侧移动。例如现实上非常难以将自谐振点延伸到2倍左右的高频。

本发明针对上述问题点而提出，其目的在于提供：改善寄生分量导致的衰减特性的劣化，可获得良好衰减特性的噪声抑制电路。

发明内容

本发明的第1观点的噪声抑制电路，抑制第1及第2导电线上传输的噪声，具备：第1线圈，设置在第1导电线上；串联电路，其包含相互串联连接的电容及第2线圈，一端与第1导电线连接，另一端与第2导电线连接。第1线圈和第2线圈相互磁耦合，且第2线圈总电感设定为小于第1线圈总电感。且，由第1线圈和第1线圈的寄生电容等价地形成并联谐振电路的同时，由串联电路中的第2线圈和电容和该电容的寄生电感等价地形成串联谐振电路，令第1线圈和第2线圈的耦合系数为k1，k1＝0时的串联谐振电路中的电容和寄生电感形成的谐振频率为fh，k1＝0时的并联谐振电路的谐振频率为f时，满足fh＞f，

且，令第1线圈和第2线圈磁耦合时的串联谐振电路全体的谐振频率为fhm，磁耦合时的并联谐振电路的谐振频率为fm时，满足fhm≥fm。

另外，第1线圈和第2线圈的磁耦合最好是强磁耦合。即，令第1线圈和第2线圈的耦合系数为k1时，最好理想为k1≈1。

本发明的第1观点的噪声抑制电路中，构成改善了传统的LC型的滤波器电路的常态噪声抑制用的电路。该噪声抑制电路中，第1线圈与第2线圈磁耦合，该第2线圈的电感或规定的电路部分的谐振频率设定成适当条件，从而，即使在导电线上的第1线圈产生寄生电容而存在自谐振点时，也可将该自谐振点向高频侧移动。从而，等价地降低寄生电容的影响，获得良好衰减特性。

特别地，第1线圈和第2线圈的磁耦合若强，则在移动后的自谐振点更高频侧中，可获得更良好的衰减特性。

这里，本发明的第1观点的噪声抑制电路中，最好第2线圈总电感在第1线圈的每一匝的电感以下。

通过满足这样的条件，可获得更良好的衰减特性。

另外，本发明的第1观点的噪声抑制电路中，还具备第1线圈和第2线圈共同卷绕的磁芯，经由共同的磁芯，第1线圈和第2线圈可相互直接地磁耦合。

该场合，第1线圈和第2线圈经由共同的磁芯相互磁耦合，因此可以简易构成使各线圈磁耦合，也容易小型化。

另外，本发明的第2观点的噪声抑制电路，抑制第1及第2导电线上传输的噪声，具备：第1线圈，设置在第1导电线上；串联电路，其包含相互串联连接的电容及第2线圈，一端与第1导电线连接，另一端与第2导电线连接；第1磁芯，其1次侧被第1线圈卷绕；第1磁芯的2次侧上卷绕的第1耦合用线圈；第2磁芯，其2次侧被第2线圈卷绕；第2耦合用线圈，与第1耦合用线圈连接并在第2磁芯的1次侧卷绕。第1线圈和第2线圈经由第1及第2耦合用线圈相互等价地磁耦合，并使第2线圈总电感设定为小于第1线圈总电感。且，由第1线圈和第1线圈的寄生电容等价地形成并联谐振电路的同时，由串联电路中的第2线圈和电容和该电容的寄生电感等价地形成串联谐振电路。令第1线圈和第2线圈的耦合系数为k1，k1＝0时的串联谐振电路中的电容和寄生电感的谐振频率为fh，k1＝0时的并联谐振电路的谐振频率为f时，满足fh＞f，

且，令第1线圈和第2线圈磁耦合时的串联谐振电路全体的谐振频率为fhm，磁耦合时的并联谐振电路的谐振频率为fm时，满足fhm≥fm。

另外，第1线圈和第2线圈的磁耦合最好是强磁耦合。即，令第1线圈和第2线圈的耦合系数为k1时，最好理想为k1≈1。

本发明的第2观点的噪声抑制电路中，构成改善了传统的LC型的滤波器电路的常态噪声抑制用的电路。该噪声抑制电路中，采用2个磁芯，等价于磁耦合第1线圈和第2线圈，该第2线圈的电感或规定的电路部分的谐振频率设定成适当条件，从而，即使在导电线上的第1线圈产生寄生电容而存在自谐振点时，也可使该自谐振点向高频侧移动。从而，等价地降低了寄生电容的影响，获得良好的衰减特性。

特别地，第1线圈和第2线圈的磁耦合若强，则在比移动后的自谐振点更高频侧中，可获得更良好的衰减特性。

这里，本发明的第2观点的噪声抑制电路中，最好第2线圈总电感在第1线圈的每一匝的电感以下。

通过满足这样的条件，可获得更良好的衰减特性。本发明的第2观点的噪声抑制电路中，采用2个磁芯，等价于磁耦合第1线圈和第2线圈，因此，在第1线圈和第2线圈的磁耦合保持强的状态下，可实现易于保持这样的电感条件的电路。

为了满足这样的电感的条件，最好还满足以下的条件。即，令第1磁芯的透磁率为μ1，第2磁芯的透磁率为μ2时，满足

μ1＞μ2。

从而，等价地将第1线圈和第2线圈之间的磁耦合保持强磁耦合时，易于减小第2线圈总电感。例如通过将第1磁芯的透磁率μ1和第2磁芯的透磁率μ2设定成适当条件，易于使第2线圈总电感小于第1线圈的每一匝的电感。

本发明的第3观点的噪声抑制电路，抑制第1及第2导电线上传输的噪声，具备：第1线圈，设置在第1导电线上；第1串联电路，其包含相互串联连接的第1电容及第2线圈，一端与第1导电线连接，另一端接地；第3线圈，设置在第2导电线上并与第1线圈磁耦合；第2串联电路，其包含相互串联连接的第2电容及第4线圈，一端与第2导电线连接，另一端接地。第1线圈和第2线圈相互磁耦合的同时，第3线圈和第4线圈相互磁耦合。且，第2线圈总电感设定为小于第1线圈总电感的同时，第4的线圈总电感设定为小于第3线圈总电感。且，由第1线圈和第1线圈的寄生电容等价地形成第1并联谐振电路的同时，由第2线圈和第1电容和第1电容的寄生电感等价地形成第1串联谐振电路，由第3线圈和第3线圈的寄生电容和等价地形成第2并联谐振电路的同时，由第4线圈和第2电容和第2电容的寄生电感等价地形成第2串联谐振电路，令第1线圈和第2线圈的耦合系数为k1，第3线圈和第4线圈的耦合系数为k2，k1、k2＝0时的第1串联谐振电路中的第1电容和寄生电感形成的谐振频率为fh，k1、k2＝0时的第1并联谐振电路的谐振频率为f，且，令k1、k2＝0时的第2串联谐振电路中的第2电容和寄生电感形成的谐振频率也为fh，k1、k2＝0时的第2并联谐振电路的谐振频率也为f时，满足fh＞f，

而且，令第1线圈和第2线圈磁耦合(k1≈1)时的第1串联谐振电路全体的谐振频率为fhm，磁耦合时的第1并联谐振电路的谐振频率为fm，

且，令第3线圈和第4线圈磁耦合(k2≈1)时的第2串联谐振电路全体的谐振频率也为fhm，磁耦合时的第2并联谐振电路的谐振频率也为fm时，满足fhm≥fm。

另外，第1线圈和第2线圈的磁耦合最好是强磁耦合。即，令第1线圈和第2线圈的耦合系数为k1时，最好理想地为k1≈1。另外，第3线圈和第4线圈的磁耦合最好是强磁耦合。即，令第3线圈和第4线圈的耦合系数为k2时，最好理想地为k2≈1。本发明的第3观点的噪声抑制电路中，构成改善了传统的LC型的滤波器电路的共态噪声抑制用的电路。该噪声抑制电路中，第1线圈与第2线圈磁耦合且第3线圈与第4线圈磁耦合，第2线圈的电感及第4线圈的电感以及谐振频率设定成适当条件，从而，即使在导电线上的第1线圈和第3线圈产生寄生电容而存在自谐振点时，也可使自谐振点向高频侧移动。从而，等价地降低了寄生电容的影响，获得良好衰减特性。

特别地，第1及第2线圈间的磁耦合和第3及第4线圈间的磁耦合若强，则在比移动后的自谐振点更高频侧中，可获得更良好的衰减特性。

这里，本发明的第3观点的噪声抑制电路中，最好第2线圈的总电感在第1线圈的每一匝的电感以下，且第4线圈总电感在第3线圈的每一匝的电感以下。

通过满足这样的条件，可获得更良好的衰减特性。

另外，本发明的第3观点的噪声抑制电路中，第1串联电路的第1电感的一端与第1导电线连接的同时，第2串联电路的第2电容的一端与第2导电线连接，且，第1串联电路的第2线圈和第2串联电路的第4线圈共用，该共用线圈的一端与第1及第2串联电路的各电容的另一端连接的同时，另一端接地，该共用线圈可与第1线圈和第3线圈磁耦合。

该场合，通过共用第2线圈和第4线圈，也分别设置第2线圈和第4线圈的情况相比，可以更简易的结构实现，也易于小型化。

该场合中，还具备由共用的线圈和第1线圈和第3线圈共同卷绕的磁芯，通过该共同的磁芯，各线圈可相互直接地磁耦合。

该场合，可以简易构成使各线圈磁耦合，也容易小型化。

另外，本发明的第4观点的噪声抑制电路，抑制第1及第2导电线上传输的噪声，具备：第1线圈，设置在第1导电线上；一端与第1导电线连接的第1电容；第2线圈，一端与第1电容的另一端连接且另一端接地，与第1电容一起构成第1串联电路；第3线圈，设置在第2导电线上并与第1线圈磁耦合；第2电容，一端与第2导电线连接且另一端与第2线圈的一端连接，与第2线圈一起构成第2串联电路；第1磁芯，被第1线圈和第3线圈共同卷绕；第1耦合用线圈，与第1线圈及第3线圈一起共同卷绕第1磁芯；第2磁芯，其2次侧被第2线圈卷绕；第2耦合用线圈，与第1耦合用线圈连接且在第2磁芯的1次侧卷绕。第2线圈和第1线圈和第3线圈经由第1及第2耦合用线圈相互等价地磁耦合的同时，第2线圈总电感设定为小于第1线圈总电感及第3线圈总电感，且，由第1线圈和第1线圈的寄生电容等价地形成第1并联谐振电路的同时，由构成第1串联电路的第2线圈及第1电容和第1电容的寄生电感等价地形成第1串联谐振电路，由第3线圈和第3线圈的寄生电容等价地形成第2并联谐振电路的同时，由构成第2串联电路的第2线圈及第2电容和第2电容的寄生电感等价地形成第2串联谐振电路，令第1线圈和第2线圈的耦合系数为k1，第3线圈和第2线圈的耦合系数为k2，k1、k2＝0时的第1串联谐振电路中的第1电容和寄生电感形成的谐振频率为fh，k1、k2＝0时的第1并联谐振电路的谐振频率为f，

且，令k1、k2＝0时的第2串联谐振电路中的第2电容和寄生电感形成的谐振频率也为fh，k1、k2＝0时的第2并联谐振电路的谐振频率也为f时，满足fh＞f，

而且，令第1线圈和第2线圈磁耦合时的第1串联谐振电路全体的谐振频率为fhm，磁耦合时的第1并联谐振电路的谐振频率为fm，

且，令第3线圈和第2线圈磁耦合时的第2串联谐振电路全体的谐振频率也为fhm，磁耦合时的第2并联谐振电路的谐振频率也为fm时，满足fhm≥fm。

另外，第1线圈和第2线圈的磁耦合最好是强磁耦合。即，令第1线圈和第2线圈的耦合系数为k1时，最好理想地为k1≈1。另外，第3线圈和第2线圈的磁耦合最好是强磁耦合。即，令第3线圈和第2线圈的耦合系数为k2时，最好理想地为k2≈1。

本发明的第4观点的噪声抑制电路中，构成改善了传统的LC型的滤波器电路的共态噪声抑制用的电路。该噪声抑制电路采用2个磁芯，等价于将第1线圈和第3线圈与第2线圈磁耦合，第2线圈的电感或规定的电路部分的谐振频率设定成适当条件，从而即使在导电线上的第1线圈和第3线圈产生寄生电容而存在自谐振点时，也可使该自谐振点向高频侧移动。从而，等价地降低了寄生电容的影响，可获得良好的衰减特性。

特别地，第1及第2线圈间的磁耦合和第3及第2线圈间的磁耦合若强，则在比移动后的自谐振点更高频侧中，可获得更良好的衰减特性。

这里，本发明的第4观点的噪声抑制电路中，最好第2线圈总电感在第1线圈的每一匝的电感以下，且在第3线圈的每一匝的电感以下。通过满足这样的条件，可获得更良好的衰减特性。

本发明的第4观点的噪声抑制电路中，采用2个磁芯，等价于使第1线圈和第3线圈与第2线圈磁耦合，因此，在使第1及第2线圈间的磁耦合和第3及第2线圈间的磁耦合保持强的状态下，可实现易于满足这样的电感的条件的电路。

为了满足这样的电感的条件，最好还满足以下的条件。即，令第1磁芯的透磁率为μ1，第2磁芯的透磁率为μ2时，满足

μ1＞μ2。

从而，等价地将第1及第3线圈和第2线圈之间的磁耦合保持强磁耦合时，易于减小第2线圈总电感。例如通过将第1磁芯的透磁率μ1和第2磁芯的透磁率μ2设定成适当条件，易于使第2线圈总电感小于第1及第3线圈的每一匝的电感。

[发明的效果]

根据本发明的第1观点的噪声抑制电路，第1导电线上设置的第1线圈与第2线圈磁耦合，将该第2线圈的电感或规定的电路部分的谐振频率设定成适当条件，因此，即使在导电线上的第1线圈产生寄生电容并存在自谐振点时，也可使该自谐振点向高频侧移动，等价地降低寄生电容的影响。从而，可改善寄生分量导致的衰减特性的劣化，获得良好衰减特性。

根据本发明的第2观点的噪声抑制电路，采用2个磁芯，第1导电线上设置的第1线圈与第2线圈等价地磁耦合，将该第2线圈的电感或规定的电路部分的谐振频率设定成适当条件，因此，即使在导电线上的第1线圈产生寄生电容并存在自谐振点时，也可使该自谐振点向高频侧移动，等价地降低寄生电容的影响。从而，可改善寄生分量导致的衰减特性的劣化，获得良好衰减特性。

根据本发明的第3观点的噪声抑制电路，第1导电线上设置的第1线圈与第2线圈磁耦合，并且第2导电线上设置的第3线圈与第4的线圈磁耦合，将该第2线圈的电感及第4线圈的电感以及规定的电路部分的谐振频率设定成适当条件，因此，即使在导电线上的第1及第3线圈产生寄生电容并存在自谐振点时，也可使该自谐振点向高频侧移动，等价地降低寄生电容的影响。从而，可改善寄生分量导致的衰减特性的劣化，获得良好衰减特性。

根据本发明的第4观点的噪声抑制电路，采用2个磁芯，第1导电线上设置的第1线圈和第2导电线上设置的第3线圈与第2线圈等价地磁耦合，并且将该第2线圈的电感以及规定的电路部分的谐振频率设定成适当条件，因此，即使在导电线上的第1及第3线圈产生寄生电容并存在自谐振点时，也可使该自谐振点向高频侧移动，等价地降低寄生电容的影响。从而，可改善寄生分量导致的衰减特性的劣化，获得良好衰减特性。

附图说明

图1是本发明的第1实施例的噪声抑制电路的第1构成例的电路图。

图2是图1所示噪声抑制电路中考虑寄生分量时的等价电路的电路图。

图3是本发明的第1实施例的噪声抑制电路的第2构成例的电路图。

图4是图1所示的噪声抑制电路中的电路值的说明图。

图5是本发明的第1实施例的噪声抑制电路中的衰减特性(k1＝1)的特性图。

图6是本发明的第1实施例的噪声抑制电路中的衰减特性(k1＝0)的特性图。

图7是本发明的第1实施例的噪声抑制电路中的衰减特性(k1＝0.5)的特性图。

图8是本发明的第1实施例的噪声抑制电路中的衰减特性(k1＝0.9)的特性图。

图9是本发明的第1实施例的噪声抑制电路中的衰减特性(k1＝0.99)的特性图。

图10是2个线圈间的耦合和电感的关系的说明图。

图11是本发明的第2实施例的噪声抑制电路的第1构成例的电路图。

图12是本发明的第2实施例的噪声抑制电路的第2构成例的电路图。

图13是本发明的第2实施例的噪声抑制电路中的线圈间的耦合作用的说明图，(A)表示线圈间的耦合电路，(B)表示(A)所示耦合电路的等价电路。

图14是本发明的第3实施例的噪声抑制电路的一构成例的电路图。

图15是图14所示噪声抑制电路中考虑寄生分量时的等价电路的电路图。

图16是本发明的第3实施例的噪声抑制电路中的电路值的说明图。

图17是本发明的第3实施例的噪声抑制电路的变形例的电路图。

图18是本发明的第4实施例的噪声抑制电路的一构成例的电路图。

图19是本发明的第4实施例的噪声抑制电路中的衰减特性的特性图。

图20是传统的常态噪声抑制用的滤波器电路的构成例的电路图。

图21是传统的共态噪声抑制用的滤波器电路的构成例的电路图。

图22是传统的常态噪声抑制用的滤波器电路中考虑寄生分量时的等价电路的电路图。

图23是传统的共态噪声抑制用的滤波器电路中考虑寄生分量时的等价电路的电路图。

[符号的说明]C1…第1电容，C2…第2电容，C10，C20…寄生电容，L1…第1电感，L2…第2电感，L10，L20…寄生电感，5…串联电路，6…串联谐振电路，10…磁芯，10A…第1磁芯，11…第1线圈，12…第2线圈，13…第3线圈，14…第4线圈，20A…第2磁芯

具体实施方式

以下，参照图面详细说明本发明的实施例。

[第1实施例]

首先，说明本发明的第1实施例的噪声抑制电路。图1是本实施例的噪声抑制电路的一构成例。该噪声抑制电路涉及抑制常态噪声的电路。

该噪声抑制电路具备：一对端子1A、1B；另一对端子2A、2B；端子1A、2A间连接的第1导电线3；端子1B、2B间连接的第2导电线4。该噪声抑制电路还具备第1导电线3上设置的第1线圈11和一端与第1导电线3连接而另一端与第2导电线4连接的串联电路5。串联电路5包含相互串联连接的电容C1及第2线圈12。第2线圈12的一端与第1导电线3连接且另一端与电容C1的一端连接。电容C1的另一端与第2导电线4连接。

该噪声抑制电路还具备被第1及第2线圈11、12共同卷绕的磁芯10，经由该共同的磁芯10，第1线圈11和第2线圈12相互直接地磁耦合。由第1及第2线圈11、12和被它们共同卷绕的磁芯10在各线圈部分形成第1及第2电感L1、L2。各电感由于以共同的同一磁芯10形成，因此相互磁气地耦合。另外，图中各线圈上标记的黑圆点表示该线圈的极性、卷绕方向。第1及第2线圈11、12的极性最好是同一方向。

图2表示考虑了该噪声抑制电路中寄生分量时的等价电路。如图示，与第1线圈11并联地存在寄生电容C10，另外，与电容C1串联地存在寄生电感L10。由第1线圈11和第1线圈11的寄生电容C10等价地形成并联谐振电路。另外，第2线圈12和电容C1和该电容C1的寄生电感L10等价地形成串联谐振电路6。

另外，如图3的第2构成例所示，串联电路5内的第2线圈12和电容C1的位置关系也可以相反。即，也可以将电容C1的一端与第1导电线3连接而另一端与第2线圈12的一端连接，第2线圈12的另一端与第2导电线4连接。

这里，参照图4，说明该噪声抑制电路的电路条件。

如图4所示，令第1线圈11全体(第1电感L1)的电感为LL，第2线圈全体(第2电感L2)的电感为xL，电容C1的电容为dC。另外，令第1线圈11的每一匝的电感为LL1。另外，令寄生电容C10的电容为xC，寄生电感L10的电感为aL。另外，令第1线圈11和第2线圈12的耦合系数为k1。

该噪声抑制电路最好使第1线圈11和第2线圈12的电感满足以下的条件。首先，第2线圈12总电感xL最好设定成远小于第1线圈11总电感LL。

xL＜＜LL

特别地，最好在第1线圈11的每一匝的电感LL1以下。即，

xL≤LL1

另外，第1线圈11和第2线圈12的磁耦合最好为强。即，耦合系数k1最好理想地为k1≈1。

而且，该噪声抑制电路最好在令k1＝0时的串联谐振电路6中的电容C1和寄生电感L10形成的谐振频率(电容C1的自谐振频率)为fh，k1＝0时的第1线圈11和其寄生电容C10产生的并联谐振电路的谐振频率(第1线圈11的自谐振频率)为f时，满足fh＞f。

而且，该噪声抑制电路最好在令第1线圈11和第2线圈12磁耦合时(理想地为k1≈1时)的串联谐振电路6全体的谐振频率为fhm，同样磁耦合时的第1线圈11和其寄生电容C10产生的并联谐振电路的谐振频率为fm时，满足fhm≥fm。

接着，说明该噪声抑制电路的作用。

该噪声抑制电路中，构成改善了传统的常态用的LC滤波器电路(图20)的常态噪声抑制用的电路。该噪声抑制电路中，第1线圈11与第2线圈12磁耦合，通过该第2线圈12的电感xL设定成上述的适当条件，即使在第1线圈11产生寄生电容C10而存在自谐振点时，也可使该自谐振点向高频侧移动。从而，等价地降低了寄生电容C10的影响，获得良好衰减特性。以下，通过模拟，详细考察该噪声抑制电路的特性。

图5表示了如下设定电路条件，模拟以第2线圈12总电感xL作为参数变化时的衰减特性的结果。电感xL为了满足上述条件，采用远小于第1线圈11的电感LL的值。横轴表示频率(Hz)，纵轴表示衰减量(dB)。为了比较，用带符号50的曲线表示了无寄生分量时的理想的LC型的滤波器电路(与图20的构成对应)的特性，另外，用带符号52的曲线表示仅寄生分量(寄生电容C10、寄生电感L10)的电路的特性。另外，用带符号51的曲线表示包含寄生分量的传统的LC型的滤波器电路(与图22的构成对应)的特性。

·电路条件

输入输出阻抗＝50Ω

第1线圈11的电感LL＝1mH

电容C1的电容dC＝1000pF

寄生电容C10的电容xC＝10pF

寄生电感L10的电感aL＝10nH

耦合系数k1＝1

首先，符号51表示的传统的LC型的滤波器电路中，第1线圈11和其寄生电容C10的自谐振点51A在低频侧出现，而且电容C1和其寄生电感L10的自谐振点51B在高频侧出现。在第1线圈11的自谐振点51A的更高频侧到电容C1的自谐振点51B之间衰减特性劣化。这是因为第1线圈11的寄生电容C10的影响。该自谐振点51A是第1线圈11形成的电感L1以电感的性质起作用的界限值，在该自谐振点以上的频率中，不作为电感而作为电容起作用。作为电感的理想动作以到该自谐振点51A为止为界限，其后即使采用电容C1，由于成为单纯的电压分割比(xC/dC)，无法降低增益。即，2个自谐振点51A、51B之间，只能获得仅由xC和dC的关系确定的衰减量。例如通过研究磁芯材的选定或卷绕方法虽然可进行若干改善，以减小寄生电容C10，使自谐振点51A移向高频侧，但是现实非常难以增大该移动量。例如，以小匝数构成第1线圈11时，必须增大每一匝的电感值，导致附带了由磁芯10的阻抗特性生成的自谐振点大的寄生电容分量。

另一方面，本实施例的噪声抑制电路中，第1线圈11与第2线圈12磁耦合，通过在某程度的范围内调节该电感xL的值，如图示，可将第1线圈11的自谐振点51A向高频侧移动。换言之，寄生电容xC的降低可等价于将第1线圈11的自谐振点51A几倍地提高到高频。该场合，自谐振点51A可沿符号50所示的理想的LC滤波器的衰减特性向高频侧延伸。从而，例如采用大的磁芯减少第1线圈11的匝数的场合，自谐振点51A虽然出现在低频侧但其向高频侧延伸，因此可降低匝数并改善衰减特性，也有利于电路的小型化。

另外，自谐振点51A向高频侧移动，而电容C1的自谐振点51B向低频侧移动，因此实用上，自谐振点51A的移动的界限点在2个自谐振点51A、51B的附近(图5的场合，为xL＝90nH附近时)。它成为该噪声抑制电路中的调节界限点。从该观点看，上述的条件最好满足

fh＞f

fhm≥fm

图5是令第1线圈11和第2线圈12的耦合系数k1为1时磁耦合为理想情况的特性，但实际上难以令耦合系数k1为1。因此，以下同样通过模拟来调查变更耦合系数k1的值时的特性。结果如图6～图9所示。耦合系数k1的值以外的电路条件与图5的场合相同。图6表示k1＝0的时，图7表示k1＝0.5的时，图8表示k1＝0.9时，图9表示k1＝0.99时的特性。

k1＝0时(图6)是没有第1线圈11和第2线圈12的磁耦合的情况，成为对传统的LC型的滤波器电路单纯地追加第2线圈12形成的电感分量的电路，在电容C1的自谐振点51B侧的高频特性劣化。另外，无法获得第1线圈11的自谐振点51A的移动、改善效果。从而，不能获得充分的性能。相对地，k1＝0.5时(图7)与k1＝0的场合相比，第1线圈11的自谐振点51A的移动的特征虽然开始呈现，但该改善效果小。另外，也发现电容C1的自谐振点51B侧的高频特性的劣化。从而，性能仍不充分。

磁耦合的程度比较强的k1＝0.9时(图8)，虽然可充分获得自谐振点51A的移动导致的改善效果，但是在自谐振点51B侧残存有高频特性的劣化。而且，在高耦合的k1＝0.99时(图9)，可获得与理想耦合状态即k1＝1时(图5)同等的性能。这样，第1线圈11和第2线圈12的磁耦合是强磁耦合时，可获得自谐振点51A的移动效果，同时即使是比移动后的自谐振点51A更高频侧的衰减特性也成为更优异。从而，若是k1＝0.9以上，最好是k1＝0.99程度，则可获得充分的性能。

如上所述，根据本实施例的噪声抑制电路，第1导电线3上设置的第1线圈11与第2线圈12磁耦合，将该第2线圈12的电感xL设定成适当的条件，因此，即使在第1线圈11产生寄生电容C10并存在自谐振点时，也可将该自谐振点向高频侧移动，等价于可降低寄生电容C10的影响。从而，可改善寄生分量导致的衰减特性的劣化，获得良好衰减特性。

特别是本实施例中，第1线圈11和第2线圈12经由共同的磁芯10相互磁耦合，因此可以简易构成使各线圈磁耦合，也容易小型化。

[第2实施例]

接着，说明本发明的第2实施例的噪声抑制电路。

上述第1实施例的噪声抑制电路的一个条件是第2线圈12总电感xL在第1线圈11的每一匝的电感LL1以下(xL≤LL1)。另外，最好第1线圈11和第2线圈12的磁耦合是强磁耦合(理想为耦合系数k1≈1)。但是，经由共同的磁芯10构成第1线圈11和第2线圈12相互直接地磁耦合时，在保持第1线圈11和第2线圈12的强磁耦合的情况下，难以满足xL≤LL1的条件并成为小于每一匝的电感LL1的电感。

例如图10所示，相对于第1线圈11的磁束φ，通过卷绕仅仅横切部分磁束的第2线圈12，可使第2线圈12的电感xL小于第1线圈11的每一匝的电感LL1。这意味着分成第1线圈11的磁路和第2线圈12的磁路。但是，该场合，由于线圈间共有的磁束的数减少，难以实现k1≈1的强耦合。因此，本实施例中，提供满足第2线圈12的电感xL的适当条件并容易实现强耦合的条件的电路。

图11表示本实施例的噪声抑制电路的一构成例。本实施例与上述第1实施例同样，涉及抑制常态噪声的电路。另外，与上述第1实施例的噪声抑制电路实质相同的构成部分附上相同的符号，适当省略说明。另外，图11中，与图2同样，表示了包含寄生分量的等价电路的构成。

该噪声抑制电路，与图2所示的上述第1实施例的噪声抑制电路相比，第1线圈11和第2线圈12的耦合部分的电路40的构成不同。该噪声抑制电路具备2个磁芯10A、10B，以取代第1线圈11和第2线圈12共同卷绕的磁芯10。该噪声抑制电路另外具备第1耦合用线圈41和第2耦合用线圈42。在第1磁芯10A的1次侧卷绕第1线圈11，在2次侧卷绕第1耦合用线圈41。另外，第2磁芯20A的1次侧卷绕第2耦合用线圈42，2次侧卷绕第2线圈12。第1耦合用线圈41和第2耦合用线圈42相互连接。从而，经由第1及第2耦合用线圈41、42，第1线圈11和第2线圈12等价地磁耦合。

另外，如图12的第2构成例所示，串联谐振电路6内的第2线圈12和电容C1的位置关系也可以相反。即，可在第1导电线3侧配置电容C1，在第2导电线4侧配置第2线圈12。

该噪声抑制电路中，分成第1磁芯10A和第2磁芯20A并分别由第1线圈11和第2线圈12卷绕，通过将第1线圈11和第2线圈12介由第1及第2耦合用线圈41、42等价地磁耦合，在等价地保持第1线圈11和第2线圈12的强磁耦合的情况下易于减小第2线圈12总电感xL。例如，令第1磁芯10A的透磁率为μ1，第2磁芯20A的透磁率为μ2时，满足

μ1＞μ2

另外，通过适当设定形状及匝数，可相对于第1线圈11减小第2线圈12的电感。另外，也可用不同材料构成第1线圈11和第2线圈12的线材。

参照图13(A)、(B)，说明耦合部分的电路40的条件。第1磁芯10A中，2次侧卷绕的第1耦合用线圈41采用与1次侧的第1线圈11同方向，且远少于第1线圈11的匝数(理想为1匝)。第2线圈12设置为在第1线圈11的每一匝的电感LL1以下以可获得期望的特性的匝数(例如1匝)。如上所述，通过改变第1磁芯10A和第2磁芯20A的材质，可容易地使第2线圈12的电感xL小于第1线圈11的每一匝的电感LL1。第2磁芯20A中，1次侧卷绕的第2耦合用线圈42采用与2次侧的第2线圈12同方向，且远多于第2线圈12的匝数。

这里，如图13(A)所示，令第1磁芯10A中的1次侧和2次侧的线圈间的相互电感为M11，耦合系数为k11，第2磁芯20A中的1次侧和2次侧的线圈间的相互电感为M12，耦合系数为k12。另外，令第1磁芯10A中的1次侧的线圈部分的电感为L1，2次侧的线圈部分的电感为L2，令第2磁芯20A中的1次侧的线圈部分的电感为xL1，2次侧的线圈部分的电感为xL。该场合，成为

M11＝k11√L1×L2

M12＝k12√xL1×xL

另外，√L1×L2表示L1×L2的平方根，√xL1×xL表示xL1×xL的平方根。

令第2磁芯20A中的1次侧的线圈部分的电感xL1远大于第1磁芯10A中的1次侧的线圈部分的电感L2，且，令各磁芯中的耦合系数k11、k12为高耦合状态。即，通过令

xL1＞＞L2，且，k11、k12≈1

可等价地令第1线圈11和第2线圈12为高耦合状态(k1≈1)。即，可考虑为图13(A)所示的电路等价于图13(B)所示的电路。该场合，虽然因第1及第2耦合用线圈41、42产生损失，但是可充分忽视。该场合，等价于关于磁芯10中的1次侧和2次侧的线圈间的相互电感M1，

M1＝k1√LL×xL

成立。√LL×xL表示LL×xL的平方根。从而，图11所示的本实施例的噪声抑制电路可认为等价于图2所示的第1实施例的噪声抑制电路。

这样，根据本实施例的噪声抑制电路，分成第1磁芯10A和第2磁芯20A并分别卷绕第1线圈11和第2线圈12，将第1线圈11和第2线圈12介由第1及第2耦合用线圈41、42等价地磁耦合，因此，在将第1线圈11和第2线圈12的磁耦合等价地保持高耦合状态的情况下，容易使第2线圈12总电感xL小于第1线圈11的每一匝的电感LL1。

[第3实施例]

接着，说明本发明的第3实施例的噪声抑制电路。

图14表示本实施例的噪声抑制电路的一构成例。本实施例涉及抑制共态噪声的电路。另外，与上述第1及第2实施例的噪声抑制电路实质上相同的构成部分附上相同符号，适当省略说明。

该噪声抑制电路具备：第1导电线3上设置的第1线圈11；一端与第1导电线3连接而另一端接地的第1串联电路5-1。第1串联电路5-1包含相互串联连接的第1电容C1及第2线圈12。第2线圈12的一端与第1导电线3连接，同时另一端与第1电容C1的一端连接。电容C1的另一端接地。该噪声抑制电路另外还具备：在第2导电线4上设置并与第1线圈11磁耦合的第3线圈13；一端与第2导电线4连接而另一端接地的第2串联电路5-2。第2串联电路5-2包含相互串联连接的第2电容C2及第4线圈14。第4线圈14的一端与第2导电线4连接，同时另一端与第2电容C2的一端连接。第2电容C2的另一端接地。

该噪声抑制电路还具备第1及第2线圈11、12以及第3及第4线圈13、14共同卷绕的磁芯10，介由该共同的磁芯10，各线圈相互直接地磁耦合。通过第1及第2线圈11、12和它们共同卷绕的磁芯10，在各线圈部分中形成第1及第2电感L1、L2。同样，通过第3及第4线圈13、14和它们共同卷绕的磁芯10，在各线圈部分中形成第3及第4电感L3、L4。各电感由共同的磁芯10形成，因此相互磁气耦合。另外，图中各线圈上黑圆点表示该线圈的极性、卷绕方向。第1及第2线圈11、12以及第3及第4线圈13、14的极性最好是同一方向。第1及第3线圈11、13在共同的磁芯10卷绕，从而相互磁气地耦合，构成共态扼流圈，协动地抑制共态噪声。

图15表示考虑了该噪声抑制电路中寄生分量时的等价电路。如图示，在第1线圈11并联地存在寄生电容C10，另外，在第1电容C1串联地存在寄生电感L10。由第1线圈11和第1线圈11的寄生电容C10和等价地形成第1并联谐振电路。另外，第2线圈12和第1电容C1和该电容C1的寄生电感L10等价地形成第1串联谐振电路6-1。同样，在第3线圈13并联地存在寄生电容C20，另外，在第2电容C2串联地存在寄生电感L20。由第3线圈13和第3线圈13的寄生电容C20等价地形成第2并联谐振电路。另外，由第4线圈14和第2电容C2和该电容C2的寄生电感L20和等价地形成第2串联谐振电路6-2。

该噪声抑制电路通过满足与上述第1实施例的电路同样的电路条件，获得良好衰减特性。另外，这里如图16所示，第1并联谐振电路和第1串联谐振电路6-1中的电路值的记号采用与图4所示同样的记号说明。对于第2并联谐振电路和第2串联谐振电路6-2中的电路值，对应部分采用同样的记号说明。

即，该噪声抑制电路，第2线圈12总电感xL最好设定成远小于第1线圈11总电感LL。特别地，最好在第1线圈11的每一匝的电感LL1以下。同样，第4线圈14总电感xL最好设定成远小于第3线圈13总电感LL。特别地，最好在第3线圈13的每一匝的电感LL1以下。即，

xL＜＜LL

xL≤LL1

另外，第1线圈11和第2线圈12的磁耦合最好是强磁耦合。即，耦合系数k1理想为k≈1。同样，第3线圈13和第4线圈14的磁耦合最好是强磁耦合。即，令耦合系数为k2时，理想为k≈1。

该噪声抑制电路，在令k1、k2＝0时的第1串联谐振电路6-1中的第1电容C1和寄生电感L10的谐振频率(电容C1的自谐振频率)为fh，令k1、k2＝0时的第1并联谐振电路的谐振频率(第1线圈11的自谐振频率)为f时，最好满足

fh＞f

同样，在令k1、k2＝0时的第2串联谐振电路6-2中的第2电容C2和寄生电感L20的谐振频率(电容C2的自谐振频率)为fh，令k1、k2＝0时的第2并联谐振电路的谐振频率也为f时，最好满足上述关系。

而且，第1线圈11和第2线圈12磁耦合时(理想为k1≈1时)的第1串联谐振电路6-1全体的谐振频率为fhm，磁耦合时的第1并联谐振电路的谐振频率为fm时，最好满足

fhm≥fm

同样，第3线圈13和第4线圈14磁耦合时(理想为k2≈1时)的第2串联谐振电路6-2全体的谐振频率也为fhm，磁耦合时的第2并联谐振电路的谐振频率也为fm时，最好满足上述关系。

接着，说明该噪声抑制电路的作用。

该噪声抑制电路中，构成改善了传统的共态用的LC滤波器电路(图21)的共态噪声抑制用的电路。该噪声抑制电路中，第1线圈11与第2线圈12磁耦合，同时第3线圈13与第4线圈14磁耦合，通过将该第2线圈12的电感xL和第4线圈的电感xL设定成上述适当的条件，即使在第1线圈11和第3线圈13产生寄生电容C10、C20并存在自谐振点时，也可将该自谐振点向高频侧移动。从而，等价地降低了寄生电容C10、C20的影响，获得良好衰减特性。

该噪声抑制电路中也与上述第1实施例的电路同样，通过调节第2线圈12的电感xL的值和第4线圈的电感xL的值，可将第1线圈11和第3线圈13的自谐振点向高频侧移动。另外，该移动的效果比第1线圈11和第2线圈12的磁耦合以及第3线圈13和第4线圈14的磁耦合是强磁耦合的效果更良好。

这样，根据本实施例的噪声抑制电路，第1导电线3上设置的第1线圈11与第2线圈12磁耦合，同时第2导电线4上设置的第3线圈13与第4线圈14磁耦合，将该第2线圈12的电感xL和第4线圈14的电感xL设定成适当的条件，因此即使在导电线上的第1及第3线圈11、13产生寄生电容C10、C20并存在自谐振点时，也可将该自谐振点向高频侧移动，可等价地降低寄生电容的影响。从而，改善因寄生分量产生的衰减特性的劣化，可获得良好衰减特性。

特别地，本实施例中，经由共同的磁芯10，第1及第2线圈11、12以及第3及第4线圈13、14相互磁耦合，因此可以简易构成使各线圈磁耦合，容易小型化。

[第3实施例的变形例]

图17表示本实施例的变形例的噪声抑制电路。该噪声抑制电路相对于图14的电路构成，第1及第2串联电路5-1、5-2内的各线圈12、14和各电容C1、C2的连接位置的关系相反，同时共用各线圈12、14，由单一线圈构成。

即，该噪声抑制电路，第1电容C1的一端与第1导电线3连接，同时第2电容C2的一端与第2导电线4连接，且，第2线圈12和第4线圈14共用(共用状态的线圈称为第2线圈12)。该共用的第2线圈12的一端与各电容的另一端连接，而另一端接地。另外，共用的第2线圈12经由共同的磁芯10，在第1线圈11和第3线圈13中直接地磁耦合。从而，第1电容C1和第2电容C2以共用第2线圈12的形态，构成第1及第2串联电路5-1、5-2。

根据该变形例，通过共用第2线圈12和第4线圈14，与分别设置第2线圈12和第4线圈14的情况相比，可以简易的构成实现，容易小型化。

[第4实施例]

接着，说明本发明的第4实施例的噪声抑制电路。

上述第3实施例的噪声抑制电路，以第2线圈12总电感xL在第1线圈11的每一匝的电感LL1以下(xL≤LL1)作为一个条件。同样，第4线圈14总电感xL在第3线圈13的每一匝的电感LL1以下作为一个条件。另外，最好第1线圈11和第2线圈12的磁耦合强(理想地，耦合系数k1≈1)。同样，最好第3线圈13和第4线圈14的磁耦合强(理想地，耦合系数k2≈1)。但是，采用各线圈经由共同的磁芯10相互直接地磁耦合的构成的场合，难以在各线圈的磁耦合保持强的情况下满足xL≤LL1的条件并成为比每一匝的电感LL1小的电感。

因而，本实施例中，提供满足与第2及第4线圈12、14的电感xL相关的适当的条件，易于实现高耦合的条件的电路。另外，这里说明共用第2及第4线圈12、14的电路(图17)对应的电路构成例。

图18表示本实施例的噪声抑制电路的一构成例。本实施例与上述第3实施例同样，涉及抑制共态噪声的电路。另外，与上述第3实施例的噪声抑制电路实质相同的构成部分附上相同符号，适当省略说明。

该噪声抑制电路与图17所示的噪声抑制电路相比，第1及第3线圈11、13和第2线圈12的耦合部分的电路40的构成不同。该耦合部分的电路40是与上述第2实施例中所述(图11)相同的电路。该噪声抑制电路具备2个磁芯10A、10B，以取代第2线圈12和第1及第3线圈11、13共同卷绕的磁芯10。该噪声抑制电路还具备第1耦合用线圈41和第2耦合用线圈42。第1磁芯10A的1次侧及2次侧被第1及第3线圈11、13卷绕。另外，第1磁芯10A的2次侧被第1耦合用线圈41卷绕。另外，第2磁芯20A的1次侧被第2耦合用线圈42卷绕，2次侧被第2线圈12卷绕。第1耦合用线圈41和第2耦合用线圈42相互连接。从而，经由第1及第2耦合用线圈41、42，第2线圈12和第1及第3线圈11、13等价地磁耦合。

该噪声抑制电路中，分成第1磁芯10A和第2磁芯20A，分别卷绕第1及第3线圈11、13和第2线圈12，经由第1及第2耦合用线圈41、42将第1及第3线圈11、13和第2线圈12等价地磁耦合，从而，易于在等价地保持第1及第3线圈11、13和第2线圈12的强磁耦合的情况下减小第2线圈12总电感xL。例如，令第1磁芯10A的透磁率为μ1，第2磁芯20A的透磁率为μ2时，满足

μ1＞μ2

另外，通过适当设定形状及匝数，相对于第1及第3线圈11、13，可减小第2线圈12的电感。另外，第1及第3线圈11、13和第2线圈12的线材也可用不同的材料构成。

另外，耦合部分的电路40的条件与参照上述第2实施例中图13(A)、(B)说明的条件相同。

图19是实测该电路的衰减特性的示意图。电路条件如下。电感xL为满足上述条件而取远小于第1及第3线圈11、13的各电感LL的值。横轴表示频率(Hz)，纵轴表示衰减量(dB)。带符号181的曲线表示该电路的衰减特性。为了比较，将传统的LC型的滤波器电路(与图21的构成对应)的特性用带符号182的曲线表示。另外，将仅由第1及第3线圈11、13形成的共态扼流圈的电路的特性用带符号183的曲线表示。

·电路条件

输入输出阻抗＝50Ω

第1及第3线圈11、13的各电感LL＝2.5mH(29匝)

电容C1、C2的各电容dC＝1000pF

第1耦合用线圈41的电感＝3μH(1匝)

第2线圈12的电感xL＝50nH(1匝)

第2耦合用线圈42的电感＝18匝

从图19的曲线图可明白，该噪声抑制电路中，与仅共态扼流圈的电路比较，在高频侧可整体地获得良好的衰减特性。另外，与传统的LC型的滤波器电路比较，第1及第3线圈11、13的自谐振点182A向高频侧移动，电容C1、C2的自谐振点182B向低频侧移动。在自谐振点182A、182B间的区域可获得良好的衰减特性。

另外，对于分别设置第2线圈12和第4线圈14的电路(图14)也可采用同样的耦合电路40来构成。

这样，根据本实施例的噪声抑制电路，分成第1磁芯10A和第2磁芯20A并分别卷绕第1及第3线圈11、13和第2线圈12，经由第1及第2耦合用线圈41、42，等价地磁耦合第1及第3线圈11、13和第2线圈12，从而，易于在等价地保持第1及第3线圈11、13和第2线圈12的强磁耦合的情况下使第2线圈12总电感xL小于第1及第3线圈11、13的每一匝的电感LL1。

Claims (13)

1.一种噪声抑制电路，抑制第1及第2导电线上传输的噪声，具备：

第1线圈，设置在上述第1导电线上；

串联电路，其包含相互串联连接的电容及第2线圈，一端与上述第1导电线连接，另一端与上述第2导电线连接，

上述第1线圈和上述第2线圈相互磁耦合，且上述第2线圈总电感设定为小于上述第1线圈总电感，

且，由上述第1线圈和上述第1线圈的寄生电容等价地形成并联谐振电路的同时，由上述串联电路中的上述第2线圈和上述电容和该电容的寄生电感等价地形成串联谐振电路，

令上述第1线圈和上述第2线圈的耦合系数为k1，k1＝0时的上述串联谐振电路中的上述电容和上述寄生电感形成的谐振频率为fh，k1＝0时的上述并联谐振电路的谐振频率为f时，满足fh＞f，

且，令上述第1线圈和上述第2线圈磁耦合时的上述串联谐振电路全体的谐振频率为fhm，上述磁耦合时的上述并联谐振电路的谐振频率为fm时，满足fhm≥fm。

2.权利要求1所述的噪声抑制电路，其特征在于，

上述第2线圈总电感在上述第1线圈的每一匝的电感以下。

3.权利要求1或2所述的噪声抑制电路，其特征在于，

还具备上述第1线圈和上述第2线圈共同卷绕的磁芯，

上述第1线圈和上述第2线圈经由上述共同的磁芯相互直接地磁耦合。

4.一种噪声抑制电路，抑制第1及第2导电线上传输的噪声，具备：

第1线圈，设置在上述第1导电线上；

串联电路，其包含相互串联连接的电容及第2线圈，一端与上述第1导电线连接，另一端与上述第2导电线连接；

第1磁芯，其1次侧被上述第1线圈卷绕；

上述第1磁芯的2次侧上卷绕的第1耦合用线圈；

第2磁芯，其2次侧被上述第2线圈卷绕；

第2耦合用线圈，与上述第1耦合用线圈连接并在上述第2磁芯的1次侧卷绕，

上述第1线圈和上述第2线圈经由上述第1及第2耦合用线圈相互等价地磁耦合，并使上述第2线圈总电感设定为小于上述第1线圈总电感，

且，由上述第1线圈和上述第1线圈的寄生电容等价地形成并联谐振电路的同时，由上述串联电路中的上述第2线圈和上述电容和该电容的寄生电感等价地形成串联谐振电路，

令上述第1线圈和上述第2线圈的耦合系数为k1，k1＝0时的上述串联谐振电路中的上述电容和上述寄生电感的谐振频率为fh，k1＝0时的上述并联谐振电路的谐振频率为f时，满足fh＞f，

且，令上述第1线圈和上述第2线圈磁耦合时的上述串联谐振电路全体的谐振频率为fhm，上述磁耦合时的上述并联谐振电路的谐振频率为fm时，满足fhm≥fm。

5.权利要求4所述的噪声抑制电路，其特征在于，

令上述第1磁芯的透磁率为μ1，上述第2磁芯的透磁率为μ2时，满足μ1＞μ2。

6.权利要求4或5所述的噪声抑制电路，其特征在于，

上述第2线圈总电感在上述第1线圈的每一匝的电感以下。

7.一种噪声抑制电路，抑制第1及第2导电线上传输的噪声，具备：

第1线圈，设置在上述第1导电线上；

第1串联电路，其包含相互串联连接的第1电容及第2线圈，一端与上述第1导电线连接，另一端接地；

第3线圈，设置在上述第2导电线上并与上述第1线圈磁耦合；

第2串联电路，其包含相互串联连接的第2电容及第4线圈，一端与上述第2导电线连接，另一端接地，

上述第1线圈和上述第2线圈相互磁耦合的同时，上述第3线圈和上述第4线圈相互磁耦合，且，上述第2线圈总电感设定为小于上述第1线圈总电感的同时，上述第4的线圈总电感设定为小于上述第3线圈总电感，

且，由上述第1线圈和上述第1线圈的寄生电容等价地形成第1并联谐振电路的同时，由上述第2线圈和上述第1电容和上述第1电容的寄生电感等价地形成第1串联谐振电路，

由上述第3线圈和上述第3线圈的寄生电容和等价地形成第2并联谐振电路的同时，由上述第4线圈和上述第2电容和上述第2电容的寄生电感等价地形成第2串联谐振电路，

令上述第1线圈和上述第2线圈的耦合系数为k1，上述第3线圈和上述第4线圈的耦合系数为k2，k1、k2＝0时的上述第1串联谐振电路中的上述第1电容和上述寄生电感形成的谐振频率为fh，k1、k2＝0时的上述第1并联谐振电路的谐振频率为f，

且，令k1、k2＝0时的上述第2串联谐振电路中的上述第2电容和上述寄生电感形成的谐振频率也为fh，k1、k2＝0时的上述第2并联谐振电路的谐振频率也为f时，满足fh＞f，

而且，令上述第1线圈和上述第2线圈磁耦合时的上述第1串联谐振电路全体的谐振频率为fhm，上述磁耦合时的上述第1并联谐振电路的谐振频率为fm，

且，令上述第3线圈和上述第4线圈磁耦合时的上述第2串联谐振电路全体的谐振频率也为fhm，上述磁耦合时的上述第2并联谐振电路的谐振频率也为fm时，满足fhm≥fm。

8.权利要求7所述的噪声抑制电路，其特征在于，

上述第2线圈总电感在上述第1线圈的每一匝的电感以下，

且，上述第4线圈总电感在上述第3线圈的每一匝的电感以下。

9.权利要求7或8所述的噪声抑制电路，其特征在于，

上述第1串联电路的上述第1电容的一端与上述第1导电线连接的同时，上述第2串联电路的上述第2电容的一端与上述第2导电线连接，

且，上述第1串联电路的上述第2线圈和上述第2串联电路的上述第4线圈共用化，该共用化线圈的一端与上述第1及第2串联电路的各电容的另一端连接的同时，另一端接地，

该共用化线圈与上述第1线圈和上述第3线圈磁耦合。

10.权利要求9所述的噪声抑制电路，其特征在于，

还具备由上述共用化线圈和上述第1线圈和上述第3线圈共同卷绕的磁芯，上述各线圈经由该共同的磁芯相互直接地磁耦合。

11.一种噪声抑制电路，抑制第1及第2导电线上传输的噪声，具备：

第1线圈，设置在上述第1导电线上；

一端与上述第1导电线连接的第1电容；

第2线圈，一端与上述第1电容的另一端连接且另一端接地，与上述第1电容一起构成第1串联电路；

第3线圈，设置在上述第2导电线上并与上述第1线圈磁耦合；

第2电容，一端与上述第2导电线连接且另一端与上述第2线圈的一端连接，与上述第2线圈一起构成第2串联电路；

第1磁芯，被上述第1线圈和上述第3线圈共同卷绕；

第1耦合用线圈，与上述第1线圈及上述第3线圈一起共同卷绕上述第1磁芯；

第2磁芯，其2次侧被上述第2线圈卷绕；

第2耦合用线圈，与上述第1耦合用线圈连接且在上述第2磁芯的1次侧卷绕，

上述第2线圈和上述第1线圈和上述第3线圈经由上述第1及第2耦合用线圈相互等价地磁耦合的同时，上述第2线圈总电感设定为小于上述第1线圈总电感及上述第3线圈总电感，

且，由上述第1线圈和上述第1线圈的寄生电容等价地形成第1并联谐振电路的同时，由构成上述第1串联电路的上述第2线圈及上述第1电容和上述第1电容的寄生电感等价地形成第1串联谐振电路，

由上述第3线圈和上述第3线圈的寄生电容等价地形成第2并联谐振电路的同时，由构成上述第2串联电路的上述第2线圈及上述第2电容和上述第2电容的寄生电感等价地形成第2串联谐振电路，

令上述第1线圈和上述第2线圈的耦合系数为k1，上述第3线圈和上述第2线圈的耦合系数为k2，k1、k2＝0时的上述第1串联谐振电路中的上述第1电容和上述寄生电感形成的谐振频率为fh，k1、k2＝0时的上述第1并联谐振电路的谐振频率为f，

且，令k1、k2＝0时的上述第2串联谐振电路中的上述第2电容和上述寄生电感形成的谐振频率也为fh，k1、k2＝0时的上述第2并联谐振电路的谐振频率也为f时，满足fh＞f，

而且，令上述第1线圈和上述第2线圈磁耦合时的上述第1串联谐振电路全体的谐振频率为fhm，上述磁耦合时的上述第1并联谐振电路的谐振频率为fm，

且，令上述第3线圈和上述第2线圈磁耦合时的上述第2串联谐振电路全体的谐振频率也为fhm，上述磁耦合时的上述第2并联谐振电路的谐振频率也为fm时，满足fhm≥fm。

12.权利要求10所述的噪声抑制电路，其特征在于，

令上述第1磁芯的透磁率为μ1，上述第2磁芯的透磁率为μ2时，满足μ1＞μ2。

13.权利要求11或12所述的噪声抑制电路，其特征在于，

上述第2线圈总电感在上述第1线圈的每一匝的电感以下，且在上述第3线圈的每一匝的电感以下。

Images