KR100673347B1 - 노이즈 억제 회로 - Google Patents

노이즈 억제 회로 Download PDF

Info

Publication number
KR100673347B1
KR100673347B1 KR1020050114267A KR20050114267A KR100673347B1 KR 100673347 B1 KR100673347 B1 KR 100673347B1 KR 1020050114267 A KR1020050114267 A KR 1020050114267A KR 20050114267 A KR20050114267 A KR 20050114267A KR 100673347 B1 KR100673347 B1 KR 100673347B1
Authority
KR
South Korea
Prior art keywords
coil
inductor
turns
magnetic
body portion
Prior art date
Application number
KR1020050114267A
Other languages
English (en)
Other versions
KR20060076191A (ko
Inventor
미츠나리 스즈키
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20060076191A publication Critical patent/KR20060076191A/ko
Application granted granted Critical
Publication of KR100673347B1 publication Critical patent/KR100673347B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H02M1/126—Arrangements for reducing harmonics from ac input or output using passive filters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H1/0007—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network of radio frequency interference filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1758—Series LC in shunt or branch path
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/30—Reducing interference caused by unbalanced currents in a normally balanced line

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Filters And Equalizers (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

(과제) 기기의 소형화나 중량의 경량화를 가능하게 하는 노이즈 억제 회로를 제공한다.
(해결수단) 제 1 도전선 (3) 및 제 2 도전선 (4) 에 의해 전송되어, 이들 도전선 (3, 4) 사이에서 전위차를 발생시키는 노멀 모드 노이즈를 억제하는 회로로서, 자성체부분 (5A) 과 이 자성체부분 (5A) 에 자기적으로 연결된 자성체부분 (5B) 을 포함함과 함께, 자성체부분 (5A) 을 공유하도록 하여 2 개의 자기 루프를 구성하는 자심 (5) 과, 합계 권수가 홀수가 되도록 자심 (5) 의 자성체부분 (5A) 에 감겨짐과 함께 제 1 도전선 (3) 에 직렬적으로 삽입 접속된 제 1 코일 (11A) 및 제 2 코일 (11B) 로 이루어지는 인덕터와, 일단이 제 1 코일 (11A) 및 제 2 코일 (11B) 의 접속점 (P) 에 접속되고, 타단이 제 2 도전선 (4) 에 접속된 커패시터 (6) 를 구비한다.
노멀 모드 노이즈, 자성체, 노이즈 억제 회로

Description

노이즈 억제 회로{NOISE CANCELING CIRCUIT}
도 1 은 본 발명의 제 1 실시형태에 관련된 노이즈 억제 회로의 개략 구성도 및 등가 회로도.
도 2 는 도 1 의 노이즈 억제 회로에 있어서, 인덕터의 권수 (捲數) 를 1 로 한 경우의 개략 구성도 및 등가 회로도.
도 3 은 도 1 의 노이즈 억제 회로에 있어서, 인덕터의 권수를 2 로 한 경우의 개략 구성도 및 등가 회로도.
도 4 는 도 1 의 노이즈 억제 회로에 있어서, 인덕터의 권수를 3 으로 한 경우의 개략 구성도 및 등가 회로도.
도 5 는 도 1 의 노이즈 억제 회로에 있어서, 인덕터의 권수를 홀수로 한 경우의 개략 구성도 및 등가 회로도.
도 6 은 도 5 의 노이즈 억제 회로의 감쇠 특성을 나타낸 특성도.
도 7 은 도 5 의 노이즈 억제 회로에 있어서, 조정용 인덕터를 커패시터와 직렬로 삽입 접속한 경우의 개략 구성도 및 등가 회로도.
도 8 은 종래의 노이즈 억제 회로의 등가 회로도.
* 도면의 주요부분에 대한 부호의 설명*
1A, 1B, 2A, 2B: 단자
3: 제 1 도전선
4: 제 2 도전선
5: 자심 (磁芯)
5A, 5B: 자성체부분
6: 커패시터
7: 조정용 인덕터
11: 코일
11A: 제 1 코일
11B: 제 2 코일
(특허문헌 1) 미국 특허 제6549434호 명세서
본 발명은, 도전선 상을 전파하는 노이즈를 억제하는 노이즈 억제 회로에 관한 것이다.
스위칭 전원, 인버터, 조명기기의 점등 회로 등의 전력 전자 기기는 전력을 변환하는 전력 변환 회로를 구비하고 있다. 전력 변환 회로는, 직류를 구형파의 교류로 변환하는 스위칭 회로를 구비하고 있다. 그 때문에, 전력 변환 회로는, 스위칭 회로의 스위칭 주파수와 동일한 주파수의 리플 전압이나, 스위칭 회로 의 스위칭 동작에 수반되는 노이즈를 발생시킨다. 이 리플 전압이나 노이즈는 다른 기기에 악영향을 미친다. 그 때문에, 전력 변환 회로와 다른 기기 또는 선로 사이에는 리플 전압이나 노이즈를 저감하는 수단을 형성할 필요가 있다.
또한, 최근 가정 내에서의 통신 네트워크를 구축할 때에 사용되는 통신 기술로서 전력선 통신이 유망시되어, 그 개발이 진행되고 있다. 전력선 통신은, 전력선에 고주파 신호를 중첩시켜 통신을 실행한다. 이 전력선 통신에서는, 전력선에 접속된 여러 종류의 전기ㆍ전자기기의 동작에 의해서 전력선 상에 노이즈가 발생하고, 이것이 에러 레이트의 증가 등과 같은 통신 품질의 저하를 초래한다. 그 때문에, 전력선 상의 노이즈를 저감할 수단이 필요하게 된다. 또한, 전력선 통신에서는, 옥내 전력선 상의 통신 신호가 옥외 전력선으로 누설되는 것을 저지할 필요가 있다.
이들 노이즈를 억제하기 위해, 전원 라인이나 신호 라인 등에 라인 필터를 형성하는 것이 유효하다. 라인 필터로는, 인덕턴스 소자 (인덕터) 와 커패시터를 포함하는 필터, 이른바 LC 필터가 흔히 사용되고 있다. LC 필터에는, 인덕턴스 소자와 커패시터를 1 개씩 갖는 것 외에, T 형 필터나 π 형 필터 등이 있다. 또한, 전자 방해 (EMI) 대책용의 일반적인 노이즈 필터도 LC 필터의 1 종이다. 일반적인 EMI 필터는, 커먼 모드 초크 코일 (choke coil), 노멀 모드 초크 코일, X 콘덴서, Y 콘덴서 등의 개별 (discrete) 소자를 조합하여 구성되어 있다.
또, 2 개의 도전선을 전파하는 노이즈에는, 2 개의 도전선 사이에서 전위차를 발생시키는 노멀 모드 (차동 모드) 노이즈와, 2 개의 도전선을 동일한 위상으로 전파하는 커먼 모드 노이즈가 있다.
미국 특허문헌 1 에는, T 형 필터의 예가 기재되어 있다. 도 8 에 그 회로를 나타낸다. 이 회로는, 제 1 도전선 (126) 에 직렬적으로 삽입되고, 또한 서로 전자기적으로 결합된 제 1 및 제 2 인덕터 (140, 146) 를 구비하고 있다. 이 회로는 또한, 직렬로 접속된 제 3 인덕터 (142) 와, 병렬로 접속된 커패시터 (14) 및 저항 (16) 으로 이루어지고, 일단이 제 1 인덕터 (140) 와 제 2 인덕터 (146) 사이에 접속되고, 타단이 제 2 도전선 (128) 에 접속된 직렬 회로를 구비하고 있다.
여기서, 도 8 에 나타낸 회로에 있어서, 노멀 모드 노이즈를 저감하기 위한 이상적인 조건은 다음과 같다. 우선, 제 1 및 제 2 인덕터 (140, 146) 의 인덕턴스를 서로 동일한 값으로 하고, 또한 결합계수를 1 로 한다. 또한, 제 3 인덕터 (142) 의 인덕턴스도, 제 1 및 제 2 인덕터 (140, 146) 의 인덕턴스와 동일한 값으로 한다. 병렬로 접속된 커패시터 (14) 및 저항 (16) 은, 직류나 저역의 전류를 흐르지 않게 하기 위한 하이패스 필터로서 기능하는 것이고, 그 임피던스는 노이즈 감쇠 대역에서 무시할 수 있을 정도로 작은 저임피던스인 것으로 한다.
이 이상적인 회로 조건에 있어서, 도 8 에 나타낸 바와 같이, 입력 단자 (120A) 와 입력 단자 (120B) 사이에 노멀 모드의 전압 (Vi) 이 인가되면, 이 전압 (Vi) 은 제 1 인덕터 (140) 와 제 3 인덕터 (142) 에 의해 분압되어, 제 1 인덕터 (140) 의 양단 사이와 제 3 인덕터 (142) 의 양단 사이에 각각 Vi/2 의 전압이 발 생한다. 또, 도면 중 화살표는, 그 앞쪽이 높은 전위인 것을 나타내고 있다. 제 1 인덕터 (140) 와 제 2 인덕터 (146) 는 서로 전자기적으로 결합되어 있기 때문에, 제 1 인덕터 (140) 의 양단 사이에 발생한 전압 (Vi/2) 에 따라서, 제 2 인덕터 (146) 의 양단 사이에도 전압 (Vi/2) 이 발생한다. 그 결과, 출력 단자 (122A) 와 출력 단자 (122B) 사이의 전압 (Vo) 은, 제 2 인덕터 (146) 의 양단 사이에 발생한 전압 (Vi/2) 과 제 3 인덕터 (142) 의 양단 사이의 전압 (Vi/2) 이 상쇄됨으로써, 원리적으로는 제로가 된다. 반대로, 출력 단자 (122A) 와 출력 단자 (122B) 사이에 노멀 모드의 전압이 인가된 경우에도, 상기 설명과 동일하게 하여, 입력 단자 (120A) 와 입력 단자 (120B) 사이의 전압은 원리적으로는 제로가 된다. 이렇게 해서 노멀 모드 노이즈를 억제할 수 있다.
이와 같이, 도 8 에 나타낸 회로에서는, 제 1, 제 2, 및 제 3 인덕터 (140, 146, 142) 가 필수적인 구성 요소로 되어 있다. 그러나, 이들은 사이즈가 대단히 크고 무겁기 때문에, 기기의 소형화나 중량의 경량화를 방해하고 있다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 그 목적은, 기기의 소형화나 중량의 경량화를 실현할 수 있는 노이즈 억제 회로를 제공하는 것에 있다.
본 발명의 노이즈 억제 회로는, 제 1 및 제 2 도전선에 의해 전송되어, 이들 도전선 사이에서 전위차를 발생시키는 노멀 모드 노이즈를 억제하는 회로로서, 하나의 자성체부분과 이 하나의 자성체부분에 자기적으로 연결된 다른 자성체부분을 포함함과 함께, 하나의 자성체부분을 공유하도록 하여 2 개의 자기 루프를 구성하는 자심과, 합계 권수가 홀수가 되도록 자심의 하나의 자성체부분에 감겨짐과 함께 제 1 도전선에 직렬적으로 삽입 접속된 제 1 코일 및 제 2 코일로 이루어지는 인덕터와, 일단이 제 1 코일 및 제 2 코일의 접속점에 접속되고, 타단이 제 2 도전선에 접속된 커패시터를 구비한 것이다.
여기서, 합계 권수란, 하나의 자성체부분에 감긴 제 1 코일 및 제 2 코일의 각각의 권수를 합한 수를 가리킨다. 또한, 이 인덕터의 권수는 1 이상의 홀수이면 되지만, 상호 인덕턴스 크기의 조정의 용이함을 고려하면, 3 이상의 홀수인 것이 바람직하다. 또한, 커패시터는, 회로부품으로 구성할 수 있고, 그 밖에 회로 기판의 기생 용량 등으로 구성해도 된다. 또, 제 1 코일 및 제 2 코일의 인덕턴스는 서로 동일한 것이 바람직하다. 또한, 인덕터를 구성하는 권선 (捲線) 의 양단과 접속점은, 자심 내에 생기는 자로 (磁路) 를 포함하는 면을 기준으로 하여 일방의 면측과 타방의 면측에 각각 별개로 위치하는 것이 바람직하다.
본 발명의 노이즈 억제 회로에서는, 인덕터의 합계 권수를 홀수로 함으로써, 제 1 코일 및 제 2 코일의 접속점과 제 2 도전선 사이에 제 3 인덕터를 커패시터와 직렬로 삽입 접속시키고 있는 종래 구성과 동일한 감쇠 특성을 얻는 것이 원리적으로 가능해진다. 그 때문에, 제 3 인덕터를 삽입하지 않더라도, 마치 제 3 인덕터가 삽입되어 있는 것처럼 노이즈 억제 회로를 작용시키는 것이 가능해진다.
그런데, 상기한 바와 같이 홀수로 감은 것이 아니라, 짝수로 감은 경우에는, 상호 인덕턴스의 값이 마이너스가 되어 버리기 때문에, 종래 구성과 동일한 감쇠 특성을 얻는 것이 원리적으로 불가능하다. 또한, 상호 인덕턴스의 값이 마이너스로 되기 때문에, 제 3 인덕터를 직렬로 삽입 접속하지 않은 경우에는, 홀수로 감은 경우와 비교하여 노이즈 억제 회로의 감쇠량이 매우 작아져, 실용에 견딜 수 있는 감쇠량을 확보하기가 어렵다.
그러나, 본 발명과 같이, 홀수로 감은 경우에는, 전술한 바와 같이, 종래 구성과 동일한 감쇠 특성을 얻는 것이 원리적으로 가능하기 때문에, 짝수로 감은 경우와 비교하여 노이즈 억제 회로의 감쇠량을 매우 크게 할 수 있어, 실용에 견딜 수 있는 감쇠량을 확보할 수 있다.
단, 본 발명은, 제 1 코일 및 제 2 코일의 접속점과 제 2 도전선 사이에 미세조정용 인덕터를 직렬로 삽입 접속하는 것을 배제하는 것은 아니다. 따라서, 예를 들어, 상호 인덕턴스의 결합계수의 편차에 따라서 미세조정용 인덕터를 직렬로 삽입 접속하여 원하는 감쇠 특성이 얻어지도록 해도 상관없다. 또한, 예를 들어, 저주파측의 감쇠량을 크게 하고 싶은 경우에 미세조정용 인덕터를 삽입하도록 해도 상관없다.
발명을 실시하기 위한 최선의 형태
이하, 본 발명의 실시형태에 관해서 도면을 참조하여 상세히 설명한다.
[제 1 실시형태]
우선, 본 발명의 제 1 실시형태에 관련된 노이즈 억제 회로에 관해서 설명한다. 본 실시형태에 관련된 노이즈 억제 회로는, 2 개의 도전선에 의해 전송되고, 이들 도전선 사이에서 전위차를 발생시키는 노멀 모드 노이즈를 억제하는 회로 이다.
도 1(A) 는, 본 실시형태에 관련된 노이즈 억제 회로의 개략 구성을 나타낸 것이다. 도 1(B) 는, 도 1(A) 의 노이즈 억제 회로의 등가 회로를 나타낸 것이다.
이 노이즈 억제 회로는, 도 1(A) 에 나타낸 바와 같이, 한 쌍의 단자 (1A, 1B) 와, 다른 한 쌍의 단자 (2A, 2B) 와, 단자 (1A) 와 단자 (2A) 사이를 접속하는 제 1 도전선 (3) 과, 단자 (1B) 와 단자 (2B) 사이를 접속하는 제 2 도전선 (4) 과, 자심 (5) 을 구비하고 있다.
여기서, 자심 (5) 이란, 하나의 자성체부분과 이 하나의 자성체부분에 자기적으로 연결된 다른 자성체부분을 포함함과 함께, 하나의 자성체부분을 공유하도록 하여 2 개의 자기 루프를 구성하는 것으로, 예를 들어, E 형 및 I 형의 자성체를, 또는 E 형의 자성체끼리를 자기적으로 연결하여 구성한 것을 포함하는 개념이다. 따라서, 자기 루프 내에 갭이 형성되어 있어도 상관없다. 또, 본 실시형태에서는, 자심 (5) 중에 중앙의 자로를 구성하는 자성체부분 (5A) 이 본 발명의 하나의 자성체부분의 일 구체예에 상당하고, 또한, 자심 (5) 중에 중앙의 자로 이외의 자로를 구성하는 자성체부분 (5B) 이 본 발명의 다른 자성체부분의 일 구체예에 상당한다.
또한, 제 1 도전선 (3) 에는, 자성체부분 (5A) 에 도전선이 홀수회 (n 회) 감겨진 단일 코일 (11) 로 이루어진 인덕터가 직렬로 삽입 접속되어 있다. 또, 상기의 홀수란, 일반적으로는, 자심 (5) 에 형성된 2 개의 구멍을 통과하고 있는 도전선의 수가 각각 1 이상의 홀수인 것을 의미하고 있다.
이 코일 (11) 은 상기한 바와 같이 단일 권선으로 구성된 것이지만, 본 실시형태에서는, 편의상 제 1 코일 (11A) 및 제 2 코일 (11B) 을 직렬로 접속하여 구성한 것으로 하고, 양 코일의 경계를 접속점 (P) 으로 한다.
여기서, 상기의 「홀수」에 관해서, 접속점 (P) 에 주목하여 상세히 설명한다. 우선, 접속점 (P) 을 기점으로 하여 자심 (5) 에 형성된 2 개의 구멍에 도전선의 양단을 각각 1 회 통과시킨 상태를 1 회 감음 코일 (11) 로 한다. 이 때, 코일 (11) 의 양단과 접속점 (P) 은, 자심 (5) 내에 생기는 자로를 포함하는 면을 기준으로 하여 일방의 면측과 타방의 면측에 각각 별개로 위치한다. 이러한 배치를 기준 배치로 한다. 그리고, 1 회 감음 코일 (11) 의 양단을 자심 (5) 에 형성된 2 개의 구멍에 각각 짝수회 통과시켜 도전선을 자심 (5) 에 감음과 함께, 코일 (11) 의 양단과 접속점 (P) 의 위치 관계를 상기의 기준 배치로 한다. 이 때, 1 회 감음 코일 (11) 의 양단에 새롭게 감긴 권선의 각각의 권수가 홀수가 되도록 한다. 이것에 의해, 1 회 감음 코일 (11) 의 양단에 새롭게 감긴 권선의 각각의 권수의 합계가 짝수가 되기 때문에, 자심 (5) 에 감겨진 코일 (11) 의 합계 권수를 홀수로 할 수 있다.
따라서, 상기 「홀수」란, 본 실시형태에 있어서, 접속점 (P) 을 기점으로 하여 자심 (5) 에 형성된 2 개의 구멍에 도전선의 양단을 각각 통과시켜 도전선을 자심 (5) 에 감은 결과, 자심 (5) 에 형성된 2 개의 구멍을 통과하고 있는 도전선의 수가 각각 1 이상의 홀수인 것을 의미하고 있다.
또, 이 접속점 (P) 은, 감쇠 특성의 관점에서, 코일 (11) 에 있어서의 제 1 코일 (11A) 및 제 2 코일 (11B) 의 인덕턴스가 서로 동일해지는 지점, 이른바 중점 (中點) 인 것이 바람직하지만, 중점이 아니어도 좋다. 단, 접속점 (P) 이 중점이 아닌 경우라도, 코일 (11) 의 양단과 접속점 (P) 의 위치 관계는 상기의 기준 배치로 한다.
여기서, 코일 (11) 의 권수를 9 로 한 경우를 예로 들어 설명한다. 우선, 제 1 코일 (11A) 의 권수를 4.5, 제 2 코일 (11B) 의 권수를 4.5 로 한 경우에는, 코일 (11) 의 양단과 접속점 (P) 의 위치 관계가 상기의 기준 배치로 되는 것을 확인할 수 있다. 이 때, 제 1 코일 (11A) 및 제 2 코일 (11B) 의 자심 (5) 에 대한 감는 방법에 차이가 없고, 제 1 코일 (11A) 및 제 2 코일 (11B) 의 인덕턴스가 서로 동일한 경우, 접속점 (P) 은 중점과 일치한다. 또한, 제 1 코일 (11A) 의 권수를 3.5, 제 2 코일 (11B) 의 권수를 5.5 로 한 경우에도, 코일 (11) 의 양단과 접속점 (P) 의 위치 관계는 상기의 기준 배치가 되는 것을 확인할 수 있다. 그러나, 이 때, 제 1 코일 (11A) 및 제 2 코일 (11B) 의 인덕턴스는 통상적으로는 서로 동일하게 되지 않기 때문에, 접속점 (P) 은 중점과 일치하지 않는다.
또, 코일 (11) 은, 상기한 바와 같이 단일 권선으로 구성된 것이 아니어도 되며, 예를 들어 별도의 코일을 직렬로 접속하여 구성한 것이어도 좋다. 단, 그 경우에는, 각각의 코일이 서로 동일한 극성을 가짐과 함께, 서로 전자기적으로 결합되는 것이 필요하다.
이 노이즈 억제 회로는 또한, 일단이 제 1 코일 (11A) 및 제 2 코일 (11B) 의 접속점 (P) 에 접속되고, 타단이 제 2 도전선 (4) 에 접속된 커패시터 (6) 를 구비하고 있다. 이 커패시터 (6) 는, 주파수가 소정치 이상의 노멀 모드 신호를 통과시키는 하이패스 필터로서 기능한다. 이와 같이, 본 실시형태에서는, 제 1 코일 (11A) 및 제 2 코일 (11B) 의 접속점 (P) 과 제 2 도전선 (4) 사이에 종래부터 사용되어 온 제 3 인덕터를 형성하고 있지 않지만, 예를 들어, 제 3 인덕터의 인덕턴스보다도 훨씬 작은 인덕턴스를 갖는 미세조정용 인덕터를 커패시터 (6) 에 직렬로 접속하도록 해도 된다. 또, 이러한 미세조정용 인덕터가 사용되는 경우에 관해서는, 뒤에서 상세히 서술한다.
도 1(A) 에 나타낸 노이즈 억제 회로를 등가 회로로서 표현하면, 도 1(B) 에 나타낸 바와 같은 T 형 회로가 된다. 이 T 형 회로는, 제 1 도전선 (3) 에 직렬적으로 삽입된 인덕터 (Lx, Ly) 와, 직렬로 접속된 인덕터 (Lz) 및 커패시터 (6) 로 이루어지고, 일단이 인덕터 (Lx) 와 인덕터 (Ly) 사이에 접속되고, 타단이 제 2 도전선 (4) 에 접속된 직렬 회로를 구비하고 있다.
인덕터 (Lx) 와 인덕터 (Ly) 의 인덕턴스는 동일한 값인 것이 바람직하다. 본 실시형태에서는, 제 1 코일 (11A) 와 제 2 코일 (11B) 의 인덕턴스가 서로 같아지는 지점에 직렬 회로의 일단을 접속하도록 함으로써, 각 인덕턴스를 동일하게 할 수 있다.
또, 이 인덕터 (Lx, Ly, Lz) 의 인덕턴스는, 본 실시형태의 노이즈 억제 회로의 기본이 되는 동작을 설명하는 부분에서 상세히 서술되지만, 인덕터 (Lx) 와 인덕터 (Ly) 의 인덕턴스를 동일한 값으로 한 경우에 있어서, 코일 (11) 의 권수 (n) 가 1 일 때에는, Lx=Ly=L0＋L1－M1, Lz=M1 이 되고, 코일 (11) 의 권수 (n) 가 3 이상의 홀수일 때에는, Lx=Ly=(L0＋L1－M1)＋(Ln -1＋Mn -1)＋M0, Lz=M1－Mn -1 이 된다.
여기서, L0 는 코일 (11) 의 권수 (n) 가 1 인 경우에 자성체부분 (5A) 을 통과하는 자속 (φ0) 이 코일 (11) 을 관통함으로써 생기는 자체 인덕턴스, L1 은 코일 (11) 의 권수 (n) 가 1 인 경우에 자성체부분 (5B) 를 통과하는 자속 (φ1) 이 코일 (11) 의 외주를 둘러 감음으로써 생기는 자체 인덕턴스, Ln -1 은 코일 (11) 의 권수가 n-1 (n 은 3 이상의 홀수) 인 경우에 자성체부분 (5A) 를 통과하는 자속 (φn-1) 이 코일 (11) 을 관통함으로써 생기는 자체 인덕턴스, Mn -1 은 코일 (11) 의 권수가 n-1 (n 은 3 이상의 홀수) 인 경우에 자성체부분 (5A) 를 통과하는 자속 (φn-1) 이 코일 (11) 을 관통함으로써 생기는 상호 인덕턴스, M0 는 코일 (11) 의 권수가 n (n 은 3 이상의 홀수) 인 경우에 코일 (11) 중의 1 회 감긴 도전선이 형성하는 코일 (11) 을 관통하는 자속 (φ0) 이 코일 (11) 중의 앞의 1 회의 감기를 제외한 n-1 회 감긴 권선을 관통함으로써 생기는 상호 인덕턴스이다.
다음으로, 도 2(A)∼(C) 내지 도 5(A)∼(B) 를 참조하여, 본 실시형태에 관련된 노이즈 억제 회로의 기본이 되는 동작에 관해서 설명한다. 또, 도 2(A)∼(C) 는 코일 (11) 의 권수가 1 인 경우, 도 3(A)∼(C) 는 코일 (11) 의 권수가 2 인 경우, 도 4(A)∼(B) 는 코일 (11) 의 권수가 3 인 경우, 도 5(A)∼(B) 는 코일 (11) 의 권수가 n (n 은 3 이상의 홀수) 인 경우의 개략 구성 및 등가 회로를 나타낸 것이다. 또, 인덕터 (Lx) 와 인덕터 (Ly) 의 인덕턴스는 서로 동일한 값으로 한다. 커패시터 (C) 의 임피던스는 무시할 수 있을 정도로 작은 저임피던스인 것으로 한다.
우선, 코일 (11) 의 권수가 1 인 경우에 관해서 설명한다. 도 2(A) 에 나타낸 바와 같이, 단자 (1A) 와 단자 (1B) 사이에 전류 (i1) 를 흐르게 하면, 자성체부분 (5A) 에 자속 (φ0), 자성체부분 (5B) 에 자속 (φ1) 이 각각 생기고, 그것에 동반하여, 도 2(B) 에 나타낸 바와 같이 인덕터 (L0, L1) 가 생긴다. 그리고, 자속 (φ1) 의 변화에 의해 단자 (2A) 와 단자 (2B) 사이의 인덕터 (L1) 에 기전력이 발생하고, 이 기전력에 의해 단자 (2A) 와 단자 (2B) 사이에 전류 (i2) 가 흐른다. 또, 자속 (φ0) 은, 단자 (2A) 와 단자 (2B) 사이의 도전선의 루프와 쇄교하지 않기 때문에, 단자 (2A) 와 단자 (2B) 사이의 도전선에 영향을 미치지 않는다.
이것으로부터, 도 2(A) 에 나타낸 노이즈 억제 회로의 등가 회로는 도 2(C) 와 같이 된다. 또, 도 2(C) 중의 Lx 및 Ly 는 L0＋L1－M1 이 되고, Lz 는 M1 이 된다.
다음으로, 코일 (11) 의 권수가 2 인 경우에 관해서 설명한다. 도 3(A) 에 나타낸 바와 같이, 단자 (1A) 와 단자 (1B) 사이에 전류 (i1) 를 흐르게 하면, 자성체부분 (5A) 에서 자성체부분 (5B) 을 향하는 자속 (φ2) 이 생기고, 거기에 동반하여, 도 3(B) 에 나타낸 바와 같이 인덕터 (L2) 가 생긴다. 그리고, 자속 (φ2) 의 변화에 의해, 단자 (2A) 와 단자 (2B) 사이의 인덕터 (L2) 에 기전력이 발생하고, 이 기전력에 의해 단자 (2A) 와 단자 (2B) 사이에 전류 (i2) 가 흐른다.
이것으로부터, 도 3(A) 에 나타낸 노이즈 억제 회로의 등가 회로는 도 3(C) 와 같이 된다. 또, 도 3(C) 중의 Lx 및 Ly 는 L2＋M2, Lz 는 －M2 가 된다.
또, 코일 (11) 의 권수가 2 이상의 짝수인 경우에는, 코일 (11) 의 권수가 2 인 경우와 동일한 동작 원리를 갖는다. 따라서, 이 때의 Lx 및 Ly 는 Ln-1＋Mn-1, Lz 는 －Mn -1 이 된다 (n-1 은 2 이상의 짝수). 또, Ln -1 및 Mn -1 은 권수가 커짐에 따라서 커진다.
계속해서, 코일 (11) 의 권수가 3 인 경우에 관해서 설명한다. 권수가 3 인 코일 (11) 은, 예를 들어, 권수가 1 인 코일 (11) 의 접속점 (P) 을 고정시킨 상태에서, 접속점 (P) 으로부터 단자 (1A, 2A) 로 연장되는 각각의 도전선을 자심 (5) 에 형성된 구멍에 2 회 관통시킴으로써 형성할 수 있다. 이것으로부터, 코일 (11) 의 권수가 3 인 경우에는, 코일 (11) 의 권수가 1 인 경우와 코일 (11) 의 권수가 2 인 경우를 조합한 회로로 간주할 수 있다.
따라서, 도 4(A) 에 나타낸 바와 같이, 단자 (1A) 와 단자 (1B) 사이에 전류 (i1) 를 흐르게 하면, 자성체부분 (5A) 에 자속 (φ0), 자성체부분 (5B) 에 자속 ( φ1) 이 각각 생김과 함께, 자성체부분 (5A) 에서 자성체부분 (5B) 을 향하는 자속 (φ2) 이 생기는 것으로 생각된다. 이 때, 권수가 1 인 권선에서 발생한 자속 (φ0) 이 권수가 2 인 권선과 쇄교하기 때문에, 이것에 의해 상호 인덕턴스 (M0) 가 생긴다.
이것으로부터, 도 4(A) 에 나타낸 노이즈 억제 회로의 등가 회로는 도 4(B) 와 같이 되고, 도 4(B) 중의 Lx 및 Ly 는 코일 (11) 의 권수가 1 인 경우의 Lx(Ly) 에, 코일 (11) 의 권수가 2 이상의 짝수인 경우의 Lx(Ly) 를 더함과 함께, M0 을 더한 값, 즉 (L0＋L1－M1)＋(L2＋M2)＋M0 이 된다. Lz 도 동일하게 하여, M1－M2 가 된다.
계속해서, 상기를 더욱 일반화한 코일 (11) 의 권수 (n) (n 은 3 이상의 홀수) 인 경우에 관해서 설명한다. 코일 (11) 의 권수가 3 이상의 홀수인 경우에는, 코일 (11) 의 권수가 1 인 경우와, 코일 (11) 의 권수가 n-1 (n-1 은 2 이상의 짝수) 인 경우를 조합한 회로로 간주할 수 있다. 따라서, 도 5(A) 에 나타낸 바와 같이, 단자 (1A, 1B) 사이에 전류 (i1) 를 흐르게 하면, 자성체부분 (5A) 에 자속 (φ0), 자성체부분 (5B) 에 자속 (φ1) 이 각각 생김과 함께, 자성체부분 (5A) 에서 자성체부분 (5B) 을 향하는 자속 (φn-1) 이 생기는 것으로 생각할 수 있다. 이 때, 권수가 1 인 코일 (11) 에서 발생한 자속 (φ0) 이, 권수가 n-1 인 코일 (11) 과 쇄교하기 때문에, 이것에 의해 상호 인덕턴스 (M0) 가 생긴다. 그 때문에, 상호 인덕턴스 (M0) 는 n-1 의 크기에 따라서 값이 변화한다.
이것으로부터, 도 5(A) 에 나타낸 노이즈 억제 회로의 등가 회로는 도 5(B) 와 같이 된다. 또, 도 5(B) 중의 Lx 및 Ly 는 코일 (11) 의 권수가 1 인 경우의 Lx(Ly) 에, 코일 (11) 의 권수가 2 이상의 짝수인 경우의 Lx(Ly) 를 더함과 함께, M0 을 더한 값, 즉, (L0＋L1－M1)＋(Ln -1＋Mn -1)＋M0 이 된다. Lz 도 동일하게 하여, M1－Mn -1 이 된다.
여기서, 상기 이론식으로부터 얻은 계산치가 실험에 의해 얻은 실측치와 잘 일치하는 것을 검증한다.
실험에 있어서의 계측의 방법을 설명하면, 우선 코일 (11) 의 권수를 1 로 하고, 단자 (1A, 1B) 사이의 인덕터 La1=((L0＋L1－M1)＋M1=L0＋L1) 를 계측함과 함께, 단자 (1A, 2A) 사이의 인덕터 Lb1=((L0＋L1－M1)＋(L0＋L1－M1)=2(L0＋L1－M1)) 를 계측하였다. 다음으로, 코일 (11) 의 권수를 2 로 하고, 단자 (1A, 1B) 사이의 인덕터 La2=((L2＋M2)－M2=L2) 를 계측함과 함께, 단자 (1A, 2A) 사이의 인덕터 Lb2=((L2＋M2)＋(L2＋M2)=2(L2＋M2)) 를 계측하였다. 그리고, 코일 (11) 의 권수를 3 으로 하고, 단자 (1A, 1B) 사이의 인덕터 La3=(((L0＋L1－M1)＋(L2＋M2)＋M0)＋(M1－M2)=L0＋L1＋L2＋M0) 를 계측함과 함께, 단자 (1A, 2A) 사이의 인덕터 Lb3=(((L0＋L1－M1)＋(L2＋M2)＋M0)＋((L0＋L1－M1)＋(L2＋M2)＋M0)=2((L0＋L1－M1)＋(L2＋M2)＋M0) ) 를 계측하였다.
상기한 바와 같이 하여 계측한 결과 얻어진 Lb3 의 값은, 1.53μH 였다. 한편, 이론식으로부터 얻은 Lb3 의 값은 1.52μH 였다. 이것으로부터, 코일 (11) 의 권수를 3 으로 한 경우에는, 이론식으로부터 얻은 계산치가 실험에 의해 얻은 실측치와 잘 일치하는 것을 확인할 수 있다. 또한, 코일 (11) 의 권수를 3 이상의 홀수로 한 경우라도, 코일 (11) 의 권수를 3 으로 한 경우와 동일한 이론을 적용할 수 있다는 점에서, 양자의 값이 잘 일치하는 것으로 생각된다.
그런데, 코일 (11) 의 권수가 1 이상의 홀수인 경우, 도 5(B) 에 나타낸 바와 같이, 제 1 코일 (11A) 및 제 2 코일 (11B) 의 접속점 (P) 과 제 2 도전선 (4) 사이에 제 3 인덕터를 커패시터와 직렬로 삽입 접속시키고 있는 종래 구성과 동일한 감쇠 특성을 얻는 것이 원리적으로 가능해진다. 그 때문에, 제 3 인덕터를 삽입하지 않더라도, 마치 제 3 인덕터가 삽입되어 있는 것처럼 노이즈 억제 회로를 작용시키는 것이 가능해진다. 그 결과, 단자 (2A) 와 단자 (2B) 사이의 전압 (Vo) 은, 단자 (1A) 와 단자 (1B) 사이에 인가된 전압 (Vi) 보다도 작아진다. 반대로, 단자 (2A) 와 단자 (2B) 사이에 노멀 모드의 전압이 인가된 경우에도, 상기 설명과 동일하게 하여, 단자 (1A) 와 단자 (1B) 사이의 전압은 단자 (2A) 와 단자 (2B) 사이에 인가된 전압보다도 작아진다. 이와 같이, 이상적으로는, 단자 (1A, 1B) 에 노멀 모드 노이즈가 인가된 경우와, 단자 (2A, 2B) 에 노멀 모드 노이즈가 인가된 경우, 어느 경우에서도 노멀 모드 노이즈를 억제할 수 있다.
이와 같이, 본 실시형태의 노이즈 억제 회로는, 코일 (11) 의 권수를 1 이상 의 홀수로 함으로써, 제 1 코일 (11A) 및 제 2 코일 (11B) 의 접속점 (P) 과 제 2 도전선 (4) 사이에 제 3 인덕터를 커패시터와 직렬로 삽입 접속시키고 있는 종래 구성과 동일한 감쇠 특성을 얻는 것이 원리적으로 가능해진다. 그 때문에, 제 3 인덕터를 삽입하지 않더라도 마치 제 3 인덕터가 삽입되어 있는 것처럼 노이즈 억제 회로를 작용시키는 것이 가능해진다.
단, 코일 (11) 의 권수가 3 이상의 홀수인 경우에는, 코일 (11) 의 권선 중 짝수로 감은 것의 권수를 변화시킴으로써, Lx, Ly 및 Lz 의 값, 즉 감쇠 특성을 자유롭게 변화시키는 것이 가능하다. 예를 들어, 도 6 에 예시한 바와 같이, 코일 (11) 의 권선 중 짝수로 감은 것의 권수를 크게 하면 상호 인덕턴스 (Lz) 가 작아지기 때문에, 감쇠극이 고주파측으로 이동한다. 반대로, 코일 (11) 의 권선 중 짝수로 감은 것의 권수를 작게 하면 상호 인덕턴스 (Lz) 가 커지기 때문에, 감쇠극이 저주파측으로 이동한다. 이와 같이 상호 인덕턴스 (Lz) 를 조절함으로써, 제 3 인덕터가 삽입되어 있지 않더라도 원하는 감쇠 특성을 얻는 것이 가능하다. 따라서, 설계의 자유도 관점에서는, 코일 (11) 의 권수가 3 이상의 홀수인 것이 바람직하다.
그런데, 상기한 바와 같이 홀수로 감은 것이 아니라, 짝수로 감은 경우에는 상호 인덕턴스의 값이 마이너스가 되어 버리기 때문에, 종래 구성과 동일한 감쇠 특성을 얻는 것이 원리적으로 불가능하다. 또한, 상호 인덕턴스의 값이 마이너스로 되기 때문에, 제 3 인덕터를 직렬로 삽입 접속하지 않은 경우에는, 홀수로 감은 경우와 비교하여 노이즈 억제 회로의 감쇠량이 매우 작아져, 실용에 견딜 수 있 는 감쇠량을 확보하기가 어렵다.
그러나, 본 실시형태와 같이, 홀수로 감은 경우에는, 상술한 바와 같이, 종래 구성과 동일한 감쇠 특성을 얻는 것이 원리적으로 가능하기 때문에, 짝수로 감은 경우와 비교하여 노이즈 억제 회로의 감쇠량을 매우 크게 할 수 있어, 실용에 견딜 수 있는 감쇠량을 확보할 수 있다.
또, 본 실시형태는, 도 7 에 나타낸 바와 같이, 제 1 코일 (11A) 및 제 2 코일 (11B) 의 접속점 (P) 과 제 2 도전선 (4) 사이에 조정용 인덕터 (7) 를 직렬로 삽입 접속하는 것을 배제하는 것은 아니다. 따라서, 예를 들어, 상호 인덕턴스의 결합계수의 편차에 따라서 조정용 인덕터 (7) 를 직렬로 삽입 접속하여 원하는 감쇠 특성이 얻어지도록 해도 상관없다. 또한, 예를 들어, 저주파측의 감쇠량을 크게 하고 싶은 경우에 조정용 인덕터 (7) 를 삽입하도록 해도 상관없다.
이와 같이, 본 실시형태의 노이즈 억제 회로에 의하면, 합계 권수가 홀수가 되도록 자성체부분 (5A) 에 감겨짐과 함께 제 1 도전선 (3) 에 직렬적으로 삽입 접속된 제 1 코일 (11A) 및 제 2 코일 (11B) 로 이루어지는 인덕터를 구비하도록 했기 때문에, 실용에 견딜 수 있는 감쇠량을 확보하면서, 제 3 인덕터를 생략할 수 있다. 그 결과, 기기의 소형화나 중량의 경량화를 실현할 수 있고, 비용의 삭감도 실현할 수 있다.
또한, 가령 미세조정용 인덕터를 삽입하는 경우라도, 제 3 인덕터와 같이 인덕턴스가 매우 큰 것을 필요로 하지 않기 때문에, 기기의 소형화나 중량의 경량화를 방해하지는 않는다.
또, 각 실시형태에 관련된 노이즈 억제 회로는, 전력 변환 회로가 발생하는 리플 전압이나 노이즈를 저감하는 수단이나, 전력선 통신에 있어서 전력선 상의 노이즈를 저감하거나, 실내 전력선 상의 통신 신호가 옥외 전력선으로 누설되는 것을 방지하는 수단으로서 이용할 수 있다.
또, 본 발명은 상기 실시형태에 한정되지 않고, 여러 가지 변경이 가능하다.
본 발명의 노이즈 억제 회로에 의하면, 합계 권수가 홀수가 되도록 자심의 하나의 자성체부분에 감겨짐과 함께 제 1 도전선에 직렬적으로 삽입 접속된 제 1 코일 및 제 2 코일로 이루어지는 인덕터를 구비하였기 때문에, 실용에 견딜 수 있는 감쇠량을 확보하면서, 제 3 인덕터를 생략할 수 있다. 그 결과, 기기의 소형화나 중량의 경량화를 실현할 수 있고, 비용의 삭감도 실현할 수 있다.

Claims (5)

  1. 제 1 및 제 2 도전선에 의해 전송되어, 이들 도전선 사이에서 전위차를 발생시키는 노멀 모드 노이즈를 억제하는 회로로서,
    하나의 자성체부분과 이 하나의 자성체부분에 자기적으로 연결된 다른 자성체부분을 포함함과 함께, 상기 하나의 자성체부분을 공유하도록 하여 2 개의 자기 루프를 구성하는 자심과,
    합계 권수가 홀수가 되도록 상기 자심의 상기 하나의 자성체부분에 감겨짐과 함께 상기 제 1 도전선에 직렬적으로 삽입 접속된 제 1 코일 및 제 2 코일로 이루어지는 인덕터와,
    일단이 상기 제 1 코일 및 제 2 코일의 접속점에 접속되고, 타단이 상기 제 2 도전선에 접속된 커패시터
    를 구비하는 것을 특징으로 하는 노이즈 억제 회로.
  2. 제 1 항에 있어서,
    상기 제 1 코일 및 제 2 코일의 합계 권수가 3 이상의 홀수인 것을 특징으로 하는 노이즈 억제 회로.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 코일과 제 2 코일의 인덕턴스는 서로 동일한 것을 특징으로 하는 노이즈 억제 회로.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 인덕터를 구성하는 권선의 양단은, 상기 자심 내에 생기는 자로(磁路)를 포함하는 면을 기준으로 하여 일방의 측에 위치하고, 상기 접속점은 타방의 측에 위치하는 것을 특징으로 하는 노이즈 억제 회로.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 코일 및 제 2 코일의 접속점과 상기 제 2 도전선 사이에, 상기 커패시터와 직렬로 삽입 접속된 조정용 인덕터를 더 구비하는 것을 특징으로 하는 노이즈 억제 회로.
KR1020050114267A 2004-12-28 2005-11-28 노이즈 억제 회로 KR100673347B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004381407A JP2006186950A (ja) 2004-12-28 2004-12-28 ノイズ抑制回路
JPJP-P-2004-00381407 2004-12-28

Publications (2)

Publication Number Publication Date
KR20060076191A KR20060076191A (ko) 2006-07-04
KR100673347B1 true KR100673347B1 (ko) 2007-01-24

Family

ID=36071967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050114267A KR100673347B1 (ko) 2004-12-28 2005-11-28 노이즈 억제 회로

Country Status (5)

Country Link
US (1) US7193869B2 (ko)
EP (1) EP1677419A1 (ko)
JP (1) JP2006186950A (ko)
KR (1) KR100673347B1 (ko)
CN (1) CN1797977A (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176786B2 (en) * 2000-01-20 2007-02-13 Current Technologies, Llc Method of isolating data in a power line communications network
JP4219907B2 (ja) * 2005-03-31 2009-02-04 Ｔｄｋ株式会社 ノイズ抑制回路
US7714682B2 (en) * 2007-06-21 2010-05-11 Current Technologies, Llc Power line data signal attenuation device and method
AU2008259357B2 (en) * 2008-12-18 2010-09-16 Canon Kabushiki Kaisha Automatic image cropping
US9313053B2 (en) * 2012-05-15 2016-04-12 Broadcom Corporation Filter circuitry
DE102012023448A1 (de) * 2012-11-30 2014-06-05 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Verfahren zum Orten von fehlerhaften Stellen in einem HF-Signalübertragspfad
JP6114660B2 (ja) * 2013-08-23 2017-04-12 日立オートモティブシステムズ株式会社 電力変換装置
CN103812527B (zh) * 2014-03-03 2016-03-23 杭州再灵电子科技有限公司 一种基于直流载波的高带宽信号传输装置
CN103812528B (zh) * 2014-03-03 2016-06-01 杭州再灵电子科技有限公司 一种直流载波电路
US9424984B2 (en) 2014-03-05 2016-08-23 Wisconsin Alumni Research Foundation Integrated capacitor and inductor having co-located magnetic and electrical energy storage volumes
US20160285360A1 (en) * 2015-03-24 2016-09-29 Ford Global Technologies, Llc Method and apparatus for electromagnetic interference reduction
CN106100313A (zh) * 2015-04-27 2016-11-09 松下知识产权经营株式会社 电源电路
JP6425632B2 (ja) * 2015-08-03 2018-11-21 三菱電機株式会社 プリント基板
US9934903B2 (en) 2015-08-14 2018-04-03 Wisconsin Alumni Research Foundation Integrated capacitor and inductor with low parasitic inductance
US10381897B2 (en) 2017-07-25 2019-08-13 Wisconsin Alumni Research Foundation Bus bar with integrated voltage rise time filter
WO2019073904A1 (ja) * 2017-10-13 2019-04-18 ナブテスコ株式会社 Ａｃ－ａｃコンバータ回路
JP6972435B2 (ja) * 2019-06-07 2021-11-24 三菱電機株式会社 ノイズフィルタ及び電源装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2436925A (en) * 1943-12-31 1948-03-02 Eugene H Haug Electric regulating apparatus
US2380522A (en) * 1944-06-09 1945-07-31 Salle Nat Bank Power factor controlling apparatus
US3708744A (en) * 1971-08-18 1973-01-02 Westinghouse Electric Corp Regulating and filtering transformer
US4422056A (en) * 1981-09-28 1983-12-20 General Electric Company Integrated multi-stage electrical filter
US6018468A (en) * 1997-04-08 2000-01-25 Eos Corporation Multi-resonant DC-to-DC converter
AU759545B2 (en) * 1999-04-09 2003-04-17 1061933 Ontario Inc. Universal harmonic mitigating system
CA2268480C (en) * 1999-04-09 2001-06-19 1061933 Ontario Inc. Universal harmonic mitigating system
US6362986B1 (en) * 2001-03-22 2002-03-26 Volterra, Inc. Voltage converter with coupled inductive windings, and associated methods
US6549434B2 (en) * 2001-09-20 2003-04-15 Rockwell Automation Technologies, Inc. Harmonic mitigating method and apparatus

Also Published As

Publication number Publication date
EP1677419A1 (en) 2006-07-05
JP2006186950A (ja) 2006-07-13
US7193869B2 (en) 2007-03-20
KR20060076191A (ko) 2006-07-04
US20060139971A1 (en) 2006-06-29
CN1797977A (zh) 2006-07-05

Similar Documents

Publication Publication Date Title
KR100673347B1 (ko) 노이즈 억제 회로
US7459995B2 (en) Noise suppression circuit
KR100717558B1 (ko) 노이즈 억제 회로
US7378929B2 (en) Method and apparatus for substantially reducing electrical displacement current flow between input and output circuits coupled to input and output windings of an energy transfer element
US7403403B2 (en) Noise suppressor
US20070252664A1 (en) Noise Suppression Circuit
KR20050048606A (ko) 커먼모드 신호 억제 회로 및 노말모드 신호 억제 회로
US7116203B2 (en) Circuit using choke coil and choke coil
JP2006203862A (ja) ノイズ抑制回路
JP2004297551A (ja) ノイズフィルタ装置及びスイッチング電源装置
JP4424476B2 (ja) ノイズ抑制回路
JP2006013168A (ja) コイルおよびラインフィルタ
JP2006287577A (ja) ノイズ抑制回路
JP2006186620A (ja) ラインフィルタ
JP4275034B2 (ja) ノイズ抑制回路
JP2005117218A (ja) ノイズ抑制回路
JP4290643B2 (ja) フィルタ回路
JPH0832394A (ja) ノイズフィルタ
JP2004080437A (ja) ノーマルモード信号抑制回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee