TWI718029B

TWI718029B - 加速放電裝置

Info

Publication number: TWI718029B
Application number: TW109108734A
Authority: TW
Inventors: 詹子增
Original assignee: 宏碁股份有限公司
Priority date: 2020-03-17
Filing date: 2020-03-17
Publication date: 2021-02-01
Also published as: TW202137660A; US10911036B1

Abstract

一種加速放電裝置，包括：一第一並聯式電感元件、一第二並聯式電感元件、一第一電容器、一雜訊抑制元件、一單向元件、一第一放電電路、一第二放電電路、一第一切換器，以及一第二切換器。第一並聯式電感元件係根據一第一輸入電位來產生一第一控制電位。第二並聯式電感元件係根據一第二輸入電位來產生一第二控制電位。第一切換器係根據第一控制電位來選擇性地將第一並聯式電感元件經由第二放電電路耦接至大地。第二切換器係根據第二控制電位來選擇性地將第二並聯式電感元件經由第二放電電路耦接至大地。

Description

加速放電裝置

本發明係關於一種加速放電裝置，特別係關於一種可符合國際電工委員會之規範之加速放電裝置。

國際電工委員會(International Electrotechnical Commission，IEC)已訂定全新安全標準IEC 62368-1第二版，其將於2020年12月20日強制生效，並取代現行的IEC 60950標準。

根據IEC 62368-1第二版之規範，若在正常條件下將裝置之外部輸入電源移除，則裝置之輸入電位必須在2秒內放電至60V；反之，若在非正常條件下將裝置之外部輸入電源移除，則裝置之輸入電位須在2秒內放電至120V。然而，傳統之電源供應器卻往往無法達到前述規範。有鑑於此，勢必要提出一種全新之解決方案，以克服先前技術所面臨之缺陷。

在較佳實施例中，本發明提出一種加速放電裝置，包括：一第一並聯式電感元件，根據一第一輸入電位來產生一第一控制電位；一第二並聯式電感元件，根據一第二輸入電位來產生一第二控制電位；一第一電容器，耦接於該第一並聯式電感元件和該第二並聯式電感元件之間；一雜訊抑制元件，降低該第一並聯式電感元件和該第二並聯式電感元件之間之互相干擾；一單向元件，限制該第一控制電位和該第二控制電位於單一傳遞方向；一第一放電電路，耦接於該第一並聯式電感元件和該第二並聯式電感元件之間；一第二放電電路；一第一切換器，根據該第一控制電位來選擇性地將該第一並聯式電感元件經由該第二放電電路耦接至大地；以及一第二切換器，根據該第二控制電位來選擇性地將該第二並聯式電感元件經由該第二放電電路耦接至該大地。

為讓本發明之目的、特徵和優點能更明顯易懂，下文特舉出本發明之具體實施例，並配合所附圖式，作詳細說明如下。

在說明書及申請專利範圍當中使用了某些詞彙來指稱特定的元件。本領域技術人員應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及申請專利範圍當中所提及的「包含」及「包括」一詞為開放式的用語，故應解釋成「包含但不僅限定於」。「大致」一詞則是指在可接受的誤差範圍內，本領域技術人員能夠在一定誤差範圍內解決所述技術問題，達到所述基本之技術效果。此外，「耦接」一詞在本說明書中包含任何直接及間接的電性連接手段。因此，若文中描述一第一裝置耦接至一第二裝置，則代表該第一裝置可直接電性連接至該第二裝置，或經由其它裝置或連接手段而間接地電性連接至該第二裝置。

第1圖係顯示根據本發明一實施例所述之加速放電裝置100之示意圖。例如，加速放電裝置100可應用於一電源供應器，但亦不僅限於此。如第1圖所示，加速放電裝置100包括：一第一電容器C1、一第一並聯式電感元件110、一第二並聯式電感元件120、一雜訊抑制元件130、一單向元件140、一第一放電電路150、一第一切換器160、一第二切換器170，以及一第二放電電路180。必須注意的是，雖然未顯示於第1圖中，但加速放電裝置100更可包括其他元件，例如：一穩壓器或(且)一負回授電路。

第一並聯式電感元件110係根據一第一輸入電位VIN1來產生一第一控制電位VC1。第二並聯式電感元件120係根據一第二輸入電位VIN2來產生一第二控制電位VC2。第一輸入電位VIN1和第二輸入電位VIN2皆可來自一外部輸入電源，其中第一輸入電位VIN1和第二輸入電位VIN2之間可形成具有任意頻率和任意振幅之一交流電壓。例如，此交流電壓之頻率可約為50Hz或60Hz，而交流電壓之方均根值可約由90V至264V，但亦不僅限於此。第一電容器C1係耦接於第一並聯式電感元件110和第二並聯式電感元件120之間。雜訊抑制元件130係用於降低第一並聯式電感元件110和第二並聯式電感元件120之間之互相干擾。單向元件140係用於限制第一控制電位VC1和第二控制電位VC2於單一傳遞方向。第一放電電路150係耦接於第一並聯式電感元件110和第二並聯式電感元件120之間。第一切換器160係根據第一控制電位VC1來選擇性地將第一並聯式電感元件110經由第二放電電路180耦接至大地199。大地199可指地球，或指耦接至地球之任一接地路徑，其並非屬於加速放電裝置100之內部元件。例如，若第一控制電位VC1為高邏輯位準(例如：邏輯「1」)，則第一切換器160即將第一並聯式電感元件110經由第二放電電路180耦接至大地199(亦即，第一切換器160可近似於一短路路徑)；反之，若第一控制電位VC1為低邏輯位準(例如：邏輯「0」)，則第一切換器160不會將第一並聯式電感元件110經由第二放電電路180耦接至大地199(亦即，第一切換器160可近似於一開路路徑)。第二切換器170係根據第二控制電位VC2來選擇性地將第二並聯式電感元件120經由第二放電電路180耦接至大地199。例如，若第二控制電位VC2為高邏輯位準，則第二切換器170即將第二並聯式電感元件120經由第二放電電路180耦接至大地199(亦即，第二切換器170可近似於一短路路徑)；反之，若第二控制電位VC2為低邏輯位準，則第二切換器170不會將第二並聯式電感元件120經由第二放電電路180耦接至大地199(亦即，第二切換器170可近似於一開路路徑)。根據實際量測結果，此種設計方式可在外部輸入電源被移除時(或第一輸入電位VIN1和第二輸入電位VIN2皆消失時)大幅提升加速放電裝置100之整體放電速度，以符合IEC 62368-1第二版之規範。

以下實施例將介紹加速放電裝置100之詳細結構及操作方式。必須理解的是，這些圖式和敘述僅為舉例，而非用於限制本發明之範圍。

第2圖係顯示根據本發明一實施例所述之加速放電裝置200之示意圖。在第2圖之實施例中，加速放電裝置200具有一第一輸入節點NIN1和一第二輸入節點NIN2，並包括一第一電容器C1、一第一並聯式電感元件210、一第二並聯式電感元件220、一雜訊抑制元件230、一單向元件240、一第一放電電路250、一第一切換器260、一第二切換器270，以及一第二放電電路280。加速放電裝置200之第一輸入節點NIN1和第二輸入節點NIN2可由一外部輸入電源處分別接收一第一輸入電位VIN1和一第二輸入電位VIN2，其中第一輸入電位VIN1和第二輸入電位VIN2之間可形成具有任意頻率和任意振幅之一交流電壓。

第一電容器C1之第一端係耦接至第一輸入節點NIN1，而第一電容器C1之第二端係耦接至第二輸入節點NIN2。

第一並聯式電感元件210包括一第一電感器L1和一第二電感器L2。第一電感器L1之第一端係耦接至第一輸入節點NIN1，而第一電感器L1之第二端係耦接至一第一節點N1以輸出一第一控制電位VC1。第二電感器L2之第一端係耦接至第一輸入節點NIN1，而第二電感器L2之第二端係耦接至第一節點N1。

第二並聯式電感元件220包括一第三電感器L3和一第四電感器L4。第三電感器L3之第一端係耦接至第二輸入節點NIN2，而第三電感器L3之第二端係耦接至一第二節點N2以輸出一第二控制電位VC2。第四電感器L4之第一端係耦接至第二輸入節點NIN2，而第四電感器L4之第二端係耦接至第二節點N2。在一些實施例中，第三電感器L3係與第二電感器L2形成於同一鐵芯上，使得第三電感器L3和第二電感器L2兩者互相耦合。

雜訊抑制元件230包括一第一二極體D1和一第二二極體D2。第一二極體D1之陽極係耦接至第一輸入節點NIN1，而第一二極體D1之陰極係耦接至一第三節點N3。第二二極體D2之陽極係耦接至第二輸入節點NIN2，而第二二極體D2之陰極係耦接至第三節點N3。在一些實施例中，雜訊抑制元件230可用於防止電壓雜訊或電流雜訊於第二電感器L2和第三電感器L3之間進行傳遞，即使此二者係形成於同一鐵芯上。

單向元件240包括一第三二極體D3和一第四二極體D4。第三二極體D3之陽極係耦接至第一節點N1以接收第一控制電位VC1，而第三二極體D3之陰極係耦接至一第四節點N4。第四二極體D4之陽極係耦接至第二節點N2以接收第二控制電位VC2，而第四二極體D4之陰極係耦接至一第五節點N5。在一些實施例中，第三二極體D3可限制第一控制電位VC1僅能由第一節點N1傳送往第四節點N4，而第四二極體D4可限制第二控制電位VC2僅能由第二節點N2傳送往第五節點N5。亦即，單向元件240可避免第一控制電位VC1和第二控制電位VC2意外回灌至第一並聯式電感元件210和第二並聯式電感元件220。

第一放電電路250包括一第一電阻器R1和一第二電阻器R2。第一電阻器R1之第一端係耦接至第一節點N1，而第一電阻器R1之第二端係耦接至一第六節點N6。第二電阻器R2之第一端係耦接至第二節點N2，而第二電阻器R2之第二端係耦接至第六節點N6。

第一切換器260包括一第一電晶體M1。第一電晶體M1可為一N型金氧半場效電晶體。第一電晶體M1之控制端係耦接至第四節點N4(可間接地接收第一控制電位VC1)，第一電晶體M1之第一端係耦接至一第七節點N7，而第一電晶體M1之第二端係耦接至第一節點N1。在一些實施例中，若第一控制電位VC1為高邏輯位準，則第一電晶體M1即被致能；反之，若第一控制電位VC1為低邏輯位準，則第一電晶體M1即被禁能。

第二切換器270包括一第二電晶體M2。第二電晶體M2可為一N型金氧半場效電晶體。第二電晶體M2之控制端係耦接至第五節點N5(可間接地接收第二控制電位VC2)，第二電晶體M2之第一端係耦接至一第八節點N8，而第二電晶體M2之第二端係耦接至第二節點N2。在一些實施例中，若第二控制電位VC2為高邏輯位準，則第二電晶體M2即被致能；反之，若第二控制電位VC2為低邏輯位準，則第二電晶體M2即被禁能。

第二放電電路280包括一第二電容器C2、一第三電阻器R3，以及一第四電阻器R4。第二電容器C2之第一端係耦接至第七節點N7，而第二電容器C2之第二端係耦接至第八節點N8。第三電阻器R3之第一端係耦接至第七節點N7，而第三電阻器R3之第二端係耦接至一第九節點N9。第九節點N9更可耦接至大地299。大地299可指地球，或指耦接至地球之任一接地路徑，其並非屬於加速放電裝置200之內部元件。第四電阻器R4之第一端係耦接至第八節點N8，而第四電阻器R4之第二端係耦接至第九節點N9。

在一些實施例中，加速放電裝置200更包括一橋式整流器290。橋式整流器290包括一第五二極體D5、一第六二極體D6、一第七二極體D7，以及一第八二極體D8。第五二極體D5之陽極係耦接至一接地電位VSS(例如：0V)，而第五二極體D5之陰極係耦接至第一節點N1。第六二極體D6之陽極係耦接至接地電位VSS，而第六二極體D6之陰極係耦接至第二節點N2。第七二極體D7之陽極係耦接至第一節點N1，而第七二極體D7之陰極係耦接至一第十節點N10。第八二極體D8之陽極係耦接至第二節點N2，而第八二極體D8之陰極係耦接至第十節點N10。必須注意的是，橋式整流器290僅為一選用元件，在其他實施例中亦可由加速放電裝置200中移除之。另外，若省略橋式整流器290，則第一節點N1或(且)第二節點N2亦可直接或間接地耦接至接地電位VSS。

在一些實施例中，加速放電裝置200之操作原理可如下列所述。在一初始模式中，加速放電裝置200尚未接收到第一輸入電位VIN1和第二輸入電位VIN2，故第一電晶體M1和第二電晶體M2均為禁能狀態。在一正常操作模式中，加速放電裝置200已接收到第一輸入電位VIN1和第二輸入電位VIN2，故第一電容器C1會開始儲存能量，第一並聯式電感元件210和第二並聯式電感元件220會各自形成一電流路徑，而第一電晶體M1和第二電晶體M2則會輪流被致能。詳細而言，若第一輸入電位VIN1為正值(亦即，高於接地電位VSS)，則第一電容器C1上一部份之能量將會經由第一放電電路250釋放至接地電位VSS，而第一電容器C1上另一部份之能量將會經由致能之第一電晶體M1和第二放電電路280釋放至大地299。反之，若第二輸入電位VIN2為正值，則第一電容器C1上一部份之能量將會經由第一放電電路250釋放至接地電位VSS，而第一電容器C1上另一部份之能量將會經由致能之第二電晶體M2和第二放電電路280釋放至大地299。在一斷電測試模式中，對應之外部輸入電源會被移除(或是第一輸入電位VIN1和第二輸入電位VIN2皆消失)，此時第一電容器C1所儲存之能量仍可藉由前述之放電路徑進行釋放。必須注意的是，由於同時使用第一並聯式電感元件210、第二並聯式電感元件220、第一放電電路250，以及第二放電電路280，故加速放電裝置200之整體放電時間將能大幅縮短。

第3圖係顯示根據本發明一實施例所述之斷電測試模式中加速放電裝置200之第一輸入電位VIN1之波形圖。若在正常條件下將外部輸入電源移除，則第一輸入電位VIN1(或第二輸入電位VIN2)由一高電位位準(例如：交流電壓264V，或是直流電壓370V)下降至60V所花費之一第一放電時間T1約為1.315秒，其小於IEC 62368-1第二版所規範之2秒。

第4圖係顯示根據本發明一實施例所述之斷電測試模式中加速放電裝置200之第一輸入電位VIN1之波形圖。若在非正常條件下(亦即，加速放電裝置200之任一元件被設定為開路或短路)將外部輸入電源移除，則第一輸入電位VIN1(或第二輸入電位VIN2)由一高電位位準(例如：交流電壓264V，或是直流電壓370V)下降至120V所花費之一第二放電時間T2約為0.79秒，其亦小於IEC 62368-1第二版所規範之2秒。

在一些實施例中，加速放電裝置200之元件參數可如下列所述。第一電容器C1之電容值可介於0.327μF至0.333μF之間，較佳為0.33μF。第二電容器C2之電容值可介於0.99μF至1.01μF之間，較佳為1μF。第一電感器L1之電感值可介於6.31mH至6.97mH之間，較佳為6.64mH。第二電感器L2之電感值可介於6.31mH至6.97mH之間，較佳為6.64mH。第三電感器L3之電感值可介於6.31mH至6.97mH之間，較佳為6.64mH。第四電感器L4之電感值可介於6.31mH至6.97mH之間，較佳為6.64mH。第一電阻器R1之電阻值可介於1.317MΩ至1.343MΩ之間，較佳為1.33MΩ。第二電阻器R2之電阻值可介於1.317MΩ至1.343MΩ之間，較佳為1.33MΩ。第三電阻器R3之電阻值可介於198KΩ至202KΩ之間，較佳為200KΩ。第四電阻器R4之電阻值可介於198KΩ至202KΩ之間，較佳為200KΩ。以上參數範圍係根據多次實驗結果而得出，其有助於最小化加速放電裝置200之整體放電時間。

本發明提出一種新穎之加速放電裝置，其包括並聯式電感元件和雙重放電電路之設計。根據實際量測結果，使用前述設計之加速放電裝置可大幅縮短其整體放電時間，且無論在正常條件或非正常條件下均能符合IEC 62368-1第二版之規範，故其很適合應用於各種各式之電子裝置當中。

值得注意的是，以上所述之電位、電流、電阻值、電感值、電容值，以及其餘元件參數均非為本發明之限制條件。設計者可以根據不同需要調整這些設定值。本發明之加速放電裝置並不僅限於第1-4圖所圖示之狀態。本發明可以僅包括第1-4圖之任何一或複數個實施例之任何一或複數項特徵。換言之，並非所有圖示之特徵均須同時實施於本發明之加速放電裝置當中。雖然本發明之實施例係使用金氧半場效電晶體為例，但本發明並不僅限於此，本技術領域人士可改用其他種類之電晶體，例如：接面場效電晶體，或是鰭式場效電晶體等等，而不致於影響本發明之效果。

在本說明書以及申請專利範圍中的序數，例如「第一」、「第二」、「第三」等等，彼此之間並沒有順序上的先後關係，其僅用於標示區分兩個具有相同名字之不同元件。

本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100,200:加速放電裝置 110,210:第一並聯式電感元件 120,220:第二並聯式電感元件 130,230:雜訊抑制元件 140,240:單向元件 150,250:第一放電電路 160,260:第一切換器 170,270:第二切換器 180,280:第二放電電路 199,299:大地 290:橋式整流器 C1:第一電容器 C2:第二電容器 D1:第一二極體 D2:第二二極體 D3:第三二極體 D4:第四二極體 D5:第五二極體 D6:第六二極體 D7:第七二極體 D8:第八二極體 L1:第一電感器 L2:第二電感器 L3:第三電感器 L4:第四電感器 M1:第一電晶體 M2:第二電晶體 N1:第一節點 N2:第二節點 N3:第三節點 N4:第四節點 N5:第五節點 N6:第六節點 N7:第七節點 N8:第八節點 N9:第九節點 N10:第十節點 NIN1:第一輸入節點 NIN2:第二輸入節點 R1:第一電阻器 R2:第二電阻器 R3:第三電阻器 R4:第四電阻器 T1:第一放電時間 T2:第二放電時間 VIN1:第一輸入電位 VIN2:第二輸入電位 VC1:第一控制電位 VC2:第二控制電位 VSS:接地電位

第1圖係顯示根據本發明一實施例所述之加速放電裝置之示意圖。第2圖係顯示根據本發明一實施例所述之加速放電裝置之示意圖。第3圖係顯示根據本發明一實施例所述之斷電測試模式中加速放電裝置之第一輸入電位之波形圖。第4圖係顯示根據本發明一實施例所述之斷電測試模式中加速放電裝置之第一輸入電位之波形圖。

100:加速放電裝置

110:第一並聯式電感元件

120:第二並聯式電感元件

130:雜訊抑制元件

140:單向元件

150:第一放電電路

160:第一切換器

170:第二切換器

180:第二放電電路

199:大地

C1:第一電容器

VIN1:第一輸入電位

VIN2:第二輸入電位

VC1:第一控制電位

VC2:第二控制電位

Claims

一種加速放電裝置，包括：一第一並聯式電感元件，根據一第一輸入電位來產生一第一控制電位；一第二並聯式電感元件，根據一第二輸入電位來產生一第二控制電位；一第一電容器，耦接於該第一並聯式電感元件和該第二並聯式電感元件之間；一雜訊抑制元件，降低該第一並聯式電感元件和該第二並聯式電感元件之間之互相干擾；一單向元件，限制該第一控制電位和該第二控制電位於單一傳遞方向；一第一放電電路，耦接於該第一並聯式電感元件和該第二並聯式電感元件之間；一第二放電電路；一第一切換器，根據該第一控制電位來選擇性地將該第一並聯式電感元件經由該第二放電電路耦接至大地；以及一第二切換器，根據該第二控制電位來選擇性地將該第二並聯式電感元件經由該第二放電電路耦接至該大地。
如請求項1所述之加速放電裝置，其中該第一並聯式電感元件包括：一第一電感器，具有一第一端和一第二端，其中該第一電感器之該第一端係耦接至一第一輸入節點以接收該第一輸入電位，而該第一電感器之該第二端係耦接至一第一節點以輸出該第一控制電位；以及一第二電感器，具有一第一端和一第二端，其中該第二電感器之該第一端係耦接至該第一輸入節點，而該第二電感器之該第二端係耦接至該第一節點。
如請求項2所述之加速放電裝置，其中該第二並聯式電感元件包括：一第三電感器，具有一第一端和一第二端，其中該第三電感器之該第一端係耦接至一第二輸入節點以接收該第二輸入電位，而該第三電感器之該第二端係耦接至一第二節點以輸出該第二控制電位；以及一第四電感器，具有一第一端和一第二端，其中該第四電感器之該第一端係耦接至該第二輸入節點，而該第四電感器之該第二端係耦接至該第二節點；其中該第一電容器具有一第一端和一第二端，該第一電容器之該第一端係耦接至該第一輸入節點，而該第一電容器之該第二端係耦接至該第二輸入節點。
如請求項3所述之加速放電裝置，其中該雜訊抑制元件包括：一第一二極體，具有一陽極和一陰極，其中該第一二極體之該陽極係耦接至該第一輸入節點，而該第一二極體之該陰極係耦接至一第三節點；以及一第二二極體，具有一陽極和一陰極，其中該第二二極體之該陽極係耦接至該第二輸入節點，而該第二二極體之該陰極係耦接至該第三節點。
如請求項3所述之加速放電裝置，其中該單向元件包括：一第三二極體，具有一陽極和一陰極，其中該第三二極體之該陽極係耦接至該第一節點以接收該第一控制電位，而該第三二極體之該陰極係耦接至一第四節點；以及一第四二極體，具有一陽極和一陰極，其中該第四二極體之該陽極係耦接至該第二節點以接收該第二控制電位，而該第四二極體之該陰極係耦接至一第五節點。
如請求項3所述之加速放電裝置，其中該第一放電電路包括：一第一電阻器，具有一第一端和一第二端，其中該第一電阻器之該第一端係耦接至該第一節點，而該第一電阻器之該第二端係耦接至一第六節點；以及一第二電阻器，具有一第一端和一第二端，其中該第二電阻器之該第一端係耦接至該第二節點，而該第二電阻器之該第二端係耦接至該第六節點。
如請求項5所述之加速放電裝置，其中該第一切換器包括：一第一電晶體，具有一控制端、一第一端，以及一第二端，其中該第一電晶體之該控制端係耦接至該第四節點，該第一電晶體之該第一端係耦接至一第七節點，而該第一電晶體之該第二端係耦接至該第一節點。
如請求項7所述之加速放電裝置，其中該第二切換器包括：一第二電晶體，具有一控制端、一第一端，以及一第二端，其中該第二電晶體之該控制端係耦接至該第五節點，該第二電晶體之該第一端係耦接至一第八節點，而該第二電晶體之該第二端係耦接至該第二節點。
如請求項8所述之加速放電裝置，其中該第二放電電路包括：一第二電容器，具有一第一端和一第二端，其中該第二電容器之該第一端係耦接至該第七節點，而該第二電容器之該第二端係耦接至該第八節點；一第三電阻器，具有一第一端和一第二端，其中該第三電阻器之該第一端係耦接至該第七節點，而該第三電阻器之該第二端係耦接至一第九節點；以及一第四電阻器，具有一第一端和一第二端，其中該第四電阻器之該第一端係耦接至該第八節點，而該第四電阻器之該第二端係耦接至該第九節點；其中該第九節點更耦接至該大地。
如請求項3所述之加速放電裝置，更包括一橋式整流器，其中該橋式整流器包括：一第五二極體，具有一陽極和一陰極，其中該第五二極體之該陽極係耦接至一接地電位，而該第五二極體之該陰極係耦接至該第一節點；一第六二極體，具有一陽極和一陰極，其中該第六二極體之該陽極係耦接至該接地電位，而該第六二極體之該陰極係耦接至該第二節點；一第七二極體，具有一陽極和一陰極，其中該第七二極體之該陽極係耦接至該第一節點，而該第七二極體之該陰極係耦接至一第十節點；以及一第八二極體，具有一陽極和一陰極，其中該第八二極體之該陽極係耦接至該第二節點，而該第八二極體之該陰極係耦接至該第十節點。