TW201902094A

TW201902094A - 可偵測電力接收狀態且據以洩放電容電壓的控制電路及其控制方法

Info

Publication number: TW201902094A
Application number: TW106116851A
Authority: TW
Inventors: 郭敏映; 沈逸倫; 陳仁義
Original assignee: 偉詮電子股份有限公司
Priority date: 2017-05-22
Filing date: 2017-05-22
Publication date: 2019-01-01
Also published as: CN108933519A; TWI628902B; US20180337592A1; US10141836B1

Abstract

一種控制電路，包含一組交流電接收端、一整流單元、一電晶體、一開關、一偵測單元、一比較電路及一邏輯控制電路。該交流電接收端接收一外部交流電力傳到該整流單元。該整流單元輸出一操作電壓。該電晶體耦接於該整流單元及該開關之間。該偵測單元耦接於該整流單元，用以根據該操作電壓產生一第一偵測電壓及一第二偵測電壓。當該第一偵測電壓及該第二偵測電壓彼此交越時，該比較電路輸出一比較訊號。若於一預定時段未收到該比較訊號，該邏輯控制電路導通該電晶體及該開關。

Description

可偵測電力接收狀態且據以洩放電容電壓的控制電路及其控制方法

本發明關於一種控制電路，尤指一種可偵測電力接收狀態，且據以洩放電容電壓的控制電路及其控制方法。

目前應用中，交流電源是常用的電力來源，舉例而言，市電插座係習用之電源。在交流電接收端的電路中，常可配置電磁干擾（EMI）濾波器，用以濾除雜訊。電磁干擾濾波器內常有安裝電容，因此，使用電器時，該電容可能蓄集大量的電荷，導致具有高電壓。當交流電接收端從交流電源移除時（例如將插頭拔離插座時），該電容應儘速洩放電壓，方可防止使用者觸電。目前已有相關安全規定，規範洩放電壓之工程規格，舉例而言，應於1秒內將電壓洩放至安全值。

目前的電路架構中，常會配置一電阻，耦接於電磁干擾濾波器，作為電磁干擾濾波器之電容洩放電壓的路徑。此架構雖可達到洩放電壓的功效，但此電阻於交流電源供電時，會持續消耗功率，因此，先前技術的電路結構有功率耗損過高之問題。

本發明實施例提供一種控制電路，包含一組交流電接收端、一整流單元、一電晶體、一開關、一偵測單元、一比較電路、及一邏輯控制電路。該組交流電接收端用以接收一外部交流電力。該整流單元包含一第一端、一第二端、及一中介端，該整流單元之該第一端及該第二端耦接於該組交流電接收端，該整流單元之該中介端係用以對應於該外部交流電力輸出一操作電壓。該電晶體包含一第一端，耦接於該整流單元之該中介端、一控制端、及一第二端。該開關包含一第一端，耦接於該電晶體之該第二端、一控制端、及一第二端，耦接於一低電壓端。該偵測單元用以根據該操作電壓產生一第一偵測電壓及一第二偵測電壓，該偵測單元包含一輸入端，耦接於該整流單元之該中介端、一第一輸出端，用以輸出該第一偵測電壓、及一第二輸出端，用以輸出該第二偵測電壓。該比較電路包含一第一端，耦接於該偵測單元的該第一輸出端、一第二端，耦接於該偵測單元的該第二輸出端、及一輸出端，用以當該第一偵測電壓及該第二偵測電壓彼此交越時，輸出一比較訊號。該邏輯控制電路包含一輸入端，耦接於該比較電路的該輸出端、一第一輸出端，耦接於該電晶體的該控制端、及一第二輸出端，耦接於該開關的該控制端。其中若該邏輯控制電路的該輸入端於一預定時段未收到該比較訊號，該邏輯控制電路透過該邏輯控制電路的該第一輸出端及該第二輸出端導通該電晶體及該開關。

本發明實施例提供一種電路之控制方法。該電路包含一組交流電接收端、一整流單元，耦接於該組交流電接收端、一電晶體，耦接於該整流單元之一中介端、一開關，耦接於該電晶體及一低電壓端之間、一偵測單元，耦接於該整流單元之該中介端，從而接收一操作電壓、一比較電路，耦接於該偵測單元之一第一輸出端及一第二輸出端、及一邏輯控制電路，耦接於該比較電路之一輸出端、該電晶體之一控制端及該開關之一控制端。該方法包含該組交流電接收端接收一外部交流電力；該整流單元之該中介端對應於該外部交流電力輸出該操作電壓；該偵測單元根據該操作電壓產生一第一偵測電壓及一第二偵測電壓；當該比較電路偵測到該第一偵測電壓及該第二偵測電壓彼此交越，輸出一比較訊號；及該邏輯控制電路於一預定時段未收到該比較訊號時，導通該電晶體及該開關，以使一電容透過該電晶體及該開關放電。

第1圖係本發明實施例之控制電路100的應用示意圖。控制電路100可包含一組交流電接收端ACT、整流單元120、電晶體Q1、開關S1、偵測單元130、比較電路140、及邏輯控制電路150。交流電接收端ACT可用以接收外部交流電力P。例如，交流電接收端ACT可對應於插頭，且外部交流電力P可為市電或供電器材供給的交流電力。如第1圖所示，電磁干擾濾波單元110可耦接於外部交流電力P之電源、及交流電接收端ACT之間，電磁干擾濾波單元110可用以對外部交流電力P執行電磁干擾濾波操作以濾除雜訊。整流單元120可包含第一端、第二端、及中介端120i。整流單元120之第一端及第二端可耦接於該組交流電接收端ACT，中介端120i可用以對應於外部交流電力P輸出操作電壓HV。電晶體Q1包含第一端，耦接於整流單元120之中介端120i、控制端、及第二端。開關S1可包含第一端，耦接於電晶體Q1之第二端、控制端、及第二端，耦接於低電壓端VLL。偵測單元130可用以根據操作電壓HV產生第一偵測電壓VHV1及第二偵測電壓VHV2。偵測單元130包含輸入端，耦接於整流單元120之中介端120i、第一輸出端，用以輸出第一偵測電壓VHV1、及第二輸出端，用以輸出第二偵測電壓VHV2。比較電路140可包含第一端，耦接於偵測單元130的第一輸出端、第二端，耦接於偵測單元130的第二輸出端、及輸出端，用以當第一偵測電壓VHV1及第二偵測電壓VHV2彼此交越時，輸出比較訊號SC。邏輯控制電路150可包含輸入端，耦接於比較電路140的輸出端、第一輸出端，耦接於電晶體Q1的控制端、及第二輸出端，耦接於開關S1的控制端。其中若邏輯控制電路150的輸入端於預定時段仍未收到比較訊號SC，邏輯控制電路150可透過邏輯控制電路150的第一輸出端及第二輸出端導通電晶體Q1及開關S1。如第1圖所示，控制電路100可另將電力輸送到電力轉換電路555，電力轉換電路555可包含（但不限於）橋式整流器、電力轉換器之一次側線路、二次側線路等。如第1圖所示，控制電路100可另包含二極體DD及初始電容Cint，二極體DD可包含陽極端，耦接於電晶體Q1之第二端、及陰極端。控制電路100可整合於積體電路（IC）內，初始電容Cint可耦接於二極體DD之陰極端及低電壓端VLL之間，用以透過電晶體Q1接收初始電壓，以使整合控制電路的積體電路可啟動操作。第1圖之方塊圖係以模組化方式描述本發明之設計，根據實施例，若將整流單元120、電晶體Q1、開關S1、偵測單元130、比較電路140、邏輯控制電路150及/或二極體DD經合成（synthesis）後，整合為閘層次（gate level）的數位電路，仍屬於本發明的範圍。

根據實施例，如第1圖所示，電磁干擾濾波單元110可包含電容Cx，接收外部交流電力P，及一對電感L1、L2，分別耦接於電容Cx之兩端。此架構僅提供參考，並非用以限定電磁干擾濾波單元110的細部架構。

根據實施例，如第1圖所示，整流單元120可包含二極體D1、D2。二極體D1可包含陽極端，耦接於整流單元120之第一端、及陰極端，耦接於整流單元120之中介端120i。二極體D2可包含陰極端，耦接於中介端120i、及陽極端，耦接於整流單元120之第二端。此架構僅提供參考，並非用以限定整流單元120的細部架構，舉例而言，若用耦接為二極體形式的電晶體（diode-connected transistor）代換二極體D1、D2，以構成整流單元120，仍屬於本發明實施例的範圍。

第2圖係另一實施例之控制電路100的應用示意圖。相異於第1圖，第2圖中，電磁干擾濾波單元110可耦接於整流單元120之後，亦即，整流單元120係耦接於外部交流電力P的電源及電磁干擾濾波單元110之間。第1圖中，外部交流電力P係先由電磁干擾濾波單元110濾除雜訊，才傳到整流單元120的兩端。第2圖中，外部交流電力P係先傳到整流單元120的兩端，才由電磁干擾濾波單元110濾除雜訊。本發明實施例提供的控制電路100可適用於第1、2圖的應用。第2圖其他電路耦接方式係相似於第1圖，故不重述。

第3圖係實施例中，偵測單元130的架構示意圖。偵測單元130可包含第一電阻R1、第二電阻R2、第三電阻R3、低通濾波器LPF。第一電阻R1可包含第一端，耦接於偵測單元130之輸入端，接收操作電壓HV、及第二端，耦接於偵測單元130之第一輸出端，用以輸出第一偵測電壓VHV1。第二電阻R2可包含第一端，耦接於第一電阻R1之第二端、及第二端。第三電阻R3可包含第一端，耦接於第二電阻R2之第二端、及第二端，耦接於低電壓端VLL或電位低於操作電壓HV的端點。低通濾波器LPF可耦接於第二電阻R2之第二端及偵測單元130之第二輸出端之間，用以輸出第二偵測電壓VHV2。由第3圖可見，偵測單元130可為分壓單元，第一偵測電壓VHV1可為操作電壓HV的分壓，且第二偵測電壓VHV2可為操作電壓HV的另一分壓再經過低通濾波所產生的電壓。

第4圖係交流電接收端ACT接收外部交流電力P時，對應於第1至3圖之第一偵測電壓VHV1及第二偵測電壓VHV2的波形圖。第5圖可為交流電接收端ACT停止接收外部交流電力P時，對應於第1至3圖之第一偵測電壓VHV1及第二偵測電壓VHV2的波形圖。由於第二偵測電壓VHV2經過低通濾波，其波形可比第一偵測電壓VHV1扁平。在交流電接收端ACT仍接收外部交流電力P時，第一偵測電壓VHV1及第二偵測電壓VHV2會呈現交流電形式，且第一偵測電壓VHV1及第二偵測電壓VHV2可彼此交越，如時點t1、t2、t3、t4、t5、t6所示，比較電路140可包含比較器，偵測到第一偵測電壓VHV1及第二偵測電壓VHV2彼此交越，發送比較訊號SC。

當交流電接收端ACT停止接收外部交流電力P時，操作電壓HV將由電磁干擾濾波單元110的電容Cx儲存的電壓提供，故會轉為直流（direct current）形式，因此，第一偵測電壓VHV1及第二偵測電壓VHV2可停止彼此交越。第5圖中，時點t7、t8、t9仍可發生第一偵測電壓VHV1及第二偵測電壓VHV2之交越，故可視為交流電接收端ACT仍接收外部交流電力P，但若預定時段Pt後，未發生第一偵測電壓VHV1及第二偵測電壓VHV2之交越，可判斷交流電接收端ACT已停止接收外部交流電力P。舉例而言，可視為插頭已拔離插座。此情況亦可稱為交流電斷電（AC off）。

當邏輯控制電路150根據比較電路140的比較結果，判斷第一偵測電壓VHV1及第二偵測電壓VHV2已經過預定時段Pt仍未發生交越，則邏輯控制電路150可控制導通電晶體Q1及開關S2，使電容Cx的電壓經由路徑path洩放到低電壓端VLL，從而符合安全規範。由第1圖可見，當交流電接收端ACT接收外部交流電力P時，由於整流單元120具整流功能，且開關S1截止，故電流實質上不會流經路徑path，因此，整流單元120不致消耗功率。換言之，先前技術中，用以洩放電磁干擾濾波器之電壓的電阻，不斷消耗功率之缺失，在本發明實施例可得到改善。

第6圖係另一實施例中，偵測單元130的示意圖。相異於第3圖，偵測單元130可包含第一電阻R1、第二電阻R2、第三電阻R3、低通濾波器LPF，其中第一電阻R1包含第一端，耦接於偵測單元130之輸入端，用以接收操作電壓HV、及第二端。低通濾波器LPF耦接於第一電阻R1之第二端、及偵測單元之第一輸出端之間，用以輸出第一偵測電壓VHV1。第二電阻R2包含第一端，耦接於第一電阻R1之第二端、及第二端。第三電阻R3，包含第一端，耦接於第二電阻R2之第二端及偵測單元130之第二輸出端，用以輸出第二偵測電壓VHV2、及第二端。

第7圖係交流電接收端ACT停止接收外部交流電力P時，對應於第6圖之第一偵測電壓VHV1及第二偵測電壓VHV2的波形圖。如第7圖所示，第一偵測電壓VHV1及第二偵測電壓VHV2可於時點t61、t62、t63、t64發生交越，故比較電路140可發送比較訊號SC至邏輯控制單元150。時點t64後，第一偵測電壓VHV1及第二偵測電壓VHV2因交流電接收端ACT停止接收外部交流電力P，故轉為直流波形且不再交越，經過預定時段Pt’後，邏輯控制單元150可控制導通電晶體Q1及開關S1。

第8圖係另一實施例中，偵測單元130的示意圖。偵測單元130可包含第一電阻R1、第二電阻R2、位移（off-set）電壓源1301、低通濾波器LPF。第一電阻R1可包含第一端，耦接於偵測單元130之輸入端，用以接收操作電壓HV、及第二端。第二電阻R2可包含第一端，耦接於第一電阻R1之第二端、及第二端。位移電壓源1301可用以提供位移壓差Voffset，位移電壓源1301可耦接於第一電阻R1的第二端及偵測單元130之第一輸出端之間，用以輸出第一偵測電壓VHV1。低通濾波器LPF可耦接第一電阻R1之第二端及偵測單元130之第二輸出端之間，用以輸出第二偵測電壓VHV2。同理，當交流電接收端ACT持續接收外部交流電力P時，第一偵測電壓VHV1及第二偵測電壓VHV2會持續彼此交越。當交流電接收端ACT停止接收外部交流電力P時，第一偵測電壓VHV1及第二偵測電壓VHV2會停止彼此交越，比較電路140可停止發送比較訊號SC至邏輯控制單元150，邏輯控制單元150可據以導通電晶體Q1及開關S1，以洩放電磁干擾濾波單元之電容的電壓。

第9圖係實施例中，比較電路140包含的比較器comp的示意圖。比較器comp可包含第一輸入端，耦接於比較電路140的第一端，用以接收第一偵測電壓VHV1、第二輸入端，耦接於比較電路140的第二端，用以接收第二偵測電壓VHV2、及輸出端，耦接於比較電路140的輸出端，用以當第一偵測電壓VHV1升至第二偵測電壓VHV2時，輸出比較訊號SC。舉例而言，第4圖的時點t1、t3、t5，係當第一偵測電壓VHV1升至第二偵測電壓VHV2時，發生訊號交越的情況。另一實施例中，比較器comp的輸出端，可用以當第一偵測電壓VHV1降至第二偵測電壓VHV2時，輸出比較訊號SC。舉例而言，第4圖的時點t2、t4、t6，係當第一偵測電壓VHV1降至第二偵測電壓VHV2時，發生訊號交越的情況。另一實施例中，上述兩種比較器的比較結果可使用邏輯閘，例如或閘，從而對應於訊號交越的情況，產生比較訊號。

根據實施例，邏輯控制電路150可包含計時器（timer），用以量測預定時段，若邏輯控制電路150未接收到比較訊號SC，且計時器已過預定時段，邏輯控制電路150可導通導通電晶體Q1及開關S1，以洩放電壓。

第10圖係實施例中，控制電路100的控制方法900的流程圖。控制方法900可包含下列步驟。

步驟910：交流電接收端ACT接收外部交流電力P；

步驟930：整流單元120之中介端120i對應於外部交流電力P，輸出操作電壓HV；

步驟940：偵測單元140根據操作電壓HV產生第一偵測電壓VHV1及第二偵測電壓VHV2；

步驟950：比較電路140偵測第一偵測電壓VHV1及第二偵測電壓VHV2彼此交越，從而輸出比較訊號SC至邏輯控制電路150；

步驟960：邏輯控制電路150是否於預定時段後，仍未收到比較電路140輸出的比較訊號？若是，進入步驟970；若否，進入步驟950；及

步驟970：邏輯控制電路150控制導通電晶體Q1及開關S1，以使電磁干擾濾波單元110之電容Cx透過路徑path放電。

綜上所述，經使用本發明實施例提供的控制電路及控制方法，可於交流電斷電時，偵測交流電的接收狀態，且據以導通電晶體及開關，予以洩放電壓，故可符合安全規定。此外，亦可避免不必要的電力損耗。因此，對於安全性、節電、及改善先前技術的缺失，皆有實益。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100‧‧‧控制電路

ACT‧‧‧交流電接收端

110‧‧‧電磁干擾濾波單元

120‧‧‧整流單元

Q1‧‧‧電晶體

S1‧‧‧開關

130‧‧‧偵測單元

140‧‧‧比較電路

150‧‧‧邏輯控制電路

P‧‧‧外部交流電力

120i‧‧‧中介端

HV‧‧‧操作電壓

VHV1‧‧‧第一偵測電壓

VHV2‧‧‧第二偵測電壓

1301‧‧‧位移電壓源

Voffset‧‧‧位移壓差

R1‧‧‧第一電阻

R2‧‧‧第二電阻

R3‧‧‧第三電阻

SC‧‧‧比較訊號

comp‧‧‧比較器

t1至t9、t61至t64‧‧‧時點

LPF‧‧‧低通濾波器

Pt、Pt'‧‧‧預定時段

path‧‧‧路徑

Cx‧‧‧電容

L1、L2‧‧‧電感

Cint‧‧‧初始電容

DD、D1、D2‧‧‧二極體

555‧‧‧電力轉換電路

900‧‧‧控制方法

910至970‧‧‧步驟

第1圖係實施例之控制電路的應用示意圖。第2圖係另一實施例之控制電路的應用示意圖。第3圖係實施例中，偵測單元的架構示意圖。第4圖係交流電接收端接收外部交流電力時，對應於第1-3圖之第一偵測電壓及第二偵測電壓的波形圖。第5圖可為交流電接收端停止接收外部交流電力時，對應於第1-3圖之第一偵測電壓及第二偵測電壓的波形圖。第6圖係另一實施例中，偵測單元的示意圖。第7圖係交流電接收端停止接收外部交流電力時，對應於第6圖之第一偵測電壓及第二偵測電壓的波形圖。第8圖係另一實施例中，偵測單元的示意圖。第9圖係實施例中，比較電路包含的比較器的示意圖。第10圖係實施例中，控制電路的控制方法流程圖。

Claims

一種控制電路，包含：一組交流電接收端，用以接收一外部交流電力；一整流單元，該整流單元包含一第一端、一第二端、及一中介端，該整流單元之該第一端及該第二端耦接於該組交流電接收端，該整流單元之該中介端係用以對應於該外部交流電力輸出一操作電壓；一電晶體，包含一第一端，耦接於該整流單元之該中介端、一控制端、及一第二端；一開關，包含一第一端，耦接於該電晶體之該第二端、一控制端、及一第二端，耦接於一低電壓端；一偵測單元，用以根據該操作電壓產生一第一偵測電壓及一第二偵測電壓，該偵測單元包含一輸入端，耦接於該整流單元之該中介端、一第一輸出端，用以輸出該第一偵測電壓、及一第二輸出端，用以輸出該第二偵測電壓；一比較電路，包含一第一端，耦接於該偵測單元的該第一輸出端、一第二端，耦接於該偵測單元的該第二輸出端、及一輸出端，用以當該第一偵測電壓及該第二偵測電壓彼此交越時，輸出一比較訊號；及一邏輯控制電路，包含一輸入端，耦接於該比較電路的該輸出端、一第一輸出端，耦接於該電晶體的該控制端、及一第二輸出端，耦接於該開關的該控制端，其中若該邏輯控制電路的該輸入端於一預定時段未收到該比較訊號，該邏輯控制電路透過該邏輯控制電路的該第一輸出端及該第二輸出端導通該電晶體及該開關。
如請求項1所述的控制電路，其中該整流單元包含：一第一二極體，包含一陽極端，耦接於該整流單元之該第一端、及一陰極端，耦接於該整流單元之該中介端；及一第二二極體，包含一陰極端，耦接於該整流單元之該中介端、及一陽極端，耦接於該整流單元之該第二端。
如請求項1所述的控制電路，其中該偵測單元包含：一第一電阻，包含一第一端，耦接於該偵測單元之該輸入端、及一第二端，耦接於該偵測單元之該第一輸出端；一第二電阻，包含一第一端，耦接於該第一電阻之該第二端、及一第二端；一第三電阻，包含一第一端，耦接於該第二電阻之該第二端、及一第二端；及一低通濾波器，耦接於該第二電阻之該第二端及該偵測單元之該第二輸出端之間。
如請求項1所述的控制電路，其中該偵測單元包含：一第一電阻，包含一第一端，耦接於該偵測單元之該輸入端、及一第二端；一低通濾波器，耦接於該第一電阻之該第二端及該偵測單元之該第一輸出端之間；一第二電阻，包含一第一端，耦接於該第一電阻之該第二端、及一第二端；及一第三電阻，包含一第一端，耦接於該第二電阻之該第二端及該偵測單元之該第二輸出端、及一第二端。
如請求項1所述的控制電路，其中該偵測單元包含：一第一電阻，包含一第一端，耦接於該偵測單元之該輸入端、及一第二端；一第二電阻，包含一第一端，耦接於該第一電阻之該第二端、及一第二端；一位移電壓源，用以提供一位移壓差，該位移電壓源耦接於該第一電阻的該第二端及該偵測單元之該第一輸出端之間；及一低通濾波器，耦接該第一電阻之該第二端及該偵測單元之該第二輸出端之間。
如請求項1所述的控制電路，其中該比較電路包含一比較器，該比較器包含：一第一輸入端，耦接於該比較電路的該第一端；一第二輸入端，耦接於該比較電路的該第二端；及一輸出端，耦接於該比較電路的該輸出端，用以當該第一偵測電壓升至該第二偵測電壓時，輸出該比較訊號。
如請求項1所述的控制電路，其中該比較電路包含一比較器，該比較器包含：一第一輸入端，耦接於該比較電路的該第一端；一第二輸入端，耦接於該比較電路的該第二端；及一輸出端，耦接於該比較電路的該輸出端，用以當該第一偵測電壓降至該第二偵測電壓時，輸出該比較訊號。
如請求項1所述的控制電路，其中邏輯控制電路包含一計時器，用以量測該預定時段。
如請求項1所述的控制電路，另包含：一二極體，包含一陽極端，耦接於該電晶體之該第二端、及一陰極端；及一初始電容，耦接於該二極體之該陰極端及該低電壓端之間。
一種電路之控制方法，該電路包含一組交流電接收端、一整流單元，耦接於該組交流電接收端、一電晶體，耦接於該整流單元之一中介端、一開關，耦接於該電晶體及一低電壓端之間、一偵測單元，耦接於該整流單元之該中介端，從而接收一操作電壓、一比較電路，耦接於該偵測單元之一第一輸出端及一第二輸出端、及一邏輯控制電路，耦接於該比較電路之一輸出端、該電晶體之一控制端及該開關之一控制端，該方法包含：該組交流電接收端接收一外部交流電力；該整流單元之該中介端對應於該外部交流電力輸出該操作電壓；該偵測單元根據該操作電壓產生一第一偵測電壓及一第二偵測電壓；當該比較電路偵測到該第一偵測電壓及該第二偵測電壓彼此交越，輸出一比較訊號；及該邏輯控制電路於一預定時段未收到該比較訊號時，導通該電晶體及該開關，以使一電容透過該電晶體及該開關放電。