TW201509082A

TW201509082A - 延遲電源維持時間的電源積體電路及使用其之電源供應器

Info

Publication number: TW201509082A
Application number: TW102130722A
Authority: TW
Inventors: Min-Chu Chien; Fu-Yuan Chen
Original assignee: Noveltek Semiconductor Corp
Priority date: 2013-08-28
Filing date: 2013-08-28
Publication date: 2015-03-01
Also published as: TWI562514B

Abstract

本發明關於一種延遲電源維持時間的電源積體電路及使用其之電源供應器，此電源積體電路的高壓接腳接收未經濾波的整流後的交流電壓。另外，此電源積體電路檢測上述高壓接腳內部的空乏型高壓電晶體的源汲極之電壓變化，以判斷是否交流電斷電。當判定交流電停止供應後，將剩餘交流電能量，傳遞給電源控制積體電路的電源輸入接腳。藉此，電源控制積體電路的活動時間得以延長，因而延長了電源維持時間。

Description

延遲電源維持時間的電源積體電路及使用其之電源供應器

本發明係關於一種電源供應器的省電之應用技術，更進一步來說，本發明係關於一種延遲電源維持時間的電源積體電路及使用其之電源供應器。

隨著科技的發展，電子產品在我們日常生活中佔有極重要的地位，而這些電子產品所仰賴的動力來源，仍然是以直流電源為主。交換式電源供應器具有重量輕、體積小及效率高等特點，而被廣泛的應用於通訊、控制等電子系統以及各種家用電器。一般交換式電源供應器的電路設計，需考量足夠電源維持時間(hold up time)，藉此，避免輸入交流電源瞬間斷續造成切換式電源關閉。

然而，對於交換式電源供應器的設計，需考量符合安規。其中，當交流插頭被拔起時，必須讓使用者不會觸電。因此，常見的作法，在交流電斷電時，會直接把剩餘能量進行快速放電。然而，此種作法，當交流電不穩定時，電路也會重複斷電復電，容易導致後續電路損毀。

本發明的一目的在於提供一種延遲電源維持時間的電源積體電路及使用其之電源供應器，藉此，當電壓驟降時，電路可提供足夠保持時間(Hold Up Time)以維持電路穩定。

有鑒於此，本發明提供一種交換式電源供應器，此交換式電源供應器包括一交換式電源轉換器以及一本發明之電源控制積體電路。交換式電源轉換器包括一橋式整流電路、一變壓器、一電子開關、一第一單向導通元件以及一第二單向導通元件。橋式整流電路包括一第一交流接腳、一第二交流接腳、一第一整流接腳以及一第二整流接腳，其中，第一交流接腳耦接一第一交流端，第二交流接腳耦接該第二交流端。變壓器包括一次側繞組，其中，一次側繞組包括一第一端以及一第二端，其中，一次側繞組的第一端耦接第一整流接腳。電子開關包括一第一端、一第二端以及一控制端，其中，電子開關的第一端耦接變壓器的一次側繞組的第二端，電子開關的第二端耦接一共接電壓。第一單向導通元件包括一第一端以及一第二端，其中，第一單向導通元件的第一端耦接一第一交流端。第二單向導通元件包括一第一端以及一第二端。第二單向導通元件的第一端耦接第二交流端。

本發明之電源控制積體電路包括一高壓啟動接腳、一電源輸入接腳、一開關控制接腳、一高壓啟動電路、一電源控制電路以及一交流檢測控制電路。高壓啟動接腳耦接第一單向導通元件以及第二單向導通元件的第二端，用以接收一交流整流電壓。開關控制接腳耦接電子開關的控制端。高壓啟動電路包括一高壓電晶體，其中，高壓電晶體包括一閘極、一第一源汲極以及一第二源汲極以及一本體極，其中，高壓電晶體的第一源汲極耦接高壓啟動接腳，高壓電晶體的本體極耦接一共接電壓，高壓電晶體的閘極接收一控制電壓，其中，在電源控制積體電路啟動時，高壓電晶體的第二源汲極輸出一啟動電流，以啟動電源控制積體電路，當電源控制積體電路啟動後，控制電壓致能，高壓電晶體操作於一次臨限區(Sub-threshold Region)。電源控制電路耦接電源輸入接腳以及開關控制接腳，在電源控制積體電路啟動後，用以控制電子開關。交流檢測控制電路耦接高壓電晶體的第二源汲極，用以檢測高壓電晶體的第二源汲極的電壓，以判定目前狀態為一斷電狀態或一正常狀態。當目前狀態為斷電狀態時，交流檢測控制電路失能控制電壓，以導通高壓電晶體，將交流整流電壓導入電源輸入接腳，以延長一電源維持時間。

依照本發明較佳實施例所述之延遲電源維持時間的電源積體電路及使用其之交換式電源供應器，上述高壓電晶體係為高壓空乏型電晶體，且上述交流檢測控制電路包括第一分壓電路、第一比較器、第一開關元件以及判斷電路。第一分壓電路的輸入端耦接高壓空乏型電晶體的第二源汲極，第一分壓電路的輸出端輸出一第一分壓電壓，其中，第一分壓電壓與高壓空乏型電晶體的第二源汲極之電壓成比例。第一比較器的第一輸入端耦接第一分壓電路的輸出端，第一比較器的第二輸入端接收第一參考電壓，第一比較器的輸出端輸出第一比較訊號。第一開關元件的第一端耦接高壓空乏型電晶體的閘極，第一開關元件的第二端耦接共接電壓。判斷電路的輸入端耦接第一比較器的輸出端，判斷電路的輸出端耦接該第一開關元件的控制端，其中，當第一比較訊號維持在一第一狀態一預設時間，判斷電路控制第一開關元件的第一端與第一開關元件的第二端之間的電路導通。

依照本發明較佳實施例所述之延遲電源維持時間的電源積體電路及使用其之交換式電源供應器，上述判斷電路包括第一彈跳忽略電路、反相器、第二彈跳忽略電路以及第一判斷邏輯閘。第一彈跳忽略電路的輸入端耦接第一比較器的輸出端，其中，當在該預設時間內，第一彈跳忽略電路的輸入端的電壓穿越一中間電壓時，第一彈跳忽略電路的輸出端輸出一第一邏輯電壓，當在預設時間內，第一彈跳忽略電路的輸入端的電壓未穿越中間電壓，且大於中間電壓時，第一彈跳忽略電路的輸出端輸出一第二邏輯電壓。反相器的輸入端耦接第一比較器的輸出端。第二彈跳忽略電路的輸入端耦接反相器的輸出端，其中，當在預設時間內，第二彈跳忽略電路的輸入端的電壓穿越該中間電壓時，第二彈跳忽略電路的輸出端輸出第一邏輯電壓，當在預設時間內，第二彈跳忽略電路的輸入端的電壓未穿越中間電壓，且大於中間電壓時，第二彈跳忽略電路的輸出端輸出第二邏輯電壓。第一判斷邏輯閘的第一輸入端耦接第一彈跳忽略電路的輸出端，第一判斷邏輯閘的第二輸入端耦接第二彈跳忽略電路的輸出端，第一判斷邏輯閘的輸出端耦接該判斷電路的輸出端，其中，當第一判斷邏輯閘的第一輸入端或第一判斷邏輯閘的第二輸入端接收到第二邏輯電壓，第一判斷邏輯閘的輸出端控制第一開關元件的第一端與第一開關元件的第二端之間的電路導通。

依照本發明較佳實施例所述之延遲電源維持時間的電源積體電路及使用其之交換式電源供應器，上述高壓啟動電路包括低壓空乏型電晶體、偏壓電阻以及單向導通元件。低壓空乏型電晶體的閘極耦接第一開關元件的第一端以及高壓空乏型電晶體的閘極，低壓空乏型電晶體的第一源汲極耦接高壓空乏型電晶體的第二源汲極。偏壓電阻耦接在低壓空乏型電晶體的閘極與低壓空乏型電晶體的第二源汲極之間。單向導通元件的第一端耦接低壓空乏型電晶體的第二源汲極，單向導通元件的第二端耦接電源輸入接腳，其中，單向導通元件的電流方向為由單向導通元件的第一端流到單向導通元件的第二端。

依照本發明較佳實施例所述之延遲電源維持時間的電源積體電路及使用其之交換式電源供應器，上述高壓啟動電路還包括一第二分壓電路、一第二比較器以及一第二判斷邏輯閘。第二分壓電路的輸入端耦接電源輸入接腳，第二分壓電路的輸出端輸出一第二分壓電壓，其中，第二分壓電壓與電源輸入接腳之電壓成比例。第二比較器的第一輸入端耦接第二分壓電路的輸出端，第二比較器的第二輸入端接收一第二參考電壓，第二比較器的輸出端輸出一第二比較訊號。第二判斷邏輯閘的第一輸入端耦接第二比較器的輸出端，第二判斷邏輯閘的第二輸入端耦接判斷電路的輸出端，第二判斷邏輯閘的輸出端耦接第一開關元件的控制端，其中，當第二判斷邏輯閘的第一輸入端或判斷邏輯的第二輸入端接收到第二邏輯電壓，判斷邏輯的輸出端控制該第一開關元件的第一端與第一開關元件的第二端之間的電路導通。

依照本發明較佳實施例所述之延遲電源維持時間的電源積體電路及使用其之交換式電源供應器，上述高壓啟動電路還包括電流源以及第二開關元件。電流源的第一端耦接單向導通元件的第二端。第二開關元件的第一端耦接電流源的第二端，第二開關元件的第二端耦接單向導通元件的第一端，第二開關元件的控制端耦接第二判斷邏輯閘的輸出端。當第二判斷邏輯閘的第一輸入端或判斷邏輯的第二輸入端接收到第二邏輯電壓，判斷邏輯的輸出端控制第二開關元件的第一端與第二開關元件的第二端之間的電路導通。

依照本發明較佳實施例所述之延遲電源維持時間的電源積體電路及使用其之交換式電源供應器，上述第二判斷邏輯閘還包括一第三輸入端，且電源控制積體電路還包括一過電壓保護電路。過電壓保護電路的輸入端耦接電源輸入接腳，過電壓保護電路的輸出端耦接第二判斷邏輯閘的第三輸入端。當目前狀態為斷電狀態時，電源輸入接腳的電壓大於一過電保護電壓，過電壓保護電路輸出第二邏輯電壓。當第二判斷邏輯閘的第三輸入端接收到第二邏輯電壓，第二判斷邏輯閘的輸出端控制第一開關元件的第一端與第一開關元件的第二端之間的電路導通，並且控制第二開關元件的第一端與第二開關元件的第二端之間的電路導通。在一較佳實施例中，過電壓保護電路包括第三分壓電路以及第三比較器。第三分壓電路的輸入端耦接電源輸入接腳以及過電壓保護電路的輸入端，第三分壓電路的輸出端輸出一第三分壓電壓，其中，第三分壓電壓與電源輸入接腳之電壓成比例。第三比較器的第一輸入端耦接第三分壓電路的輸出端，第三比較器的第二輸入端耦接一第三參考電壓，第三比較器的輸出端耦接過電壓保護電路的輸出端。

依照本發明較佳實施例所述之延遲電源維持時間的電源積體電路及使用其之交換式電源供應器，上述電源控制積體電路更包括一過電壓保護電路，耦接電源輸入接腳。當目前狀態為斷電狀態時，電源輸入接腳的電壓大於一過電保護電壓，過電壓保護電路對電源輸入接腳進行放電，以維持電源輸入接腳的電壓小於過電保護電壓。在一較佳實施例中，過電壓保護電路包括分壓電路、比較器以及開關元件。分壓電路的輸入端耦接電源輸入接腳，分壓電路的輸出端輸出分壓電壓，其中，分壓電壓與電源輸入接腳之電壓成比例。比較器的第一輸入端耦接分壓電路的輸出端，比較器的第二輸入端接收一參考電壓，比較器的輸出端輸出一比較訊號。開關元件的第一端耦接高壓空乏型電晶體的閘極，開關元件的第二端耦接共接電壓。當分壓電壓大於參考電壓時，比較器控制開關元件的第一端與開關元件的第二端之間的電路導通。

本發明的精神在於利用高壓接腳耦接未經濾波的整流後的輸入交流電壓，且檢測此高壓接腳內部的空乏型高壓電晶體的電壓變化，當判定交流電停止供應後，將剩餘交流電能量，傳遞給電源控制積體電路的電源輸入接腳。藉此，電源控制積體電路的活動時間得以延長，因而延長了電源維持時間。

為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

10‧‧‧交換式電源轉換器

11‧‧‧本發明之電源控制積體電路

101‧‧‧橋式整流電路

102‧‧‧變壓器

103‧‧‧電子開關

104‧‧‧第一單向導通元件

105‧‧‧第二單向導通元件

21‧‧‧高壓啟動電路

211‧‧‧及閘

212、232、501‧‧‧比較器

312‧‧‧放大器

213、231、311、502‧‧‧分壓電路

22‧‧‧電源控制電路

23‧‧‧交流檢測控制電路

233‧‧‧判斷電路

24‧‧‧未經濾波的交流電的波形

31‧‧‧過電壓保護電路

313‧‧‧開關元件

301‧‧‧反相器

302‧‧‧第一彈跳忽略電路

303‧‧‧第二彈跳忽略電路

304‧‧‧反或閘

401、402‧‧‧交流電消失後的未經濾波的交流電的波形

502‧‧‧分壓電路

CS20‧‧‧電流源

C_VDD‧‧‧電容

D20‧‧‧二極體

HVpin‧‧‧高壓啟動接腳

M20‧‧‧高壓空乏型電晶體

M21‧‧‧低壓空乏型電晶體

R20‧‧‧第一電阻

R21‧‧‧第二電阻

SWpin‧‧‧開關控制接腳

SW20‧‧‧第一開關元件

SW21‧‧‧第二開關元件

VD‧‧‧與電源輸入接腳VDDpin之電壓成比例之分壓電壓

VDDpin‧‧‧電源輸入接腳

VS‧‧‧節點

Vth、Vref、V_OV‧‧‧參考電壓

OV‧‧‧上限電壓

第1圖繪示為本發明一較佳實施例之交換式電源供應器的電路圖。

第2圖繪示為本發明一較佳實施例之電源控制積體電路11的電路圖。

第3圖繪示為本發明一較佳實施例之電源控制積體電路11的電路圖。

第4圖繪示為本發明一較佳實施例之交流電消失(AC failure)時的節點VS的電壓的波形圖。

第5圖繪示為本發明一較佳實施例之電源控制積體電路11的電路圖。

第1圖繪示為本發明一較佳實施例之交換式電源供應器的電路圖。請參考第1圖，此交換式電源供應器包括一交換式電源轉換器10以及一本發明之電源控制積體電路11。交換式電源轉換器10包括一橋式整流電路101、一變壓器102、一電子開關103、一第一單向導通元件104以及一第二單向導通元件105。其中，第一單向導通元件104以及第二單向導通元件105係用以對交流電Vac進行全波整流。藉此，全波整流後的高壓V_HV，啟動上述電源控制積體電路11。

第2圖繪示為本發明一較佳實施例之電源控制積體電路11的電路圖。請參考第2圖，此電源控制積體電路11包括一高壓啟動接腳HVpin、一電源輸入接腳VDDpin、一開關控制接腳SWpin、一高壓啟動電路21、一電源控制電路22以及一交流檢測控制電路23。高壓啟動電路21包括高壓空乏型電晶體M20、低壓空乏型電晶體M21、二極體D20、第一電阻R20、第二電阻R21、第一開關元件SW20、第二開關元件SW21、電流源CS20、及閘211、比較器212以及分壓電路213。交流檢測控制電路23包括分壓電路231、比較器232以及判斷電路233。此電路的耦接關係如第2圖所繪示。

高壓啟動接腳HVpin直接接收由第一單向導通元件4104以及第二單向導通元件105所構成的全波整流電路輸出之未經濾波的交流電，波形如標號24所示。在開始運作時高壓啟動接腳HVpin的功能主要是把整流後的交流電24的能量提供到電源輸入接腳VDDpin，使電源控制積體電路11啟動。此時，高壓啟動接腳HVpin所耦接的高壓空乏型電晶體M20在初始時，由於第一電阻R20耦接高壓空乏型電晶體M20的閘極與低壓空乏型電晶體M21的源極之間，使高壓空乏型電晶體M20以及低壓空乏型電晶體M21的閘極與源極之間之初始偏壓大於門檻電壓。因此，在初始時，高壓空乏型電晶體M20與低壓空乏型電晶體M21導通，整流後的交流電24之能量會透過二極體D20傳送到電源輸入接腳VDDpin所耦接的電容C_VDD，如第1圖所示。

當比較器212透過分壓電路213檢測到電源電壓VDD大於低壓鎖定(Under Voltage LockOut，UVLO)的電壓時，比較器212會輸出邏輯高電壓，另外，判斷電路233初始時也是輸出邏輯高電壓，因此，上述及閘211的輸出端輸出邏輯高電壓，此時，第一開關元件 SW20以及第二開關元件SW21導通，高壓空乏型電晶體M20與低壓空乏型電晶體M21的閘極的電壓被下拉至共接電壓VCOM，導致高壓空乏型電晶體M20與低壓空乏型電晶體M21截止。此時，高壓空乏型電晶體M20操作在次臨限區(Sub-threshold Region)，因此，節點VS的電壓波形會與上述未經濾波的交流電24的波形形狀相似，而振幅較小。節點VS的電壓會透過分壓電路231輸入到比較器232的一輸入端，比較器232的另一輸入端則輸入一參考電壓Vth。由於節點VS的電壓會持續的振盪，因此，比較器232的輸出端所輸出的波形也會持續的振盪。

判斷電路233接收比較器232的輸出端的電壓，用以判斷交流電是否消失。若判斷電路233偵測出比較器232的輸出端的電壓並未振盪，且維持一預定時間，表示交流電消失，此時，判斷電路233便輸出邏輯低電壓。當及閘211的任一輸入端接收到邏輯低電壓時，及閘211的輸出端便會輸出邏輯低電壓，此時第一開關元件SW20以及第二開關元件SW21的閘極接收到邏輯低電壓，而進入截止狀態。由於第一開關元件SW20以及第二開關元件SW21截止，使高壓空乏型電晶體M20與低壓空乏型電晶體M21的閘極與源極之間的偏壓大於其門檻電壓，因此，高壓空乏型電晶體M20與低壓空乏型電晶體M21導通，此時，交流電的剩餘能量會被傳送到電源輸入接腳VDDpin所耦接的電容C_VDD。因此，此電源供應器可提供足夠保持時間(Hold Up Time)以維持電路穩定。

上述實施例是以高壓空乏型電晶體M20、低壓空乏型電晶體M21、二極體D20、第一電阻R20、第二電阻R21、第一開關元件SW20、第二開關元件SW21、電流源CS20、及閘211、比較器212以及分壓電路213實施高壓啟動電路21。另外，交流檢測控制電路23是以分壓電路231、比較器232以及判斷電路233實施。然所屬技術領域具有通常知識者應當知道，只要是電源積體電路檢測上述高壓接腳內部的高壓空乏型電晶體的源汲極之電壓變化，以判斷交流電是否斷電，並且，當判定交流電停止供應後，將剩餘交流電能量，傳遞給電源控制積體電路的電源輸入接腳，就是屬於本發明的應用範圍。另外，上述實施例雖是以高壓空乏型電晶體M20做舉例，然所屬技術領域具有通常知識者應當知道，高壓空乏型電晶體可以由高壓接面場效應電晶體(JFET)取代，或其他類似的電晶體取代，故，本發明不以上述高壓空乏型電晶體M20為限。

第3圖繪示為本發明一較佳實施例之電源控制積體電路11的電路圖。請參考第3圖，此電源控制積體電路11額外包括一過電壓保護電路31，此過電壓保護電路31係由一分壓電路311、一放大器312以及一開關元件313所構成。其耦接關係如第3圖所繪示。分壓電路313主要是由兩個電阻構成，用以輸出與電源輸入接腳VDDpin之電壓成比例之分壓電壓VD。放大器312的第一輸入端接收分壓電路311所輸出的分壓電壓VD，放大器 312的第二輸入端接收一參考電壓Vref。當分壓電壓VD大於參考電壓Vref，表示電源輸入接腳VDDpin之電壓大於上限電壓，此時，放大器312控制開關元件313導通，用以限制電源輸入接腳VDDpin之電壓低於上限電壓(OV level)。

另外，在此實施例中，判斷電路233是以反相器301、第一彈跳忽略電路302、第二彈跳忽略電路303以及一反或閘304實施。其耦接關係如第3圖所繪示。彈跳忽略電路302、303主要的功能是把輸入訊號的彈跳忽略，並在輸入訊號穩定時，把輸入訊號穩定時的狀態輸出。

請參考第4圖，第4圖繪示為本發明較佳實施例之交流電消失(AC failure)時的節點VS的電壓的波形圖。如第4圖所示，交流電消失，節點VS的電壓波形會有兩種情況，第一種情況如標號401，交流電消失時，整流後的交流電之電壓大於參考電壓Vth，第二種情況如標號402，交流電消失時，整流後的交流電之電壓小於參考電壓Vth。為了讓兩種情況都能夠被檢測，此實施例採用兩個彈跳忽略(Debounce)電路302與303。其中一個彈跳忽略(Debounce)電路303在輸入端耦接一反相器301。因此，無論是第一種情況401或是第二種情況402，只要交流電消失(AC failure)時，其中一個彈跳忽略(Debounce)電路302或303便會輸出邏輯高電壓，反或閘304只要其中一個輸入端為邏輯高電壓時，便輸出邏輯低電壓，此時，及閘211的輸出端輸出邏輯低電壓，控制上述開關元件SW20、SW21截止。

第5圖繪示為本發明一較佳實施例之電源控制積體電路11的電路圖。請參考第5圖，在此實施例中，電源控制積體電路11額外包括一比較器501以及分壓電路502。另外，上述及閘211被修改為由或閘與及閘構成的組合邏輯電路503。同樣的，比較器501以及分壓電路502的目的主要是用來確保交流電消失後，電源輸入接腳VDDpin之電壓低於上限電壓。在交流電正常時，比較器212、比較器501以及反或閘304會輸出邏輯高電壓。假設此時交流電消失，一段預設時間後，反或閘304輸出邏輯低電壓，使組合邏輯電路503的及閘之輸出轉變為邏輯低電壓，開關元件SW20、SW21截止，剩餘交流電能量導入電源輸入接腳VDDpin。當電源輸入接腳VDDpin的電壓大於上限電壓(OV threshold)時，分壓電路502輸出的電壓大於參考電壓V_OV，此時，比較器501輸出邏輯低電壓，開關元件SW20、SW21截止，進而使高壓空乏型電晶體M20的閘極與低壓空乏型電晶體M21截止。剩餘交流電能量便被阻擋，當電源輸入接腳VDDpin的電壓便會下降。另外，上述分壓電路502可以與分壓電路213共用。此為先前技術，故不予贅述。

綜上所述，本發明的精神在於利用高壓接腳耦接未經濾波的整流後的輸入交流電壓，且檢測此高壓接腳內部的空乏型高壓電晶體的電壓變化，當判定交流電停止供應後，將剩餘交流電能量，傳遞給電源控制積體電路的電源輸入接腳。藉此，電源控制積體電路的活動時間得以延長，因而延長了電源維持時間。

在較佳實施例之詳細說明中所提出之具體實施例僅用以方便說明本發明之技術內容，而非將本發明狹義地限制於上述實施例，在不超出本發明之精神及以下申請專利範圍之情況，所做之種種變化實施，皆屬於本發明之範圍。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。