JP2009268184A - Ａｃ検出回路および直流電源装置 - Google Patents

Abstract

【課題】ＡＣ電圧の遮断を速やかに検出して、知らせることができるＡＣ検出回路を提供する。
【解決手段】入力交流電圧が所定の電圧よりも低いか高いかを判定する電圧判定回路（ＣＭＰ）と、前記入力交流電圧の周波数よりも高い周波数の発振信号を生成する発振回路（ＯＳＣ）と、該発振回路により生成された発振信号もしくはその派生信号を計数するカウンタ回路（ＣＮＴ）とを備え、前記カウンタ回路は前記入力交流電圧が所定の電圧よりも低いまたは高いと前記電圧判定回路が判定している間の前記発振信号を計数し、当該計数値が所定値を超えた場合に前記入力交流電圧の異常を示す信号を出力するように、ＡＣ検出回路を構成する。
【選択図】図２

Description

本発明は、交流電圧の遮断や低下を検出するＡＣ検出回路に関し、例えば交流電源から直流電圧を発生するＡＣ−ＤＣコンバータを備えＡＣ検出機能を有する直流電源装置に利用して有効な技術に関する。

マイクロプロセッサを内蔵したパーソナルコンピュータなどの電子機器には、ＡＣ１００Ｖからマイクロプロセッサの動作に必要なＤＣ５Ｖや３Ｖのような直流電圧を発生するＡＣ−ＤＣコンバータが搭載されている。ＡＣ−ＤＣコンバータを搭載した電子機器では、停電や雷などでＡＣ電圧が遮断して二次側の直流電圧が低下するとシステムが暴走したり、重要なデータが失われたりするおそれがある。そこで、ＡＣ電圧の遮断を検出する電圧監視手段を備えた直流電源装置に関する発明が提案されている（例えば特許文献１参照）。
特開平６−１１３４５５号公報

特許文献１の発明における電圧監視手段は、ＡＣ−ＤＣコンバータの二次側コイルのセンタタップから電圧を取り出して整流し、波形整形して矩形波パルスとしてマイクロコンピュータに入力し、マイクロコンピュータはパルスが抜けた場合に速やかにＡＣ電圧遮断と判定できるようにしたものである。しかしながら、特許文献１の発明は、二次側の電圧を監視しているためどうしても検出が遅れてしまい、マイクロコンピュータがデータの退避処理等を確実に行うのに必要な時間を保障することが困難になるという課題がある。

そこで、一次側の電圧を監視してＡＣ電圧遮断を検出するようにした技術が開発された。一次側の電圧を監視してＡＣ電圧遮断を検出するようにした技術としては、例えば図８に示すように、整流用のダイオードＤ１，Ｄ２と、整流後の電圧を積分する抵抗Ｒ１およびコンデンサＣ１と、積分後の電圧Ｖ１と参照電圧Ｖrefを比較するコンパレータＣＭＰとを設け、ＡＣ電圧遮断によって生じるコンデンサＣ１の電圧低下を検出してマイクロコンピュータへ知らせるようにしたものがある。

図８のＡＣ電圧遮断検出回路は、ＡＣ電圧が遮断すると、図９に示すように、コンデンサＣ１の電圧Ｖ１が回路の時定数で徐々に降下して参照電圧Ｖref以下になった時点でコンパレータＣＭＰの出力がロウレベルに立ち下がるように構成されている。そのため、ＡＣ電圧が遮断してからコンパレータＣＭＰの出力が立ち下がるまでの応答時間が長く、ＡＣ電圧の遮断をマイクロコンピュータが検知するタイミングが遅れてしまうという不具合がある。

また、ＡＣ商用電源の電圧値は国や地域によって異なるため、参照電圧Ｖrefを固定すると検出時間が大きくずれてしまう。例えば、ＡＣ商用電源の電圧値が２倍になると検出時間が２倍以上（状況によっては１０倍近く）になる。一方、電圧値によって検出時間に差が出ないようにするには、製品を出荷する国や地域に応じて参照電圧Ｖrefを変えてならやらなければならず、使い勝手が悪いという課題がある。

この発明は上記のような課題に着目してなされたもので、その目的とするところは、ＡＣ電圧の遮断を速やかに検出して知らせることができるＡＣ検出回路を提供することにある。

この発明の他の目的は、監視するＡＣ電源の電圧値が異なってもＡＣ電圧の遮断の検出時間が大きくずれないようにすることができるＡＣ検出回路を提供することにある。

上記目的を達成するためこの発明は、入力交流電圧が所定の電圧よりも低いか高いかを判定する電圧判定回路と、前記入力交流電圧の周波数よりも高い周波数の発振信号が入力されるカウンタ回路とを備え、前記カウンタ回路は前記入力交流電圧が所定の電圧よりも低いまたは高いと前記電圧判定回路が判定している間の前記発振信号を計数し、当該計数値が所定値を超えた場合に前記入力交流電圧の異常を示す信号を出力するように構成したものである。

上記のような構成によれば、入力交流電圧が所定の電圧よりも低くなると発振回路が発振動作し、その状態が続くＡＣ電圧の遮断状態になるとカウンタ回路がオーバーフローあるいはキャリーアウトして出力が変化するため、マイクロコンピュータなどの制御回路にＡＣ電圧の遮断を速やかに検出して知らせることができる。また、ＡＣ電源の電圧値が異なってもＡＣ電圧の遮断の検出時間が大きくずれないようにすることができる。

ここで、望ましくは、前記発振信号を生成する発振回路を備え、該発振回路は、前記入力交流電圧が所定の電圧よりも低いまたは高いと前記電圧判定回路が判定している間だけ動作して発振信号を生成するように構成する。これにより、発振回路のトータルの動作時間を短くして消費電力を少なくすることができる。

また、望ましくは、前記電圧判定回路は、前記入力交流電圧が所定の電圧よりも低いまたは高い間、第１レベルまたは第２レベルの信号を出力し、前記カウンタ回路は、前記第１レベルまたは第２レベルの信号がなくなった時点で計数値がリセットされるように構成する。これにより、カウンタ回路が、入力交流電圧が所定の電圧よりも低いまたは高くなっている時間を正確に計数することができる。

さらに、望ましくは、電源電圧が所定の電圧よりも低いか否かを監視する低電圧監視回路を備え、該低電圧監視回路により電源電圧が所定の電圧よりも低いと判定されている間は前記入力交流電圧の異常を示す信号を無効とするように構成する。これにより、電源電圧ＶＤＤが先に投入された場合に誤って電源異常を知らせる信号が出力されてしまうのを回避することができる。

また、前記入力交流電圧の異常を示す信号は絶縁型の信号伝達手段によって出力されるように構成する。これにより、ＡＣ検出回路からの入力交流電圧の異常を示す信号を受けるマイクロコンピュータなどの制御回路に高電圧が印加されるのを回避することができる。

本出願の他の発明は、トランスを有しＡＣ電源からの交流電圧を受けて直流電圧に変換して出力するＡＣ−ＤＣコンバータと、ＡＣ電源から供給される交流電圧の異常を検出するＡＣ検出回路と、ＡＣ電源からの交流電圧の振幅を減少させる抵抗素子とを備え、該抵抗素子により振幅減少された交流電圧が容量素子を介して前記ＡＣ検出回路に検出対象の電圧として入力されるようにしたものである。これにより、電圧関係に配慮することなくＡＣ−ＤＣコンバータにより変換された直流電圧をＡＣ検出回路に供給して動作させることができる。

ここで、望ましくは、前記ＡＣ検出回路は前記容量素子により、また前記ＡＣ−ＤＣコンバータの二次側回路は前記トランスにより、それぞれ一次側と直流的に絶縁され、前記ＡＣ検出回路の基準電位は前記二次側回路と同じ基準電位に設定する。これにより、フォトカプラのような絶縁型信号伝達手段を使用しないで直接電気信号として、ＡＣ電圧の遮断等の異常の発生をマイクロコンピュータなどの制御回路に知らせることができる。

さらに、望ましくは、前記抵抗素子により振幅減少される交流電圧の振幅を制限するクランプ手段を設ける。これにより、ＡＣ電源の電圧値が異なっても、電圧判定回路に用いられる参照側の電圧（Ｖref）を変えることなく、ＡＣ電圧の遮断の検出タイミングがずれるのを回避することができる。

本発明に従うと、ＡＣ電圧の遮断を速やかに検出して知らせることができるＡＣ検出回路を実現できる。また、監視するＡＣ電源の電圧値が異なってもＡＣ電圧の遮断の検出時間が大きくずれないＡＣ検出回路を実現できるという効果がある。

以下、本発明の好適な実施の形態を図面に基づいて説明する。

図１および図２は、本発明を適用したＡＣ検出回路の第１の実施形態を示すもので、図２は図１に用いられているＩＣ（半導体集積回路）２０の内部回路の構成例を示す。

図１に示すように、本実施形態のＡＣ検出回路は、ＡＣ電源に接続されるプラグ１０から引き出された一対の電源ラインＬ１，Ｌ２にそれぞれ一方の端子が接続された抵抗Ｒ１，Ｒ２と、該抵抗Ｒ１とＲ２との結合ノードにコンデンサＣ１を介して電圧入力端子ＩＮが接続されたＡＣ検出用ＩＣ２０と、該ＩＣ２０の出力をマイクロコンピュータ等へ伝送する絶縁型信号伝達手段としてのフォトカプラＰＣなどから構成されている。

３０は、ダイオードブリッジ回路やトランスなどからなりＡＣ１００Ｖから５Ｖあるいは３Ｖのような直流電圧を発生するＡＣ-ＤＣコンバータである。ＡＣ-ＤＣコンバータ３０とＡＣ検出回路（ＩＣ２０，Ｒ１，Ｒ２，Ｃ１，ＰＣ）は、共通のプリント配線基板（電源ボード）上に実装されて、直流電源装置を構成する。マイクロコンピュータ（ＣＰＵ）は、該電源基板と絶縁された他の基板上に実装される。ＡＣ検出用ＩＣ２０には、上記ＡＣ-ＤＣコンバータ３０から電源電圧ＶＤＤが供給されるとともに、その接地電位ＧＮＤはダイオードブリッジ回路を含むＡＣ-ＤＣコンバータ３０の一次側回路の接地電位すなわち交流電圧の中心電位とされる。

ただし、本実施例では、ＡＣ検出用ＩＣ２０がコンデンサＣ１によってＡＣ電源側と電気的に絶縁されているので、高耐圧のコンデンサＣ１を用いることで、ＡＣ検出用ＩＣ２０の接地電位をＣＰＵ側の接地電位と同一にすることも可能である。そして、その場合、ＡＣ検出用ＩＣ２０の出力を、フォトカプラＰＣを介さずに直接電気信号としてＣＰＵへ伝えるように構成することができる。

本実施例のＡＣ検出用ＩＣ２０は、図２に示すように、交流電圧Ｖｉｎが反転入力端子に印加され非反転入力端子に印加された参照電圧Ｖrefと比較する電圧判定回路としてのコンパレータＣＭＰと、該コンパレータＣＭＰの出力によってオン、オフ状態に制御される発振回路ＯＳＣと、該発振回路ＯＳＣの発振出力パルスを計数するカウンタＣＮＴと、カウンタＣＮＴの出力でラッチ動作するフリップフロップのようなラッチ回路ＬＡＴなどから構成される。カウンタＣＮＴは、発振回路ＯＳＣの発振出力パルスを分周した信号など発振信号から派生した信号を計数するようにしても良い。

発振回路ＯＳＣは入力交流電圧ＶｉｎすなわちＡＣ電源の周波数の数倍〜数１０倍の周波数で発振動作するように構成される。また、カウンタＣＮＴはコンパレータＣＭＰの出力の立下りによってリセットされる。ラッチ回路ＬＡＴは、電源の投入によって出力Ｑがハイレベルに設定され、カウンタＣＮＴがオーバーフローすると出力Ｑがロウレベルに立ち下がるように構成されている。オーバーフロー信号の代わりに、所定値を越えた時にキャリーアウト信号を出力させるように構成しても良い。

コンパレータＣＭＰの出力の立下りによってカウンタＣＮＴをリセットさせることにより、次に交流電圧Ｖｉｎが参照電圧Ｖrefよりも低くなったことをコンパレータＣＭＰが検出したときに、カウンタＣＮＴを再度「０」から計数開始させることができ、入力交流電圧が所定の電圧よりも低いまたは高くなっている時間を正確に計数することができる。

図３は、図２のＡＣ検出回路の動作タイミングチャートを示す。（Ａ）はＩＣ２０へ入力される交流電圧Ｖｉｎ、（Ｂ）はコンパレータＣＭＰの出力、（Ｃ）は発振回路ＯＳＣの出力パルス、（Ｄ）はラッチ回路ＬＡＴの出力である。交流電圧Ｖｉｎは、コンパレータＣＭＰを構成する素子の耐圧を超えないよう抵抗Ｒ１，Ｒ２によって数Ｖの振幅に制限される。カウンタＣＮＴは、発振回路ＯＳＣの出力パルスを交流電圧Ｖｉｎの半周期に相当する時間（例えば１０ｍｓ）だけ計数するとオーバーフローまたはキャリーアウトを起こすように設計される。

この実施形態のＡＣ検出回路は、入力交流電圧Ｖｉｎが参照電圧Ｖrefよりも低くなるとコンパレータＣＭＰの出力がハイレベルに変化して発振回路ＯＳＣが発振動作をしてその間短いパルスを連続して出力する。そして、入力交流電圧Ｖｉｎが参照電圧Ｖrefよりも高くなるとコンパレータＣＭＰの出力がロウレベルに変化して発振回路ＯＳＣが停止する。ＶｉｎがＶrefよりも低い間だけ発振回路ＯＳＣを動作させるように構成することで、常時発振させる場合に比べてＩＣの消費電力を減少させることができる。

図３の期間Ｔ１のように、入力交流電圧Ｖｉｎが正常に入っている間は、カウンタＣＮＴがオーバーフローを起こす前に発振回路ＯＳＣが停止し、カウンタＣＮＴはコンパレータＣＭＰの出力のロウレベルへの変化に同期してリセットされ、次に発振回路ＯＳＣが動作されると再びゼロから計数を開始する。しかして、ＡＣ電源が遮断され入力交流電圧Ｖｉｎが正常に入って来なくなると、でカウンタＣＮＴは、発振回路ＯＳＣの出力パルスを交流電圧Ｖｉｎの半周期だけ計数した時点でオーバーフローまたはキャリーアウトの信号を出力する。

この信号によってラッチ回路ＬＡＴがラッチ動作をしてその出力がロウレベルに変化する（タイミングｔ３）。この変化がフォトカプラＰＣによってＣＰＵに知らされ、ＣＰＵはＡＣ電源が遮断等の異常な状態になったことをいち早く知ることができる。しかも、この実施形態においては、発振回路ＯＳＣの発振期間が交流電圧の半周期よりも長い否かで電源遮断を判定している。そのため、ＡＣ電源の電圧値が異なる国や地域で使用されたとしても、入力交流電圧ＶｉｎがコンパレータＣＭＰの参照電圧Ｖrefを下回るタイミングにそれほど差が生じないので、図８の従来回路のようにコンデンサＣ１の電圧Ｖ１が回路の時定数で徐々に降下して参照電圧Ｖref以下になるのを検出する方式に比べると、検出遅れが短縮される。

図４には、上記実施形態の変形例を示す。この変形例は、上記抵抗Ｒ１，Ｒ２と交流入力端子との間に抵抗Ｒ３，Ｒ４を設けるとともに、Ｒ１−Ｒ３間とＲ２−Ｒ４の間に、ダイオードなどを使用したクランプ手段ＣＬＭ１，ＣＬＰ２を設けたものである。クランプ手段ＣＬＭ１，ＣＬＰ２によって入力交流電圧Ｖｉｎの振幅を、図５に示すように、振幅中心０から±ΔＶの範囲に制限することができ、それによって国や地域でＡＣ電源の電圧値が異なっていたとしても、参照電圧Ｖrefを変えることなく電源遮断の検出タイミングのずれを小さくすることができる。

ところで、ＡＣ-ＤＣコンバータ３０を搭載した機器においては、プラグがコンセントから抜かれてもしばらくの間は二次側回路に寄生的に存在する容量に充電されている電荷によって二次側の電源電圧ＶＤＤが直ちに下がらず、ゆっくりと下がる場合がある。そのような機器においては、プラグをコンセントから一瞬引き抜き再び差し込むような操作をしたときに、ＡＣ検出用ＩＣ２０に先ず電源電圧ＶＤＤが入りその後に交流電圧Ｖｉｎが入るような状況が予想される。

その場合、第１の実施形態のＡＣ検出用ＩＣでは、電源電圧ＶＤＤの投入と同時にコンパレータＣＭＰが動作して交流入力なしと判定して発振回路ＯＳＣをオンさせ、その出力パルスを計数するカウンタＣＮＴからオーバーフローまたはキャリーアウトの信号が出力されて、図７（Ｄ）に示すように、ラッチ回路ＬＡＴの出力がタイミングｔ３で電源異常を知らせるロウレベルに変化して、ＣＰＵに誤った情報を送ってしまうおそれがある。

図６には、上記のような不具合が起きないように工夫したＡＣ検出用ＩＣ２０の第２の実施形態が示されている。

この第２の実施形態は、ＡＣ検出用ＩＣ２０内に、電源電圧ＶＤＤが所定のレベル以上になっているか監視する低電圧監視回路ＵＶＬＯを設け、該監視回路によってＶＤＤを監視して、ＶＤＤが所定のレベル以上になるまで（ｔ２−ｔ４の間）はカウンタＣＮＴを強制的に非動作状態にすることで、図７（Ｅ）に示すように、ラッチの出力にマスクをかけてラッチ回路ＬＡＴの出力がロウレベルに立ち下がらないようにしたものである。すなわち、ＶＤＤが所定のレベル以下の場合には、ＡＣ検出回路の出力を無効とするように構成されている。

図７において、マスク解除後に発振パルスが出力されていてもラッチの出力がロウレベルに立ち下がらないのは、電源電圧ＶＤＤが低電圧監視レベルを越えてから交流電圧ＶｉｎがＶrefを越えるまでの時間が、判定のしきい値であるカウンタＣＮＴがオーバーフローまたはキャリーアウトを起こす時間以下であるためである。図７において、ｔ１は電源が投入されてＶＤＤが立ち上がり始めるポイント、ｔ２はＶＤＤが少し上がって内部回路が動作を開始するポイントである。

なお、低電圧監視回路ＵＶＬＯの出力でカウンタＣＮＴを動作させないようにする代わりに、カウンタＣＮＴの後段にゲートを設けてこのゲートを低電圧監視回路ＵＶＬＯの出力で制御し、オーバーフローまたはキャリーアウトの信号がラッチ回路ＬＡＴに伝達されないように阻止したり、ラッチ回路ＬＡＴを強制的にリセット状態にするように構成しても良い。ＡＣ検出用ＩＣ等においては、電源電圧ＶＤＤが低くなったときに内部の回路の動作を停止させるために低電圧監視回路を設けることがあるので、そのような低電圧監視回路を備えているものにおいては、その回路を兼用することで新たに追加する必要がない。

また、電源電圧ＶＤＤを監視する低電圧監視回路ＵＶＬＯを設ける代わりに、交流電圧Ｖｉｎを監視する低電圧検出回路を設けて、交流電圧Ｖｉｎが低下した場合に、上記ラッチ回路ＬＡＴあるいはカウンタＣＮＴをリセット状態にして誤動作を防止するように構成しても良い。

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではない。例えば、図２や図６の実施形態においては、コンパレータＣＭＰの出力で発振回路ＯＳＣをオン、オフさせているが、発振回路ＯＳＣの後段にコンパレータＣＭＰの出力で開閉されるスイッチもしくはゲートを設けて制御し、発振回路ＯＳＣは常時動作させるように構成しても良い。発振回路ＯＳＣを常時動作させることで発振開始の遅れをなくすことができる。発振信号を生成する発振回路をチップ内部に設ける代わりに、外部から発振信号を入力するような構成も可能である。

また、前記実施形態のＡＣ検出用ＩＣにおいては、ＡＣ電圧の遮断を検出するとラッチ回路ＬＡＴの出力がロウレベルに立ち下がるようにしているが、ＡＣ電圧の遮断を検出するとラッチ回路ＬＡＴの出力がハイレベルに立ち上がるように構成しても良い。

以上の説明では、本発明をＡＣ−ＤＣコンバータを含む直流電源装置に適用した例を説明したが、本発明にそれに限定されるものではなく、ＡＣ電圧の遮断を検出したい装置に広く利用することができる。

図１は、本発明を適用したＡＣ検出回路の第１の実施形態を示す概略構成図である。 図２は、図１のＡＣ検出回路を構成するＡＣ検出用ＩＣのより詳しい構成例を示すブロック図である。 図３は、図２のＡＣ検出用ＩＣの内部回路の動作を示すタイミングチャートである。 図４は、第１の実施形態のＡＣ検出回路の変形例を示す概略構成図である。 図５は、図４の変形例のＡＣ検出回路においてクランプされた入力交流電圧の波形を示す波形図である。 図６は、ＡＣ検出回路を構成するＡＣ検出用ＩＣの第２の実施形態を示すブロック図である。 図７は、図６のＡＣ検出回路の動作を示すタイミングチャートである。 図８は、従来のＡＣ検出回路の一例を示す概略構成図である。 図９は、従来のＡＣ検出回路の動作を示すタイミングチャートである。

符号の説明

１０ プラグ
２０ ＡＣ検出用ＩＣ
３０ ＡＣ−ＤＣコンバータ
ＣＭＰ コンパレータ
ＯＳＣ 発振回路
ＣＮＴ カウンタ
ＬＡＴ ラッチ回路
ＵＶＬＯ 低電圧監視回路

Claims (9)

1. 入力交流電圧が所定の電圧よりも低いか高いかを判定する電圧判定回路と、前記入力交流電圧の周波数よりも高い周波数の発振信号が入力されるカウンタ回路とを備え、前記カウンタ回路は前記入力交流電圧が所定の電圧よりも低いまたは高いと前記電圧判定回路が判定している間の前記発振信号を計数し、当該計数値が所定値を超えた場合に前記入力交流電圧の異常を示す信号を出力するように構成されていることを特徴とするＡＣ検出回路。
2. 前記発振信号を生成する発振回路を備え、該発振回路は、前記入力交流電圧が所定の電圧よりも低いまたは高いと前記電圧判定回路が判定している間だけ動作して発振信号を生成するように構成されていることを特徴とする請求項１に記載のＡＣ検出回路。
3. 前記電圧判定回路は、前記入力交流電圧が所定の電圧よりも低い間または高い間、第１レベルまたは第２レベルの信号を出力し、前記カウンタ回路は、前記第１レベルまたは第２レベルの信号がなくなった時点で計数値がリセットされるように構成されていることを特徴とする請求項１または２に記載のＡＣ検出回路。
4. 電源電圧が所定の電圧よりも低いか否かを監視する低電圧監視回路を備え、該低電圧監視回路により電源電圧が所定の電圧よりも低いと判定されている間は前記入力交流電圧の異常を示す信号を無効とするように構成されていることを特徴とする請求項２または３に記載のＡＣ検出回路。
5. 前記入力交流電圧の異常を示す信号は絶縁型の信号伝達手段によって出力されるように構成されていることを特徴とする請求項１〜４のいずれかに記載のＡＣ検出回路。
6. トランスを有しＡＣ電源からの交流電圧を受けて直流電圧に変換して出力するＡＣ−ＤＣコンバータと、ＡＣ電源から供給される交流電圧の異常を検出するＡＣ検出回路と、ＡＣ電源からの交流電圧の振幅を減少させる抵抗素子とを備え、該抵抗素子により振幅減少された交流電圧が容量素子を介して前記ＡＣ検出回路に検出対象の電圧として入力されていることを特徴とする直流電源装置。
7. 前記ＡＣ検出回路は前記容量素子により、また前記ＡＣ−ＤＣコンバータの二次側回路は前記トランスにより、それぞれ一次側と直流的に絶縁され、前記ＡＣ検出回路の基準電位は前記二次側回路と同じ基準電位に設定されていることを特徴とする請求項６に記載の直流電源装置。
8. 前記抵抗素子により振幅減少される交流電圧の振幅を制限するクランプ手段をさらに備えることを特徴とする請求項６または７に記載の直流電源装置。
9. 前記ＡＣ検出回路は、入力交流電圧が所定の電圧よりも低いか高いかを判定する電圧判定回路と、前記入力交流電圧の周波数よりも高い周波数の発振信号を生成する発振回路と、該発振回路により生成された発振信号もしくはその派生信号を計数するカウンタ回路とを備え、前記カウンタ回路は前記入力交流電圧が所定の電圧よりも低いまたは高いと前記電圧判定回路が判定している間の前記発振信号を計数し、当該計数値が所定値を超えた場合に前記入力交流電圧の異常を示す信号を出力するように構成されていることを特徴とする請求項６〜８のいずれかに記載の直流電源装置。

Images