JP2018157648A - Ac/dcコンバータの制御回路 - Google Patents

Ac/dcコンバータの制御回路 Download PDF

Info

Publication number
JP2018157648A
JP2018157648A JP2017051039A JP2017051039A JP2018157648A JP 2018157648 A JP2018157648 A JP 2018157648A JP 2017051039 A JP2017051039 A JP 2017051039A JP 2017051039 A JP2017051039 A JP 2017051039A JP 2018157648 A JP2018157648 A JP 2018157648A
Authority
JP
Japan
Prior art keywords
voltage
output
circuit
input
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017051039A
Other languages
English (en)
Other versions
JP6880865B2 (ja
Inventor
勇太 遠藤
Yuta Endo
勇太 遠藤
一裕 川村
Kazuhiro Kawamura
一裕 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2017051039A priority Critical patent/JP6880865B2/ja
Priority to US15/890,274 priority patent/US10938315B2/en
Publication of JP2018157648A publication Critical patent/JP2018157648A/ja
Application granted granted Critical
Publication of JP6880865B2 publication Critical patent/JP6880865B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02Conversion of ac power input into dc power output without possibility of reversal
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/32Means for protecting converters other than automatic disconnection
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/12Measuring rate of change
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/145Indicating the presence of current or voltage
    • G01R19/155Indicating the presence of voltage
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/40Testing power supplies
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/42Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208Arrangements for improving power factor of AC input
    • H02M1/4258Arrangements for improving power factor of AC input using a single converter stage both for correction of AC input power factor and generation of a regulated and galvanically isolated DC output voltage
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0067Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007Plural converter units in cascade
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/12Arrangements for reducing harmonics from ac input or output
    • H02M1/126Arrangements for reducing harmonics from ac input or output using passive filters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/32Means for protecting converters other than automatic disconnection
    • H02M1/322Means for rapidly discharging a capacitor of the converter for protecting electrical components or for preventing electrical shock

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】AC入力電圧が遮断されると、入力フィルタのXcapの放電を待たずに、2次側負荷システムに停止を指示できるAC/DCコンバータの制御回路を提供する。【解決手段】AC入力電圧を整流したVH電圧の分圧がコンパレータ34の基準電圧33以下になると、カウンタ37とFF回路38にリセット信号が入力され、その後、上記分圧電圧がコンパレータ34の基準電圧以上になるとカウンタ37のリセットが外れて、カウンタ37がカウント動作を開始するとともに、1shot回路36からFF回路38にセット信号が入力されてAC検出信号がハイになる。また、カウンタ37とFF回路38はカウンタ37の出力によってもリセットされる。EN信号変換回路はAC検出信号をフィルタリングし、EN信号変換回路の出力が所定値以下となると、2次側負荷システムが停止処理を開始する。【選択図】図3

Description

本発明は、AC(交流)入力電圧が遮断されたことを検出し、電源の停止や高電圧となっている容量の放電などを行うAC/DCコンバータの制御回路に関し、特にAC入力電圧が遮断されると、Xキャパシタの放電を待たずに2次側の停止処理開始を可能にするAC/DCコンバータの制御回路に関する。
従来から知られている、AC検出回路は、AC入力電圧が遮断されたことを検出し、AC入力電圧が接続されていた電源の停止や高電圧となっている容量の放電などを行うために用いられ、AC/DCコンバータ等の安全な動作を行わせるのに必要な回路となっている。
図8は、従来のAC検出回路を備えたAC/DCコンバータの構成例を示す図である。図9は、図8に示した従来のAC/DCコンバータの具体的な適用例を示す図である。なお、図9において図8と共通する構成部分には同一の番号を付している。
図8において従来のAC検出回路は、1次側と2次側とをトランスで結合するAC/DCコンバータの一環として装備されている。すなわち、ACをDC(直流)に変換するための構成として、AC電圧が入力されるAC入力部71から順に、ノイズ除去を行うためのフィルタ回路72、入力されたAC電圧を整流して直流電圧を生成する全波整流回路73、生成した直流電圧を平滑・蓄電するコンデンサ74、少なくとも1次側及び2次側を結合させるトランス75、2次側に出現するACを整流し平滑する平滑回路77を備えている。
その一方、コンデンサ74に蓄積された電荷による直流電圧を、電源制御IC80のOUT端子から出力される制御信号(例.PWM信号)に基づいてスイッチ76をスイッチングして交流に変換し、トランス75を介して2次側に交流電圧を発生させる。発生された交流電圧は平滑回路77により整流し平滑されて再び直流に変換され電源出力(AC/DCコンバータ出力)78として直流が出力される。
フィルタ回路72は、インダクタとコンデンサとで構成されている。そしてフィルタ回路72は、AC入力部71から侵入してくるノイズ、およびAC/DCコンバータのスイッチング動作によるノイズが外部に流出することを防止する。ところで、供給されていたAC電源が遮断されても、フィルタ回路72のコンデンサには電荷が残留し、その電圧によって感電の危険性がある。これを除去するために、例えば下記非特許文献1ではXキャパシタ(以下、単にXcapとも記す)と称される、AC入力部にあるフィルタ回路のコンデンサの電荷を放電する放電回路が電源制御IC内に装備されている。
またAC電源の両極が接続されるACラインには、互いのカソードが接続された一対のダイオードD11,D12のアノードがそれぞれ接続され、これらダイオードD11,D12の接続点は、電源制御IC80のVH端子に接続されると共にAC検出回路81に入力されている。
従来のAC検出回路81は、VH端子電圧の分圧を所定の閾値と比較し、VH端子電圧の分圧が当該閾値より高ければH(High)レベルの信号を出力し、低ければL(Low)レベルの信号を出力する。AC入力からの整流成分が安定して得られる状態にあれば、周期的に変化するAC検出出力を後段のEN信号変換回路82に出力する。EN信号変換回路82の出力信号ENは、ACの整流成分が定常的に得られているかを示すための信号であり、ENはイネーブル“enable”の略である。
上記のようなスイッチング電源システムの中で2次側のDC/DCコンバータ(以下では、単に“DC/DC”と略記することもある)83を制御するEN制御回路は、図示のAC検出回路81、AC検出回路81の出力をEN信号に変えるEN信号変換回路82により構成される。
EN信号変換回路82は、図6で本発明の構成要素としても説明するように、AC検出信号出力で制御されるスイッチ素子111、抵抗R61と容量C61からなる遅延回路(時定数回路)112で構成され、AC検出回路81から入力されるAC検出信号をフィルタリング処理してDC/DCコンバータ83に対してEN信号113を出力する。このフィルタリング処理は、以下に示すように一種の低域濾過(Low Pass)処理である。
すなわち、EN信号変換回路82の出力であるEN信号113は、AC入力電圧が正常に入力されている状態においては、2次側のDC/DCコンバータ83のイネーブル閾値(以下、EN閾値とも記す)を下回らないよう、信号下端値を制御する。すなわち、スイッチ素子111がオンされると、その都度容量C61が瞬間的に電圧VDDまで充電される。その後スイッチ素子111がオフされると、抵抗R61と容量C61の時定数に従って容量C61の電圧が低下するが、AC入力電圧が正常に入力されている状態では定期的に(1スイッチング周期毎、もしくは半スイッチング周期毎に)スイッチ素子111がオンされるので、EN信号113である容量C61の電圧がイネーブルEN閾値まで低下することはない。
その一方、VH端子電圧が従来のAC検出回路81の閾値より低いときにAC入力が遮断されると、EN信号113がEN閾値より低くなり、DC/DCコンバータ83はこれを検出してAC入力電圧が遮断したことを知って、停止処理を開始することができる。
ただし、VH端子電圧が従来のAC検出回路81の閾値より高いときにAC入力が遮断されると、AC入力遮断時のVH端子電圧は、電源制御IC80の消費電流や自然放電などで緩やかに減少するため、AC検出回路81の出力がHレベルのままとなり、電源制御IC80の別機能であるXcap放電が働いてトランス75への入力電圧およびそれを受けたDC/DCコンバータ83の出力電圧が低下したところでEN信号113がようやく立ち下がる。
また電源制御IC80のFB端子には、2次側で生成した直流出力電圧が、フィードバック制御部84を介して1次側にフィードバックされ、安定した直流電圧を2次側に対する電源出力78として供給できるよう制御するために利用される。なお電源制御IC80のVCC端子には、1次側補助コイルに誘起された交流を整流して得るVCC電圧生成部79の出力が接続されている。
電源出力78の適用例には、図9に示すようにDC/DCコンバータ83が用意され、2次側で直流に変換された電力、すなわち電源出力78をDC/DC変換して、例えばマイコン85等の電源等として用いる。マイコン85は、例えばマイコン85の電源電圧より高電圧の電源出力78により駆動される負荷システム(86,87)の制御を行う。
負荷システムは、メインの負荷回路(例えば、音声や照明(例.LED)等の表示制御部87)、および、負荷システムの各種データやパラメータなどをメモリに保存するデータ保存回路86からなる。メモリ86に保存するデータとしては、例えば、チャンネル情報、音声設定情報、その他の設定情報等が想定されている。なお、データ保存回路86の出力は保存された各種設定情報となる。
上記における電源出力78の適用例では、以下の機能が求められる。すなわち、
マイコン85がDC/DC83の出力低下を検出して、電源出力がダウンする直前までにデータ保存を行う。
DC/DC83の出力低下をマイコン85が検出してマイコン85からデータ保存回路86に対してデータ退避信号を出力し、データ保存回路86はこれを受けて、上記した各種設定情報を内部のメモリ86に保存する。
図10は、図9に示した従来構成に係るAC検出回路の出力による制御の様子を示す図である。図9の構成とともに説明すれば、図10の最上段に示す波形は、図8及び図9に示す電源制御IC80のVH端子に入力されている、ACラインに接続されているダイオードD11,D12を介するようにして得たAC入力電圧の整流電圧を不図示の2つの抵抗を介して分圧して得たVH端子電圧波形を示すものである。
上から2番目に示す波形は、AC検出回路81でAC入力電圧の分圧を上記の所定の閾値と比較して得た矩形波のAC検出信号である。
上から3番目に示す波形は、EN信号変換回路82から出力されるDC/DC EN信号を示したものであり、AC検出回路81でAC波形を検出できている間は、AC検出信号のロー・ハイが定期的に切り替わってDC/DC EN信号も定期的に低下と立ち上がりを繰り返すものの、DC/DC EN信号がイネーブル閾値を下回ることはない。その後、上述のように、VH端子電圧が従来のAC検出回路81の閾値より高いときにAC入力が遮断されると、Xキャパシタの充電電圧で決まるVH端子電圧が電源制御IC80の消費電流や自然放電で緩やかに減少するだけになるため、AC検出回路81の出力がHレベルのままとなる。そして、電源制御IC80の別機能であるXcap放電機能が働いてトランス75への入力電圧およびそれを受けたDC/DCコンバータ83の出力電圧が低下したところで、ようやくEN信号113が立ち下がる。
上から4番目に示す波形は、DC/DCコンバータ83から出力されるDC/DC出力電圧であり、DC/DC EN信号がイネーブル閾値を超えている期間は、DC/DCコンバータ83が通常動作を続けるためにハイレベル出力となっている。
下から2番目に示す波形は、DC/DC出力電圧の低下を検出したマイコン85からデータ保存回路)86に出力するデータ退避信号を示しており、この信号を受けてデータ保存回路86はデータ退避指示されたデータを内部のメモリに保存する。
図10の最下段に示す波形は、AC入力電圧の遮断に伴う電源出力78の推移を示すものである。
ところで下記特許文献1に示されている従来技術には、交流電圧を全波整流するダイオードブリッジの出力をコンパレータで基準値と比較して矩形波状の信号を生成し、該矩形波状の信号の発振が停止すると瞬時停電と判断して、光駆動部に対し光源部の駆動電流を抑制させる光源装置が開示されている。
下記特許文献2、および非特許文献1に示されている従来技術には、AC入力が遮断されたことを検出するとXcapの電荷を放電させることが開示されている。
特開2011−160629号公報(図4) 再公表特許 WO2012/033120
藪崎 純、外2,「第6世代PWM制御IC「FA8A00シリーズ」」,富士電機技報,富士電機,2012年,Vol.85,No.6,pp.452−456(図2)
図8ないし図10に示された従来技術には、VH端子電圧が従来のAC検出回路81の閾値より高いときにAC入力が遮断されると、AC入力が遮断されてからXcap放電が動き始めるまで、EN(イネーブル制御)信号が立ち下がらずに時間がかかるため、データ保存部(メモリ)86へのデータ退避信号出力が遅れて、負荷システムにおけるリセット時間に悪影響がある。
すなわち、AC入力の遮断のタイミングによっては、2次側のDC/DCコンバータの停止と電源出力の低下が同じタイミングとなり、負荷システムの有効な保護ができなくなる場合があるという問題がある。
さらに、Xcap放電機能におけるAC入力の遮断からXcap放電までの時間を単に短くすると、場合によっては、AC周期毎にXcap放電がなされてしまって、2次側負荷システムに対する停止とデータ保護時間を確保できないという問題がある。
また上記特許文献1に開示されている光源部の駆動電流を抑制させる機能を、本願のような負荷システムの停止処理を実行することに転用すれば、本発明の構成に近いものになり得るが、矩形波信号の発振停止をどのように判定するかについて何も開示していない。
また上記特許文献2、および、非特許文献1には、AC入力が遮断されたことを検出するとXcapの電荷を放電させることが開示されているが、本発明のようなAC/DCコンバータの出力にDC/DCコンバータを接続する電源システムにおいて、「AC入力の遮断を検出してから、Xcapの放電→AC/DCコンバータの出力ダウンまでの時間」と「AC/DCコンバータの出力に接続されている負荷の終了を処理する時間(例.マイコンからデータ退避信号を出力してからAC/DCコンバータの出力がダウンするまでの時間)」の双方に掛かる時間をどうバランスさせて処理するかについては、開示も示唆もされていない。
そこで本発明は、VH端子電圧が高いときにAC入力が遮断されても、AC入力遮断後のXcap放電を待たずに2次側負荷システムを停止させるAC/DCコンバータの制御回路を提供することを目的とするものである。
上記の課題を解決するために本発明は、AC入力電圧を直流電源出力に変換して負荷システムに供給するAC/DCコンバータの制御回路であって、
前記AC入力電圧の変化からAC電圧が入力されているかを判断し、AC電圧が入力されていると判断すると所定時間ハイレベルとなるAC検出信号を出力するAC検出回路と、
前記AC検出信号をフィルタリングした信号を出力するイネーブル信号変換回路と、
を有し、
前記イネーブル信号変換回路の出力がイネーブル閾値を下回ると前記負荷システムに停止制御を指示するよう構成した、ことを特徴とする。
上記において、前記AC検出信号の所定時間のハイレベル期間は、タイマによって設定され且つその開始時点はAC入力の立ち上がりの検出に応じて設定される、ことを特徴とする。
上記において、前記AC検出信号の所定時間のハイレベル期間は、AC入力周期の1/4ないし1/2に設定されている、ことを特徴とする。
上記において、前記AC入力電圧の入力部に接続されたXキャパシタの放電を制御するための放電制御タイマを有し、該放電制御タイマは前記AC検出信号によりリセットされ、該放電制御タイマの計時が終了するとXキャパシタの放電を指示する、ことを特徴とする。
上記いずれかの記載において、前記AC検出回路は、前記AC入力電圧を整流したVH電圧の分圧を基準電源からの基準電圧と比較する比較手段と、
前記VH電圧の分圧が前記基準電圧以下になることでリセット信号が生成されて入力され、その後、前記VHの分圧電圧が前記基準電圧以上になると前記リセット信号が解除されることで計時動作を開始する計時手段と、
前記VH電圧の分圧が前記基準電圧を上回るタイミングで単パルスを発生するパルス発生手段と、
該パルス発生手段から出力されたパルスがセット端子に入力されるフリップフロップと、を有し、
前記フリップフロップは前記VH電圧の分圧が前記基準電圧を下回るタイミング、もしくは前記計時手段が計時を終了したタイミングリセットされ、
前記フリップフロップの出力を前記AC検出信号とする、ことを特徴とする。
上記において、前記VH電圧の分圧が前記比較手段に入力される基準電圧以上になった時点で前記計時手段に計時時間が設定されることを特徴とする。
また上記いずれかの記載において、前記AC検出回路は、前記AC入力電圧を整流したVH電圧の分圧と比較するための基準電圧として階級上限電圧または階級下限電圧のどちらかを選択して選択回路出力として出力する選択回路と、
前記選択回路に前記VH電圧の分圧と比較させる前記基準電圧を前記階級上限電圧または前記階級下限電圧のいずれにするかを指示するとともに、前記VH電圧の分圧が前記階級上限電圧より大きい、もしくは前記階級下限電圧より小さいことを検出すると前記階級上限電圧および前記階級下限電圧を変更する制御ロジックと、を備えるとともに、
前記VH電圧の分圧と前記制御ロジックにより指示された前記選択回路により選択された前記階級上限電圧を比較する比較手段と、
前記VH電圧の分圧が前記選択回路で選択された前記階級上限電圧以上になるとリセットパルスを出力するリセット信号生成手段と、
前記リセットパルスによりリセットされて出力をハイレベルにし、リセットが外れると計時を開始し、所定の計時時間を計時したら出力をローレベルにするカウンタ手段と、
を有し、
前記カウンタ手段の出力を前記AC検出信号とする、ことを特徴とする。
上記において、前記カウンタ手段が計時する計時時間は、AC入力周期の1/4ないし1/2に設定されている、ことを特徴とする。
本発明によれば、電源出力の立下りに対して、DC/DCコンバータの立下りが従来よりも早くなるため、2次側の保護が容易にできる。
また本発明によれば、電源システム停止時のデータ書き込み/リセット時間を確保できる。
また本発明によれば、AC検出を電源制御ICで行うため、従来構成のような外付け回路となっているAC検出回路を削除することができる。
本発明の実施形態に係るAC/DCコンバータの構成例を示す図である。 図1に示したAC/DCコンバータの具体的な適用例を示す図である。 本発明の実施形態に係る電源制御ICに内蔵されるAC検出回路の構成(その1)及びその動作波形を示す図である。 本発明の実施形態に係る電源制御ICに内蔵されるAC検出回路の構成(その2)及びその動作波形を示す図である。 図4に示したAC検出回路に利用する既知のAC入力電圧遮断検出回路の構成を示す図である。 本発明に係るEN信号変換回路の構成例を示す図である。 本発明に係る電源制御ICにおける制御の様子を示す図である。 従来のAC/DCコンバータの構成例を示す図である。 図8に示した従来のAC/DCコンバータの具体的な適用例を示す図である。 図9に示した従来構成に係るAC検出回路の出力による制御の様子を示す図である。
以下、本発明の実施の形態について、詳細に説明する。
図1は、本発明の実施形態に係るAC/DCコンバータの構成例を示す図である。また図2は、図1に示したAC/DCコンバータの具体的な適用例を示す図である。なお、図2において図1と共通する構成部分には同一の番号を付している。
図1において本発明の実施形態に係るAC検出回路は、1次側と2次側とをトランスで結合するAC/DCコンバータの一環として装備されている。すなわち、AC(交流)をDC(直流)に変換するための構成として、AC電圧が入力されるAC入力部1から順に、ノイズ除去を行うためのフィルタ回路2、入力されたAC電圧を整流して直流電圧を生成する全波整流回路3、生成した直流電圧を平滑・蓄電するコンデンサ4、少なくとも1次側及び2次側を結合させるトランス5、2次側に出現するACを整流し平滑する平滑回路7を備えている。
その一方、コンデンサ4に蓄積された電荷による直流電圧を、電源制御IC10のOUT端子から出力される制御信号(例.PWM信号)に基づいてスイッチ6をスイッチング制御して交流に変換し、トランス5を介して2次側に交流電圧を発生させる。発生された交流は平滑回路7により整流し平滑されて再び直流に変換され電源出力(AC/DCコンバータ出力)8として直流が出力される。
フィルタ回路2は、インダクタとXキャパシタ21とで構成されている。そしてフィルタ回路2は、AC入力部1から侵入してくるノイズ、およびAC/DCコンバータのスイッチング動作によるノイズが外部に流出することを防止する。
ところで、AC電源が供給されていたAC電源が遮断されても、フィルタ回路2のXキャパシタ21には電荷が残留し、その電圧によって感電の危険性がある。この危険性を除去するため、例えば非特許文献1に示されるような“Xキャパシタ(Xcap)”放電回路が電源制御IC10内に用意されている。この放電回路は、例えばVH端子を接地電位に接続することによりXキャパシタの放電を行う。
またAC電源の両極が接続されるACラインには、互いのカソードが接続された一対のダイオードD11,D12のアノードがそれぞれ接続され、これらダイオードD11,D12の接続点は、電源制御IC10のVH端子を介して電源制御IC10に入力される。
本発明の実施形態では、電源制御IC10内にAC検出回路(図3,4にそれぞれ構成例(その1,その2)とその動作波形を示す)が内蔵され、電源制御IC10のVH端子に、ACを整流して得た電圧が安定に入力される状態にあれば、電源制御IC10に設けたAC検出信号出力専用端子PGS(Power Good Signal)端子からパルス状のAC検出信号が出力される。
AC検出信号は、図3(B)の最下段又は図4(B)の最下段に示される波形から分かるように、最上段に示すVH端子電圧の立ち上がりに合わせるようにして、パルスが立ち上がり一定のパルス幅を持った信号波形が得られる。これについては後でも説明する。
出力されたAC検出信号(PGS)出力は、EN(イネーブル制御)信号変換回路11に入力される。EN信号変換回路11は、図6に示されているように、電源制御IC10から出力されるAC検出信号(PGS)により制御されるスイッチ素子111、抵抗R61と容量C61からなる遅延回路(時定数回路)112により構成されている。EN信号変換回路11の動作は背景技術の項で説明したEN信号変換回路82と同じである。基本的には、EN信号変換回路11と同様、AC検出信号をフィルタリング処理してDC/DCコンバータ12に対してEN(イネーブル(enable))信号113を出力する。このフィルタリング処理は、EN信号変換回路82と同じく一種の低域濾過(Low Pass)処理である。
EN信号変換回路11の出力であるEN信号113は、図7(A)の中段に示されるように、AC入力電圧が正常に入力されている状態においては、2次側のDC/DCコンバータ12のイネーブル閾値(EN閾値)を下回らないよう、信号下端値を制御する。
その一方、AC入力遮断時にはEN信号113がイネーブル閾値より低くなり、DC/DCコンバータ12が停止処理を開始させることができる。
なお、AC入力遮断時、電源制御IC10内のAC検出回路がVH端子の変化を検出し、電源制御IC10の別機能であるXcap放電機能が所定時間後にXcapを放電させると、VH端子電圧は、急減する。
また電源制御IC10のFB端子には、2次側で生成した直流電源電圧が、フィードバック制御部13を介して1次側にフィードバックされ、安定した直流電圧を2次側に対する電源出力8として供給できるよう制御するために利用される。なお電源制御IC10のVCC端子には、1次側補助コイルに誘起された交流を整流して得るVCC電圧生成部9の出力が接続されている。
電源出力8の適用例には、図2に示すようにDC/DCコンバータ12が用意され、電源出力8をDC/DC変換して、例えばマイコン14等の電源等として供給する。マイコン14は、例えばマイコン14の電源電圧より高電圧の電源出力8により駆動される負荷システム(15,16)の制御を行う。
負荷システムは、メインの負荷回路(例えば、音声や照明(例.LED)等の表示制御部16)、および、負荷システムの各種データやパラメータなどをメモリに保存するデータ保存回路15からなる。データ保存回路15のメモリに保存するデータとしては、例えば、チャンネル情報、音声設定情報、その他の設定情報等が想定されている。なお、データ保存回路の出力は保存された各種設定情報となる。
上記における電源出力8の適用例では、以下の機能が求められる。
すなわち、マイコン14がDC/DCコンバータ12の出力低下を検出して、電源出力8がダウンする前にデータ保存を行う。
そのために、DC/DCコンバータ12の出力低下をマイコン14が検出するとマイコン14からデータ保存回路15に対してデータ退避信号を出力し、データ保存回路15はこれを受けて、上記した各種設定情報を内部のメモリに保存する。
図3は、本発明の実施形態に係る電源制御ICに内蔵されるAC検出回路の構成(その1)及びその動作波形を示す図である。
図3(A)は、VH端子の立ち上がりを検出するAC検出回路であり、図1や図2の電源制御IC10のVH端子に入力される電圧を抵抗(R11)31,抵抗(R12)32で分圧して、コンパレータ34の非反転入力端子に印加する。またコンパレータ34の反転入力端子は、基準電源33に接続されている。なお基準電圧33から出力される基準電圧にも同じ符号33を使用する。また、コンパレータ34はヒステリシス・コンパレータで、基準電源33の基準電圧は実際には高低の2つあり、コンパレータ34の出力がハイ(以下“H”とも記す)レベルであるかロー(以下“L”とも記す)レベルであるかによって切り替えている。
コンパレータ34の出力はオア回路35の一方の入力端子に入力されていて、オア回路35の出力端子はカウンタ37のリセット端子Rに入力されている。カウンタ37の出力端子は、オア回路35の他方の入力端子に入力されている。オア回路35の一方の入力端子は反転入力端子であり、他方の入力端子は非反転入力端子であることから、コンパレータ34の出力がLになる、もしくはカウンタ37がカウントを終了すると、カウンタ37にリセット信号が入力されることになる。
また、コンパレータ34の出力がワンショット(1shot)回路36に入力されている。1shot回路36の出力端子はフリップフロップ(FF)回路38のセット端子Sに接続されている。1shot回路36は、コンパレータ34の出力の立ち上がりに同期して単パルス信号を出力して、FF回路38をセットする。FF回路38のリセット端子には、オア回路35の出力端子が接続されている。
図3(B)は、図3(A)の各部における動作波形を示す図である。図3(A)の動作を図3(B)に示す動作波形を参照しながら説明する。
図3(B)の最上段に示される波形は、図1又は図2の電源制御IC10のVH端子に印加されている電圧の波形で、AC入力電圧をACラインに接続されているダイオードD11,D12で全波整流した電圧を抵抗(R11)31,抵抗(R12)32で分圧して得た電圧の波形を示すものである。なお、動作波形の基準電位は、AC入力電圧を全波整流する全波整流回路3の、低電位側出力端子の電位である。
図3(B)の上から2段目に示されるように、分圧されたVH電圧が基準電圧33よりも高くなればコンパレータ34の出力がHレベルとなり、また分圧されたVH電圧が基準電圧33よりも低くなればコンパレータ34の出力がLレベルとなる。
VHの分圧電圧がコンパレータ34の基準電圧33以下になると、図3(B)の下から2段目に示されるように、オア回路35を介してカウンタ37にリセット信号39が入力され、その後、上記分圧電圧がコンパレータ34の基準電圧33以上になるとカウンタ37のリセットが外れて、カウンタ37がカウント動作を開始する。
コンパレータ34の出力がHの状態にあってカウンタ37がカウントアップ動作中であれば、カウンタ37はリセットが掛かるまでは、図3(B)の上から3段目に示されるように、Lレベルの信号を出力し、カウントアップするとHレベルの信号を出力する。
カウンタ37のカウントアップ値はAC入力電圧の周期Tの1/2以下であり、例えば、(1/4〜1/2)×Tに設定されている。図3(B)に示す例では、コンパレータ34出力が立ち下がる前にカウンタ37の出力がLレベルとなり、カウンタ37のリセット信号がHレベルになる。カウンタ37がリセットされるとカウンタ37の出力がLレベルになり、カウンタ37のリセット信号もLレベルになるが、図3(B)に示す例ではその直後にコンパレータ34の出力がLレベルになるので、カウンタ37のリセット信号が再びHレベルになる。
その後、コンパレータ34の出力がHレベルに反転すると、図3(B)の下から3段目に示されるように、1shot回路36が動作して、1shot回路36からFF回路38にセット信号が入力されてHレベルのAC検出信号40が出力される。
FF回路38はオア回路35の出力でリセットされるので、VHの分圧電圧の立ち下りを検出する、もしくはカウンタ37のカウントが終了すると、FF回路38はリセットされる。これより、上記分圧電圧がコンパレータ34の基準電圧33以上になったままであっても、カウンタ37に設定されたタイマ時間が経過するとカウンタ37、FF回路38がリセットされ、AC検出信号(PGS出力)40はLレベルになる。
その後、コンパレータ34がVH端子電圧の立ち上がりを検知すると、1shot回路36からHレベルのパルス(セット信号)が出力されてFF回路38が再びセットされ、AC検出信号(PGS出力)40がHレベルとなる。
しかしてコンパレータ34の出力がHを継続(つまり、VHの分圧電圧がコンパレータ34の基準電圧33以下にならない状態)していて、且つカウンタ37出力がHからLに変化した時点、すなわち、図3(B)の下から4段目及び下から2段目の右端に示されるように、カウンタ37がカウントアップを終了した時点でリセット信号39が出力されると、コンパレータ34の出力がHを継続していることからFF回路38にセット信号が入力されないので、AC検出信号40が出力されなくなる、すなわち出力がLレベルのままとなる。図2に示されるDC/DCコンバータ12は、後述のようにEN(イネーブル制御)信号変換回路11を介してAC検出信号40がLレベルのままであることを検知し、AC入力電圧が遮断されたと判定する。これにより、DC/DCコンバータ12は電力変換動作を停止し、その出力を低下させる。DC/DCコンバータ12の出力低下をマイコン14が検出すると、マイコン14がデータ保存回路15に対してデータ退避信号を出力し、データ保存回路15はこれを受けて、上記した各種設定情報を内部のメモリに保存する動作を行う。
本実施形態に示されるAC検出回路では、AC入力遮断を検出すると(AC検出信号40が出力されなくなったと判断すると)、図3(B)の右部に示すXcap放電開始を待たずに、DC/DCコンバータ12(図1、図2参照)を停止することができる。
すなわち、AC入力遮断後の負荷システムの後処理について、例えば直前の設定情報のデータを退避させる時間を早めることができるとともに、データの書き込み時間を十分に確保することができる。なお、この点の作用・効果は、後で説明する図7(A)および図7(B)に示すタイムシーケンスを参照することで、本実施形態が従来構成よりも上記の処理時間が早められ、且つ十分なデータの書き込み時間が確保されることが分かるであろう。
図4は、本発明の実施形態に係る電源制御ICに内蔵されるAC検出回路の構成(その2)及びその動作波形を示す図である。図4(A)は、図5に示した既知のAC入力電圧遮断検出回路のReset信号121を利用してフリップフロップ回路(FF回路)42のS端子に入力して、FF回路42のQ端子から出力される信号をAC検出信号(45)とするものである。
また図4(A)に示すカウンタ43のR(リセット)端子には、FF回路42のQB信号(反転出力信号)が接続され、FF回路42がセットされるとカウンタ43のリセットが外れてカウンタ43のカウントが開始され、タイムアップするとカウンタ43はHレベルのカウンタ出力(44)を出力する。
そしてこのHレベルのカウンタ出力(44)をFF回路42のR(リセット)端子に入力してFF回路42をリセットする。FF回路42がリセットされると、QB信号がHレベルになるので、カウンタ43がリセットされる。そして、リセットされたFF回路42に再びリセット信号(41)(図5に示されるReset信号(141))が入力されると、FF回路42のQ端子からHレベルのAC検出信号(45)を出力する。
なお、カウンタ43のカウントアップ時間は、図3(A)に示したカウンタ37と同様に、(1/4〜1/2)×Tに設定されている。TはAC入力電圧の周期である。
図4(B)は、図4(A)に示した各部の波形を示す図であり、最上段に示される波形は、図3(B)の最上段に示されたものと同じであり、図1や図2に示される電源制御IC10のVH端子に入力される電圧を抵抗(R11)31,抵抗(R12)32で分圧した電圧の波形である。なお、このVH端子電圧は、図4(A)に示された回路動作の参考のために示されたものであって、図4(A)の回路動作に必須のものではない。
図4(B)の2段目に示されるリセット信号(41)は、図5に示した既知のAC入力電圧遮断検出回路のReset信号(121)である。このReset信号(121)については後述する。
図4(B)の3段目に示されるカウンタ出力(44)は、図4(A)のカウンタ43の出力信号(44)であり、図4(A)のFF回路42のQ端子から出力されるAC検出信号(PGS出力)45をLレベルにリセットする。
そして図4(B)の最下段に示されるAC検出信号(45)は、上記したように、FF回路42のQ端子から出力される信号である。AC検出信号(45)のHレベルの時間幅は、カウンタ43がカウントアップするまでの時間幅となる。カウントアップするまでの時間幅は、カウンタ37と同様に、AC電圧の周期Tの(1/4〜1/2)に設定されている。
図4(B)において、Reset信号(121)がFF回路42のセット端子Sに入力されると、FF回路42がセットされてAC検出信号(45)のHレベルとなる。AC検出信号(45)のHレベルとなるタイミングでカウンタ43のリセットが外れて、カウンタ43がカウント(設定した周期Tの(1/4〜1/2)の計時)を開始する。カウンタ43のカウントが終了するとカウンタ出力(44)がHレベルとなり、FF回路42がリセットされて、AC検出信号(45)がLレベルになるとともに、カウンタ43がリセットされる。
ここで、AC入力電圧が遮断されると、図5に示した既知のAC入力電圧遮断検出回路からReset信号(121)が出力されなくなる。一方、AC検出信号(45)がHレベルであるとカウンタ43が動作して、カウント終了時にFF回路42をリセットするので、AC検出信号(45)はLレベルのままとなる。
この後の処理は、図3に示すAC検出回路の構成(その1)に対するものと同じであるので、説明は省略する。
また図5は、図4に示したAC検出回路に利用する既知のAC入力電圧遮断検出回路の構成を示す図であり、図5(A)に示す既知のAC入力電圧遮断検出回路は、弊社の出願に係り既に特許第5842229号として登録済みのものである。
図5(A)に示すAC入力電圧遮断検出回路は、比較器110の基準電圧として階級上限電圧Vuref(151)または階級下限電圧Vdref(152)のどちらかを選択して選択回路出力(131)として出力する選択回路130と、選択回路130を制御し、かつ、比較器110の出力に応じてカウントアップ信号(121)またはカウントダウン信号(122)を生成する制御ロジック120と、この制御ロジック120からのカウントアップ信号(121)を受けてカウントアップし、カウントダウン信号(122)を受けてカウントダウンするアップダウンカウンタ140と、このアップダウンカウンタ140が出力するデジタル値に応じて階級上限電圧Vuref(151)および階級下限電圧Vdref(152)を出力するデジタルアナログ変換器150と、アップダウンカウンタ140への制御ロジック120からのカウントアップ信号(121)によってリセットされるタイマ回路160とにより構成されている。
なお、図5(A)に示すAC入力電圧遮断検出回路では、検出信号Vin(100)の検出について具体的に説明していないが、この検出信号Vin(100)は、AC入力電圧を全波整流もしくは半波整流したものを分圧した電圧であり、例えば全波整流回路又は半波整流回路により整流した電圧の分圧電圧を検出することで実現されている。そしてタイマ回路160は、リセットが掛からず計時を完了すると、AC入力電圧が遮断されたと判断してAC遮断検出信号(161)を出力する。
制御ロジック120は、AC入力電圧の周期に対して十分に短い周期(但し、比較器110の応答速度に問題ないことが前提)で、以下の(1)〜(4)の動作を繰り返す。
(1)比較器110の基準電圧として制御信号(123)によりVuref(151)を選択して比較器110の反転入力端子に加える。
(2)上限電圧比較:比較器110の出力結果がVin(100)>Vuref(151)を示していれば、カウントアップ信号(121)を出力する(アップダウンカウンタ140の出力結果によりVuref,Vdrefが変化する)。
(3)比較器110の基準電圧として制御信号(123)によりVdref(152)を選択して比較器110の反転入力端子に加える。
(4)下限電圧比較:比較器110の出力結果がVin(100)<Vdref(152)を示していれば、カウントダウン信号(122)を出力する(アップダウンカウンタ140の出力結果によりVuref,Vdrefが変化する)。
図5(B)は、図5(A)に示したAC入力電圧遮断検出回路の動作波形を示す図である。図5(B)では、上段に示す検出信号Vin(100)に対する階級上限電圧Vuref(151)と階級下限電圧Vdref(152)の変化の様子を示すものである。
検出信号Vin(100)が上昇する時には、Vin(100)>Vuref(151)になるとカウントアップ動作が行われ、それに伴いアップダウンカウンタ140の出力が変化してVuref(151)とVdref(152)の値が階段状に上昇する。再び、Vin(100)>Vuref(151)になった場合には、同様に再度カウントアップ動作が行われる。
一方、検出信号Vin(100)が低下する時には、Vin(100)<Vdref(152)になるとカウントダウン動作が行われ、それに伴いアップダウンカウンタ140の出力が変化してVuref(151)とVdref(152)の値が階段状に低下する。
AC入力電圧が接続されている場合には、検出信号Vin(100)が所定の周期である程度の大きさをもった変化を示すので、カウントアップ信号(121)およびカウントダウン信号(122)が制御ロジック120から出力される。
図5(B)の下段には、リセット信号(121)が示されている。図4に示すAC検出回路は、このリセット信号(121)を図4の上段に示すリセット信号(41)に利用するものである。
再び図5(A)に戻り説明を続けると、タイマ回路160は、カウントアップ信号(121)(もしくはカウントダウン信号(122)を利用しても良い)によってリセットされるように構成されているので、AC入力電圧が接続されている間は、タイムアウトが生じない。なお、タイマ回路160の計時時間は、例えば数十 ms程度の時間としておく。
一方、AC入力電圧が遮断された場合には、検出信号Vin(100)は緩やかに低下するのみとなり、制御ロジック120からカウントアップ信号(121)およびカウントダウン信号(122)が発生せずに、タイマ回路160にリセットがかからない状態になる。この状態で、タイマ回路160が例えば50ms〜100ms計時したらタイムアウトし、タイマ回路160からAC遮断検出信号(161)が出力される。
なお、図5(B)の中段に示す例では、上限電圧Vuref(151)と下限電圧Vdref(152)がそれぞれ3つの階級(デジタル値)を有する例を示しており、ある階級(デジタル値)に対応する上限電圧Vuref(151)の値は、1つ上の階級(デジタル値)に対応する下限電圧Vdref(152)の値よりも若干高い値に設定されている。
これにより、検出信号Vin(100)の上昇時にカウントアップ信号(121)が発生するレベルと、低下時にカウントダウン信号(122)が発生するレベルに差(ヒステリシス幅)が生じるようにしている。
上記図4では、図5(A)に示したAC入力電圧遮断検出回路におけるリセット信号141を利用する例について説明したが、これに限らず、上記以外の例として、非特許文献1に示される電源制御ICに内蔵されていて、電源制御ICの別機能であるXcap放電のために使用される放電時間タイマを例えば2段構成にし、1段目タイマ出力を図1や図2に示したPGS端子に導いてAC検出信号(PGS出力)として、図4(A)に示すリセット信号41に利用することで実現可能である。その一方で、2段目タイマ出力を従前どおりにXcap放電回路の入力として使用する。
なお、図4(A)および図5(A)に示すカウンタ43の計時時間はAC電圧の周期Tの1/2近傍に設定することが望ましい。余り短い時間を設定すると、AC検出信号におけるHレベルの時比率が小さくなりすぎて、AC検出信号が連続的に出力されていても、EN信号変換回路の出力がイネーブル閾値以上の値を保持することが難しくなるからである。
図6は、本発明に係るEN信号変換回路の構成例を示す図である。すなわち、図3及び図4に示したAC検出回路から出力されるAC検出信号(40)、(45)がHレベルになると、図6に示すスイッチ111が閉じて、図6の遅延回路112における容量C61を電圧VDDで急速に充電する。そして、この充電された容量C61の電圧が、DC/DC EN信号113としてEN信号変換回路11から出力される。また、AC検出信号(40)、(45)がLレベルになると、図6に示すスイッチ111が開いて、容量C61の両端電圧が抵抗R61と容量C61の時定数に従って低下する。
EN信号変換回路11はAC検出信号に対する一種のフィルタ回路であり、VH端子電圧の立ち上りを検出した方形波が連続的に入力される限り、容量C61の両端電圧であるDC/DC EN信号113は、イネーブル閾値以下になる前に容量C61が再充電されるので、イネーブル閾値以上を維持する(図7参照)。
AC入力が遮断されると、EN信号変換回路11にVH端子電圧の立ち上りを検出した方形波が入力されなくなり、その結果、EN信号変換回路11の出力はイネーブル閾値以下になって、ACの遮断が検出される(図7参照)。
このDC/DC EN信号113は、図1や図2に示すDC/DCコンバータ12のEN(イネーブル制御)端子に印加され、DC/DCコンバータ12の内部でイネーブル閾値と比較され、Hレベルと判定されるとDC/DCコンバータ12がスイッチング動作の制御を開始する。また、DC/DC EN信号113がLレベルと判定されると、DC/DCコンバータ12はスイッチング動作を停止し、図示しないDC/DCコンバータ12の出力コンデンサの電荷をマイコン14等が消費することにより、DC/DCコンバータ12の出力電圧が徐々に低下する。
図2に示されるDC/DCコンバータ12の出力(DC/DC出力)電圧をマイコン14に供給する。その一方、マイコン14は、DC/DCコンバータ12から電力の供給をうけるとともに、DC/DCコンバータ12の出力電圧を監視する。DC/DC EN信号がイネーブル閾値より下がり、これによりDC/DCコンバータ12の出力電圧が低下すると、マイコン14がこの出力電圧の低下を検出してマイコン14からデータ保存回路15にデータ退避信号を出力することで、チャンネル設定情報、音声設定情報等をデータ保存回路15内のメモリに保存する。こうすることで本発明に係るAC/DCコンバータの出力側の電源出力8の立下りを従来よりも早く検出可能となるため、2次側の負荷システムの保護を容易に行うことができる。さらに、これにより、電源システム停止時のデータ書き込み時間や必要なリセット時間を確保することが可能となる。
図7は、本発明に係る電源制御ICにおける制御の様子を示す図である。すなわち、図7(A)は、本発明の制御における波形図であり、一方、図7(B)は、従来構成における波形図で、図7(A)及び図7(B)の左端の時点から2T経過した後にAC入力電圧が遮断されたという条件下で両者を比較すべく図示上下に並べて示した図である。
図7(A)及び図7(B)を並べてみれば、2T経過後にVH端子電圧が緩やかに下がる。ここで、AC入力電圧が遮断された後のVH端子電圧は、Xキャパシタ21の両端電圧によって発生される電圧であり、遮断後のXキャパシタ21の両端電圧の初期値は遮断直前のAC入力電圧値である。なお、図7(A)及び図7(B)は、AC入力電圧が比較的高いときに遮断したときの例である。図7(A)ではAC検出信号(PGS出力)の停止、すなわちAC入力電圧の遮断を図7(B)よりも早く検出することができ、DC/DC EN信号のイネーブル閾値より下がった時点の直後に負荷システムのデータ退避等を問題なく行える。
これに対して図7(B)では、Xキャパシタ21の放電が開始するまでAC検出信号がHレベルを保ってDC/DC EN信号が低下しないため、AC入力電圧の遮断を検出する時期が図7(A)よりも遅れることから、負荷システムのデータ退避等の時間に余裕がない。
なお、図7(B)に示した波形図は、図10に示した波形図と同じであるが、図10では従来構成における動作を説明するものであって、本発明の制御における波形との比較はされていない。
1 AC入力部
2 フィルタ回路
3 全波整流回路
4 コンデンサ
5 トランス
6 スイッチ
7 平滑回路
8 電源出力(AC/DCコンバータ出力)
9 VCC電圧生成部
10 電源制御IC
11 EN(イネーブル制御)信号変換回路
12 DC/DCコンバータ
13 FB(フィードバック)制御部
14 マイコン
15 データ保存回路
16 音声、LED等の表示制御部
21 Xキャパシタ(Xcap)
31 抵抗(R11)
32 抵抗(R12)
33 基準電源、またはその出力である基準電圧
34 コンパレータ(ヒステリシス・コンパレータ)
35 オア回路
36 ワンショット(1shot)回路
37 カウンタ
38 フリップフロップ(FF)回路
39 リセット信号
40 AC検出信号(PGS出力)
41 リセット信号
42 フリップフロップ(FF)回路
43 カウンタ
44 カウンタ出力
45 AC検出信号(PGS出力)

Claims (8)

  1. AC入力電圧を直流電源出力に変換して負荷システムに供給するAC/DCコンバータの制御回路であって、
    前記AC入力電圧の変化からAC電圧が入力されているかを判断し、AC電圧が入力されていると判断すると所定時間ハイレベルとなるAC検出信号を出力するAC検出回路と、
    前記AC検出信号をフィルタリングした信号を出力するイネーブル信号変換回路と、
    を有し、
    前記イネーブル信号変換回路の出力がイネーブル閾値を下回ると前記負荷システムに停止制御を指示するよう構成した、
    ことを特徴とするAC/DCコンバータの制御回路。
  2. 前記AC検出信号の所定時間のハイレベル期間は、タイマによって設定され且つその開始時点はAC入力の立ち上がりの検出に応じて設定される、
    ことを特徴とする請求項1に記載のAC/DCコンバータの制御回路。
  3. 前記AC検出信号の所定時間のハイレベル期間は、AC入力周期の1/4ないし1/2に設定されている、
    ことを特徴とする請求項2に記載のAC/DCコンバータの制御回路。
  4. 前記AC入力電圧の入力部に接続されたXキャパシタの放電を制御するための放電制御タイマを有し、
    該放電制御タイマは前記AC検出信号によりリセットされ、該放電制御タイマの計時が終了するとXキャパシタの放電を指示する、
    ことを特徴とする請求項2に記載のAC/DCコンバータの制御回路。
  5. 前記AC検出回路は、
    前記AC入力電圧を整流したVH電圧の分圧を基準電源からの基準電圧と比較する比較手段と、
    前記VH電圧の分圧が前記基準電圧以下になることでリセット信号が生成されて入力され、その後、前記VHの分圧電圧が前記基準電圧以上になると前記リセット信号が解除されることで計時動作を開始する計時手段と、
    前記VH電圧の分圧が前記基準電圧を上回るタイミングで単パルスを発生するパルス発生手段と、
    該パルス発生手段から出力されたパルスがセット端子に入力されるフリップフロップと、
    を有し、
    前記フリップフロップは前記VH電圧の分圧が前記基準電圧を下回るタイミング、もしくは前記計時手段が計時を終了したタイミングリセットされ、
    前記フリップフロップの出力を前記AC検出信号とする、
    ことを特徴とする請求項1ないし4のいずれか一項に記載のAC/DCコンバータの制御回路。
  6. 前記VH電圧の分圧が前記比較手段に入力される基準電圧以上になった時点で前記計時手段に計時時間が設定されることを特徴とする請求項5に記載のAC/DCコンバータの制御回路。
  7. 前記AC検出回路は、
    前記AC入力電圧を整流したVH電圧の分圧と比較するための基準電圧として階級上限電圧または階級下限電圧のどちらかを選択して選択回路出力として出力する選択回路と、
    前記選択回路に前記VH電圧の分圧と比較させる前記基準電圧を前記階級上限電圧または前記階級下限電圧のいずれにするかを指示するとともに、前記VH電圧の分圧が前記階級上限電圧より大きい、もしくは前記階級下限電圧より小さいことを検出すると前記階級上限電圧および前記階級下限電圧を変更する制御ロジックと、を備えるとともに、
    前記VH電圧の分圧と前記制御ロジックにより指示された前記選択回路により選択された前記階級上限電圧を比較する比較手段と、
    前記VH電圧の分圧が前記選択回路で選択された前記階級上限電圧以上になるとリセットパルスを出力するリセット信号生成手段と、
    前記リセットパルスによりリセットされて出力をハイレベルにし、リセットが外れると計時を開始し、所定の計時時間を計時したら出力をローレベルにするカウンタ手段と、
    を有し、
    前記カウンタ手段の出力を前記AC検出信号とする、
    ことを特徴とする請求項1ないし4のいずれか一項に記載のAC/DCコンバータの制御回路。
  8. 前記カウンタ手段が計時する計時時間は、AC入力周期の1/4ないし1/2に設定されている、
    ことを特徴とする請求項7に記載のAC/DCコンバータの制御回路。
JP2017051039A 2017-03-16 2017-03-16 Ac/dcコンバータの制御回路 Active JP6880865B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017051039A JP6880865B2 (ja) 2017-03-16 2017-03-16 Ac/dcコンバータの制御回路
US15/890,274 US10938315B2 (en) 2017-03-16 2018-02-06 Control circuit for AC/DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017051039A JP6880865B2 (ja) 2017-03-16 2017-03-16 Ac/dcコンバータの制御回路

Publications (2)

Publication Number Publication Date
JP2018157648A true JP2018157648A (ja) 2018-10-04
JP6880865B2 JP6880865B2 (ja) 2021-06-02

Family

ID=63521316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017051039A Active JP6880865B2 (ja) 2017-03-16 2017-03-16 Ac/dcコンバータの制御回路

Country Status (2)

Country Link
US (1) US10938315B2 (ja)
JP (1) JP6880865B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018123382A1 (de) * 2018-09-24 2020-03-26 Infineon Technologies Austria Ag Steuern der Entladung einer X-Kapazität
FR3100396B1 (fr) * 2019-09-03 2022-03-18 Safran Electronics & Defense Circuit de maintien inductif
US11469739B2 (en) * 2020-07-31 2022-10-11 Ark Semiconductor Corp. Ltd. Filter capacitor discharge circuit, conversion circuit, and operation method of discharging filter capacitor
CN117810910A (zh) * 2022-09-23 2024-04-02 开利公司 失电检测电路和用于可变制冷剂流量系统vrf的控制电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003174704A (ja) * 2001-12-06 2003-06-20 Toshiba Corp 電気車用電源装置
JP2008220111A (ja) * 2007-03-07 2008-09-18 Fujitsu Telecom Networks Ltd 停電検出回路を備えた電源装置
JP2009268184A (ja) * 2008-04-23 2009-11-12 Mitsumi Electric Co Ltd Ac検出回路および直流電源装置
US20110249476A1 (en) * 2010-04-07 2011-10-13 Richpower Microelectronics Corporation Voltage detector and protection apparatus using the same
WO2012033120A1 (ja) * 2010-09-10 2012-03-15 富士電機株式会社 電源用集積回路装置および電源遮断検出方法
JP2014090624A (ja) * 2012-10-31 2014-05-15 Sanken Electric Co Ltd 交流入力電圧検出回路及びac/dc電源
JP5842229B2 (ja) * 2011-09-28 2016-01-13 富士電機株式会社 Ac入力電圧遮断検出回路及び方法
JP2016158310A (ja) * 2015-02-23 2016-09-01 ミツミ電機株式会社 電源制御用半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8461915B2 (en) * 2009-06-03 2013-06-11 System General Corp. Start-up circuit to discharge EMI filter for power saving of power supplies
JP2011160629A (ja) 2010-02-03 2011-08-18 Casio Computer Co Ltd 光源装置、投影装置及び投影制御方法
US9374019B2 (en) * 2010-09-28 2016-06-21 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods for discharging an AC input capacitor with automatic detection
US8710804B2 (en) * 2011-07-25 2014-04-29 Semiconductor Components Industries, Llc Discharge circuit and method
US9831763B2 (en) * 2014-08-25 2017-11-28 Shanghai Sim-Bcd Semiconductor Manufacturing Co., Ltd. Capacitor discharge circuit for power supply EMI filters
JP5931148B2 (ja) * 2014-09-10 2016-06-08 ファナック株式会社 静電容量計算部を有するpwm整流器
US10374508B2 (en) * 2015-12-28 2019-08-06 Infineon Technologies Austria Ag Capacitor discharging
US9837917B1 (en) * 2016-07-26 2017-12-05 Infineon Technologies Austria Ag X-cap. discharge method for flyback converter
WO2018042937A1 (ja) * 2016-08-30 2018-03-08 パナソニックIpマネジメント株式会社 スイッチング電源装置および半導体装置
JP2019047621A (ja) * 2017-09-01 2019-03-22 ミツミ電機株式会社 電源制御用半導体装置および電源装置並びにxコンデンサの放電方法
JP6961437B2 (ja) * 2017-09-28 2021-11-05 キヤノン株式会社 電源装置及び画像形成装置
JP7193710B2 (ja) * 2018-10-23 2022-12-21 ミツミ電機株式会社 スイッチング電源制御用半導体装置およびac-dcコンバータ
JP7211018B2 (ja) * 2018-11-05 2023-01-24 富士電機株式会社 電源制御装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003174704A (ja) * 2001-12-06 2003-06-20 Toshiba Corp 電気車用電源装置
JP2008220111A (ja) * 2007-03-07 2008-09-18 Fujitsu Telecom Networks Ltd 停電検出回路を備えた電源装置
JP2009268184A (ja) * 2008-04-23 2009-11-12 Mitsumi Electric Co Ltd Ac検出回路および直流電源装置
US20110249476A1 (en) * 2010-04-07 2011-10-13 Richpower Microelectronics Corporation Voltage detector and protection apparatus using the same
WO2012033120A1 (ja) * 2010-09-10 2012-03-15 富士電機株式会社 電源用集積回路装置および電源遮断検出方法
JP5842229B2 (ja) * 2011-09-28 2016-01-13 富士電機株式会社 Ac入力電圧遮断検出回路及び方法
JP2014090624A (ja) * 2012-10-31 2014-05-15 Sanken Electric Co Ltd 交流入力電圧検出回路及びac/dc電源
JP2016158310A (ja) * 2015-02-23 2016-09-01 ミツミ電機株式会社 電源制御用半導体装置

Also Published As

Publication number Publication date
US20180269800A1 (en) 2018-09-20
US10938315B2 (en) 2021-03-02
JP6880865B2 (ja) 2021-06-02

Similar Documents

Publication Publication Date Title
JP6225602B2 (ja) スイッチング電源装置
US10205376B2 (en) Switch control circuit including multipin to set dead time information and/or protection mode
KR101055340B1 (ko) 스위칭 레귤레이터 및 그 동작 제어 방법
JP6969275B2 (ja) スイッチング電源回路
JP5664654B2 (ja) 電源制御回路および電源制御方法
US9385601B2 (en) SMPS with output ripple reduction control and method thereof
JP6702010B2 (ja) スイッチング電源装置
US9270167B2 (en) Power factor correction circuit having on-period controlling
TWI470906B (zh) 適用於一次側控制之定電流控制單元以及相關之控制方法
JP5978575B2 (ja) スイッチング電源装置の制御回路およびスイッチング電源装置
JP2018157648A (ja) Ac/dcコンバータの制御回路
JP2007068368A (ja) 充電回路
US20180123457A1 (en) Switching power supply with short circuit detection
US9276494B2 (en) Switching power supply device, including a zero current detecting
JP2012060815A (ja) スイッチング電源制御用の集積回路装置
US8749999B2 (en) Controller and power converter using the same for clamping maximum switching current of power converter
US9923467B2 (en) Multiphase converting controller
JP5857702B2 (ja) スイッチング電源装置
JP5346238B2 (ja) 電源装置
JP7102265B2 (ja) スイッチング電源およびスイッチング電源制御回路
JP2009038894A (ja) 電源制御回路
JP7031760B2 (ja) 集積回路、電源回路
JP5642426B2 (ja) スイッチング電源装置
JP5563997B2 (ja) 制御回路
CN117294119A (zh) 控制电路以及开关电源

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210108

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20210108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210419

R150 Certificate of patent or registration of utility model

Ref document number: 6880865

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250