JP6702010B2 - スイッチング電源装置 - Google Patents

Description

本発明は、軽負荷時におけるスイッチング周波数を低減して力率を改善する機能を備えたスイッチング電源装置に係り、特に周波数低減動作時にゼロ電流検出によりスイッチング素子のターンオン・タイミングを決定することができないときでも力率の低下を防ぐことのできるスイッチング電源装置に関する。

入力電圧Ｖinをスイッチングして所定の出力直流電圧Ｖoutを生成する擬似共振型のスイッチング電源装置において、特に軽負荷時における力率を改善する力率改善機能を備えたスイッチング電源装置については、例えば特許文献１,２等に詳しく紹介される。

図７はこの種の力率改善機能を備えたスイッチング電源装置１の一例を示す概略構成図である。このスイッチング電源装置１は、概略的には入力交流電圧ＡＣを全波整流するダイオードブリッジ回路２に一端を接続したインダクタ３を備える。またスイッチング電源装置１は、インダクタ３の他端に接続されてオン時にダイオードブリッジ回路２との間でインダクタ３を介する電流路を形成するスイッチング素子４を備える。このスイッチング素子４は、例えばＭＯＳ-ＦＥＴからなる。

更にスイッチング電源装置１は、インダクタ３の他端に接続されて、スイッチング素子４のオフ時にインダクタ３と出力コンデンサ６との間で電流路を形成して該出力コンデンサ６に所定の出力直流電圧Ｖoutを得るダイオード５を備える。このようにして出力コンデンサ６の充電電圧として生起される出力直流電圧Ｖoutが、出力端子７を介して図示しない電子機器等の負荷に供給される。インダクタ３とスイッチング素子４とを主体として擬似共振回路を形成した上記構成によって、例えば１００Ｖの入力交流電圧ＡＣから約４００Ｖの出力直流電圧Ｖoutを得る昇圧型のスイッチング電源装置本体が構築される。尚、図中９はダイオードブリッジ回路２の整流出力端に接続された入力コンデンサである。

この回路の動作を簡単に説明しておくと、スイッチング素子４がオンするとインダクタ３に流れる電流が増加する形でインダクタ３にエネルギが蓄積される。そして、スイッチング素子４がオフするとダイオード５が導通してインダクタ３から出力コンデンサ６に電流が流れ、インダクタ３に蓄積されたエネルギを出力側に放出する。このとき、インダクタ３に流れる電流は減少を続け、インダクタ３に流れる電流がゼロになるとダイオード５が遮断して、インダクタ３とスイッチング素子４のソース・ドレイン間容量（スイッチング素子４の寄生容量もしくは図示しない外付けの容量）からなる擬似共振回路の共振（擬似共振）動作が開始する。この共振動作によりスイッチング素子４のドレイン端子（インダクタ３と接続する側の端子）が低下し、この電圧がゼロとなるタイミングでスイッチング素子４をオンさせればゼロ電圧スイッチングを実現することができる。スイッチング素子４のドレイン端子の電圧がゼロとなるタイミングは、ＺＣＤ端子の電圧で間接的に検出することができる。

さて各種機能を集積一体化した制御回路（制御ＩＣ）１０は、基本的にはスイッチング素子４をオン・オフ駆動してインダクタ３に流れる電流を制御する役割を担う。具体的には制御回路１０は、出力端子７に直列接続された分圧抵抗Ｒ４,Ｒ５を介して出力直流電圧Ｖoutに相当するフィードバック電圧Ｖfbを検出し、このフィードバック電圧Ｖfbを端子ＦＢから入力する。そして制御回路１０は、フィードバック電圧Ｖfbと所定の基準電圧Ｖrefとの差を増幅した誤差信号を誤差検出器１１にて求め、この誤差検出器１１による誤差信号に応じてスイッチング素子４をオン・オフ制御する。誤差検出器１１は、例えばトランスコンダクタンス・アンプからなる。

また制御回路１０は、端子ＦＢを介して入力されるフィードバック電圧Ｖfbと所定の基準電圧Ｖovpとを比較して過電圧を検出する比較器（過電圧検出器）１２を備える。更に制御回路１０は、端子ＩＳから入力される電圧（電流検出電圧）Ｖisと所定の基準電圧Ｖovcとを比較して過電流を検出する比較器（過電流検出器）１３を備える。端子ＩＳから入力される電圧（電流検出電圧）Ｖisは、スイッチング素子４に流れる電流に流れる電流に相当するもので、スイッチング素子４のソースに直列接続された抵抗Ｒ３を介して検出される。更に制御回路１０は、インダクタ３に流れる電流に応じて該インダクタ３の補助巻線８に生起され、抵抗Ｒ２を介して端子ＺＣＤから入力される巻線電圧と所定の基準電圧Ｖzcdとを比較してゼロ電流を検出する比較器（ゼロ電流検出器）１４を備える。
巻線電圧は、インダクタ３に流れる電流に応じて、該インダクタ３の補助巻線８に生起される電圧である。

一方、比較器（ＰＷＭ変調器；オン幅制御手段）１５は、発振器１６が生成する鋸歯状波と誤差検出器１１から出力される誤差信号（フィードバック電圧Ｖfbと基準電圧Ｖrefとの差を増幅した信号）と比較する。この比較器１５は、鋸歯状波のレベルが誤差信号を超えたときにその出力を［Ｈ］に反転し、オア回路１７ａを介してフリップフロップ１８をリセットする。このフリップフロップ１８はスイッチング素子４をオン・オフする図示しないドライバ回路を駆動する役割を担う。

ちなみにフリップフロップ１８は、オア回路１７ｂを介して後述する周波数低減回路２０が出力する信号Ｓ６、または後述するリスタート・タイマー４０が出力する信号Ｓ７を入力してセットされる。リスタート・タイマー４０は、周波数低減回路２０に代わってフリップフロップ１８をセットすることで、後述するようにスイッチング素子４のオン・オフ動作を継続させる役割を担う。尚、周波数低減回路２０およびリスタート・タイマー４０は、比較器１４が出力する信号Ｓ５を検出してそれぞれ動作する。また発振器１６は、オア回路１７ｂが出力する信号Ｓ４をトリガーとして鋸歯状波を発生する。

さてスイッチング素子４は、出力端子ＯＵＴを介して出力されるフリップフロップ１８からの信号Ｓ１が入力されてオン・オフ制御される。具体的にはフリップフロップ１８は、そのセット出力にて図示しないドライバ回路を介してスイッチング素子４のゲート電圧を制御する。この結果、スイッチング素子４は、フリップフロップ１８のセットに伴ってターンオンする。またスイッチング素子４は、フリップフロップ１８のリセットに伴ってターンオフする。スイッチング素子４は、このようなオン・オフ動作を繰り返すことでスイッチング動作し、インダクタ３を介して出力直流電圧Ｖoutを生成する。

ここで比較器１５は、スイッチング素子４がオンしているとき、発振器１６が生成した鋸歯状波のレベルよりも誤差信号（誤差電圧）Ｖerrが上回る都度、フリップフロップ１８をリセットすることでスイッチング素子４のオン幅を制御する役割を担う。また発振器１６は、フリップフロップ１８をセットする信号Ｓ４が入力されると、鋸歯状波の生成をリセットして、鋸歯状波の生成を初期状態から再開する。この発振器１６の鋸歯状波の生成タイミングによって、スイッチング素子４のオン・オフ周期（スイッチング周波数）が制御される。

尚、端子ＲＴに接続された抵抗Ｒ１は、発振器１６が生成する鋸歯状波の傾き調整用である。また端子ＣＯＭＰに接続されたコンデンサＣ１,Ｃ２および抵抗Ｒ６は、誤差検出器１１の出力に対する位相調整用回路である。またフリップフロップ１８は、比較器１５の出力によりリセットされるだけではなく、比較器１３により過電流が検出されたとき、並びに比較器１２により過電圧が検出されたときにオア回路１７ａを介して強制的にリセットされる。

上述した如く構成されたスイッチング電源装置１によれば、基本的には出力端子７に接続された負荷の重さが一定である場合、誤差信号が一定となり、スイッチング素子４は一定のオン幅でスイッチング制御される。しかし入力電圧Ｖinはダイオードブリッジ回路２を介して入力交流電圧ＡＣを全波整流したものである。この為、図８(ａ)に示すようにインダクタ３の両端間に加わる電圧は、入力電圧Ｖinの位相角によって変化する。

具体的には比較器１５は、基本的には図８(ｂ)に示すように発振器１６が生成した鋸歯状波と誤差信号とを比較し、その比較結果に応じて図８(ｃ)に示すようにスイッチング素子４をオン・オフ制御する。この際、スイッチング素子４がオンしているときにインダクタ３に流れる電流（インダクタ電流Ｉｓ）の傾きは、図８(ｄ)に示すように入力電圧Ｖinの位相角に依存して変化する。そしてインダクタ電流Ｉｓのピーク値、即ち、スイッチング素子４がターンオフするときの電流値は、入力電圧Ｖinの変化に倣う交流波形を辿って変化する。

この結果、スイッチング素子４のターンオフ後にインダクタ３に流れる電流が零（０）となるまでの時間に差が生じる。これにも拘わらずスイッチング素子４を一定の周期（周波数）でオン・オフ制御すると、スイッチング素子４に電圧が加わっている状態で該スイッチング素子４をターンオンすることになる。この場合、スイッチング素子４に大きなスイッチング損失が生じることが否めない。

前述した比較器１４によるゼロ電流検出は、スイッチング素子４のターンオフに伴ってインダクタ３に流れる電流がゼロ（０）となるタイミングを検出してスイッチング素子４をターンオンすることで、上述したインダクタ電流Ｉｓのピーク値の変化に起因するスイッチング素子４での損失を低減する役割を担っている（ゼロ電流スイッチング）。

ここでリスタート・タイマー４０は、例えば図９に示すように比較器（ゼロ電流検出器）１４が出力する信号Ｓ５をインバータ回路４１を介して入力してオフ動作するスイッチ素子４２を備える。このスイッチ素子４２は、例えばＮ型のＭＯＳ-ＦＥＴからなる。スイッチ素子４２は、常時はコンデンサ４４を短絡しており、図１０に示すようにＨ（Ｈｉｇｈ）レベルの信号Ｓ５の入力時にオフ動作して定電流源４３によるコンデンサ４４の充電を開始させる。すると定電流源４３からの充電電流の大きさに応じた傾きでコンデンサ４４の充電電圧が上昇し、この充電電圧が信号Ｓ７としてオア回路１７ｂに出力される。オア回路１７ｂは、信号Ｓ７のレベル（充電電圧）が該オア回路１７ｂの入力端子の閾値電圧を超えたときに反転動作し、信号Ｓ７をリスタート信号として取り込む。

ところで上述したスイッチング制御においては、負荷が軽くなるに従ってスイッチング素子４のオン幅が短くなるので、これに伴ってスイッチング周波数Ｆcが高くなることは前述した通りである。スイッチング周波数Ｆcが高くなると、スイッチング素子４での損失が増大するため、従来のスイッチング電源装置１においては、専ら、スイッチング周波数Ｆcの最大周波数を制限する制御が実行される。具体的には軽負荷時のスイッチング素子４のターンオン・タイミングを一定時間遅らせることでスイッチング周波数Ｆcを最大動作周波数以下に制限し、これによって効率の低下を防止している。

しかしながらスイッチング周波数Ｆcの最大周波数の制限による力率改善制御には次のような問題がある。即ち、前述したスイッチング素子４に対するオン・オフ制御においては、入力電圧Ｖinの位相角に応じてインダクタ電流Ｉｓの大きさを制御する。これ故、入力電圧Ｖinの位相角が小さい程、インダクタ電流Ｉｓが小さくなる。特に軽負荷時における前述したスイッチング周波数Ｆcに対する最大周波数制限が加わると、入力電圧Ｖinの位相角の小さい領域ほど最大周波数制限の影響が大きくなってインダクタ電流Ｉｓがより流れ難くなり、入力電流波形に歪が発生する。するとこの電流波形の歪に起因して入力電圧Ｖinの位相角が小さい領域において力率が低下すると言う、新たな問題が発生する。

このような問題を回避するべく特許文献１には、負荷が軽くなったときに別の方式によりスイッチング周波数Ｆcを低減することが開示される。このスイッチング周波数Ｆcの低減制御は、周波数低減回路２０によって実行される。この周波数低減回路２０は、負荷の重さに応じて比較器１４によるゼロ電流の検出回数を変化させてスイッチング素子４のターンオン・タイミングを遅らせるものである。ゼロ電流の検出回数は入力電圧Ｖinのどの位相角でも同じなので、入力電圧Ｖinの位相角の小さい領域の影響が他の領域に比べて過大になることがない。

そこで周波数低減回路２０は、例えば図１１に示すように重負荷時にはスイッチング素子４がターンオフした後の擬似共振波形の１回目のゼロ電流検出時にスイッチング素子４をターンオンさせる。そして周波数低減回路２０は、中負荷時にはスイッチング素子４がターンオフした後の２回目のゼロ電流検出時にスイッチング素子４をターンオンさせ、更に軽負荷時にはスイッチング素子４がターンオフした後の３回目のゼロ電流検出時にスイッチング素子４をターンオンさせる。周波数低減回路２０は、このようにして負荷が軽くなるに従ってスイッチング素子４のターンオン・タイミングを遅らせることでスイッチング周波数Ｆcを低減し、これによって軽負荷時におけるスイッチング損失の増大を抑制する。

尚、制御回路１０が備えるＡＣ周期検出回路３０は、入力電圧Ｖinの周期を検出し、該入力電圧Ｖinの１周期に亘って周波数低減回路２０における負荷状態の検出結果を保つ役割を担う。ちなみにＡＣ周期検出回路３０は、例えば図１２に示すようにフリップフロップ１８が出力する信号（スイッチング素子４のオン・オフ制御信号）Ｓ１を入力し、その立ち下がりでパルス信号を出力する１ショット回路３１と、この１ショット回路３１の出力を受けて導通（オン）するスイッチ素子３２を備える。

このスイッチ素子３２は、例えばＮ型のＭＯＳ-ＦＥＴからなり、端子ＩＳに与えられるＩＳ電流検出電圧Ｓ２を取り込んでコンデンサ３３を充電する。そしてＡＣ周期検出回路３０は、比較器３４においてコンデンサ３３の充電電圧と、予め設定された［０Ｖ］より僅かに高く設定された判定電圧Ｖprdとを比較することで入力電圧Ｖinの周期（入力交流電圧ＡＣの半周期）を検出し、該入力電圧Ｖinの周期を示す信号Ｓ３（この信号のＬ（Ｌｏｗ）レベルとＨレベルの１周期が入力電圧Ｖinの１周期に等しい）を出力するように構成される。

特開２０１４−８２９２４号公報 特開２０１４−２３２０８号公報

しかしながら上述した如くして周波数低減回路２０によるゼロ電流の検出回数を制御してスイッチング素子４のターンオン・タイミングを制御しても、スイッチング電源装置１の設計仕様や入力交流電圧の大きさによっては、比較器１４においてゼロ電流を検出することが困難となることがある。具体的には、例えば電源装置の設計仕様によってインダクタ３の巻線数と補助巻線８の巻線数との比が大きくなった場合や、或いは入力電圧Ｖinが高くて出力直流電圧Ｖoutとの差が小さい場合、共振電圧が小さくなる。するとインダクタ３の共振電圧が小さくなるに伴って補助巻線８を介して検出されるゼロ電流検出用の信号電圧が小さくなるので、例えば図１３に示すように比較器１４によるゼロ電流の検出が困難となることがある。

このような事態が発生するとゼロ電流検出によってフリップフロップ１８をセットし、これによってスイッチング素子４を適切なタイミングでターンオンさせることができなくなる。尚、図１３は中負荷状態で２回目のゼロ電流検出タイミングでスイッチング素子４のターンオン・タイミングを制御するときの様子を示している。

このような事態に対処してスイッチング素子４を確実にターンオンさせてスイッチング動作を継続させるべく前述したリスタート・タイマー４０が設けられている。しかしながらリスタート・タイマー４０は、一般的には基本的なスイッチング動作時における予め定められたゼロ電流検出タイミングでフリップフロップ１８をセットするように構成されている。この為、リスタート・タイマー４０によってフリップフロップ１８をセットするタイミングと、周波数低減回路２０による２回目のゼロ電流検出タイミングでフリップフロップ１８をセットするタイミングとの間にずれが生じる。

即ち、中負荷時においてスイッチング素子４をターンオフさせるタイミングにおいては、入力電圧Ｖinのピーク近傍では入力電圧Ｖinと出力直流電圧Ｖoutとの電圧の差が小さいが故に、インダクタ３に流れる共振電流が小さくなる。そしてこの場合には比較器１４によるゼロ電流検出ができなくなるので、周波数低減回路２０に代わってリスタート・タイマー４０によってフリップフロップ１８がセットされてスイッチング素子４がターンオンされる。

この結果、図１３のインダクタ電流がピークとなる近傍の領域では、周波数低減回路２０の出力によりフリップフロップ１８をセットするタイミングよりも遅いタイミングで、リスタート・タイマー４０の出力によりフリップフロップ１８がセットされる。すると、ピーク近傍以外の領域で前述したゼロ電流検出によりスイッチング素子４のターンオン・タイミングを調整してスイッチング周波数を低減した結果と整合がとれず、入力電圧Ｖinのピーク付近での入力電流が少なくなってインダクタ３を流れる電流に歪が生じ、力率低減効果が損なわれると言う新たな問題が発生する。

本発明はこのような事情を考慮してなされたもので、その目的は、負荷が軽くなってゼロ電流の検出ができなくなった場合においても力率の低下を防ぐことのできるスイッチング電源装置を提供することにある。

本発明に係るスイッチング電源装置は、基本的には入力交流電圧を整流する整流回路に接続されたインダクタと、オン時に前記整流回路との間で前記インダクタを介する電流路を形成するスイッチング素子と、このスイッチング素子のオフ時に前記インダクタと出力コンデンサとの間で電流路を形成して該出力コンデンサに所定の出力直流電圧を得るダイオードと、前記スイッチング素子をオン・オフして前記インダクタに流れる電流を制御する制御回路とを備える。

ここで前記制御回路は、基準電圧と前記出力直流電圧との差を増幅した誤差信号に応じて前記スイッチング素子のオン幅を制御するオン幅制御手段と、前記スイッチング素子のオフ時に前記インダクタに流れる電流がゼロとなるタイミングを検出して前記スイッチング素子をターンオンするゼロ電流検出手段とを備えて構成される。

特に上述した目的を達成するべく本発明に係るスイッチング電源装置は、更に前記制御回路に、
前記出力直流電圧が供給される負荷の重さを検出する負荷状態検出手段と、
この負荷状態検出手段により軽負荷状態が検出されたとき、前記ゼロ電流検出手段による前記スイッチング素子のターンオン・タイミングを遅らせて該スイッチング素子のスイッチング周波数を低減する周波数低減手段と、
前記ゼロ電流検出手段により前記スイッチング素子をターンオンできなかったとき、該ゼロ電流検出手段に代わって前記スイッチング素子をターンオンするリスタート・タイマーと、
前記周波数低減手段により遅らせた前記スイッチング素子のターンオン・タイミングに合わせて前記リスタート・タイマーのリスタート時間を長くするタイマー調整手段と
を備えたことを特徴としている。

好ましくは前記負荷状態検出手段は、負荷の重さを多段階に分けて検出するものであって、前記周波数低減手段は、多段階に分けて検出された負荷の重さに応じて前記ゼロ電流検出手段によるゼロ電流の検出回数を変えて前記スイッチング素子をターンオンするタイミングを変えるように構成される。

具体的には前記負荷状態検出手段は、例えば負荷の重さを重負荷状態、中負荷状態および軽負荷状態の３段階に分けて検出するように構成される。また前記周波数低減手段は、前記ゼロ電流検出手段による前記スイッチング素子のターンオン・タイミングを、重負荷状態では１回目のゼロ電流検出タイミングとし、中負荷状態では２回目のゼロ電流検出タイミングとし、軽負荷状態では３回目のゼロ電流検出タイミングとして設定するように構成される。

また前記タイマー調整手段は、好ましくは前記リスタート・タイマーにおいてリスタート時間を決定するコンデンサへの充電電流を負荷の重さに応じて切換えてリスタート時間を調整するように構成される。或いは前記タイマー調整手段は、前記リスタート・タイマーにおいて所定の電流により充電されてリスタート時間を決定するコンデンサへの容量を負荷の重さに応じて切換えてリスタート時間を調整するように構成される。特に前記タイマー調整手段は、前記周波数低減手段により設定されるゼロ電流検出タイミングに合わせてリスタート時間を設定するように構成される。

このように構成されたスイッチング電源装置においては、負荷の重さに応じてゼロ電流検出によるスイッチング素子のターンオン・タイミングを遅らせる場合、これに合わせてリスタート・タイマーによるリスタート時間が長く設定される。具体的にはゼロ電流検出によるスイッチング素子のターンオン・タイミングと、リスタート・タイマーによるスイッチング素子のターンオン・タイミングとが一致するようにリスタート時間が設定される。従って負荷が軽い場合であっても、リスタート・タイマーの出力によってスイッチング素子のターンオン・タイミングが不本意に早くなったり遅くなったりすることがなくなる。

この結果、本発明に係るスイッチング電源装置によれば、ゼロ電流検出によりスイッチング素子のターンオン・タイミングを決定することができないときでもスイッチング周波数の低減による力率の低下を確実に防ぐことが可能となる。特に負荷の重さに応じてリスタート・タイマーにおけるリスタート時間を切換えるだけで軽負荷時における力率の低下を防ぐことができるので、その実用的効果は多大である。

本発明の一実施形態に係るスイッチング電源装置の全体的な概略構成図。 図１に示すスイッチング電源装置における周波数低減回路とリスタート・タイマーの構成例を示す図。 図１に示すスイッチング電源装置における発振器の構成例を示す図。 負荷の重さに応じたリスタート・タイマーの動作を示す図。 中負荷時におけるスイッチング素子４のターンオン動作を示す図。 軽負荷時におけるスイッチング素子４のターンオン動作を示す図。 スイッチング周波数の低減による力率改善機能を備えた従来のスイッチング電源装置の一例を示す概略構成図。 図７に示すスイッチング電源装置の基本動作を示す図。 図７に示すスイッチング電源装置におけるリスタート・タイマー４０の構成例を示す図。 図８に示すリスタート・タイマー４０の動作を示すタイミング図。 負荷の重さに応じた周波数低減回路２０の動作を示す図。 図７に示すスイッチング電源装置におけるＡＣ周期検出回路３０の構成例を示す図。 入力電圧Ｖinの位相（大きさ）によって変化するインダクタ電流に対するゼロ電流検出の様子を示す図。

以下、図面を参照して本発明の一実施形態に係るスイッチング電源装置について説明する。

図１は本発明の一実施形態に係るスイッチング電源装置１の概略構成図である。尚、図７に示す従来のスイッチング電源装置１と同一部分には同一符号を付し、これらの同一部分についてはその説明を省略する。

このスイッチング電源装置１が特徴とするところは、リスタート・タイマー４０によるリスタート時間を負荷の重さに応じて切換えることで、ゼロ電流検出によるスイッチング素子４のターンオン・タイミングに合わせて、リスタート・タイマー４０によるスイッチング素子４のターンオン・タイミングを定めるようにした点にある。具体的には周波数低減回路２０により遅らせたスイッチング素子４のターンオン・タイミングに合わせてリスタート・タイマー４０によるリスタート時間を長くするタイマー調整手段を備えたことを特徴としている。

そしてゼロ電流検出に基づいてスイッチング素子４をターンオンさせた場合と、リスタート信号を用いてスイッチング素子４をターンオンさせた場合とで、負荷の重さの変化に起因してインダクタ３を介して流れる擬似共振回路の電流の共振期間にずれが生じることを防ぎ、これによってスイッチング素子４での損失の増加を防ぐと共に力率の低下を防ぐことを特徴としている。

本発明に係るスイッチング電源装置１は、全体的には図１に示すように周波数低減回路２０においてゼロ電流検出タイミングを決定する上で用いる負荷の重さを示す信号Ｓ８,Ｓ９をリスタート・タイマー４０に与える。そしてリスタート・タイマー４０においては、信号Ｓ７を生成するリスタート時間を、周波数低減回路２０から与えられる信号Ｓ８,Ｓ９に従って切換えるように構成される。

具体的には周波数低減回路（周波数低減手段）２０およびリスタート・タイマー４０は、例えば図２に示すように構成される。即ち、周波数低減回路２０は、図２に示すように負荷の重さ（負荷状態）を検出する負荷状態検出回路（負荷状態検出手段）２１を、その前段に備えて構成される。この負荷状態検出回路２１は、誤差信号Ｖerrを示す信号Ｓ４と、予め設定された負荷状態検出閾値Ｖ１,Ｖ２（Ｖ１＞Ｖ２）とをそれぞれ比較する第１および第２の比較器２１ａ,２１ｂを備える。そしてこれらの第１および第２の比較器２１ａ,２１ｂの各出力を、２つのインバータ回路２１ｃ,２１ｄ、およびアンド回路２１ｅからなる論理回路により論理処理し、負荷の重さに応じた負荷状態検出信号を得るように構成される。

ちなみに誤差信号（誤差電圧）Ｖerrを示す信号Ｓ４は、負荷が重くなると電圧値が上昇し、負荷が軽くなると電圧値が低下する信号からなる。従って第１および第２の比較器２１ａ,２１ｂは、負荷が重く、信号Ｓ４として与えられる誤差電圧Ｖerrが負荷状態検出閾値Ｖ１,Ｖ２をそれぞれ上回るとき（Ｖerr＞Ｖ１＞Ｖ２）、その出力はそれぞれ［Ｌ］となる。この状態が重負荷検出状態である。

また負荷が或る程度軽くなり、誤差電圧Ｖerrが負荷状態検出閾値Ｖ１を下回ると（Ｖ１≧Ｖerr＞Ｖ２）、第１の比較器２１ａの出力が［Ｈ］に反転する。但し、第２の比較器２１ｂの出力は［Ｌ］に保たれる。この状態が中負荷検出状態である。

そして負荷が更に軽くなり、誤差電圧Ｖerrが負荷状態検出閾値Ｖ２を下回ると（Ｖ１＞Ｖ２＞Ｖerr）、第２の比較器２１ｂの出力が［Ｈ］に反転する。但し、第１の比較器２１ａの出力は［Ｈ］に保たれている。この状態が軽負荷検出状態である。

このようにして検出された負荷状態を示す第１の比較器２１ａの出力がインバータ回路２１ｃを介して反転されて第１のＤ型のフリップフロップ２２ａに与えられる。また第２の比較器２１ｂの出力はインバータ回路２１ｄを介して反転され、アンド回路２１ｅを介して第１の比較器２１ａの出力との間でアンド（論理積）処理された後、第２のＤ型のフリップフロップ２２ｂに与えられる。そして第３のＤ型のフリップフロップ２２ｃには第２の比較器２１ｂの出力が与えられる。

ちなみに第１〜第３のＤ型のフリップフロップ２２ａ,２２ｂ,２２ｃは、ＡＣ周期検出回路３０から与えられる信号Ｓ３をトリガーとしてラッチ動作する。従って重負荷検出時には、第１〜第３のＤ型のフリップフロップ２２ａ,２２ｂ,２２ｃは［Ｈ,Ｌ,Ｌ］なる状態にセットされる。また中負荷検出時には、第１〜第３のＤ型のフリップフロップ２２ａ,２２ｂ,２２ｃは［Ｌ,Ｈ,Ｌ］なる状態にセットされる。そして軽負荷検出時には、第１〜第３のＤ型のフリップフロップ２２ａ,２２ｂ,２２ｃは［Ｌ,Ｌ,Ｈ］なる状態にセットされる。換言すれば重負荷検出時には第１のフリップフロップ２２ａだけが［Ｈ］にセットされ、中負荷検出時には第２のフリップフロップ２２ｂだけが［Ｈ］にセットされ、そして軽負荷検出時には第３のフリップフロップ２２ｃだけが［Ｈ］にセットされる。

ここでＡＣ周期検出回路３０から与えられる信号Ｓ３の１周期は、前述したように入力電圧Ｖinの１周期（交流入力電圧の半周期）に等しい。従って上述した如くセットされる第１〜第３のフリップフロップ２２ａ,２２ｂ,２２ｃの各出力は、入力電圧Ｖinの１周期に亘ってそれぞれ保持される。

また周波数低減回路２０は、上述した負荷状態検出回路２１に加えて、フリップフロップ２２ａ,２２ｂ,２２ｃにそれぞれ保持された負荷状態情報に従って、スイッチング素子４のターンオン・タイミングを遅延制御する信号Ｓ６を生成する遅延制御回路２３を備える。この遅延制御回路２３は、スイッチング素子４をオン・オフ駆動する信号Ｓ１を、所定のタイミングで遅延させる２段のトグルフリップフロップ２５ａ,２５ｂを備える。

これらのトグルフリップフロップ２５ａ,２５ｂは、信号Ｓ１の反転信号を受けた１ショット回路２６ａが生成する１つのパルス信号を、更に遅延回路２６ｂを介して所定時間だけ遅延させた信号によりそれぞれリセットされるものである。すなわち、トグルフリップフロップ２５ａ,２５ｂは、スイッチング素子４がオフしてから遅れてリセットされる。そして１段目のトグルフリップフロップ２５ａは、スイッチング素子４がオフしてから１回目の比較器１４からの信号Ｓ５の立ち上がりにより状態を反転して、Ｑ出力をＨレベルにする。また、２回目の比較器１４からの信号Ｓ５の立ち上がりにより、トグルフリップフロップ２５ａのＱ出力はＬレベルになる。また２段目のトグルフリップフロップ２５ｂは、２回目の比較器（ゼロ電流検出器）１４からの信号Ｓ５の立ち上がりで端子ＴＢ（負論理のトグル入力）の入力がＨレベルからＬレベルに変化するので、そのＱ出力をＨレベルに変化させる。

また比較器（ゼロ電流検出器）１４がゼロ電流を検出して出力する信号Ｓ５は、第１の１ショット回路２３ａに与えられると共に、アンド回路２８ａ,２８ｂをそれぞれ介して第２の１ショット回路２３ｂおよび第３の１ショット回路２３ｃにそれぞれ与えられる。アンド回路２８ａ,２８ｂは、前述した１段目および２段目のトグルフリップフロップ２５ａ,２５ｂのＱ出力を受けてそれぞれ異なるタイミングでアクティブにされる。

従って信号Ｓ５が入力されたとき、これに同期して先ず第１の１ショット回路２３ａがパルス状のゲート制御信号を生成する。その後、スイッチング素子４がオフしてから１回目の比較器１４からの信号Ｓ５の立ち上がりが発生すると、次の、すなわち２回目の信号Ｓ５の立ち上がりで第２の１ショット回路２３ｂがパルス状のゲート制御信号を生成する。更に、３回目の信号Ｓ５の立ち上がりで第３の１ショット回路２３ｃがパルス状のゲート制御信号を生成する。

これらの１ショット回路２３ａ,２３ｂ,２３ｃが互いに異なるタイミングで生成するパルス状のゲート制御信号が、フリップフロップ２２ａ,２２ｂ,２２ｃのＱ出力およびアンド回路２４ａ,２４ｂ,２４ｃによって択一的に選択され、オア回路２９を介してスイッチング素子４のターンオン・タイミングを制御する信号Ｓ６として出力される。

換言すれば重負荷時にはフリップフロップ２２ａだけが［Ｈ］にセットされているので、スイッチング素子４のターンオフ後の１回目のゼロ電圧検出時に該スイッチング素子４をターンオンする信号Ｓ６が出力される。また中負荷時にはフリップフロップ２２ｂだけが［Ｈ］にセットされているので、スイッチング素子４のターンオフ後の２回目のゼロ電圧検出時に該スイッチング素子４をターンオンする信号Ｓ６が出力される。そして軽負荷時にはフリップフロップ２２ｃだけが［Ｈ］にセットされているので、スイッチング素子４のターンオフ後の３回目のゼロ電圧検出時に該スイッチング素子４をターンオンする信号Ｓ６が出力される。

ここでリスタート・タイマー４０は、上述した周波数低減回路２０における負荷状態検出回路２１の出力に応じてリスタート時間を切換えるように構成される。具体的にはリスタート・タイマー４０は、第２および第３のＤ型のフリップフロップ２２ｂ,２２ｃにそれぞれセットされた信号が、負荷状態を示す信号Ｓ８,Ｓ９として入力される。これらの信号Ｓ８,Ｓ９は、前述したように重負荷時には［Ｌ,Ｌ］となり、中負荷時には［Ｈ,Ｌ］となり、軽負荷時には［Ｌ,Ｈ］となるものである。

このリスタート・タイマー４０は、図２に示すように所定の電流が供給されて充電されるコンデンサ４４と、このコンデンサ４４に並列接続されて該コンデンサ４４の充電電荷を放電するスイッチとしてのＮ型のＭＯＳ-ＦＥＴ４２を備える。このＭＯＳ-ＦＥＴ４２は、インバータ回路４１を介して信号Ｓ５を反転した信号によりオンされる。従ってコンデンサ４４は比較器１４によってゼロ電流が検出されている期間はＭＯＳ-ＦＥＴ４２がオフして充電され、ＺＣＤ端子の電圧がある程度大きくなってゼロ電流ではないと判断されるとＭＯＳ-ＦＥＴ４２がオンして放電される。したがい、図１３に示すようなゼロ電流検出不可の期間が発生するとコンデンサ４４の充電電圧が上昇し続ける。このコンデンサ４４の充電電圧がリスタート信号を生成する為の信号Ｓ７として出力される。

ここでリスタート・タイマー４０は、発振器１６から供給される信号Ｓ１１の電圧をゲートに受け、当該電圧で定まる一定電流を流す電流源としてのＰ型のＭＯＳ-ＦＥＴ４６,４８ａ,４９ａを並列に備える。特にＭＯＳ-ＦＥＴ４６に流れる電流はコンデンサ４４に直接供給される。また、ＭＯＳ-ＦＥＴ４８ｂ,４９ｂに流れる電流は、スイッチとしてのＰ型のＭＯＳ-ＦＥＴ４８ｂ,４９ｂをそれぞれ介してコンデンサ４４に直接供給される。ちなみにＭＯＳ-ＦＥＴ４８ｂは信号Ｓ９を受けてオン動作し、またＭＯＳ-ＦＥＴ４９ｂはオア回路４７を介して信号Ｓ８または信号Ｓ９を受けたときにオン動作するように構成される。これらのＭＯＳ-ＦＥＴ４８ｂ,４９ｂは、リスタート・タイマー４０のタイマー調整手段として機能する。

従って重負荷時にはＭＯＳ-ＦＥＴ４８ｂ,４９ｂがそれぞれオンするので、コンデンサ４４はＭＯＳ-ＦＥＴ４６,４８ａ,４９ａからそれぞれ供給される電流により充電される。また中負荷時にはＭＯＳ-ＦＥＴ４９ｂがオンし、ＭＯＳ-ＦＥＴ４８ｂがオフするので、コンデンサ４４はＭＯＳ-ＦＥＴ４６,４９ａからそれぞれ供給される電流により充電される。そして軽負荷時にはＭＯＳ-ＦＥＴ４８ｂ,４９ｂが共にオフするので、コンデンサ４４はＭＯＳ-ＦＥＴ４６から供給される電流だけにより充電される。

この結果、コンデンサ４４の充電電圧がオア回路１７ｂの入力端子の所定の閾値電圧に達するまでの時間、即ち、コンデンサ４４の充電時間が重負荷時において最も早くなり、中重負荷時においては重負荷時よりも遅くなる。そして軽負荷時においては、コンデンサ４４の充電時間が中負荷時よりも遅くなる。このようにしてコンデンサ４４の充電電流を切換え、その充電時間を負荷状態に応じて変更することによりリスタート時間が負荷状態に応じて変更される。この結果、前述した負荷状態に応じて１回目のゼロ電流検出タイミング、２回目のゼロ電流検出タイミング、そして３回目のゼロ電流検出タイミングとして設定されるスイッチング素子４のターンオン・タイミングに応じたタイミングでリスタート信号が生成される。

なお、ＭＯＳ-ＦＥＴ４６,４８ａ,４９ａからそれぞれ供給される電流の値は、擬似共振に係る定数を用いて、コンデンサ４４の充電電圧がオア回路１７ｂの入力端子のオア回路１７ｂ入力端子の所定の閾値電圧に達するまでの時間がゼロ電流検出タイミングに一致するよう、予め計算で求めておくとよい。

ここで鋸歯状波を生成する発振器１６について簡単に説明する。この発振器１６は、例えば図３に示すように、基本的には一対のＰ型のＭＯＳ-ＦＥＴ１６ａ,１６ｂからなるカレントミラー回路を介して所定の電流が供給されて充電され、その充電電圧として鋸歯状波を生成するコンデンサ１６ｃを備える。また発振器１６は、コンデンサ１６ｃに並列に接続され、信号Ｓ４（オア回路１７ｂの出力信号）がＨレベルになるとコンデンサ１６ｃに充電された電荷を放電させて鋸歯状波をリセットするＮ型のＭＯＳ-ＦＥＴ１６ｄを備えて構成される。

ちなみにカレントミラー回路のＭＯＳ-ＦＥＴ１６ａに流れる電流は、端子ＲＴに外付けされる抵抗Ｒ１と基準電圧Ｖoによって規定される。すなわち、端子ＲＴにソースが接続されるＰ型のＭＯＳ-ＦＥＴ１６ｅは、所定の基準電圧Ｖoと該ＭＯＳ-ＦＥＴ１６ｅのソースとを仮想短絡させる演算増幅器１６ｆの出力をゲートに受けて動作する。この結果、ＭＯＳ-ＦＥＴ１６ｅのソース電圧（端子ＲＴの電圧）は基準電圧Ｖoに設定される。

従って端子ＲＴに外付けされた抵抗Ｒ１の抵抗値がｒであるとすると、カレントミラー回路のＭＯＳ-ＦＥＴ１６ａには［Ｖo／ｒ］なる一定電流が流れ、これに比例した電流がＭＯＳ-ＦＥＴ１６ｂを介してコンデンサ１６ｃに供給される。このように構成された発振器１６におけるＭＯＳ-ＦＥＴ１６ａ,１６ｂのゲート電圧が、信号Ｓ１１としてリスタート・タイマー４０に印加される。従ってリスタート・タイマー４０における前述したＭＯＳ-ＦＥＴ４６,４８ａ,４９ａにそれぞれ流れる電流もまた、カレントミラー回路のＭＯＳ-ＦＥＴ１６ａに流れる一定電流に比例したものとなる。

かくして図２に示したように構成された周波数低減回路２０、並びにリスタート・タイマー４０を備えて構成されるスイッチング電源装置１に関し、負荷の重さに応じた信号Ｓ８,Ｓ９およびリスタート信号の様子を図４に示す。即ち、負荷の状態を示す信号Ｓ８,Ｓ９は、重負荷時には［Ｌ,Ｌ］となり、中負荷時には［Ｈ,Ｌ］、更に軽負荷時時は［Ｌ,Ｈ］となる。そして信号Ｓ８,Ｓ９の変化に伴ってリスタート・タイマー４０におけるコンデンサ４４の充電電流が切換えられ、コンデンサ４４の充電電圧（信号Ｓ７）は図４に示すように変化する。

この結果、信号Ｓ７を所定の閾値で弁別して生成されるリスタート信号の生成タイミング（リスタート・タイマー時間）が負荷の重さに応じて変化し、図４に示すように負荷が軽くなるに従ってスイッチング素子４のターンオフ・タイミングからリスタート信号が出力されるまでの時間が長くなる。

従って負荷の重さに応じてゼロ電流検出のタイミングを変化させて軽負荷時における力率の低下を防ぐように構成されたスイッチング電源装置１において、ゼロ電流検出が困難となる場合であっても、インダクタ３を介する共振条件を損なうことなくリスタート信号を用いてスイッチング素子４を確実にターンオンすることが可能となる。

図５は中負荷時においてスイッチング素子４をターンオンする場合の動作の様子を示している。この場合、ゼロ電流検出によるスイッチング素子４をターンオンは、２回目のゼロ電流検出タイミングで実行される。しかし共振電圧が小さくなってゼロ電流の検出が困難となった場合であっても、上述した構成のスイッチング電源装置１によれば、図５に示すように２回目のゼロ電流検出タイミングにおいてリスタート信号が出力される。この結果、スイッチング素子４に加わる電圧が最小となるタイミングで該スイッチング素子４を確実にターンオンさせることが可能となる。

また図６は軽負荷時においてスイッチング素子４をターンオンする場合の動作の様子を示している。この場合、ゼロ電流検出によるスイッチング素子４をターンオンは、３回目のゼロ電流検出タイミングで実行される。そして中負荷の場合と同様にゼロ電流の検出が困難となった場合であっても、上述した構成のスイッチング電源装置１によれば、図６に示すように３回目のゼロ電流検出タイミングにおいてリスタート信号が出力される。この結果、軽負荷状態を検出した３回目のゼロ電流検出タイミングでリスタート信号が出力されるので、軽負荷時であってもスイッチング素子４に加わる電圧が最小となるタイミングで該スイッチング素子４を確実にターンオンさせることが可能となる。

特に上述した構成のスイッチング電源装置１においては、発振器１６におけるＭＯＳ-ＦＥＴ１６ａのゲート電圧を信号Ｓ１１としてリスタート・タイマー４０におけるＭＯＳ-ＦＥＴ４６,４８ａ,４９ａのゲートにそれぞれ供給し、ＭＯＳ-ＦＥＴ１６ａとの間でそれぞれカレントミラー回路を構築するようにしている。従って端子ＲＴに接続される抵抗Ｒ１により発振器１６におけるコンデンサ１６ｃの充電電流を調整し、これに伴ってスイッチング素子４の最大オン幅が変化した場合、リスタート信号の出力タイミングを遅くさせる必要があるが、この場合も最大オン幅の変化に連動させてリスタート信号の生成タイミングを変えることができる。換言すればスイッチング素子４の最大オン幅とリスタート信号の生成タイミングとを抵抗Ｒ１の調整だけで実行することができる。

また、例えば電源設計仕様に応じてインダクタ３の値が変更され、これに起因する共振周波数の変化に伴って、周波数低減動作時におけるスイッチング素子４のターンオフ時の共振期間が変化する場合であっても、抵抗Ｒ１の調整だけでスイッチング素子４を確実にターンオンさせることができる等の効果が奏せられる。

尚、本発明は上述した実施形態に限定されるものではない。例えば実施形態においては負荷の重さを重負荷・中負荷・軽負荷の３段階に分けて検出したが、４段階以上に分けて検出することも勿論可能である。また実施形態においてはコンデンサ４４に対する充電電流を切換えてリスタート信号の生成タイミングを切換えるようにしたが、例えば一定の充電電流源の下で、容量の異なる複数のコンデンサを選択的に充電するように構成してリスタート信号の生成タイミングを切換えることも可能である。

またコンデンサ４４の充電電流や容量を切換えることに代えて、例えば所定周期で生成したパルス信号を分周することで、スイッチング素子４のターンオフ・タイミングから負荷の重さに応じた遅延時間を経てリスタート信号を生成するようにリスタート・タイマー４０を構成することも可能である。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。

１ スイッチング電源装置
２ ダイオードブリッジ回路
３ インダクタ
４ スイッチング素子
５ ダイオード
６ 出力コンデンサ
８ 補助巻線
１０ 制御回路（制御ＩＣ）
１１ 誤差検出器
１２ 比較器（過電圧検出器）
１３ 比較器（過電流検出器）
１４ 比較器（ゼロ電流検出器）
１５ 比較器（ＰＷＭ変調器；オン幅制御手段）
１６ 発振器
１６ａ,１６ｂ ＭＯＳ-ＦＥＴ
１６ｃ コンデンサ
１６ｄ ＭＯＳ-ＦＥＴ
１６ｅ ＭＯＳ-ＦＥＴ
１６ｆ 演算増幅器
１７ａ,１７ｂ オア回路
１８ フリップフロップ（ドライブ回路）
２０ 周波数低減回路
２１ 負荷状態検出回路
２１ａ,２１ｂ 比較器
２２ａ,２２ｂ,２２ｃ フリップフロップ
２３ 遅延制御回路
２４ａ,２４ｂ,２４ｃ アンド回路
２５ａ,２５ｂ トグルフリップフロップ
２９ オア回路
３０ ＡＣ周期検出回路
４０ リスタート・タイマー
４２ スイッチ素子（ＭＯＳ-ＦＥＴ）
４４ コンデンサ
４６,４８ａ,４９ａ ＭＯＳ-ＦＥＴ（電流源）
４８ｂ,４９ｂ ＭＯＳ-ＦＥＴ（スイッチ）

Claims (6)

1. 入力交流電圧を整流する整流回路に接続されたインダクタと、オン時に前記整流回路との間で前記インダクタを介する電流路を形成するスイッチング素子と、このスイッチング素子のオフ時に前記インダクタと出力コンデンサとの間で電流路を形成して該出力コンデンサに所定の出力直流電圧を得るダイオードと、前記スイッチング素子をオン・オフして前記インダクタに流れる電流を制御する制御回路とを備え、
   前記制御回路は、基準電圧と前記出力直流電圧との差を増幅した誤差信号に応じて前記スイッチング素子のオン幅を制御するオン幅制御手段と、
   前記スイッチング素子のオフ時に前記インダクタに流れる電流がゼロとなるタイミングを検出して前記スイッチング素子をターンオンするゼロ電流検出手段と、
   前記出力直流電圧が供給される負荷の重さを検出する負荷状態検出手段と、
   この負荷状態検出手段により軽負荷状態が検出されたとき、前記ゼロ電流検出手段による前記スイッチング素子のターンオン・タイミングを遅らせて該スイッチング素子のスイッチング周波数を低減する周波数低減手段と、
   前記ゼロ電流検出手段により前記スイッチング素子をターンオンできなかったとき、該ゼロ電流検出手段に代わって前記スイッチング素子をターンオンするリスタート・タイマーと、
   前記周波数低減手段により遅らせた前記スイッチング素子のターンオン・タイミングに合わせて前記リスタート・タイマーのリスタート時間を長くするタイマー調整手段と
   を具備したことを特徴とするスイッチング電源装置。
2. 前記負荷状態検出手段は、負荷の重さを多段階に分けて検出するものであって、
   前記周波数低減手段は、多段階に分けて検出された負荷の重さに応じて前記ゼロ電流検出手段によるゼロ電流の検出回数を変えて前記スイッチング素子をターンオンするタイミングを変えるものである請求項１に記載のスイッチング電源装置。
3. 前記負荷状態検出手段は、負荷の重さを重負荷状態、中負荷状態および軽負荷状態の３段階に分けて検出するものであって、
   前記周波数低減手段は、前記ゼロ電流検出手段による前記スイッチング素子をターンオン・タイミングを、重負荷状態では１回目のゼロ電流検出タイミングとし、中負荷状態では回目のゼロ電流検出タイミングとし、軽負荷状態では３回目のゼロ電流検出タイミングとして設定するものである請求項１に記載のスイッチング電源装置。
4. 前記タイマー調整手段は、前記リスタート・タイマーにおいてリスタート時間を決定するコンデンサへの充電電流を負荷の重さに応じて切換えてリスタート時間を調整するものである請求項１に記載のスイッチング電源装置。
5. 前記タイマー調整手段は、前記リスタート・タイマーにおいて所定の電流により充電されてリスタート時間を決定するコンデンサへの容量を負荷の重さに応じて切換えてリスタート時間を調整するものである請求項１に記載のスイッチング電源装置。
6. 前記タイマー調整手段は、前記周波数低減手段により設定されるゼロ電流検出タイミングに合わせてリスタート時間を設定するものである請求項１に記載のスイッチング電源装置。