JP2010183724A - Ａｃ電源検出回路および直流電源装置 - Google Patents

Abstract

【課題】ＡＣ電源の投入の際に誤った電源遮断検出信号を出力することがないＡＣ電源検出回路を提供する。
【解決手段】ＡＣ電源からの電圧を整流した後分圧した電圧を入力とし該入力電圧に応じた電圧を出力する増幅回路（ＡＭＰ）と、電圧比較回路（ＣＭＰ）とを備え、ＡＣ電源遮断を検出して信号を出力するＡＣ電源検出回路において、前記増幅回路は、一方の入力端子にＡＣ電源の電圧に比例した電圧が入力され、他方の入力端子に出力側からのフィードバック電圧が入力された差動増幅段と、差動増幅段の出力ノードに制御端子が接続されたトランジスタを有する出力段と、出力段の出力ノードに接続された時定数回路（Ｉ１，Ｃ１）とを備え、差動増幅段の負荷トランジスタ（Ｍ３，Ｍ４）は差動トランジスタ（Ｍ１，Ｍ２）より電流駆動能力が高くなるように設定した。
【選択図】図３

Description

本発明は、交流電圧を検出するＡＣ電源検出回路に関し、例えば交流電源から直流電圧を発生するＡＣ−ＤＣコンバータを備えた直流電源装置に利用して有効な技術に関する。

マイクロプロセッサを内蔵したパーソナルコンピュータなどの電子機器には、ＡＣ１００Ｖからマイクロプロセッサの動作に必要なＤＣ５Ｖや３Ｖのような直流電圧を発生するＡＣ−ＤＣコンバータが搭載されている。ＡＣ−ＤＣコンバータを搭載した電子機器では、停電や雷などでＡＣ電圧が遮断して二次側の直流電圧が低下するとシステムが暴走したり、重要なデータが失われたりするおそれがある。そこで、ＡＣ電圧の遮断を検出する電圧監視手段を備えた直流電源装置に関する発明が提案されている（例えば特許文献１参照）。

特開平６−１１３４５５号公報 特開昭５８−１９５２２５号公報

特許文献１の発明における電圧監視手段は、ＡＣ−ＤＣコンバータの二次側コイルのセンタタップから電圧を取り出して整流し、波形整形して矩形波パルスとしてマイクロコンピュータに入力し、マイクロコンピュータはパルスが抜けた場合に速やかにＡＣ電圧遮断と判定できるようにしたものである。しかしながら、特許文献１の発明は、二次側の電圧を監視しているためどうしても検出が遅れてしまうという課題がある。

そのため、一次側の電圧を監視してＡＣ電圧遮断を検出するようにした技術が開発された。一次側の電圧を監視してＡＣ電圧遮断を検出する技術としては、整流回路でＡＣ電圧を整流した後、抵抗分割で分圧した電圧をコンパレータＣＭＰに入力して参照電圧Ｖrefと比較することでＡＣ電圧の低下を検出する方式がある。しかしながら、抵抗で分圧した電圧を直接コンパレータに入力する方式は、ＡＣ電圧が一瞬低下して元に戻る電源遮断までには至らない電源瞬断現象をも検出してしまうという不具合があることが分かった。

そこで、本発明者らは、図５に示すように、コンパレータＣＭＰの前段にインピーダンス変換用のアンプＡＭＰを設けるとともに、その出力ノードにコンデンサＣ１を接続して時定数回路を構成した回路を着想し、検討した。図５の検出回路は、ＡＣ電圧が急に低下したとしてもこれに追従してアンプＡＭＰの出力が急には立ち下がらず徐々に下がることで不感帯用の遅延が得られ、ＡＣ電圧が一瞬低下して元に戻る電源瞬断時には検出信号が形成されないようになる。

ところが、上記のような構成を有するＡＣ電源検出回路にあっては、ＡＣアダプタのプラグの差込みによりＡＣ電圧が立ち上がる際に、図６（Ｄ）に示すように、アンプＡＭＰの出力が当初ＡＣ電圧と一緒に急峻に立ち上がり、その後上記時定数回路の作用で徐々に下がってから再び急峻に立ち上がるような動きをする。そのため、図６（Ｅ）に示すように、検出回路の出力ＯＵＴに不所望なパルスＰｅが発生する。

一般的に、電子機器に使用される制御用のマイクロコンピュータ（以下、マイコンと称する）は、電源低下による異常シャットダウンが生じた場合、次回以降正常に起動できなくなるおそれがある。そのため、コンセント抜け等によるＡＣ電源の低下を検出した場合には速やかにシャットダウン処理を行なう必要がある。

しかし、ＡＣ電源検出回路における上記のような現象によって、電源投入の際に電源電圧が充分に立ち上がっていないにもかかわらず出力端子からハイレベルが出力されると、後段回路が誤認識して電源電圧が充分でない状態でシステムが起動して異常動作を引き起こすおそれがある。さらに、マイコンが上記パルスＰｅの立ち下がりで誤ってＡＣ電圧遮断と認識して、シャットダウン処理を開始してシステムの誤動作を引き起こすおそれもある。

また、上記のような不具合を回避するには、マイコン側で誤動作防止の処理を行なわなくてはならず、ユーザーの負担が大きくなるという課題があることが明らかとなった。なお、ＡＣ電圧が立ち上がる際に、アンプＡＭＰの出力が当初ＡＣ電圧と一緒に急峻に立ち上がり、その後徐々に下がってから再び立ち上がるような動きをする理由については、後述の実施形態の説明の中で詳しく説明する。

この発明は上記のような課題に着目してなされたもので、その目的とするところは、ＡＣ電源の遮断を速やかに検出して知らせることができるとともに、ＡＣ電源の投入の際に誤った電源遮断検出信号を出力することがないＡＣ電源検出回路を提供することにある。

本発明は、上記目的を達成するため、ＡＣ電源の電圧に比例した電圧を入力とし、該入力電圧に応じた電圧を出力する増幅回路と、該増幅回路の出力電圧と所定の電圧とを比較する電圧比較回路と、を備え、ＡＣ電源の電圧が所定の電位以下に下がったことを示す検出信号を前記電圧比較回路から出力するＡＣ電源検出回路において、前記増幅回路は、一対の差動トランジスタと負荷トランジスタとを備え、一方の入力端子にＡＣ電源の電圧に比例した電圧が入力され、他方の入力端子に出力側からのフィードバック電圧が入力された差動増幅段と、前記差動増幅段の出力ノードに制御端子が接続されたトランジスタを有する出力段と、前記出力段の出力ノードに接続された時定数回路と、を備え、前記差動増幅段の前記負荷トランジスタは前記差動トランジスタより電流駆動能力が高くなるように設定したものである。

上記のような構成によれば、ＡＣ電源が遮断されると速やかに電源の遮断を知らせる信号を出力することができるため、ＡＣ−ＤＣコンバータを有する直流電源装置では、一次側でＡＣ電源の遮断を検出して速やかにマイクロコンピュータ等へ知らせることができるようになる。また、ＡＣ電源の投入の際に、差動トランジスタが電流を引いても電流駆動能力の高い負荷トランジスタがドレイン電流を充分に流すことができるので、出力トランジスタのゲート電圧が下がるのを防止してオフ状態を維持させることができるため、ＡＣ電源の投入の際に誤って検出信号が出力されるのを防止することができる。しかも、何ら素子や回路を追加することなく、単に差動増幅回路を構成するトランジスタの定数を変更するだけで上記のような作用効果が得られる。

ここで、望ましくは、前記差動増幅段の前記負荷トランジスタの電流駆動能力が、前記差動トランジスタの電流駆動能力の１．５倍〜２倍であるようにする。これにより、ＡＣ電源の投入の際に、出力トランジスタのゲート電圧が下がるのを防止してオフ状態を維持させることができるとともに、回路の占有面積ひいてはチップサイズが増加し過ぎないようにすることができる。例えば、前記負荷トランジスタがＰチャネルＭＯＳトランジスタ、また前記差動トランジスタがＮチャネルＭＯＳトランジスタとした場合に、前記負荷トランジスタのサイズは前記差動トランジスタのサイズの４．５倍〜６倍とすることで、電流駆動能力を１．５倍〜２倍の比に設定することができる。

また、望ましくは、前記時定数回路は、前記出力段の出力ノードと定電位点（接地点）との間に接続された容量素子と、前記出力段を構成する前記トランジスタと直列に接続された定電流素子とから構成する。これにより、素子を１つ追加するという簡単な設計変更で容易に時定数回路を構成できるとともに、所望の時定数の設定も簡単に行なえるようになる。

さらに、望ましくは、上記のような構成を有するＡＣ電源検出回路と、ＡＣ電源からの電圧を整流する整流手段と、整流された電圧を分圧する分圧手段と、ＡＣ電源からの交流電圧を受けて直流電圧に変化して出力するＡＣ−ＤＣコンバータとを備えるように直流電源装置を構成し、前記分圧手段により分圧された電圧が前記ＡＣ電源検出回路へ検出対象の電圧として入力されるようにする。これにより、ＡＣ電源の遮断を検出して速やかにマイクロコンピュータ等へ知らせることができるとともに、誤ってＡＣ電源遮断検出信号が出力されることのない直流電源装置を実現することができる。

本発明に従うと、ＡＣ電源の遮断を速やかに検出して知らせることができるとともに、ＡＣ電源の投入の際に誤った電源遮断検出信号を出力することがないＡＣ電源検出回路を実現できるようになるという効果がある。

本発明を適用したＡＣ電源検出回路を備えた直流電源装置全体の構成を示す概略構成図である。 図１の直流電源装置を構成するＡＣ電源検出用ＩＣの一実施形態を示す回路構成図である。 図２のＡＣ電源検出用ＩＣ内のアンプ部の具体的な回路例を示す回路図である。 図２のＡＣ電源検出回路の動作を示すタイミングチャートである。 本発明に先立って検討したＡＣ電源検出回路を示す概略構成図である。 図５のＡＣ電源検出回路の動作を示すタイミングチャートである。

以下、本発明の好適な実施の形態を図面に基づいて説明する。

図１および図２は、本発明を適用したＡＣ電源検出回路の一実施形態を示すもので、図１は直流電源装置全体の構成例、図２は図１に用いられているＩＣ（半導体集積回路）２０の内部回路の構成例を示す。

図１に示すように、本実施形態のＡＣ電源検出回路は、ＡＣ電源に接続されるプラグ１０の一方の電源ラインＬ１に抵抗Ｒ３を介してアノード端子が接続された整流用ダイオードＤ１と、他方の電源ラインＬ２に抵抗Ｒ４を介してアノード端子が接続された整流用ダイオードＤ２と、ダイオードＤ１，Ｄ２の共通カソード端子と接地点との間に直列に接続された分圧用抵抗Ｒ１，Ｒ２と、抵抗Ｒ１とＲ２との結合ノードに電圧入力端子ＩＮが接続されたＡＣ電源検出用ＩＣ２０などから構成されている。

３０は、ダイオードブリッジ回路やトランスなどからなりＡＣ１００Ｖから５Ｖあるいは３Ｖのような直流電圧を発生するＡＣ-ＤＣコンバータである。電源ラインＬ１−Ｌ２間の容量Ｃ０は、ＡＣ−ＤＣコンバータ３０の一次側回路の等価容量（一次側の平滑容量＋寄生容量等）を示したものである。ＡＣ-ＤＣコンバータ３０とＡＣ電源検出用ＩＣ２０，Ｒ１〜Ｒ４，Ｄ１，Ｄ２は、共通のプリント配線基板（電源ボード）上に実装されて、直流電源装置を構成する。ＩＣ２０の電源電圧ＶＤＤは、ＡＣ−ＤＣコンバータ３０で生成された直流電圧を変換するスイッチングレギュレータ（図示省略）から供給される。

ＡＣ電源検出用ＩＣ２０は、図２に示すように、分圧用抵抗Ｒ１，Ｒ２で分圧された電圧ＶＡＣが非反転入力端子に印加されたインピーダンス変換用のアンプ部ＡＭＰと、該アンプ部ＡＭＰの出力ノードＮ１と接地電位（ＧＮＤ）のような定電位点との間に接続された時定数用の容量Ｃ１と、アンプ部ＡＭＰの出力電圧が反転入力端子に印加されたコンパレータＣＭＰと、該コンパレータＣＭＰとＩＣの出力端子ＯＵＴとの間に設けられた出力ドライバ用のインバータＩＮＶなどから構成されている。

なお、Ｃ１は上記アンプ部ＡＭＰの出力段の定電流源Ｉ１と共に時定数回路を構成する容量である。この容量Ｃ１は、チップ内部に形成されたオンチップの素子でも良いし、外付けのコンデンサを用いて構成するようにしても良い。また、上記インバータＩＮＶの代わりに、コンパレータＣＭＰの出力ノードにゲート端子が接続されドレイン端子が出力端子ＯＵＴ、ソース端子が接地点に接続されたＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ；以下ＭＯＳトランジスタと称する）を設けて、オープンドレイン形式で出力を行なうように構成してもよい。

図３には、上記アンプ部ＡＭＰの具体的な回路例が示されている。

この実施例のアンプ部ＡＭＰは、ソース共通接続された一対のＮチャネル形差動ＭＯＳトランジスタＭ１，Ｍ２と、Ｍ１，Ｍ２の共通ソースと接地点との間に接続された定電流源Ｉ２と、Ｍ１，Ｍ２の各ドレインと電源電圧端子ＶＤＤとの間にそれぞれ接続されたＰチャネル形のＭＯＳトランジスタＭ３，Ｍ４からなる差動増幅段と、差動ＭＯＳトランジスタＭ１のドレインにゲートが接続されたＰチャネル形ＭＯＳトランジスタＭ７および該Ｍ７のドレインと接地点との間に接続された定電流源Ｉ１からなる出力段とを備えている。そして、出力ノードＮ１と接地点との間に容量Ｃ１が接続され、該容量Ｃ１と定電流源Ｉ１とで出力が立ち下がる際のスピードを規制する時定数回路を構成している。

上記ＭＯＳトランジスタＭ３とＭ４は、互いのゲート端子同士が結合されているとともに、Ｍ４はゲートとドレインが結合されており、これにより差動ＭＯＳトランジスタＭ１，Ｍ２のアクティブ負荷素子として機能する。定電流源Ｉ１とＩ２は、ゲート端子に定電圧がバイアス電圧として印加されたＭＯＳトランジスタでもよいし、単に抵抗素子であっても良い。

また、特に限定されるものではないが、アンプ部ＡＭＰの差動増幅段の前段には、電源電圧端子ＶＤＤと接地点との間に直列に接続された定電流源Ｉ３およびＰチャネル形ＭＯＳトランジスタＭ５からなるソースフォロワ型の入力段１３ａと、電源電圧端子ＶＤＤと接地点との間に直列に接続された定電流源Ｉ４およびＰチャネル形ＭＯＳトランジスタＭ６からなるソースフォロワ型の入力段１３ｂとが設けられている。これらの入力段１３ａ，１３ｂは、ＭＯＳトランジスタＭ５，Ｍ６のゲート電圧をＶgs分だけシフトして上記差動ＭＯＳトランジスタＭ１，Ｍ２のゲート端子に供給するレベルシフト回路として機能するもので、省略することが可能である。

この実施例のアンプ部ＡＭＰにおいては、出力段のノードＮ１に入力段１３ｂのＭＯＳトランジスタＭ６のゲート端子が接続されることで、図１に示すように、出力から反転入力端子にフィードバックがかけられている。そのため、差動アンプのイマジナリショート作用により、出力ノードＮ１の電位を非反転入力端子の入力電圧ＶＡＣと一致させるように差動増幅段が出力トランジスタＭ７を駆動し、それによりアンプ部ＡＭＰは、インピーダンス変換回路（ボルテージフォロワ）として機能し、入力電圧ＶＡＣと同一の電位を後段のコンパレータＣＭＰへ出力するように動作する。

さらに、この実施例のアンプ部ＡＭＰにおいては、差動増幅段を構成する差動ＭＯＳトランジスタＭ１，Ｍ２の電流駆動能力よりも負荷ＭＯＳトランジスタＭ３，Ｍ４の電流駆動能力の方が大きくなるように、素子の定数が設定されている。

現在のＣＭＯＳプロセスで半導体チップ上に形成されるＮチャネルＭＯＳトランジスタとＰチャネルＭＯＳトランジスタは、同一サイズの場合、ＮチャネルＭＯＳトランジスタの電流駆動能力はＰチャネルＭＯＳトランジスタの電流駆動能力の約３倍ある。通常の差動増幅回路の特性（オフセット増幅率等）は差動ＭＯＳトランジスタの素子特性に大きく依存しており、差動ＭＯＳトランジスタＭ１，Ｍ２のサイズはあまり小さくできない。

これに対し、負荷ＭＯＳトランジスタＭ３，Ｍ４はサイズ比さえとれていればよく、差動増幅回路の特性にあまり大きな影響を与えないので、回路面積の低減のため、通常は比較的小さなサイズに設計されることが多い。これに対し、この実施例においては、あえて負荷ＭＯＳトランジスタＭ３，Ｍ４のサイズを差動ＭＯＳトランジスタＭ１，Ｍ２のサイズよりも例えば３倍以上に大きくなるように設計することで、Ｍ１，Ｍ２の電流駆動能力よりもＭ３，Ｍ４の電流駆動能力の方が大きくなるようにしている。

ここで、望ましい電流駆動能力の比は、１．５倍〜２倍である。２倍以上とすることも可能であるが、あまりＭ３，Ｍ４のサイズを大きくすると回路面積が増加するので２倍以下で抑えるのが良い。なお、ここでサイズとは、Ｗ／Ｌ（ゲート幅／ゲート長）のことであり、ゲート長が同一の場合にはゲート幅で表わすこともできる。本実施例のように、負荷トランジスタＭ３，Ｍ４がＰチャネル形で差動トランジスタＭ１，Ｍ２がＮチャネルである場合には、負荷トランジスタのサイズは差動トランジスタのサイズの４．５倍〜６倍とすることで、電流駆動能力を１．５倍〜２倍の比に設定することができる。

次に、図３のＡＣ電源検出回路の動作を、図４および図６のタイミングチャートを用いて説明する。

図４および図６の（Ａ）はＩＣの電源電圧ＶＤＤ、（Ｂ）はＡＣ電圧を分圧してＩＣ２０へ入力される電圧ＶＡＣ、（Ｃ）は出力段のＭＯＳトランジスタＭ７のゲート電位、（Ｄ）はアンプ部ＡＭＰの出力ノードＮ１の電位、（Ｅ）はコンパレータＣＭＰの出力電圧ＯＵＴである。

アンプ部ＡＭＰの差動増幅回路の差動ＭＯＳトランジスタＭ１，Ｍ２のサイズが負荷ＭＯＳトランジスタＭ３，Ｍ４のサイズと同一もしくは大きくなるように設計されている場合には、Ｍ１，Ｍ２の電流駆動能力はＭ３，Ｍ４の電流駆動能力よりも相当大きくなるので、ＡＣ電源が投入されて電源電圧ＶＤＤおよび入力電圧ＶＡＣが立ち上がり始めるときに、Ｍ１，Ｍ２が一時的に電流を強く引き易くなる。

そのため、図５のような回路では、Ｍ３，Ｍ４のチャネルの抵抗でソース・ドレイン間に電位差が生じ、図６（Ｃ）に示すように出力ＭＯＳトランジスタＭ７のゲート電圧の急瞬な立ち上がりが抑えられてＭ７にドレイン電流が流れ、その電流で容量Ｃ１が充電されて、図６（Ｄ）に示すようにアンプ部の出力が立ち上がる。そして、その後、定電流源Ｉ１の電流で容量Ｃ１の電荷が放電されることで、アンプの出力が徐々に下がる。そのため、図６（Ｅ）に示すような誤ったパルスＰｅがコンパレータＣＭＰから出力されてしまう。

これに対し、図３の本実施例のアンプ部にあっては、前述したように、差動ＭＯＳトランジスタＭ１，Ｍ２の電流駆動能力よりも負荷ＭＯＳトランジスタＭ３，Ｍ４の電流駆動能力の方が大きくなるように設定している。そのため、電源電圧ＶＤＤおよび入力電圧ＶＡＣが立ち上がり始めるときに、Ｍ１，Ｍ２が電流を引いてもＭ３，Ｍ４がドレイン電流を充分に流すことができる、つまりチャネルの抵抗が小さい状態で電流を流すことができるので、図４（Ｃ）に示すように出力ＭＯＳトランジスタＭ７のゲート電圧が下がらず、Ｍ７がオフ状態のままにされる。これによって、容量Ｃ１の充電が防止され、後段のコンパレータＣＭＰの出力ＯＵＴがハイレベルに変化するのが回避されるようになる。その結果、電源投入時に、電源電圧が充分に立ち上がる前にシステムが起動してしまったり、ＣＰＵ（マイクロコンピュータやマイクロプロセッサ）がＡＣ電源の遮断と誤って認識してシステムが異常動作してしまうのを防止することができる。

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではない。例えば、図２のＡＣ電源検出用ＩＣにおいては、ＩＣ内に参照電圧Ｖrefを発生する回路が設けられているが、チップ外部で生成された参照電圧Ｖrefを受ける端子を設けるように構成しても良い。

また、前記実施例のアンプ部ＡＭＰにおいては、ＮチャネルＭＯＳトランジスタを差動トランジスタとし、ＰチャネルＭＯＳトランジスタを負荷素子とした差動増幅回路について説明したが、ＰチャネルＭＯＳトランジスタを差動トランジスタとし、ＮチャネルＭＯＳトランジスタを負荷素子とする差動増幅回路であっても良い。

さらに、前記実施形態では、負荷ＭＯＳトランジスタＭ３，Ｍ４のサイズを大きくするとしたが、サイズを大きくする代わりに、複数のＭＯＳトランジスタを並列に接続して実質的にゲート幅を広くするように構成しても良い。

また、以上の説明では、本発明をＡＣ−ＤＣコンバータを含む直流電源装置に適用した例を説明したが、本発明にそれに限定されるものではなく、ＡＣ電圧の低下を検出したい装置に広く利用することができる。

１０ プラグ
２０ ＡＣ電源検出用ＩＣ
３０ ＡＣ−ＤＣコンバータ
Ｄ１，Ｄ２ 整流素子（整流用ダイオード）
ＡＭＰ アンプ部
ＣＭＰ コンパレータ
Ｍ１，Ｍ２ 差動ＭＯＳトランジスタ
Ｍ３，Ｍ４ 負荷ＭＯＳトランジスタ

Claims (5)

1. ＡＣ電源の電圧に比例した電圧を入力とし、該入力電圧に応じた電圧を出力する増幅回路と、該増幅回路の出力電圧と所定の電圧とを比較する電圧比較回路と、を備え、ＡＣ電源の電圧が所定の電位以下に下がったことを示す検出信号を前記電圧比較回路から出力するＡＣ電源検出回路であって、
   前記増幅回路は、
   一対の差動トランジスタと負荷トランジスタとを備え、一方の入力端子にＡＣ電源の電圧に比例した電圧が入力され、他方の入力端子に出力側からのフィードバック電圧が入力された差動増幅段と、
   前記差動増幅段の出力ノードに制御端子が接続されたトランジスタを有する出力段と、
   前記出力段の出力ノードに接続された時定数回路と、
   を備え、前記差動増幅段の前記負荷トランジスタは前記差動トランジスタよりも電流駆動能力が高くなるように設定されていることを特徴とするＡＣ電源検出回路。
2. 前記差動増幅段の前記負荷トランジスタの電流駆動能力は前記差動トランジスタの電流駆動能力の１．５倍〜２倍であることを特徴とする請求項１に記載のＡＣ電源検出回路。
3. 前記負荷トランジスタはＰチャネルＭＯＳトランジスタ、また前記差動トランジスタはＮチャネルＭＯＳトランジスタであり、前記負荷トランジスタのサイズは前記差動トランジスタのサイズの４．５倍〜６倍になるように構成されていることを特徴とする請求項２に記載のＡＣ電源検出回路。
4. 前記時定数回路は、前記出力段の出力ノードと定電位点との間に接続された容量素子と、前記出力段を構成する前記トランジスタと直列に接続された定電流素子とから構成されていることを特徴とする請求項１〜３のいずれかに記載のＡＣ電源検出回路。
5. 請求項１〜４のいずれかに記載のＡＣ電源検出回路と、ＡＣ電源からの電圧を整流する整流手段と、整流された電圧を分圧する分圧手段と、ＡＣ電源からの交流電圧を受けて直流電圧に変化して出力するＡＣ−ＤＣコンバータとを備え、前記分圧手段により分圧された電圧が前記ＡＣ電源検出回路へ検出対象の電圧として入力されていることを特徴とする直流電源装置。

Images