CN107493101B - 用于低功率信号发生器的设备和相关联的方法 - Google Patents

用于低功率信号发生器的设备和相关联的方法 Download PDF

Info

Publication number
CN107493101B
CN107493101B CN201710431351.1A CN201710431351A CN107493101B CN 107493101 B CN107493101 B CN 107493101B CN 201710431351 A CN201710431351 A CN 201710431351A CN 107493101 B CN107493101 B CN 107493101B
Authority
CN
China
Prior art keywords
signal
output signal
frequency
divider
vco
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710431351.1A
Other languages
English (en)
Other versions
CN107493101A (zh
Inventor
A·A·拉菲
M·H·葛劳哥伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Laboratories Inc
Original Assignee
Silicon Laboratories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Laboratories Inc filed Critical Silicon Laboratories Inc
Publication of CN107493101A publication Critical patent/CN107493101A/zh
Application granted granted Critical
Publication of CN107493101B publication Critical patent/CN107493101B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/028—Spatial transmit diversity using a single antenna at the transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及用于低功率信号发生器的设备和相关联的方法。一种设备包括信号发生器。信号发生器包括经耦合以提供具有频率的输出信号的压控振荡器(VCO)。信号发生器进一步包括经耦合以接收VCO的输出信号并提供输出信号的不对称分频器。不对称分频器的输出信号的频率比VCO的输出信号的频率低。不对称分频器向VCO呈现平衡负载。

Description

用于低功率信号发生器的设备和相关联的方法
技术领域
本公开总体涉及信号发生器，并且更具体地涉及用于低功率信号生成和时钟信号生成的设备与相关联的方法。
背景技术
随着无线技术诸如Wi-Fi、蓝牙和移动或无线物联网(IoT)装置的增加的扩散，更多的装置或系统结合射频(RF)电路系统，诸如接收器和/或发射器。为减小成本、尺寸和材料清单，并提高此类装置或系统的可靠性，各种电路或功能已集成到集成电路(IC)中。例如，IC通常包括接收器和/或发射器电路系统。使用用于发射器和接收器的各种类型和电路系统。发射器使用RF信号经由介质诸如空气发送或传输信息。在另一点或位置的接收器从介质接收RF信号，并检索信息。通常，发射器经由RF信号传输编码数据。接收器将RF信号接收、解码、解调等以检索数据。
在一些应用中，RF电路系统诸如发射器、接收器或收发器内建或包括在移动或无线设备中。在此类应用中，包括RF电路系统的各种电路系统由电源如电池供电。各种技术诸如策略计时(strategic clocking)、较低操作频率、较小的电路几何结构等已用来减小设备的功耗，并因此，延长电源寿命(或增加电源再充电之前的时间长度)。
该部分和一个或更多个任何对应附图中的描述作为背景信息材料被包括。在该部分中的材料不应视为此类材料构成本专利申请的现有技术的承认。
发明内容
考虑了用于信号生成的各种设备和相关联方法。根据一个示例性实施例，设备包括信号发生器。信号发生器包括经耦合以提供具有频率的输出信号的压控振荡器(VCO)。信号发生器进一步包括经耦合以接收VCO的输出信号并提供输出信号的不对称分频器。不对称分频器的输出信号的频率比VCO的输出信号的频率低。不对称分频器向VCO呈现平衡负载。
根据另一示例性实施例，IC包括频率合成器。频率合成器包括经耦合以提供频率为控制信号的函数的输出信号的VCO。频率合成器进一步包括分频器，其经耦合以接收VCO的输出信号，并将VCO的输出信号的频率分频以生成频率比VCO的输出信号的频率低的输出信号。频率合成器进一步包括移位寄存器，其经耦合以接收并移位第一分频器的输出信号，以生成包括至少一个同相信号和至少一个正交信号的平衡正交输出信号。
根据另一示例性实施例，方法包括生成信号、使用VCO、具有频率。方法进一步包括在不对称分频器中接收来自VCO的信号，并提供不对称分频器的输出信号。输出信号具有比VCO生成的信号的频率低的频率。不对称分频器向VCO呈现平衡负载。
附图说明
附图仅示出示例性实施例，并因此不应认为限制本申请或权利要求的范围。本领域技术人员将认识到所公开的概念适于其它等效实施例。在附图中，用于多于一个附图的相同数字标号表示相同、类似或等效的功能性、部件或区块。
图1示出根据一个示例性实施例的用于使用信号发生器的RF接收器的电路布置。
图2描绘根据一个示例性实施例的用于使用信号发生器的另一RF接收器的电路布置。
图3示出根据一个示例性实施例的用于使用信号发生器的RF发射器的电路布置。
图4描绘根据一个示例性实施例的用于使用信号发生器的无线电通信系统的电路布置。
图5描绘根据一个示例性实施例的用于信号发生器诸如本机振荡器(LO)的电路布置。
图6示出根据一个示例性实施例的用于信号源、相位/频率检测器、电荷泵和环路滤波器的电路布置。
图7示出根据一个示例性实施例的用于信号源、相位/频率检测器、电荷泵和环路滤波器的电路布置。
图8描绘根据一个示例性实施例的用于压控振荡器(VCO)的电路布置。
图9示出根据一个示例性实施例的用于分频器的电路布置。
图10示出根据一个示例性实施例的用于正交信号生成的电路布置。
图11示出根据一个示例性实施例的IC的框图。
具体实施方式
所公开的概念总体涉及用于例如RF接收器、发射器或收发器的信号发生器设备。更具体地，所公开的概念向用于信号发生器设备(例如，本机振荡器或LO)的设备和方法提供相对低的功耗、相对低的或减小的相位噪声、相对高的正交准确性，以及用减小的或相对低的功耗提供反馈时钟(例如，用于锁相环(PLL))。信号发生器设备和相关联方法以及此类设备和方法的特征和属性的示例在下面详述。
根据示例性实施例的信号发生器设备诸如LO可用于各种设备，例如RF接收器、RF发射器和RF收发器。图1至图4提供其中可使用根据示例性实施例的信号发生器的各种RF设备。
图1示出根据一个示例性实施例的用于接收器10的电路布置。接收器10经由天线15接收RF信号。RF信号馈送低噪声放大器(LNA)20的输入。LNA 20提供RF信号的低噪声放大并提供放大的RF信号至混频器30。
混频器30使用基准频率或由LO 25提供的本机振荡器(LO)频率执行RF信号的频率变换或偏移。例如，在一些实施例中，混频器30将RF信号频率变换成基带频率。作为另一示例，在一些实施例中，混频器30将RF信号频率变换成中间频率(IF)。下面详述的LO 25(信号发生器)向混频器30提供具有正交关系的两个基准信号。更具体地，LO 25提供同相(I)信号25I和正交(Q)信号25Q至混频器30。信号25I和25Q具有正交关系，即，它们相对于彼此异相90°或2弧度，如由本领域技术人员将理解的。
混频器30提供变换的输出信号作为一组两个信号I和Q。I和Q信号为模拟时域信号。模数转换器(ADC)35将I和Q信号转换成数字I和Q信号。在示例性实施例中，ADC 35可使用各种信号转换技术。例如，在一些实施例中，ADC 35可使用Δ-Σ(或有时称为Σ-Δ)模数转换。ADC 35提供数字I和O信号至信号处理电路系统40。一般说来，信号处理电路系统40对数字I和O信号执行处理，例如数字信号处理(DSP)。信号处理电路系统40可执行各种信号处理功能，诸如解调，以检索或提取被调制(例如在发射器(未示出)中)并作为RF信号提供至天线15的信息(诸如数字信号)。
信号处理电路系统40经由链路50提供诸如解调数据的信息至数据处理电路系统55。数据处理电路系统55可执行各种功能(例如，逻辑、算术等)。例如，数据处理电路系统55可在程序、例程或算法中使用解调数据(无论是否在软件、固件、硬件或组合中)，以执行所希望的控制或数据处理任务。在一些实施例中，数据处理电路系统55可执行其它电路系统、子系统或系统的控制(未示出)。在一些实施例中，数据处理电路系统55可提供数据(在处理后，按需要，例如过滤)至另一电路(未示出)诸如换能器、显示器等。
在示例性实施例中，链路50可采取各种形式。例如，在一些实施例中，链路50可构成数个导体或耦合机构，诸如导线、线缆、印刷电路板(PCB)迹线等。通过链路50，信号处理电路系统40和数据处理电路系统55可按需要交换信息，诸如解调数据、控制信息或信号、状态信号等。
图2描绘根据一个示例性实施例的用于接收器75的电路布置。接收器75通常具有与接收器10(参见图1)类似的架构。再次参考图2，接收器75包括滤波器80和可编程增益放大器(PGA)85。滤波器80提供在混频器30的输出端处的RF或基带信号的滤波。PGA 85为在滤波器80的输出端处的滤波信号提供可编程增益。
在一些实施例中，PGA 85具有可为由天线15接收的RF信号的不同输入电平而编程的增益。在一些实施例中，PGA 85具有可为由天线15接收的RF信号的不同频带而编程的增益。在一些实施例中，PGA 85可按需要包括多于一级的放大，例如，在级联配置中耦合的放大器电路系统的两个或更多个“片”(slice)。各级的增益可按需要以类似或独立的方式编程。
注意接收器75的变型是可能的并且在示例性实施例中考虑。例如，在一些实施例中，接收器75可包括滤波器80但无PGA 85。相反，作为另一示例，在一些实施例中，接收器75可包括PGA 85但无滤波器80。存在其它可能性，例如包括在天线15和LNA 20之间的一个或更多个滤波器以促进适应若干RF信号带等。作为另一示例，在一些实施例中，滤波器80和PGA 85的顺序可颠倒。下面详述的LO 25可用于上述配置中的任一配置。
除接收器之外，根据示例性实施例的信号发生器诸如LO可用于其它RF电路系统，诸如RF发射器或RF收发器。图3示出根据一个示例性实施例的用于使用信号发生器的RF发射器88的电路布置。更具体地，发射器88使用LO 25(下面详述)。
发射器88包括基带上变频器电路90。基带上变频器电路90接收来自LO 25的中间频率(IF)LO信号(IFLO)。基带上变频器电路90将IFLO信号混频，传输I和O信号(输入信号到基带上变频器电路90)，并提供上变频IF信号至偏移PLL电路系统92。偏移PLL电路系统92有效地滤波上变频IF信号(即，偏移PLL电路系统92允许在其带宽内的信号经过，但使其它信号衰减)，因此使在其带宽外的杂散或噪声信号衰减。结果，可在经由天线15传输RF信号之前使用较少的滤波。
偏移PLL电路系统92经由偏移PLL输出信号和传输VCO信号与传输压控振荡器(VCO)电路(或TX VCO电路)94形成反馈环路，该传输VCO信号由TX VCO电路94提供。偏移PLL电路系统92使用混频器(未示出)以将来自LO 25的RF本机振荡器(RFLO)信号与传输VCO信号混频。功率放大器(PA)96接收传输VCO信号并提供放大信号至天线15用于传输。
注意在图3所示的实施例中，发射器88在其操作中使用两个信号(IFLO和RFLO)。为适应那些信号，LO 25可包括生成IFLO和RFLO信号两者的电路系统，或LO 25内的电路系统可以是二重的(duplicated)以分别生成IFLO和RFLO信号。此外，在所示实施例中，图3中的发射器88使用IF信号(IFLO)，但考虑其它发射器配置并可类似地使用LO 25。例如，在一些实施例中，发射器88可使用单个LO信号诸如RFLO以将输入信号直接上变频为RF信号用于由天线15传输。
在一些实施例中，一个或更多个RF接收器(例如，如图1至图2所示)和一个或更多个RF发射器(例如，如图3所示)可组合以形成RF收发器。在此类实施例中，如本领域技术人员将理解，RF收发器具有接收和传输RF信号的能力。根据示例性实施例的接收器、发射器和/或收发器可按需要用于各种通信布置、系统、子系统、网络等。图4示出根据一个示例性实施例的用于无线电通信的系统100。
系统100包括耦合到天线15A的发射器88。经由天线15A，发射器88传输RF信号。RF信号可由上面描述的接收器10接收(可替换地，接收器可构成同样在上面描述的接收器75)。另外或可替换地，收发器110A和/或收发器110B可接收(经由接收器10或75)经传输的RF信号。
除接收能力之外，收发器110A和收发器110B也可传输RF信号。经传输的RF信号可由接收器10或75在独立接收器中或经由非传输收发器的接收器电路系统接收。还考虑具有变化的配置和/或能力的其它系统或子系统。例如，在一些示例性实施例中，两个或更多个收发器(例如收发器110A和收发器110B)可形成网络，诸如自组织网络。作为另一示例，在一些示例性实施例中，收发器110A和收发器110B可例如结合发射器88形成网络的部分。
图5描绘根据一个示例性实施例的用于信号发生器诸如上述LO 25的电路布置130。电路布置130使用锁相环(PLL)电路形成频率合成器。频率合成器可按需要提供一个或更多个LO信号(例如，用于RF接收器的LO信号、用于RF发射器的LO信号或该两者，如在正交信号发生器151的输出端处所示，等等)。如果希望生成单个LO信号，则可省略对应于第二LO信号生成的电路系统(例如缓冲器)。
再次参考图5，电路布置130包括生成至相位/频率检测器(PFD)136的输入信号的信号源133。各种装置、电路或区块可用于实施信号源133。如本领域技术人员将理解，示例包括晶体(XTAL)振荡器、电阻电容(RC)振荡器、电感电容(LC)振荡器等。通常，信号源133包括提供振荡器信号或振荡器输出信号至PFD 136的振荡器。
PFD 136接收来自多模分频器154的第二输入信号。如图5所示，多模分频器154耦合在负反馈环路中，负反馈环路还包括PFD 136、电荷泵(CP)139、环路滤波器(LF)142、VCO145和分频器148。如下所述，多模分频器154提供反馈信号(有时称为时钟反馈信号)至PFD136。PFD 136提供表示或涉及其两个输入信号的相位或频率的差异的输出信号。
电荷泵139接收PFD 136的输出信号。作为响应，CP 139提供输出信号至环路滤波器142。环路滤波器142将从电荷泵139接收的信号滤波(通常，低通滤波)，并提供所得的滤波信号至VCO 145。也就是说，环路滤波器142的输出信号用作VCO 145的压控信号。
响应于来自环路滤波器142的压控信号，VCO 145生成具有特定频率的输出信号。VCO 145的输出信号驱动分频器148。VCO 145的输出信号的频率取决于来自环路滤波器142的控制信号的电压电平。因此，来自环路滤波器142的控制信号的变化引起VCO 145的输出信号频率的对应变化。给定来自环路滤波器142的控制信号表示或得自PFD 136的两个输入信号的相位或频率的差异，环路滤波器142驱动VCO 145(与多模分频器154一起耦合在反馈环路中，如上所述)，以便减小PFD 136的两个输入信号的相位或频率的差异。
分频器148将VCO 145的输出信号的频率除以所希望数值。例如，在一些实施例中，分频器148可将VCO 145的输出信号的频率除以四。在其它实施例中，如本领域技术人员将理解，可按需要使用不同的除数，这取决于因素诸如设计和性能规格。
分频器148的输出信号驱动多模分频器154和正交信号发生器151的输入。正交信号发生器151生成一个或更多个信号作为其输出信号。在所示实施例中，正交信号发生器151提供两个输出信号，一个驱动接收器电路，并且一个驱动发射器电路，尽管可生成并使用其它数量的输出信号，例如单个输出信号。正交信号发生器151的每个输出信号包括两个信号，即，同相(I)和正交(Q)信号。通过操作正交信号发生器151，同相和正交信号理想地具有正交关系。因为电路是有缺陷的，所以同相和正交信号理想地具有接近正交或大体正交的关系(例如，与完全正交小于一度的相位偏差，等等)。
如上所述，分频器148的输出信号驱动多模分频器154的输入。在示例性实施例中，如本领域技术人员将理解，多模分频器154可以以各种方式实施，取决于因素诸如设计和性能规格、给定实施方案的可用技术、成本、复杂性、用于频率合成器/LO 25和/或RF接收器/发射器的频率计划，等等。此外，可使用各种类型的多模分频器154，例如适用于小数分频(fractional-N)频率合成器/LO 25的分频器。在其它应用中，如本领域技术人员将理解，可使用不同类型或架构的多模分频器154。无关于实施方案的细节，多模分频器154将分频器148的输出信号的频率除以所希望因数以生成驱动PFD 136的输入的输出信号，如上所述。除法操作使到PFD 136的输入信号的频率降低至可与信号源133的输出信号的频率进行比较的水平。
例如，假设信号源133生成额定10MHz输出信号，并且希望在正交信号发生器151的一个或更多个输出端生成100MHz频率的正交信号。在此示例中，VCO 145可生成400MHz频率的输出信号。通过分频器148的除以四操作，到多模分频器154的输入信号将具有100MHz的频率。多模分频器154将其输入信号的频率除以10，因此提供10MHz反馈信号至PFD 136。如本领域技术人员将理解，上面的示例构成一组可能的值，以及其它值(，诸如分频器148和/或多模分频器154的除数或除法因数)可以按需要使用，这取决于因素诸如设计和性能规格、可用技术、成本等。通过使用分频器148，减小到多模分频器154的输入信号的频率(在该例子中，减小到四分之一)，这帮助减小多模分频器154并因此减小LO 25总体的功耗。
图6至图10提供各种区块诸如图5中的电路布置130中的区块的进一步细节。图6示出根据一个示例性实施例的用于信号源133、PFD 136、电荷泵139和环路滤波器142的电路布置160。更具体地，在所示实施例中，信号源133构成基于晶体的源，其包括耦合到晶体振荡器170的晶体165。如本领域技术人员将理解，晶体振荡器170提供其频率取决于晶体165的振荡或振动频率的输出信号至PFD 136。如上所述，除信号源133的输出信号之外，PFD136接收多模分频器154的输出信号，并生成驱动电荷泵139的输出信号。PFD 136可使用各种电路系统(例如使用触发器)实施。如本领域技术人员将理解，用于给定实施方案的电路系统的选择取决于各种因素。此类因素包括设计规格、性能规格、成本、IC或装置面积、可用技术诸如半导体制造技术、目标市场、目标终端用户等。
再次参考图6，在所示实施例中，电荷泵139包括分别由PFD 136的输出信号驱动的开关176和179。通过开关176和179，源自(source)电流源173与182和/或由电流源173与182吸收(sink)的电流提供给环路滤波器142或从其抽取。在所示示例中的环路滤波器142包括电阻器142A和142D与电容器142B、142C和142E。如本领域技术人员将理解，环路滤波器142中的部件的值和配置或布置取决于滤波器142的所希望的传递函数(例如，低通、带通等)的类型和特性。
注意图6中的实施例仅表示实施信号源133、PFD 136、电荷泵139和环路滤波器142的一种方式，并且其它实施方案被考虑且是可能的。仅作为一个示例，图7示出具有双路径环路滤波器142A、142B的一个示例性实施例。更具体地，在图7中的实施例中，两个电荷泵139A、139B接收PFD 136的相应输出。对应于VCO的积分(integrating)路径的电荷泵139A馈送环路滤波器142A(其包括电容器198)。相反，对应于VCO的直接路径(另一路径)的电荷泵139B馈送环路滤波器142B。环路滤波器142B是低通RC-RC滤波器，其中“RC”表示电阻器-电容器。环路滤波器142B包括跨导电流放大器(TIA)194，其具有包括电容器195和电阻器196的反馈电路系统。TIA 194的输出经由电阻器197驱动VCO的直接路径。
图8描绘根据一个示例性实施例的用于VCO 145的电路布置。在所示实施例中，VCO145包括在谐振回路中与电容器186和可变电容器183耦合的电感器180。所示示例中的电感器180包括电感器元件(节段)180A-180D，尽管可按需要使用其它数量和/或布置的电感器元件或节段。在一些实施例中，电感器180(包括任何元件或节段)可使用接合线(bondwire)实施。在其它实施例中，电感器180(包括任何元件或节段)可使用IC内的迹线例如金属层内的迹线实施。电容器186和可变电容器183(加上与电容器186和可变电容器183有效地并联出现的任何其它电容)的并联组合与电感器180并联耦合，以形成谐振回路。环路滤波器142(图8中未示出)的输出信号控制可变电容器183的电容，并因此控制LC谐振回路的振荡频率。如本领域技术人员将理解，可变电容器183可使用各种技术和电路系统实施。背对背(back to back)耦合的反相器189和192提供负跨导或电阻以维持回路中的谐振(即，补偿由于回路中，或通常地，VCO 145中寄生元件(例如导体电阻)引起的电路损耗)。谐振回路两端耦合的VCO 145的输出信号驱动分频器148。
图9描绘根据一个示例性实施例的用于分频器148的电路布置。VCO 145的输出信号经由DC阻塞电容器200被AC耦合到分频器148的输入端。耦合到偏置电压Vb的电阻器203为分频器148中的电路系统诸如晶体管堆叠212A-212D中的某些晶体管提供DC偏置。在所示实施例中，分频器148包括标记为212A-212D的四个晶体管堆叠以形成两个主从触发器。也就是说，晶体管堆叠212A和212B形成一个触发器，而晶体管堆叠212C和晶体管212D形成由第一触发器(即，包括晶体管堆叠212A和晶体管212B)驱动的另一触发器。
晶体管堆叠212D的输出信号由反相器209反相，并且反相信号提供至晶体管堆叠212A中的两个晶体管的栅极，并也提供至多模式分频器154的输入端(未示出)。注意VCO145的输出信号当通过电容器200耦合时用作分频器148中触发器的时钟信号，从而驱动晶体管堆叠212A-212D中的每个中的两个中间晶体管的栅极。给定分频器148的输出由VCO145的输出信号重新定时，并且给定VCO 145的输出信号具有相对低的相位噪声，则除法过程具有对频率合成器/LO 25的输出信号的总体相位噪声相对低或最小的影响。
分频器148进一步包括逻辑电路206。逻辑电路206改变分频器148的输出信号的脉宽或占空比。结果，LO 25可生成不同占空比的同相和正交信号(例如，分别用于RF接收和RF传输)。逻辑电路206的输入分别由晶体管堆叠212A和晶体管堆叠212C的输出驱动。取决于控制或模式信号(标记为dcycle)的信号电平(逻辑值)，逻辑电路206的输出信号的占空比改变。例如，在dcycle信号的一个逻辑值的情况下，逻辑电路206的输出信号可具有25％占空比(例如，在RF接收模式中)，并且在dcycle信号的另一(例如相反)逻辑值的情况下，逻辑电路206的输出信号可具有50％占空比(例如，在RF传输模式中)。通常，逻辑电路206可使用各种电路系统实施。如本领域技术人员将理解，用于给定实施方案的电路系统的选择取决于各种因素。此类因素包括设计规格、性能规格、成本、IC或装置面积、可用技术诸如半导体制造技术、目标市场、目标终端用户等。
在所示实施例中，逻辑电路206为具有修改的功能性的与非门(即，“修改的与非门”为便于论述)。修改的与非门206接收dcycle信号，其引起分频器148的输出信号的占空比的改变，如上所述。在一个模式例如RF接收中，如由dcycle信号的信号电平(例如逻辑低值)所表示，修改的与非门206对其输入信号执行与(而不是与非)操作。相反，在另一操作模式例如RF传输中，如由dcycle信号的另一信号电平(例如逻辑高值)所表示，修改的与非门206对其输入信号执行普通与非操作。结果，修改的与非门206的输出信号的占空比根据控制或模式信号dcycle的信号电平而改变。注意如果不希望LO 25的双模式操作，则可省略逻辑电路206(修改的与非门206)。
分频器148中的主从触发器消耗相对少量的功率，这引起分频器148具有改进的或降低的功耗特性。更具体地，分频器148中的每个使用8个晶体管(即，用于一个触发器的晶体管堆叠212A-212B，以及用于另一触发器的晶体管堆叠212C-212D)的触发器是单端的，并且布置在本征不对称的拓扑中，即，分频器148具有不对称拓扑或配置。在传统方法中，分频器电路还用来生成正交信号，或换句话说，正交输出信号在分频器电路的内部信号中存在。由于所有正交输出信号通常被规定具有相同或大体相同的上升/下降时间，因此传统分频器电路使用相对于晶体管布置的本征对称。因为分频器完全对称，所以从分频器内的点分接以提供反馈信号干扰对称性，并因此使输出信号的正交准确性恶化。对恶化输出信号对称性的一个可能的替代方案是缓冲所有的四个正交输出信号，并将一个缓冲器的输出用于反馈信号，但缓冲器的添加导致增加的功耗。
在根据本公开的频率合成器或LO中，因为电路中存在的不对称，分频器148中的内部信号不用作正交信号。(图9中的反相器209以对称性为代价来帮助降低功耗。)分频器148代替地提供单端信号至多模分频器154和正交信号发生器151中的移位寄存器，该正交信号发生器151随后生成平衡正交信号，如下详述。如下详述，因为移位寄存器的输入电容由VCO145中的谐振回路谐振，该方法减小频率合成器/LO 25的功耗。因此，分频器148的平衡(不对称)架构的缺失帮助改进或降低其功耗。分频器148向VCO 145呈现平衡负载(未示出)。分频器148的输入电容(例如，来自晶体管的寄生电容)在VCO 145中与LC回路并联出现，并因此被“谐振”(即，添加到电容器183的电容和可变电容器186的电容的分频器148的输入电容变为LC谐振回路的有效电容值)。该技术(使分频器148的输入电容谐振)进一步减小频率合成器/LO 25的总功耗。此外，在分频器148中的每个触发器中，用于触发器的主区段的晶体管可以尺寸与用于触发器的从区段的晶体管不同，以便进一步减小或改进分频器148的功耗，并因此减小或改进频率合成器/LO 25的功耗。
图10示出根据一个示例性实施例的用于正交信号发生器151的电路布置。在所示实施例中，正交信号发生器151包括由四个级联触发器形成的移位寄存器。每个触发器包括级联耦合的两个四晶体管堆叠。因此，在图10中移位寄存器包括标记为212A-212L的8个晶体管堆叠。第一触发器包括晶体管堆叠212A-212B，第二触发器包括后面的两个晶体管堆叠，等等。分频器148的输出信号(未示出)驱动第一触发器中晶体管堆叠212A中顶部和底部晶体管的栅极。注意类似于分频器148中的晶体管堆叠，VCO 145的输出驱动晶体管堆叠212A-212L中的中间两个晶体管的栅极。也就是说，类似于分频器148，VCO 145的输出信号用作正交信号发生器151中移位寄存器中触发器的时钟信号。实际上，移位寄存器包括级联耦合并以VCO 145的输出信号为时钟的四个D型触发器。移位寄存器在其输出信号提供分频器148的输出信号的移位版本。
类似于分频器148，正交信号发生器151的输入电容(例如，来自晶体管的寄生电容)与VCO 145中的LC回路并联出现，并因此被“谐振”(即，正交信号发生器151的输入电容添加到电容器183的电容和可变电容器186的电容)。该技术(使正交信号发生器151的输入电容谐振)进一步减小频率合成器/LO 25的总功耗。此外，在正交信号发生器151中的每个触发器中，用于触发器的主区段的晶体管可以尺寸与触发器的从区段中的晶体管不同，以便进一步减小或改进正交信号发生器151的功耗，并因此减小或改进频率合成器/LO 25的功耗。注意，正交信号发生器151中的移位寄存器被平衡(理想地完全平衡，但对于实际实施方案中的电路是有缺陷的)，因此保护正交信号发生器151的一个或更多个输出信号的正交准确性。
移位寄存器输出信号驱动缓冲器306和309的输入。因此，第一晶体管堆叠(212A)的输出驱动一个缓冲器303和一个缓冲器309，第三晶体管堆叠的输出驱动第二缓冲器303和第二缓冲器309，等等。第七晶体管堆叠的输出驱动第四缓冲器303和第四缓冲器309。缓冲器303在它们的输出端提供差分同相信号(即，由信号TX_Ip和TX_In表示的信号TX_I)和差分正交信号(即，由信号TX_Qp和TX_Qn表示的信号TX_Q)，其由例如发射器88中的混频器开关用于RF发射器电路。类似地，缓冲器309在它们的输出端提供差分同相信号(即，由RX_Ip和RX_In表示的信号RX_I)和差分正交信号(即，由信号RX_Qp和RX_Qn表示的信号RX_Q)，其由例如混频器30中的开关用于RF接收器电路。电容器306和312分别表示缓冲器303和309的输出端上的电容负载(例如，来自混频器开关)。在通常的电路布置中，电容器306和312取决于施加到缓冲器303和309的输出端的负载，并且不一定为正交信号发生器151的电路系统的部分。
注意图8和图9所示的触发器仅构成实施分频器148和正交信号发生器151中的触发器的一种方式。用于实施触发器的其它电路系统被考虑并可用于示例性实施例。如本领域技术人员所理解的，用于给定实施方案的触发器电路系统的选择取决于各种因素。此类因素包括设计规格、性能规格、成本、IC或装置面积、可用技术诸如半导体制造技术、目标市场、目标终端用户等。
根据示例性实施例的信号发生器诸如频率合成器或LO 25，例如用于RF接收器、RF发射器和/或RF收发器可与其它电路系统例如IC内的电路系统组合。图11示出根据一个示例性实施例的IC 550，其组合一个或更多个信号发生器(诸如，频率合成器或LO 25(如用于RF接收器10/75和/或RF发射器88))与其它电路区块。
在所示实施例中，IC 550构成或包括微控制器单元(MCU)。IC 550包括使用链路560相互通信的数个区块(例如，一个或更多个处理器565、数据转换器605、I/O电路系统585等)。在示例性实施例中，链路560可构成用于通信信息诸如数据、命令、状态信息等的耦合机构，诸如总线、一组导体或半导体。
IC 550可包括耦合到一个或更多个处理器565、时钟电路系统575和功率管理电路系统或PMU 580的链路560。在一些实施例中，一个或更多个处理器565可包括用于提供计算功能的电路系统或区块，诸如中央处理单元(CPU)、算术逻辑单元(ALU)等。在一些实施例中，另外或作为替换，一个或更多个处理器565可包括一个或更多个DSP。DSP可按需要提供各种信号处理功能，诸如算术功能、滤波、延迟区块等。
时钟电路系统575可生成促进或控制IC 550中一个或更多个区块的操作定时的一个或更多个时钟信号。时钟电路系统575也可控制使用链路560的操作的定时。在一些实施例中，时钟电路系统575可经由链路560提供一个或更多个时钟信号至IC 550中其它区块。
在一些实施例中，PMU 580可关于电路的部分或电路的所有部件减小设备(例如IC550)的时钟速度、关闭时钟、减小功率、断电，或前述的任何组合。进一步地，响应于从非活动状态到活动状态的变换(诸如当一个或更多个处理器565做出从低功率或空闲或睡眠状态到正常操作状态的变换时)，PMU 580可接通时钟、提高时钟速率、通电、增大功率，或前述的任何组合。
链路560可通过串行接口595耦合到一个或更多个电路600。通过串行接口595，耦合到链路560的一个或更多个电路可与电路600通信。如本领域技术人员将理解，电路600可使用一个或更多个串行协议例如SMBUS、I2C、SPI等进行通信。链路560可通过I/O电路系统585耦合到一个或更多个外围设备590。通过I/O电路系统585，一个或更多个外围设备590可耦合到链路560并因此可与耦合到链路560的其它区块，例如一个或更多个处理器365、存储器电路625等通信。
在示例性实施例中，外围设备590可包括各种电路系统、区块等。示例包括I/O装置(小键盘、键盘、扬声器、显示器装置、存储装置、计时器等)。注意在一些实施例中，一些外围设备590可在IC 550外部。示例包括小键盘、扬声器等。在一些实施例中，关于一些外围设备，I/O电路系统585可被绕过。在此类实施例中，一些外围设备590可在不使用I/O电路系统585的情况下耦合到链路560并与其通信。注意在一些实施例中，此类外围设备可在IC 550外部，如上所述。
链路560可经由数据转换器605耦合到模拟电路系统620。数据转换器605可包括一个或更多个ADC 605B和/或一个或更多个DAC 605A。一个或更多个ADC 605B接收来自模拟电路系统620的一个或更多个模拟信号，并将该一个或更多个模拟信号转换成它们通信至与链路560耦合的一个或更多个区块的数字格式。相反，一个或更多个DAC 605A接收来自与链路560耦合的一个或更多个区块的一个或更多个数字信号，将该一个或更多个数字信号转换成它们通信至模拟电路系统620的模拟格式。模拟电路系统620可包括提供和/或接收模拟信号的各种电路系统。如本领域技术人员将理解，示例包括传感器、换能器等。在一些实施例中，模拟电路系统620可与IC 550外部的电路系统通信以按需要形成更复杂的系统、子系统、控制块和信息处理块。
控制电路系统570耦合至链路560。因此，控制电路系统570可与耦合到链路560的各种区块通信和/或控制其操作。另外，控制电路系统570可促进耦合到链路560的各种区块之间的通信或协作。在一些实施例中，控制电路系统570可发动或响应复位操作。如本领域技术人员将理解，复位操作可引起IC 550的耦合到链路560的一个或更多个区块复位。例如，控制电路系统570可引起PMU 580和一个或更多个信号发生器诸如频率合成器或LO 25(如用于RF接收器10/75和/或RF发射器88)和/或IC 550中的其它电路系统复位到初始状态。在示例性实施例中，控制电路系统570可包括电路系统的各种类型和区块。在一些实施例中，控制电路系统570可包括逻辑电路系统、有限状态机(FSM)或其它电路系统以执行各种操作，诸如上述操作。
通信电路系统640耦合到链路560并也耦合到IC 550外部的电路系统或区块(未示出)。通过通信电路系统640，耦合到链路560(或通常IC 550)的各种区块可经由一个或更多个通信协议与外部电路系统或区块(未示出)通信。示例包括USB、以太网等。在示例性实施例中，如本领域技术人员将理解，可使用其它通信协议，取决于诸如给定应用的规格的因素。
如上所述，存储器电路625耦合到链路560。因此，存储器电路625可与耦合到链路560的一个或更多个区块通信，诸如一个或更多个处理器365、控制电路系统570、I/O电路系统585等。如本领域技术人员将理解，存储器电路625为IC 550中各种信息或数据诸如操作数、旗标、数据、指令等提供存储。存储器电路625可按需要支持各种协议，诸如双倍数据速率(DDR)、DDR2、DDR3等。在一些实施例中，存储器读取和/或写入操作涉及使用IC 550中的一个或更多个区块，诸如一个或更多个处理器565。直接存储器存取(DMA)布置(未示出)在一些状况下允许提高的存储器操作性能。更具体地，DMA(未示出)提供用于直接在数据的来源或目的地与存储器电路625之间而不是通过诸如一个或更多个处理器565的区块执行存储器读取和写作操作的机制。
存储器电路625可包括各种存储器电路或区块。在所示实施例中，存储器电路625包括非易失性(NV)存储器635。另外，或替代地，存储器电路625可包括易失性存储器(未示出)。NV存储器635可用于存储涉及IC 550中一个或更多个区块的性能或配置的信息。例如，NV存储器635可存储涉及一个或更多个信号发生器诸如频率合成器或LO 25(如用于RF接收器10/75和/或RF发射器88)的配置信息，例如用于RF信号的接收和/或传输的频率计划。
上面描述并在示例性实施例中使用的各种电路和区块可以以各种方式并使用各种电路元件或区块实施。例如，LNA 20、LO 25、混频器30、ADC 35、信号处理电路系统40、数据处理电路系统55、滤波器80、PGA 85、基带上变频器电路90、偏移PLL电路92、TX VCO电路94、功率放大器96、信号源133、PFD 136、电荷泵(CP)139、环路滤波器(LF)142、VCO 145、分频器148、正交信号发生器151、多模分频器154、晶体振荡器170、开关176和179、电流源173和182、环路滤波器142，反相器189、192和209，TIA 194、逻辑电路206、晶体管堆叠(通常标记为212)、缓冲器303和309、计数器330、除以2/3电路333，以及IC 550中的电路系统通常可使用数字、模拟或混合信号电路系统实施。按需要并且如本领域技术人员将理解，数字电路系统可包括电路元件或区块诸如门、数字多路复用器(MUX)、锁存器、触发器、寄存器、有限状态机(FSM)、处理器、可编程逻辑(例如现场可编程门阵列(FPGA)或其它类型的可编程逻辑)、算术逻辑单元(ALU)、标准单元、定制单元等。另外，可按需要包括模拟电路系统或混合信号电路系统或该两者，例如功率转换器、分立装置(晶体管、电容器、电阻器、电感器、二极管等)，等等。
按需要并且如本领域技术人员将理解，模拟电路系统可包括偏置电路、退耦电路、耦合电路、供电电路、电流镜、电流和/或电压源、滤波器、放大器、转换器、信号处理电路(例如，乘法器)、检测器、换能器、分立部件(晶体管、二极管、电阻器、电容器、电感器)、模拟MUX等。如上所述并如本领域技术人员将理解，除了模拟电路系统和数字电路系统之外，混合信号电路系统可包括模数转换器(ADC)、数模转换器(DAC)等。如本领域技术人员将理解，用于给定实施方案的电路系统的选择取决于各种因素。此类因素包括设计规格、性能规格、成本、IC或装置面积、可用技术诸如半导体制造技术、目标市场、目标终端用户等。
如本领域技术人员将理解，可有效应用所公开的概念到各种设备。如本领域技术人员将理解，在本文档中描述的示例诸如MCU，或所描绘的RF接收器、发射器和收发器仅构成说明性应用，并且不旨在限制通过做出适当修改将所公开的概念应用于其它设备。
参考附图，本领域技术人员将注意到所示的各种区块可主要描绘概念功能和信号流。实际电路实施方案可以或可以不包含单独可识别的用于各种功能块的硬件，并且可以或可以不使用所示的特定电路系统。例如，可按需要将各种区块的功能性组合到一个电路块中。此外，可按需要在若干电路块中实现单个区块的功能性。电路实施方案的选择取决于各种因素，诸如给定实施方案的特定设计和性能规格。除本公开中的实施例之外的其它修改和可替换实施例对本领域技术人员将是明显的。因此，本公开教导本领域技术人员根据示例性实施例执行所公开的概念的方式，并且被解释为仅是说明性的。如本领域技术人员将理解，在可应用的情况下，附图可以或可以不按比例绘制。
所示和所描述的特定形式和实施例仅构成示例性实施例。本领域技术人员可在不背离本公开的范围的情况下在零件的形状、尺寸和布置中做出各种改变。例如，本领域技术人员可用等效元件代替所示出和描述的元件。此外，本领域技术人员可在不背离本公开的范围的情况下将所公开的概念的某些特征独立于其它特征的使用而进行使用。

Claims (20)

1.一种用于信号发生器的设备，其包括：
信号发生器，包括：
压控振荡器即VCO，其经耦合以提供具有频率的输出信号；和
不对称分频器，其经耦合以接收所述VCO的所述输出信号并提供输出信号，所述不对称分频器的所述输出信号的频率比所述VCO的所述输出信号的频率低，
其中所述不对称分频器向所述VCO呈现平衡负载。
2.根据权利要求1所述的设备，其中所述不对称分频器包括以级联配置耦合的多个触发器。
3.根据权利要求2所述的设备，其中所述不对称分频器中的所述多个触发器包括具有第一尺寸的第一组晶体管与具有第二尺寸的第二组晶体管，其中所述第一尺寸不同于所述第二尺寸。
4.根据权利要求2所述的设备，其中所述不对称分频器包括耦合到所述多个触发器的逻辑电路，其中所述逻辑电路响应于控制信号而改变所述不对称分频器的所述输出信号的占空比。
5.根据权利要求1所述的设备，进一步包括正交信号发生器，其经耦合以接收所述不对称分频器的所述输出信号并提供同相和正交信号作为输出信号。
6.根据权利要求5所述的设备，其中所述正交信号发生器的所述输出信号被平衡。
7.根据权利要求5所述的设备，其中所述正交信号发生器进一步包括移位寄存器，其经耦合以接收所述不对称分频器的所述输出信号，并提供所述不对称分频器的所述输出信号的移位版本作为输出信号，其中所述移位寄存器的所述输出信号被平衡。
8.根据权利要求7所述的设备，其中所述移位寄存器包括以级联配置耦合的多个触发器。
9.根据权利要求8所述的设备，其中所述移位寄存器中的所述多个触发器包括具有第一尺寸的第一组晶体管与具有第二尺寸的第二组晶体管，其中所述第一尺寸不同于所述第二尺寸。
10.一种集成电路即IC，其包括：
频率合成器，其包括：
压控振荡器即VCO，其经耦合以提供具有频率的输出信号，所述频率是控制信号的函数；
第一分频器，其经耦合以接收所述VCO的所述输出信号并将所述VCO的所述输出信号的所述频率分频，以生成频率比所述VCO的所述输出信号的频率低的输出信号；以及
移位寄存器，其经耦合以接收并移位所述第一分频器的所述输出信号，以生成包括至少一个同相信号和至少一个正交信号的平衡正交输出信号。
11.根据权利要求10所述的IC，其中所述频率合成器中的所述第一分频器具有不对称拓扑，并且其中所述第一分频器向所述VCO呈现平衡负载。
12.根据权利要求10所述的IC，进一步包括射频电路即RF电路以使用所述至少一个同相信号和所述至少一个正交信号并将一对信号混频。
13.根据权利要求12所述的IC，其中所述RF电路包括RF接收器和RF发射器，并且其中所述频率合成器进一步包括逻辑电路，以根据所述至少一个同相信号和所述至少一个正交信号是被提供至所述RF接收器还是所述RF发射器而改变所述第一分频器的所述输出信号的占空比。
14.根据权利要求10所述的IC，其中所述频率合成器进一步包括：
第二分频器，其将所述第一分频器的所述输出信号的所述频率分频以生成输出信号；以及
锁相环，其经耦合以接收振荡器输出信号和所述第二分频器的所述输出信号以生成所述控制信号。
15.一种生成信号的方法，所述方法包括：
使用压控振荡器即VCO生成具有频率的信号；
在不对称分频器中接收来自所述VCO的所述信号；以及提供所述不对称分频器的输出信号，所述输出信号的频率比所述VCO生成的所述信号的频率低，
其中所述不对称分频器向所述VCO呈现平衡负载。
16.根据权利要求15所述的方法，进一步包括响应于控制信号而改变所述不对称分频器的所述输出信号的占空比。
17.根据权利要求15所述的方法，进一步包括使用经耦合以接收所述不对称分频器的所述输出信号并提供同相和正交信号作为输出信号的正交信号发生器。
18.根据权利要求17所述的方法，其中所述正交信号发生器的所述输出信号被平衡。
19.根据权利要求17所述的方法，其中使用经耦合以接收所述不对称分频器的所述输出信号并提供同相和正交信号作为输出信号的正交信号发生器进一步包括：将所述不对称分频器的所述输出信号移位，并且提供所述不对称分频器的所述输出信号的移位版本作为输出信号，其中所述输出信号被平衡。
20.根据权利要求17所述的方法，进一步包括使用所述同相和正交信号作为本机振荡器信号即LO信号以在射频电路即RF电路中将信号混频。
CN201710431351.1A 2016-06-10 2017-06-09 用于低功率信号发生器的设备和相关联的方法 Active CN107493101B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/179,847 2016-06-10
US15/179,847 US9712176B1 (en) 2016-06-10 2016-06-10 Apparatus for low power signal generator and associated methods

Publications (2)

Publication Number Publication Date
CN107493101A CN107493101A (zh) 2017-12-19
CN107493101B true CN107493101B (zh) 2023-08-15

Family

ID=59296439

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710431351.1A Active CN107493101B (zh) 2016-06-10 2017-06-09 用于低功率信号发生器的设备和相关联的方法

Country Status (2)

Country Link
US (1) US9712176B1 (zh)
CN (1) CN107493101B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020149888A1 (en) * 2019-09-05 2020-07-23 Huawei Technologies Co. Ltd. Half-carrier frequency spur compensation
TWI749589B (zh) * 2020-06-12 2021-12-11 瑞昱半導體股份有限公司 收發器電路
US11444627B1 (en) 2021-12-13 2022-09-13 Silicon Laboratories, Inc. Synchronization of receiver and transmitter local oscillators for ranging applications

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1433152A (zh) * 2002-01-18 2003-07-30 诺基亚有限公司 具有正弦波发生器的小数分频合成器
CN1484891A (zh) * 2001-01-12 2004-03-24 �����ɷ� 直接变频过程中的本地振荡器泄漏控制
DE102007006194A1 (de) * 2006-02-28 2007-09-06 Agilent Technologies, Inc. (n.d.Ges.d.Staates Delaware), Palo Alto Adaptiver Zyklus-Verrutscht-Detektor zur Erfassung eines entriegelten Zustands bei Phasenregelschleifenanwendungen
CN101485093A (zh) * 2006-06-30 2009-07-15 高通股份有限公司 具有噪声低消的环路滤波器
CN101803197A (zh) * 2007-09-14 2010-08-11 高通股份有限公司 无线通信装置中具有杂波减少的振荡器信号产生
CN101969317A (zh) * 2010-08-18 2011-02-09 中国科学院半导体研究所 一种非对称的高速低功耗收发装置
CN102281059A (zh) * 2010-03-25 2011-12-14 硅谷实验室公司 用于在分数-n型锁相环中量化降噪的方法和设备
CN103929173A (zh) * 2014-04-11 2014-07-16 华为技术有限公司 分频器和无线通信设备
GB201602913D0 (en) * 2016-02-19 2016-04-06 Agd Systems Ltd An electronic circuit

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3488180B2 (ja) * 2000-05-30 2004-01-19 松下電器産業株式会社 周波数シンセサイザ
US6784751B2 (en) * 2001-09-18 2004-08-31 Nokia Corporation Method and apparatus providing resampling function in a modulus prescaler of a frequency source
US6985703B2 (en) * 2001-10-04 2006-01-10 Sequoia Corporation Direct synthesis transmitter
JP4335733B2 (ja) * 2004-03-31 2009-09-30 Ｎｅｃエレクトロニクス株式会社 Ｐｌｌ周波数シンセサイザ，発振器の周波数自動選択方法
US7379723B2 (en) 2004-07-29 2008-05-27 Silicon Laboratories Inc. Local oscillator and mixer for transceiver
US7332975B2 (en) * 2006-02-27 2008-02-19 Silicon Laboratories Inc. Reference-less clock circuit
US7508278B2 (en) * 2006-09-07 2009-03-24 Via Technologies, Inc. Asymmetry triangular frequency modulation profiles for spread spectrum clock generations
US8538366B2 (en) * 2007-06-29 2013-09-17 Silicon Laboratories Inc Rotating harmonic rejection mixer
JP5242320B2 (ja) * 2008-09-29 2013-07-24 富士通テン株式会社 発振回路、及び映像表示装置
KR20100094859A (ko) * 2009-02-19 2010-08-27 삼성전자주식회사 비대칭 전하 펌프 및 그것을 포함한 위상 동기 루프
US20120319787A1 (en) * 2011-06-17 2012-12-20 Trivedi Vishal P Voltage controlled oscillator having a resonator circuit with a phase noise filter
US9331632B2 (en) * 2012-04-18 2016-05-03 Qualcomm Incorporated Integrated circuit for mixing millimeter-wavelength signals
US9705513B2 (en) * 2014-12-04 2017-07-11 Raytheon Company Frequency source with improved phase noise
US9385769B2 (en) * 2014-12-05 2016-07-05 Xilinx, Inc. Phase-locked loop with an adjustable output divider

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1484891A (zh) * 2001-01-12 2004-03-24 �����ɷ� 直接变频过程中的本地振荡器泄漏控制
CN1433152A (zh) * 2002-01-18 2003-07-30 诺基亚有限公司 具有正弦波发生器的小数分频合成器
DE102007006194A1 (de) * 2006-02-28 2007-09-06 Agilent Technologies, Inc. (n.d.Ges.d.Staates Delaware), Palo Alto Adaptiver Zyklus-Verrutscht-Detektor zur Erfassung eines entriegelten Zustands bei Phasenregelschleifenanwendungen
CN101485093A (zh) * 2006-06-30 2009-07-15 高通股份有限公司 具有噪声低消的环路滤波器
CN101803197A (zh) * 2007-09-14 2010-08-11 高通股份有限公司 无线通信装置中具有杂波减少的振荡器信号产生
CN102281059A (zh) * 2010-03-25 2011-12-14 硅谷实验室公司 用于在分数-n型锁相环中量化降噪的方法和设备
CN101969317A (zh) * 2010-08-18 2011-02-09 中国科学院半导体研究所 一种非对称的高速低功耗收发装置
CN103929173A (zh) * 2014-04-11 2014-07-16 华为技术有限公司 分频器和无线通信设备
GB201602913D0 (en) * 2016-02-19 2016-04-06 Agd Systems Ltd An electronic circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
调频恒能量脉冲功率合成电路的研究与设计;王潇;《中国优秀硕士学位论文全文数据库 信息科技辑》;20160115(第1(2016)期);I135-149 *

Also Published As

Publication number Publication date
US9712176B1 (en) 2017-07-18
CN107493101A (zh) 2017-12-19

Similar Documents

Publication Publication Date Title
US9966965B2 (en) Apparatus for low power signal generator and associated methods
US10831159B2 (en) Apparatus for time-to-digital converters and associated methods
US11863192B2 (en) Radio-frequency (RF) apparatus for digital frequency synthesizer including sigma-delta modulator and associated methods
CN101485090B (zh) 低功率模量分频级
US8552770B2 (en) Frequency divider with synchronous range extension across octave boundaries
KR101035159B1 (ko) 멀티-모듈러스 분할기 리타이밍 회로
US10763869B2 (en) Apparatus for digital frequency synthesizers and associated methods
US20060280278A1 (en) Frequency divider circuit with a feedback shift register
CN107493101B (zh) 用于低功率信号发生器的设备和相关联的方法
JP2006311489A5 (zh)
US20190268008A1 (en) Apparatus for Digital Phase-Locked Loop and Associated Methods
Lo et al. Designing an ultralow-voltage phase-locked loop using a bulk-driven technique
Lin et al. Spur minimization techniques for ultra-low-power injection-locked transmitters
TW202241069A (zh) 帶有可選擇模式的頻率合成器
US9065449B2 (en) High-speed divide-by-1.5 circuit with 50 percent duty cycle
US9088285B2 (en) Dynamic divider having interlocking circuit
Peng et al. A 16-GHz Triple-Modulus Phase-Switching Prescaler and Its Application to a 15-GHz Frequency Synthesizer in 0.18-$\mu $ m CMOS
Jalalifar et al. An energy-efficient multi-level RF-interconnect for global network-on-chip communication
CN202696580U (zh) 双调谐锁相式快跳源
CN108736882B (zh) 分数分频电路和射频终端
Huang et al. A power-efficient 14.8-GHz CMOS programmable frequency divider with quadrature outputs in 40-nm CMOS process
Xiangning et al. A Low Voltage Delta-Sigma Fractional Frequency Divider for Multi-band WSN Frequency Synthesizers
WENDY A high-frequency quad-modulus prescaler for fractional-N frequency synthesizer
Ayat et al. On design of differential voltage controlled oscillators with single ended control line
Yu et al. A low power CMOS phase-switching prescaler for 1.8–2.4 GHz wireless communications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant