TWI749589B - 收發器電路 - Google Patents

收發器電路 Download PDF

Info

Publication number
TWI749589B
TWI749589B TW109119915A TW109119915A TWI749589B TW I749589 B TWI749589 B TW I749589B TW 109119915 A TW109119915 A TW 109119915A TW 109119915 A TW109119915 A TW 109119915A TW I749589 B TWI749589 B TW I749589B
Authority
TW
Taiwan
Prior art keywords
frequency
signal
local oscillation
circuit
oscillation signal
Prior art date
Application number
TW109119915A
Other languages
English (en)
Other versions
TW202147783A (zh
Inventor
陳家源
石益璋
楊育哲
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW109119915A priority Critical patent/TWI749589B/zh
Priority to US17/134,779 priority patent/US11082080B1/en
Application granted granted Critical
Publication of TWI749589B publication Critical patent/TWI749589B/zh
Publication of TW202147783A publication Critical patent/TW202147783A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/401—Circuits for selecting or indicating operating mode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)

Abstract

本發明公開一種收發器電路，其包括收發天線、發射器電路、接收器電路、頻率合成器以及基頻電路。發射器電路用以通過收發天線發射對應於一射頻頻率的一射頻訊號。頻率合成器用以提供分別具有第一本地振盪頻率及第二本地振盪頻率的第一本地振盪訊號及第二本地振盪訊號。基頻電路在發射器模式及接收器模式下運作。在發射器模式下，頻率合成器提供第一本地振盪訊號，在接收器模式下，頻率合成器提供第二本地振盪訊號，且第一本地振盪頻率為射頻頻率的非整數倍，且第二本地振盪頻率為射頻頻率的整數倍。

Description

收發器電路
本發明涉及一種收發器電路，特別是涉及一種可分別針對發射器及接收器進行優化的收發器電路。
藍牙技術近年來已廣泛地應用在各種電子裝置中，使得不同的電子裝置在短距離內可進行低功率的資料傳輸。
現有的技術中，常僅以具有單一的頻率的振盪訊號調變多種無線傳輸技術輸出訊號。其中，當振盪訊號的頻率設計在射頻頻率的整數倍頻，經常會遭遇在以發射器進行訊號發射的時候受到發射器牽引(TX pulling)效應的影響，造成相位誤差或頻率偏移等問題，導致發射器性能變差。
為了避免發射器牽引之問題，現有將振盪訊號的頻率設計在射頻頻率的非整數倍頻，然而，此非整數倍頻的振盪訊號作為本地振盪訊號提供給接收器時，對接收器來說會有高耗電的缺點。
因此，提供一種可分別針對發射器及接收器進行優化的收發器電路，已成為本領域的重要課題之一。
本發明所要解決的技術問題在於，針對現有技術的不足提供一種可分別針對發射器及接收器進行優化的收發器電路。
為了解決上述的技術問題，本發明所採用的其中一技術方案是提供一種收發器電路，其包括收發天線、發射器電路、接收器電路、頻率合成器以及基頻電路。發射器電路，連接於該收發天線，用以通過該收發天線發射一射頻訊號。其中，該射頻訊號對應於一射頻頻率。接收器電路連接於該收發天線，用以通過該收發天線接收具有該射頻頻率的一外部訊號。頻率合成器連接於該發射器電路及該接收器電路，包括一振盪器，且經配置以提供一第一本地振盪訊號及一第二本地振盪訊號。其中，該第一本地振盪訊號具有一第一本地振盪頻率，該第二本地振盪訊號具有一第二本地振盪頻率。基頻電路連接於該發射器電路、該接收器電路及該頻率合成器，經配置以在一發射器模式及一接收器模式下運作。其中在該發射器模式下，該基頻電路經配置以控制該頻率合成器提供該第一本地振盪訊號，且向該發射器電路提供一輸入訊號，該發射器電路根據該第一本地振盪訊號處理該輸入訊號，以通過該收發天線發射該射頻訊號。其中在該接收器模式下，該基頻電路經配置以控制該頻率合成器提供該第二本地振盪訊號，且該接收器電路根據該第二本地振盪訊號處理該外部訊號，以向該基頻電路傳送經處理的該外部訊號。其中該第一本地振盪頻率為該射頻頻率的非整數倍，且該第二本地振盪頻率為該射頻頻率的整數倍。
本發明的其中一有益效果在於，本發明所提供的收發器電路，可在發射器模式下提供具有射頻頻率的非整數倍頻的本地振盪訊號，以避免發射器牽引之問題，亦可在接收器模式下提供具有射頻頻率的整數倍頻的本地振盪訊號，因此，亦可針對接收器的耗電進行優化，以兼顧接收器低耗電的需求。
為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並 非用來對本發明加以限制。
1:收發器電路
Ant:收發天線
TX:發射器電路
RX:接收器電路
SYN:頻率合成器
BB:基頻電路
DPA:數位功率放大器
Div1:第一除頻器
LNA:低雜訊放大器
Div2:第二除頻器
MX:混頻器
So、So’:外部訊號
OSC:振盪器
SLO1:第一本地振盪訊號
SLO2:第二本地振盪訊號
Si:輸入訊號
VCO:壓控振盪器
APLL:類比鎖相迴路
PFD:相位頻率偵測器
CP:電荷幫浦
LPF:低通濾波器
Div3:第三除頻器
CLK_REF:參考時脈訊號
Vp:偵測電壓
Vc:控制電壓
DCO:數位控制振盪器
Sdco:數位控制振盪訊號
ADPLL:全數位鎖相迴路
PFCL:相位頻率控制邏輯
DLPF:數位低通濾波器
Sdcp:數位比較訊號
Vc’:電壓控制訊號
Is:電流源
L:電感
C:電容
NGm:負電導裝置
M1:第一電晶體
M2:第二電晶體
BSC:頻帶選擇電容
BSL:頻帶選擇電感
圖1為根據本發明實施例的收發器電路的方塊示意圖。
圖2為根據本發明實施例的收發天線、發射器電路、接收器電路及頻率合成器的架構示意圖。
圖3為根據本發明實施例的類比鎖相迴路的方塊示意圖。
圖4為根據本發明實施例的全數位鎖相迴路的方塊示意圖。
圖5A及5B分別為本發明實施例的壓控振盪器或數位控制振盪器的電路布局圖。
以下是通過特定的具體實施例來說明本發明所公開有關“收發器電路”的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不背離本發明的構思下進行各種修改與變更。另外，本發明的附圖僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所公開的內容並非用以限制本發明的保護範圍。另外，本文中所使用的術語“或”，應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。
圖1為根據本發明實施例的收發器電路的方塊示意圖。
參閱圖1所示，本發明實施例提供一種收發器電路1，其包括收發天線Ant、發射器電路TX、接收器電路RX、頻率合成器SYN以及基頻電路 BB。
發射器電路TX連接於收發天線Ant，用以通過收發天線Ant發射一射頻(Radio Frequency,RF)訊號。其中，該射頻訊號對應於一射頻頻率，例如，2.4GHz。可一併參閱圖2，其為根據本發明實施例的收發天線、發射器電路、接收器電路及頻率合成器的架構示意圖。其中，發射器電路TX可包括數位功率放大器DPA以及連接於頻率合成器SYN的第一除頻器Div1。
復參照圖1，接收器電路RX連接於收發天線Ant，用以通過收發天線Ant接收具有該射頻頻率的外部訊號So。而如圖2所示，接收器電路RX可包括低雜訊放大器LNA、連接於頻率合成器SYN的第二除頻器Div2，以及連接於第二除頻器Div2及低雜訊放大器LNA的混頻器MX。
頻率合成器SYN連接於發射器電路TX及接收器電路RX，包括振盪器OSC，且經配置以提供第一本地振盪訊號SLO1及第二本地振盪訊號SLO2。其中，第一本地振盪訊號SLO1具有第一本地振盪頻率，第二本地振盪訊號SLO2具有第二本地振盪頻率。
基頻電路BB可例如為數位基頻電路，其連接於發射器電路TX、接收器電路RX及頻率合成器SYN，經配置以分別在發射器模式及接收器模式下運作。
在發射器模式下，基頻電路BB經配置以控制頻率合成器SYN提供第一本地振盪訊號SLO1，且向發射器電路TX提供輸入訊號Si。因此，發射器電路TX可根據第一本地振盪訊號SLO1處理輸入訊號Si，以通過收發天線Ant發射該射頻訊號。因此，如圖2所示，第一除頻器Div1可經配置以在發射器模式下接收第一本地振盪訊號SLO1，並以一非整數倍率對第一本地振盪訊號SLO1除頻，而後通過數位功率放大器DPA進行訊號放大，以根據輸入訊號Si發射關聯於發射器模式的射頻訊號。其中，第一本地振盪頻率為該射頻頻率 的非整數倍，例如，在較佳實施例中，第一本地振盪頻率可例如為3.6GHz，且該非整數倍率為1.5，但本發明不限於此。
換言之，當發射器電路TX操作於發射器模式，基頻電路BB可控制頻率合成器SYN以提供具有射頻頻率的非整數倍頻(例如，頻率為2.4GHz的1.5倍的3.6GHz)的本地振盪訊號，以避免發射器牽引之問題。
另一方面，在接收器模式下，基頻電路BB經配置以控制頻率合成器SYN提供第二本地振盪訊號SLO2，且接收器電路RX可根據第二本地振盪訊號SLO2處理外部訊號So，以向基頻電路BB傳送經處理的外部訊號So’。
而如圖2所示，第二除頻器Div2可在接收器模式下接收第二本地振盪訊號SLO2，並以一整數倍率對第二本地振盪訊號SLO2除頻，進而混頻器MX可將經過低雜訊放大器LNA放大後的外部訊號So以及經除頻的第二本地振盪訊號SLO2進行混頻，以產生經處理的外部訊號So’。其中，第二本地振盪頻率為射頻頻率的整數倍，例如，在較佳實施例中，第二本地振盪頻率可為4.8GHz，且該整數倍率為2。
換言之，當接收器電路RX運作在接收器模式下，基頻電路BB可控制頻率合成器SYN以提供具有射頻頻率的整數倍頻(例如，頻率為2.4GHz的2倍的4.8GHz)的本地振盪訊號，因此，本發明的收發器電路除可針對發射器牽引之問題提供解決方案，亦可針對接收器的耗電進行優化，以兼顧接收器低耗電的需求。
以下進一步描述頻率合成器SYN的細節。可進一步參考圖3，其為根據本發明實施例的類比鎖相迴路的方塊示意圖。如圖3所示，在一些實施例中，振盪器OSC可設置為壓控振盪器VCO，而頻率合成器SYN可包括類比鎖相迴路APLL。
如圖3所示，類比鎖相迴路APLL可包括相位頻率偵測器PFD、 電荷幫浦CP、低通濾波器LPF及第三除頻器Div3。類比鎖相迴路APLL為一個回授控制系統，其主要的功能為改變壓控振盪器VCO的振盪頻率，使回授訊號可追蹤輸入的參考時脈訊號，最後使得回授的訊號能夠與輸入的參考時脈訊號的頻率及相位同步，並且在類比鎖相迴路APLL的輸出端產生一個參考時脈訊號的頻率倍數的輸出弦波。
在本實施例中，相位頻率偵測器PFD用於接收參考時脈訊號CLK_REF，電荷幫浦CP連接於相位頻率偵測器PFD，低通濾波器LPF連接於電荷幫浦CP及壓控振盪器VCO，第三除頻器Div3則連接於壓控振盪器VCO及相位頻率偵測器PFD。
其中，相位頻率偵測器PFD經配置以偵測參考時脈訊號CLK_REF以及第三除頻器Div3的輸出訊號的相位差，並產生偵測電壓Vp以控制電荷幫浦CP對低通濾波器LPF進行充放電，進而使低通濾波器對應產生控制電壓Vc以調整壓控振盪器VCO，藉此產生第一本地振盪訊號SLO1或第二本地振盪訊號SLO2。
另一方面，頻率合成器SYN亦可以數位方式實踐。請參考圖4，其為根據本發明實施例的全數位鎖相迴路的方塊示意圖。振盪器OSC可設置為數位控制振盪器DCO，經配置以產生數位控制振盪訊號Sdco，且頻率合成器SYN可包括全數位鎖相迴路ADPLL。
如圖4所示，全數位鎖相迴路ADPLL包括相位頻率控制邏輯PFCL及數位低通濾波器DLPF。類似的，相位頻率控制邏輯PFCL接收參考時脈訊號CLK_REF及數位控制振盪訊號Sdco，經配置以偵測參考時脈訊號CLK_REF及數位控制振盪訊號Sdco的相位差，並對應輸出數位比較訊號Sdcp。
另一方面，數位低通濾波器DLPF連接於相位頻率控制邏輯 PFCL及數位控制振盪器DLPF，經配置以依據數位比較訊號Sdcp產生電壓控制訊號Vc’以調整數位控制振盪器DCO，藉此產生第一本地振盪訊號SLO1或第二本地振盪訊號SLO2。
詳細而言，全數位鎖相迴路ADPLL可作為提供快速調整、精確、且寬頻高的頻率產生器，且具有快速轉換、高解析度、小面積與低功率的特性。舉例來說，全數位鎖相迴路ADPLL的整個系統的操作程序基本上為相位頻率控制邏輯PFCL將數位控制振盪訊號Sdco的上升緣或下降緣與參考時脈訊號CLK_REF的上升緣或下降緣做比較。
以上升緣為例，當數位控制振盪訊號Sdco的上升緣超前參考時脈訊號CLK_REF的上升緣時，輸出低位準的數位比較訊號Sdcp，反之則輸出高位準的數位比較訊號Sdcp。而數位低通濾波器DLPF則依據數位比較訊號Sdcp的高低位準產生對應的電壓控制訊號Vc’。電壓控制訊號Vc’的控制字元輸入數位控制振盪器DCO，同時用以決定數位控制振盪器DCO的振盪頻率，數位控制振盪器DCO依此電壓控制訊號Vc’所產生的數位控制振盪訊號Sdco再回授到相位頻率控制邏輯PFCL中，重新與參考時脈訊號CLK_REF做比較，藉此不斷的修改電壓控制訊號Vc’，使參考時脈訊號CLK_REF與數位控制振盪器DCO輸出的數位控制振盪訊號Sdco間的頻率相位差縮至最小，當達成鎖定動作時，數位比較訊號Sdcp的高低位準數量皆為零。
以下進一步說明壓控振盪器VCO或數位控制振盪器DCO的可能實施方式。請參閱圖5A及5B，其分別為本發明實施例的壓控振盪器或數位控制振盪器的電路布局圖。
如圖5A及5B所示，振盪器OSC(可設置為壓控振盪器VCO或數位控制振盪器DCO)包括電流源Is、連接於電流源Is的電感L、與電感L並聯的電容C，以及與電感L、電容C並聯的負電導裝置NGm。
圖5A及5B所示為電感電容控制振盪器，其係利用負電阻來補償諧振腔寄生電阻之損耗。而欲控制電感電容控制振盪器的頻率，可以通過改變電容C或電感L的方式來達成，且以圖5A及5B提供的架構而言，可利用由第一電晶體M1及第二電晶體M2構成的交錯耦合對(cross-coupled pair)電晶體來產生負電阻，當輸入阻抗小於或相等於諧振腔的損耗時，即可產生振盪。
以圖5A而言，電容C為可變電容，而可作為頻帶選擇電容BSC，而以圖5B而言，電感L為可變電感，而可作為頻帶選擇電感BSL，通過調整可變電容或可變電感的大小，可控制電感電容控制振盪器的頻率，藉此產生分別具有射頻頻率的非整數倍頻及整數倍頻的第一本地振盪訊號SLO1及第二本地振盪訊號SLO2。換言之，電感L及電容C的至少其中之一為可變的，且可由基頻電路BB所控制，或由其他的控制電路所控制，本發明不限於此。
本發明的其中一有益效果在於，本發明所提供的收發器電路，可在發射器模式下提供具有射頻頻率的非整數倍頻的本地振盪訊號，以避免發射器牽引之問題，亦可在接收器模式下提供具有射頻頻率的整數倍頻的本地振盪訊號，因此，亦可針對接收器的耗電進行優化，以兼顧接收器低耗電的需求。
以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的申請專利範圍內。
1:收發器電路
Ant:收發天線
TX:發射器電路
RX:接收器電路
SYN:頻率合成器
BB:基頻電路
So、So’:外部訊號
OSC:振盪器
SLO1:第一本地振盪訊號
SLO2:第二本地振盪訊號
Si:輸入訊號

Claims (10)

  1. 一種收發器電路，其包括：一收發天線；一發射器電路，連接於該收發天線，用以通過該收發天線發射一射頻訊號，其中該射頻訊號對應於一射頻頻率；一接收器電路，連接於該收發天線，用以通過該收發天線接收具有該射頻頻率的一外部訊號；一頻率合成器，連接於該發射器電路及該接收器電路，僅包括一振盪器，且經配置以提供一第一本地振盪訊號及一第二本地振盪訊號，其中該第一本地振盪訊號具有一第一本地振盪頻率，該第二本地振盪訊號具有一第二本地振盪頻率；一基頻電路，連接於該發射器電路、該接收器電路及該頻率合成器，經配置以在一發射器模式及一接收器模式下運作，其中在該發射器模式下，該基頻電路經配置以控制該頻率合成器提供該第一本地振盪訊號，且向該發射器電路提供一輸入訊號，該發射器電路根據該第一本地振盪訊號處理該輸入訊號，以通過該收發天線發射該射頻訊號，其中在該接收器模式下，該基頻電路經配置以控制該頻率合成器提供該第二本地振盪訊號，且該接收器電路根據該第二本地振盪訊號處理該外部訊號，以向該基頻電路傳送經處理的該外部訊號，其中該第一本地振盪頻率為該射頻頻率的非整數倍，且該第二本地振盪頻率為該射頻頻率的整數倍。
  2. 如請求項1所述的收發器電路，其中該發射器電路包括一第一除頻器，連接於該頻率合成器，經配置以在該發射器模式 下接收該第一本地振盪訊號，並以一非整數倍率對該第一本地振盪訊號除頻。
  3. 如請求項2所述的收發器電路，其中該第一本地振盪頻率為3.6GHz，且該非整數倍率為1.5。
  4. 如請求項1所述的收發器電路，其中該接收器電路包括一第二除頻器，連接於該頻率合成器，經配置以在該接收器模式下接收該第二本地振盪訊號，並以一整數倍率對該第二本地振盪訊號除頻。
  5. 如請求項4所述的收發器電路，其中該第二本地振盪頻率為4.8GHz，且該整數倍率為2。
  6. 如請求項4所述的收發器電路，其中該接收器電路更包括一混頻器，經配置以將該外部訊號及經除頻的該第二本地振盪訊號進行混頻，以產生經處理的該外部訊號。
  7. 如請求項1所述的收發器電路，其中該振盪器為一壓控振盪器，經配置以產生一壓控振盪訊號，且該頻率合成器包括一類比鎖相迴路，包括：一相位頻率偵測器，接收一參考時脈訊號；一電荷幫浦，連接於該相位頻率偵測器；一低通濾波器，連接於該電荷幫浦及該壓控振盪器；及一第三除頻器，連接於該壓控振盪器及該相位頻率偵測器，其中該相位頻率偵測器經配置以偵測該參考時脈訊號以及該第三除頻器的輸出訊號的相位差，並產生一偵測電壓以控制該電荷幫浦對該低通濾波器進行充放電，進而使該低通濾波器對應產生一控制電壓以調整該壓控振盪器，藉此產生該第一本地振盪訊號或該第二本地振盪訊號。
  8. 如請求項1所述的收發器電路，其中該振盪器為一數位控制振盪器，經配置以產生一數位控制振盪訊號，且該頻率合成 器包括一全數位鎖相迴路，包括：一相位頻率控制邏輯，接收一參考時脈訊號及該數位控制振盪訊號，經配置以偵測該參考時脈訊號及該數位控制振盪訊號的相位差，並對應輸出一數位比較訊號；一數位低通濾波器，連接於該相位頻率控制邏輯及該數位控制振盪器，經配置以依據該數位比較訊號產生一電壓控制訊號以調整該數位控制振盪器，藉此產生該第一本地振盪訊號或該第二本地振盪訊號。
  9. 如請求項7或8所述的收發器電路，其中該振盪器包括：一電流源；一電感，連接於該電流源；一電容，與該電感並聯；以及一負電導裝置，與該電感及該電容並聯，其中該電感及該電容的至少其中之一為可變的由該基頻電路所控制。
  10. 如請求項9所述的收發器電路，其中該負電導裝置為一交錯耦合對電晶體。
TW109119915A 2020-06-12 2020-06-12 收發器電路 TWI749589B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109119915A TWI749589B (zh) 2020-06-12 2020-06-12 收發器電路
US17/134,779 US11082080B1 (en) 2020-06-12 2020-12-28 Transceiver circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109119915A TWI749589B (zh) 2020-06-12 2020-06-12 收發器電路

Publications (2)

Publication Number Publication Date
TWI749589B true TWI749589B (zh) 2021-12-11
TW202147783A TW202147783A (zh) 2021-12-16

Family

ID=77063232

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109119915A TWI749589B (zh) 2020-06-12 2020-06-12 收發器電路

Country Status (2)

Country Link
US (1) US11082080B1 (zh)
TW (1) TWI749589B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130229954A1 (en) * 2012-03-01 2013-09-05 Qualcomm Incorporated Frequency synthesizer architecture in a time-division duplex mode for a wireless device
US20140184342A1 (en) * 2013-01-03 2014-07-03 Qualcomm Incorporated Systems and methods for frequency synthesis to improve coexistence

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6077290B2 (ja) * 2012-12-06 2017-02-08 ルネサスエレクトロニクス株式会社 半導体装置、無線通信端末及び半導体装置の制御方法
US10056911B2 (en) * 2015-12-21 2018-08-21 Texas Instruments Incorporated Continuous coarse-tuned phase locked loop
US9712176B1 (en) * 2016-06-10 2017-07-18 Silicon Laboratories Inc. Apparatus for low power signal generator and associated methods
TWI616067B (zh) * 2016-10-14 2018-02-21 瑞昱半導體股份有限公司 雙模訊號收發裝置與其方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130229954A1 (en) * 2012-03-01 2013-09-05 Qualcomm Incorporated Frequency synthesizer architecture in a time-division duplex mode for a wireless device
CN104160631A (zh) * 2012-03-01 2014-11-19 高通股份有限公司 用于无线设备的以时分双工模式的频率合成器架构
US20140184342A1 (en) * 2013-01-03 2014-07-03 Qualcomm Incorporated Systems and methods for frequency synthesis to improve coexistence

Also Published As

Publication number Publication date
TW202147783A (zh) 2021-12-16
US11082080B1 (en) 2021-08-03

Similar Documents

Publication Publication Date Title
Chillara et al. 9.8 An 860μW 2.1-to-2.7 GHz all-digital PLL-based frequency modulator with a DTC-assisted snapshot TDC for WPAN (Bluetooth Smart and ZigBee) applications
Staszewski et al. A first multigigahertz digitally controlled oscillator for wireless applications
US8890590B1 (en) Wideband frequency synthesizer and frequency synthesizing method thereof
US7602254B2 (en) System and method for generating signals with a preselected frequency relationship in two steps
US7961057B2 (en) Voltage controlled oscillator
Yu et al. A Single-Chip 125-MHz to 32-GHz Signal Source in 0.18-$\mu $ m SiGe BiCMOS
Siriburanon et al. A 28-GHz fractional-N frequency synthesizer with reference and frequency doublers for 5G cellular
Thirunarayanan et al. Reducing energy dissipation in ULP systems: PLL-free FBAR-based fast startup transmitters
US8736326B1 (en) Frequency synthesizer and frequency synthesis method thereof
CN106537784A (zh) 低噪声锁相环
Leenaerts et al. A 15-mW fully integrated I/Q synthesizer for Bluetooth in 0.18-μm CMOS
TWI749589B (zh) 收發器電路
Farazian et al. Fast hopping frequency generation in digital CMOS
Zahir et al. A 0.9–5.4 GHz wideband fast settling frequency synthesizer for 5G based consumer services
JP2001320235A (ja) 電圧制御発振器
EP2659590B1 (en) Transceiver with sub-sampling based frequency synthesizer
CN111464181B (zh) 一种射频信号源
CN113904679A (zh) 收发器电路
Stadelmayer et al. A 66% tuning-range, 60-GHz quadrature ring oscillator using current-combining for frequency multiplication
Li et al. Optimal design of a low-power, phase-switching modulator for implantable medical applications
Suraparaju et al. A 1.1–8.2 GHz tuning range In-phase and Quadrature output DCO design in 90 nm CMOS technology
US6744325B2 (en) Quadrature ring oscillator
Li et al. A CMOS 21-48GHz fractional-N synthesizer employing ultra-wideband injection-locked frequency multipliers
Chen et al. A 2-V 2.3/4.6-GHz dual-band frequency synthesizer in 0.35-/spl mu/m digital CMOS process
D’Amico et al. A 6.1 mW 7.5–10.6 GHz PLL-based frequency synthesizer for IEEE 802.15. 4a UWB transceivers