KR20010051695A - 송수신기 및 이동 통신기 - Google Patents

송수신기 및 이동 통신기 Download PDF

Info

Publication number
KR20010051695A
KR20010051695A KR1020000067676A KR20000067676A KR20010051695A KR 20010051695 A KR20010051695 A KR 20010051695A KR 1020000067676 A KR1020000067676 A KR 1020000067676A KR 20000067676 A KR20000067676 A KR 20000067676A KR 20010051695 A KR20010051695 A KR 20010051695A
Authority
KR
South Korea
Prior art keywords
output
signal
variable gain
switch
low pass
Prior art date
Application number
KR1020000067676A
Other languages
English (en)
Other versions
KR100765645B1 (ko
Inventor
사또시 다나까
가즈오 와따나베
마사오 홋따
도요히꼬 혼고
다이조 야마와끼
마스미 가사하라
구미꼬 다끼까와
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR20010051695A publication Critical patent/KR20010051695A/ko
Application granted granted Critical
Publication of KR100765645B1 publication Critical patent/KR100765645B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/16—Circuits for carrying over pulses between successive decades
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0047—Offset of DC voltage or frequency

Abstract

본 발명은, 부품 점수를 저감시킬 수 있는 이동 통신기에 관한 것으로, 특히 대규모 집적화에 적합한 다이렉트 변환 방식을 적용한 송수신기에 관한 것이다.
본 발명의 과제는 부품 점수를 삭감하면서, 고속 데이터 통신에 대응할 수 있는 이동 통신기를 실현하는 것이다.
필터수를 삭감하기 위해 다이렉트 변환 수신을 이용한다. 또한, 분주기를 이용하여 수신기와 송신기에 RF 대의 국부 발진 신호를 공급함으로써, VCO 수를 삭감한다. 수신기용의 국부 발진 신호 생성에는 분주비 고정의 분주기를 이용하여, 송신기용의 국부 발진 신호 생성에는 분주비의 전환이 가능한 분주기를 이용한다. 다음에, 고속 데이터 통신에 대응하기 위해, 베이스 밴드 신호용의 가변 이득 증폭기에 직류 오프셋 전압 검출 수단과, 직류 오프셋 교정 수단을 설치하고, 오프셋 교정용의 귀환 루프 내에 필터를 개재시키지 않음으로써 고속으로 직류 오프셋을 교정한다.
본 발명에 따라 종래의 수퍼헤테로다인형 수신기를 적용한 경우에 비해, 외부 부착 필터를 3개 삭감하고, 외부 부착 VCO를 1개 삭감할 수 있다. 또한 다이렉트 변환 수신기에서 문제가 되는 직류 오프셋 전압을 고속으로 제거하는 방식을 취함으로써, 부품 점수를 삭감하면서, 직류 오프셋 전압 교정 시간의 설정이 짧아지는 고속 데이터 통신에도 대응할 수 있는 이동 통신기를 실현할 수 있다.

Description

송수신기 및 이동 통신기{MOBILE COMMUNICATION APPARATUS}
본 발명은, 부품 점수를 저감시킬 수 있는 이동 통신기에 관한 것으로, 특히 대규모 집적화에 적합한 다이렉트 변환 방식을 적용한 송수신기에 관한 것이다.
이동 통신기의 폭발적인 보급에 따라, 소형, 저비용화에의 요구가 강해지고 있다. 그 때문에, VCO(전압 제어형 발진기)나, 필터수를 저감시키고, 집적도를 높인 집적 회로의 적용이 기대되고 있다. 송수신기의 종래 예로서는 瀧川 등에 의해 IEEE, 1999년, 제25회, 유럽 집적 회로 회의 예비 요약 원고집 278페이지로부터 281페이지에 발표된 「GSM, DCS(1800)용 듀얼 밴드 송수신기 IC 고주파 기술」(K. Takikawa et. al. ; "RF Circuits Technique of Dual-Band Transceiver IC for GSM and DCS(l800) applications," IEEE 25thEuropean So1id-State Circuits Conference pp. 278-281, 1999)를 예로 들 수 있다. 구성도를 도 10의 a에 도시한다. 참조 번호(1016)가 집적 회로에서, 다른 구성 부품(1001∼1015)은 외부 부착이 된다. 본 종래예는 900㎒ 대와 1.8㎓대의 2개의 주파수대에 대응하는 것이다. 또한, 수신기로서 수퍼헤테로다인 방식을 적용하고, 송신기에는 오프셋 PLL 방식을 채용하고 있다. 수퍼헤테로다인 수신기에서는, 대역외 방해파를 억압하는 RF(고주파) 필터(1001, 1002) 2개와, 주파수 변환에 따르는 이미지 주파수대의 방해파를 제거하는 이미지 제거 필터 (1003, 1004)2개와, 수신 채널 근방의 방해파를 제거하는 IF(중간 주파) 필터(1005)가 필요해진다. 또한 900㎒대와 1.8㎓대의 2개의 주파수대에 대응하기 때문에 국부 발진기(1006, 1007)가 2개 필요하게 된다.
외부 부착 부품 점수를 삭감시킬 수 있는 수신 방식에, 다이렉트 변환 방식이 있다. 다이렉트 변환 수신기의 종래예로서는 IEEEE, 1997년, VLSI 회로 심포지움 예비 요약 원고집 113페이지로부터 114페이지에 발표된 「900㎒ 다이렉트 변환 수신기」(Behzad Razavi, "A 900-㎒ CMOS Direct Conversion Receiver," IEEE Symposium on VLSI Circuits, pp113-114, 1997)을 예로 들 수 있다. 구성도를 도 10의 b에 도시한다. 원리적으로 이미지 응답이 존재하지 않으므로, 다이렉트 변환 방식으로는 이미지 제거 필터가 불필요하다. 또한, IF 필터는 IC에 집적화된 필터로 대용할 수 있기 때문에 불필요해진다. 본 실시예에서는, VCO(1025)는 수신기의 입력 주파수의 2배의 주파수로 발진하고, 그 주파수는 1850∼1920㎒이다. 이 수신기를 GSM, DCS(1800)의 듀얼 밴드 수신기에 적용하는 경우, VCO(1025)는 1850∼1920㎒(GSM)와 3610∼3760㎒(DCS(1800))에서 발진할 필요가 있다. 그러나, 이들 주파수대를 1개의 VCO에서 커버하는 것은 곤란하여 VCO는 2개 필요하게 된다.
다이렉트 변환 수신기가 널리 알려진 결점은, 직류 오프셋 전압이다. 이것은, 믹서(1019, 1020)의 입력 신호와 국부 발진 신호의 주파수가 동일하기 때문에 생긴다. 예를 들면, 국부 발진 신호가 입력 신호의 입력 단자에 누설되면 국부 발진 신호끼리의 승산이 생겨 직류 오프셋 전압이 발생한다. 직류 오프셋 전압을 교정하는 방식의 종래예로서는 IEEE, 1995년, 반도체 소자 회로 저널 1399페이지로부터 1410페이지에 발표된 「디지털 통신용 다이렉트 변환 송수신기」(Asad A. Abidi et. al., "Direct-Conversion Radio Transceivers for Digital Communications," IEEE Journal of Solid-State Circuits, pp. 1399-1410, vol. 30, no. 12, Dec., 1995)를 예로 들 수 있다. 구성도를 도 11에 도시한다. 가변 이득 증폭기(1101, l103, 1105)와 저역 통과 필터(1102, 1104)로 이루어지는 가변 이득 증폭기의 출력 직류 오프셋 전압은, DSP(1106)로 검지된다. 그 정보에 기초하여 DSP(1106)는, 저역 통과 필터(1101)의 입력에 직류 오프셋 전압 교정 신호를 출력한다.
상기된 바와 같이, 다이렉트 변환 수신기는 외부 부착 필터수를 삭감시킬 수 있다. 그러나, 도 10의 a의 GSM, DCS(1800) 듀얼 밴드 송수신기로 수퍼헤테로다인 수신기를 대신하여 다이렉트 변환 수신기를 사용하면, 국부 발진 발신기의 수가 증가한다는 문제가 있다. 왜냐하면, 국부 발진 주파수로서 송신기에서는 1150∼1185㎒(GSM), 1575∼1650㎒(DCS(1800))가, 수신기로서는 1850∼1920㎒(GSM), 3610∼3760㎒(DCS(1800))가 필요하며, 1개의 VCO에서 복수의 대역을 커버하는 것은 곤란하기 때문이다. 한층 더 비용 삭감을 위해, VCO 수를 삭감시키는 것이 제1 과제가 된다.
또한, GSM 시스템에서 고속 데이터 통신을 실현하는 GPRS(General Packet Radio Service)에서는 수신 또는 송신에 복수의 슬롯이 할당된다.
그 때문에 고속의 직류 오프셋 전압 교정이 요구된다. 또한, 직류 오프셋 전압 교정은 동작 프레임마다 행할 필요가 있다. 우선 고속의 오프셋 교정의 필요성으로부터 도 4를 이용하여 설명한다. GSM의 1 프레임은 8슬롯으로 구성되고, 1슬롯의 시간은 577μsec이다. 직류 오프셋 전압 교정에 있어서 엄격한 조건, 즉 수신(RX)에 4슬롯, 송신(TX)에 1슬롯 할당된 경우를 상정한다. 송신 슬롯 TX1'은 슬롯(7)에 할당되지만, 기지국으로의 전파 지연을 고려하여 슬롯 7로부터 237μsec 전의 TX1의 타이밍으로 송신된다. 또한, 송수신 외에 약 500μsec의 모니터 기간과 PLL의 동기 기간이 필요하다. PLL 동기 기간에 150μsec 정도 걸린다고 하면, 송수신 회로가 동작하지 않고 직류 오프셋 전압 교정을 행할 수 있는 시간은, 1154-500-237-150*2=117μsec가 되고, 고속의 DC 오프셋 교정이 요구된다.
이어서, 프레임마다 오프셋 교정을 행할 필요성에 대해 도 5를 이용하여 설명한다. 도 5에, 믹서의 출력 직류 오프셋 전압의 수신 주파수 의존성을 측정하기 위한 측정 회로와 그 측정 결과를 나타낸다. 측정 결과로부터, 출력 직류 오프셋 전압에는 주파수 의존성이 있는 것을 알 수 있다. 따라서, GSM, DCS(1800)와 같이 통화 중인 수신 주파수가 고정되지 않고, 수신 대역 내에서 주파수 호핑하는 시스템에서는, 미리 직류 오프셋 전압을 예견하는 것은 곤란하다. 따라서, 동작 프레임마다 직류 오프셋 전압을 교정할 필요가 있다.
실시예(도 11)의 방식은 오프셋 교정용의 귀환 루프 내에 필터가 개재하기 때문에 고속의 오프셋 교정이 곤란하여 고속 데이터 통신에 부적합하다. 따라서, 고속 데이터 통신에 적합한 고속의 오프셋 교정 방식의 실현이 제2 과제이다.
상기 제1 과제를 실현하기 위해, 본 발명에서는 1개의 VCO로부터 분주기를 이용하여 수신기와 송신기에 RF 대의 국부 발진 신호를 공급한다. 수신기용의 국부 발진 신호 생성에는 분주비 고정의 분주기를 이용하여, 송신기용의 국부 발진 신호 생성에는 분주비의 전환이 가능한 분주기를 이용한다.
상기 제2 과제를 실현하기 위해, 본 발명에서는 베이스 밴드 신호용의 가변 이득 증폭기에 직류 오프셋 전압 검출 수단과, 직류 오프셋 교정 수단을 설치하고, 오프셋 교정용의 귀환 루프 내에 필터를 개재시키지 않음으로써 고속으로 직류 오프셋을 교정한다.
도 1은 본 발명의 제1 실시 형태를 나타내는 이동 통신기의 구성도.
도 2는 본 발명의 이동 통신기의 수신부의 구성도.
도 3은 본 발명의 수신기의 직류 오프셋을 제거하는 회로의 상세도.
도 4는 GSM 규격에 있어서의 동작 타이밍도.
도 5는 믹서 회로가 발생하는 직류 오프셋 전압 측정 방법과 측정 결과를 나타내는 도면.
도 6은 본 발명에 적용할 수 있는 쵸퍼형 증폭기 동작 원리도.
도 7은 본 발명의 수신부에 쵸퍼형 증폭기를 적용한 경우의 실시 형태를 도시한 도면.
도 8은 본 발명의 수신기에 따른 전단 회로의 영향없이 가변 이득 증폭기의 직류 오프셋 전압 교정을 행하는 회로의 구성도.
도 9는 직류 오프셋 제거를 위한 타이밍 신호가 베이스 밴드 회로로부터 제공되는 것을 나타내는 도면.
도 10의 a는 종래의 수퍼헤테로다인 방식을 적용한 이동 통신기 구성도.
도 10의 b는 종래의 다이렉트 변환 수신기 구성도.
도 11은 종래의 직류 오프셋 전압 교정 수법을 도시한 도면.
도 12는 GSM 동작시의 송신기 IF 주파수를 도시한 도면.
도 13은 DCS(1800) 동작 시의 송신기 IF 주파수를 도시한 도면.
도 14는 필터의 캐패시터를 분리하여 직류 오프셋 제거 동작을 가속하는 방법을 도시한 도면.
도 15는 필터의 캐패시터를 분리하여 직류 오프셋 제거 회로를 간략화하는 방법을 도시한 도면.
도 16은 다이렉트 변환 회로에 적용하는 믹서의 구체예를 도시한 도면.
도 17은 GSM의 슬롯 타이밍도.
도 18은 다이렉트 변환 수신기 신호 패스를 도시한 도면.
도 19는 자기 교정 회로를 접속한 다이렉트 변환 수신기 신호 패스를 도시한 도면.
도 20은 자기 교정 회로 동작 타이밍도.
도 21은 출력 회로도.
도 22는 필터 회로 상세도.
도 23은 GSM/DCS(1800) 듀얼 밴드 송신 회로도.
도 24는 GSM 송신시 스퓨리어스 일람을 도시한 도면.
도 25는 DCS(1800) 송신시 스퓨리어스 일람을 도시한 도면.
도 26은 GSM 스퓨리어스 규격을 도시한 도면.
도 27은 송신, 수신의 국부 발진 주파수대가 일치한 VCO 발진 주파수 배치도.
도 28은 송신, 수신의 국부 발진 주파수대가 겹치지 않는 VCO 발진 주파수 배치도.
도 29는 직류 오프셋 교정 회로의 DA 변환기 출력을 장소에 따라 PGA의 입력과 출력을 대신하여 설정한 실시 형태.
도 30은 차동 증폭기의 입력 전압, 출력 전류 특성도.
〈도면의 주요 부분에 대한 부호의 설명〉
101, 102 : 저잡음 증폭기
103, 104, 123, 126, 206, 210, 1019, 1020 : 믹서
105, 115, 116, 117, 118, 119, 120, 139 : 분주기
108, 109, 201, 603, 1102, 1104 : 가변 이득 증폭기
110 : 직류 오프셋 전압 교정 회로
112, 113 : PLL
121, 122 : 전환 스위치
127 : 위상 비교기
130, 1010, 1011 : 전력 증폭기
133, 134, 1001, 1002, 1003, 1004, 1005 : 대역 통과 필터
본 발명의 제1 실시 형태를 도 1을 이용하여 설명한다. 여기서는 어플리케이션으로서 유럽 셀룰러 전화 GSM(900㎒ 대), DCS(1800)(1800㎒ 대)에 대응하는 예를 이용한다.
수신기에는 RF 신호를 직접 베이스 밴드 신호로 변환하는 다이렉트 변환 방식을 적용하고, 송신기에는 종래 예에서 이미 도시한 오프셋 PLL 방식을 채용하고 있다. 수신기는 저잡음 증폭기(101, 102), 믹서(103, 104), 가변 이득 저역 통과 필터(139)로 구성된다. 믹서에서는 신호 주파수를 RF 대로부터 베이스 밴드대로 변환함과 함께, sin 성분과 cos 성분으로 분리하는 복조도 동시에 행한다. 이 때문에 믹서(103, 104)에 90°위상이 다른 국부 발진 신호를 더할 필요가 있어, 분주기(105, 115)를 이용하여 생성한다. 국부 발진 신호는, VCO(111)와 PLL(112)에서 PLL 루프를 조합함으로써 발생시킨다. VCO(111)로서 3600㎒ 대 발진의 것을 이용하면, 분주기(115)의 출력은 1800㎒ 대가 되어 DCS(1800)용의 국부 발진 신호를 얻는다. 또한, 분주기(116)를 분주기(105)의 전단에 배치함으로써, 분주기(105)의 출력 주파수는 900㎒대가 되고, GSM용 국부 발진 신호를 얻는다. 믹서(103, 104)의 출력 베이스 밴드 신호는 가변 이득 저역 통과 필터(139)에 입력되고, 레벨 조정과 방해파 제거가 행해진다. 가변 이득 저역 통과 필터(139)는, 저역 통과 필터(106, 107, 137, 138)와 가변 이득 증폭기(108, 109)로 구성된다. 또한, 가변 이득 저역 통과 필터(139) 출력에서의 직류 오프셋 전압을 억압하기 위해, 직류 오프셋 전압 검출 수단과 직류 오프셋 교정 수단을 갖는 직류 오프셋 전압 교정 회로(110)를 설치한다.
외부 부착 구성 부품을 줄이기 위해, 송신기에서도 수신기와 동일 VCO(111)를 이용하고 있다. 송신기에서 이용하는 IF 주파수(fIF)의 결정 방법을 이하에 설명한다. 안테나(136)로 수신하는 수신 주파수를 frG(GSM)와 frD(DCS(1800)), 송신하는 송신 주파수를 ftG(GSM)와 ftD(DCS(1800))로 한다. 상술된 바와 같이, VCO(111)의 발진 주파수는 GSM 수신 주파수의 4배, DCS(1800) 수신 주파수의 2배이기 때문에, VCO (111)의 발진 주파수는, 4·frG=2·frD로 나타낼 수 있다. 이 발진 주파수를 m 분주(GSM), n 분주(DCS(1800))한 신호를 오프셋 PLL의 믹서(126)의 국부 발진 신호로서 이용하면, GSM 시의 IF 주파수 fIFG는 수학식 1과 같이 나타낼 수 있다.
마찬가지로 DCS(1800) 시의 IF 주파수 fIFD는 수학식 2와 같이 나타낼 수 있다.
여기서, frG=925㎒, ftG=880㎒, frD=1805㎒, ftD=1710㎒로 한다. m에 대해 fIFG를 계산한 것을 도 12에, n에 대해 fIFD를 계산한 것을 도 13에 나타낸다. 분주에는 2분주기를 이용하므로, m, n으로 하여 2의 i승(i는 양의 정수)을 이용하였다. IF 주파수 생성을 위한 VCO를 1개로 하기 위해서는 m, n은 자유롭게 선택할 수 없어, fIFG와 fIFD는 거의 동일할 필요가 있다. 또는, 2분주기를 사용한 경우에는, fIFG와 fIFD의 비가 2의 j승(j는 양의 정수)과 거의 동일하면 된다. 여기서, 거의 같다고 하는 것은, 2개의 주파수가 정확하게 일치하지 않아도 이들 2개가 VCO의 발진 주파수 범위에 포함되면 된다고 하는 의미이다. 도 12, 도 13에 있어서, 상기 조건을 만족하는 m과 n의 조합은, 예를 들면, (m, n)=(2, 1)이나 (4, 2)이다. 이 m, n의 조합으로부터 소비 전력이나 불필요 스퓨리어스 신호 발생의 유무 등을 고려하여 최종적인 것을 fIF를 결정한다. 본 실시예에서는 (m, n)=(4, 2)로 한다. 분주기(117, 118)와 전환 스위치(121)를 VCO(111) 후단에 설치하고, GSM시에는 VCO (111) 출력 주파수를 4 분주, DCS(1800)시에는 2 분주하도록 제어한다. 다음에, VCO(114)의 발진 주파수는, 소비 전력이나 IC에 내장하는 수동 소자의 규모 등에 따라 결정된다. 본 실시예에서는 발진 주파수를 300㎒ 대로 하고, VCO(114) 후단에 분주기(119, 120)와 전환 스위치(122)를 설치함으로써, GSM시에는 8분주, DCS(1800)시에는 4 분주하여 fIFG=45㎒, fIFD=95㎒가 생성된다.
스퓨리어스의 문제를 더욱 구체적으로 설명한다. 도 24, 도 25에 IF 주파수를 고정시키고, 국부 발진 주파수를 변화시킨 경우의 스퓨리어스를 나타낸다. 도 24, 도 25는 GSM, DCS(1800)에 대응하고, 송신 신호를 송신용 발진기(128, 124)로부터 발생시킨 경우에, IF 주파수의 정수배(m 배)와, 국부 발진 주파수의 차에 따라 생기는 스퓨리어스를 나타낸 것이다. 여기서 fIF는 IF 주파수, fVCO는 송신 주파수를 나타낸다. 각 란에 기입한 수치는 스퓨리어스 신호와 송신 주파수의 차를 ㎒의 단위로 나타낸 것이다. 빗금친 부분은, 10㎒ 이내의 근방에 스퓨리어스가 발생되는 경우로서, 송신기의 루프 필터(127)로 제거하는 것이 곤란한 것이다. 도 24, 도 25로부터 알 수 있듯이 IF 주파수를 1개로 고정하면, 송신 대역 내에서 스퓨리어스가 송신 주파수의 근방에 나타나는 영역을 피하는 것이 곤란하며, IF 주파수를 송신 주파수에 따라 변화시키는 것의 유효성을 알 수 있다. 예를 들면 도 24에 도시된 GSM의 예에서는, 880㎒로부터 888㎒까지 45㎒의 IF 주파수를 선택하고, 888㎒로부터 914㎒까지 46㎒의 IF 주파수를 선택하면 스퓨리어스를 회피할 수 있다.
본 실시예에서는 송신기의 믹서 회로(126)에 인가되는 국부 발진 신호가 수신 대역 내에 존재한다. 도 23에 본 실시예의 송신부를 확대하여 도시한다. 참조 번호(2309)로 나타내는 경로를 통해 수신 대역 내에 있는 국부 발진 신호는 누설하고, 후단의 증폭기에 따라 증폭되어 방사된다. GSM의 스퓨리어스의 방사에 따른 규격을 도 26에 통합한다. 수신 대역의 스퓨리어스는, 5점에 한하여 -36㏈m 이하의 스퓨리어스가 허용되지만, 원칙적으로 -79㏈m/l00㎑로 억압하는 것이 바람직하다. 도 27에 지금까지의 실시예에서 설명한 VCO의 발진 주파수를 통합한다. DCS(1800)의 수신용 대역(2701)과 송신용 대역(2703)은 일치하고, GSM의 수신용 대역(2702)과 송신용 대역(2704)도 마찬가지로 일치한다. 이것을 변이시킬 수 있기 때문에 도 28과 같은 주파수 배치를 생각한다. DCS(1800)의 수신용 대역(2701)과 변이시킨 송신용 대역(2705)은 중첩되지 않고, 송신시에 수신 대역 내의 주파수를 갖는 국부 발진 누설은 회피할 수 있다. GSM에 대해서도 마찬가지이다.
이어서, 본 발명에 따른 수신기의 제2 실시 형태에 대해 설명한다.
수신기는, 저잡음 증폭기(102), 믹서(104), 분주기(105), 저역 통과 필터(106, 137), 가변 이득 증폭기(108, 201), 직류 오프셋 전압 교정 회로(110, 206) 및 디코더(205)로 구성된다. 또한, 저잡음 증폭기는 부하 저항(207), 트랜지스터(208) 및 캐패시터(209)로 구성되며, 직류 오프셋 전압 교정 회로(110)는 디지털 아날로그 변환기 DAC(202), 아날로그 디지털 변환기 ADC(203) 및 제어 회로(204)로 구성된다. 믹서(104)는, 믹서(210, 206)로 구성된다.
가변 이득 증폭기(108)의 출력 직류 전압은 ADC(203)로 디지털 신호로 변환되어 제어 회로(204)로 입력된다. 제어 회로(204)에서, 가변 이득 증폭기(108) 출력에서의 직류 오프셋 전압이 계측되어, 직류 오프셋 전압을 교정하기 위한 교정 신호가 출력된다. 상기 교정 신호는 DAC(202)에서 디지털 신호로부터 아날로그 신호로 변환되고, DAC(202) 출력 신호에 의해 가변 이득 증폭기(108)의 직류 오프셋 전압이 교정된다. 또한, 직류 오프셋 전압 교정 회로(110)는 디코더(205)에 의해 선택되고, 선택된 회로만이 동작을 행한다. 이와 같이, 가변 이득 증폭기와 직류 오프셋 전압 교정 회로로 이루어지는 귀환 루프 내에 필터가 개재하지 않기 때문에 필터에서의 지연이 없어져 고속의 오프셋 교정을 실현할 수 있다. 여기서 ADC의 비트수는 1 비트 즉 단순한 비교기를 적용하는 것도 가능하다.
본 발명에 따른 가변 이득 증폭기와 직류 오프셋 전압 교정 회로의 제3 실시 형태에 대해 도 3을 이용하여 설명한다.
가변 이득 증폭기는, 저항(307, 308, 312)과 트랜지스터(309, 310, 311)로 구성된다. 트랜지스터(309, 310)의 베이스에 입력 전압이 입력되고, 콜렉터로부터 출력 전압이 출력된다. 이득은, 예를 들면, 트랜지스터(311)의 베이스 전압에 의해 제어할 수 있다. DAC(313)는, 트랜지스터(301, 302, 303)와 저항(304, 305, 306)으로 구성된다. 제어 회로(204)의 출력을 트랜지스터(301, 302, 303)의 베이스에 접속하고 있으므로, 제어 회로(204)에서 트랜지스터(301, 302, 303)의 콜렉터 직류 전류를 제어할 수 있다. 상기 콜렉터 직류 전류는 트랜지스터(309)의 콜렉터 전류와 합해져 저항(307)에서 전압으로 변환된다. 지금, 직류 오프셋 전압 ΔV(=V2-V1)가 있다고 한다. 저항(307, 308)의 저항치가 RL, DAC(313)의 출력 직류 전류를 IDAC1, DAC(314)의 출력 직류 전류를 IDAC2로 나타내기로 한다. 이 때, 수학식 3의 관계가 성립되도록 제어 회로(204)는 DAC(313, 314)를 제어한다.
본 발명에 따른 가변 이득 증폭기의 제4 실시 형태에 대해 도 6을 이용하여 설명한다. 도 6의 a에 직류 오프셋 전압이 없는 이상적인 가변 이득 증폭기(603)와 가변 이득 증폭기(603)의 입력 환산 직류 오프셋 전압원(606)을 나타낸다. 이 경우, 오프셋 전압을 억압하는 수단이 없으므로 출력 단자(604, 605)사이에는 오프셋 전압원(606)의 출력 전압이 가변 이득 증폭기(603)의 이득배된 오프셋이 발생한다. 이어서, 본 발명에 따른 제3 실시예인, 전환 스위치(607, 608)를 가변 이득 증폭기(603)의 입출력에 접속한 구성을 도 6(b, c)에 도시한다. 전환 스위치(607, 608)의 접속 관계가 도 6의 b와 c에서 반대가 되기 때문에, 입출력 단자 사이의 접속 관계는 유지하면서 오프셋 전압원(606) 출력 전압이 전해지는 출력 단자는 반대가 된다. 따라서, 상기에 도시된 전환 스위치(607, 608)의 전환을 주기적으로 행하면, 오프셋 전압원(606)의 출력 전압은 출력 단자(604와 605)에 동일 시간 발생하게 되어, 출력 단자 사이의 오프셋 전압은 0이 된다.
본 발명에 따른 수신기의 제5 실시 형태에 대해 도 7을 이용하여 설명한다. 본 실시예는, 제2 실시예에 있어서, 가변 이득 증폭기(201)와 직류 오프셋 전압 교정 회로(206)를 대신하여 제3 실시예에서 나타낸 가변 이득 증폭기(609)를 이용하여, 가변 이득 증폭기(609) 후단에 저역 통과 필터(702)와 버퍼 증폭기(701)를 접속한 것을 특징으로 하는 수신기이다.
본 발명에 따른 수신기의 제6 실시 형태에 대해 도 8을 이용하여 설명한다. 본 실시예는, 제2 실시예에 있어서, 저역 통과 필터(140)와 가변 이득 증폭기(201)사이에 스위치(801)를 접속한 것을 특징으로 하는 수신기이다. 직류 오프셋 전압 교정시에는, 스위치(801)를 온으로 하여 가변 이득 증폭기(201)의 입력을 단락하고, 교정시 외에는 스위치(801)를 오프로 한다. 교정시에 스위치(801)를 온으로 함으로써, 가변 이득 증폭기(201)는 전단으로부터의 직류 오프셋 전압의 영향을 받지 않고 교정을 행할 수 있다.
본 발명에 따른 이동 통신기의 제7 실시 형태에 대해 도 9를 이용하여 설명한다. 본 실시예는, 제1 실시예에 베이스 밴드 회로(901)를 추가한 것을 특징으로 하는 이동 통신기가다. 참조 번호(907)에는, 제1 실시예에 있어서 안테나(139)와 IC에 내장되는 회로(143) 외의 모든 회로가 포함된다. 베이스 밴드 회로(901)에서는, 수신 베이스 밴드 신호(902, 903)로부터 음성 신호로의 변환이나, 음성 신호로부터 송신에 베이스 밴드 신호(905, 906)로의 변환 등의 신호 처리를 행한다. 또한, 베이스 밴드 회로(901)는, 회로(143)에서의 직류 오프셋 전압의 교정을 개시하는 타이밍을 결정하는 DC 오프셋 삭제 개시 신호(904)를 출력하고, 회로(143)에 입력한다. 이 개시 신호는 수신기가 신호를 수신 개시하기 전에 이송되고, 신호를 수신하기 전에 (143)의 회로에서 발생하는 직류 오프셋을 제거한다.
본 발명에 따른 이동 통신기의 제8 실시 형태에 대해 도 14를 이용하여 설명한다. 필터(140)의 캐패시터(1403)와 저항(1404, 1405) 사이에 스위치(1401, 1402)를 삽입하고, 직류 오프셋 교정 시의 시상수를 작게 한다. 이에 따라 필터(140)에서의 전파 지연을 단축할 수 있으므로 도 8에 도시된 입력 단락용 스위치(801)를 사용하지 않고 고속으로 직류 오프셋 교정을 할 수 있다. 또한, 각 증폭기(108, 201)가 도 3에 도시된 바와 같이 바이폴라 트랜지스터로 구성된 경우에는, 필터 저항(1404, 1405)을 통해 베이스 바이어스가 행해진다. 이 때문에, 베이스 전류 변동, 필터 저항 변동에 따른 바이어스 오프셋도 포함시켜 직류 오프셋 전압을 교정할 수 있다. 이에 대해, 단락용 스위치(801)를 이용하는 제6 실시예에서는 상기 바이어스 오프셋을 교정할 수 없다. 또한, 직류 오프셋을 전단으로부터 순서대로 제거하면, 잔류 오차는 후단의 직류 오프셋 교정 기능이 제거되기 때문에, 보다 고정밀도의 직류 오프셋 제거를 달성할 수 있다.
본 발명에 따른 이동 통신기의 제9 실시 형태에 대해 도 15를 이용하여 설명한다. 제8 실시예와 같이 필터의 전파 지연을 저감시킨 경우에는, 직류 오프셋 전압 교정을 위한 귀환 루프 내에 필터를 개재할 수 있는 것. 그 때문에, 제8 실시예에 비교하여 ADC의 수를 삭감시킬 수 있어 회로 규모를 저감시킬 수 있다.
본 발명에 따른 제10 실시 형태에 대해 도 16을 이용하여 설명한다. 도 16은 다이렉트 변환 수신기에 적용하는 저잡음 증폭기와 믹서부의 상세한 내용을 나타낸 것으로, 도 2에 도시된 믹서(210, 206)의 구체적인 회로를 나타낸 것이다. 믹서 회로(210)는 믹서 본체(1604)와 전압/전류 변환 회로(1605)로 구성된다. 다이렉트 변환 수신기에서는 주파수 변환 후의 믹서 출력은 베이스 밴드 신호이고, GSM의 경우에는 100㎑ 이하의 저주파 신호이다. 이 때문에, 믹서의 출력 부하는, 통상의 수퍼헤테로다인 방식으로 인덕터 부하를 적용하는데 대해, 저항(1607)을 이용한다. 저항(1607)을 예를 들면 250Ω으로 하면, 규격으로 정해진 최대의 방해파 (-23㏈m)를 받은 경우, 안테나로부터 믹서 출력까지의 이득을 20㏈로 가정하면 차동으로 약 1.4Vpp의 신호 진폭이 믹서 출력(1606)에 발생한다. 전원 전압을 2.7V로 하고, 전원에 대해 0.3V의 마진을 확보하면, 믹서 출력의 전위는 최저 1.7V가 되고, 하단 회로의 전압 마진의 저하가 발생한다. 통상의 믹서 회로에서는 트랜지스터(1602, 1603)를 전압/전류 변환기로서 적용하지만, 본 실시예에서는 전압 마진 확보를 위해, 다른 회로로서 전압/전류 변환 회로(1605)를 설치하였다. 이에 따라, 저전압으로 동작하는 다이렉트 변환용 믹서 회로를 실현할 수 있다.
도 17∼도 21을 이용하여 본 발명에 따른 제11 실시예를 진술한다. 본 실시 형태는 제2, 제3, 제5, 제6 실시 형태를 통합한 실시 형태이다. 도 17은 GSM의 슬롯 시간을 나타내는 것이다. 1슬롯(1701)은 577μ초이고, 슬롯은 데이터 영역(1702)과 가드비트 영역(1703)으로 나눌 수 있다. 도 4에서 도시된 GPRS 동작 모드에서는, 연속하는 수신 슬롯마다 신호 레벨이 다를 가능성이 있다. 이 경우에는 먼저 도시한 30μ초의 기간을 갖는 가드 비트 영역(1703)에서 직류 오프셋 교정을 행할 필요가 있고, 교정 기간(1704)은 대개 20μ초 이하로 할 필요가 있다. 도 18은 다이렉트 변환 수신 회로의 I, Q 한쪽의 신호 패스에 주목한 것이다. LNA(101)으로 신호를 증폭시키고, 믹서(103)로 베이스 밴드 신호로 변환하고, 저역 통과 필터(106, 1801, 1803)와 가변 이득 증폭기(108, 1802, 1804)를 교대로 접속함으로써, 저왜곡 특성과, 저잡음 특성의 양립을 도모하고 있다. 더욱 상세한 회로 기술을 도 19에 도시한다. 각 가변 이득 증폭기(108, 1802, 1804)에는 직류 오프셋 교정을 행하기 위한 전용의 AD 변환기(203), 제어 논리 회로(204), DA 변환기(205)에 의해 구성되는 직류 오프셋 교정 회로를 장비하고 있다. 저역 통과 필터에는 2개의 저항(1901), 캐패시터(1902)와 귀환 증폭기(1903)로 구성되는 사렌키 필터 회로를 적용하고 있다. 필터 출력에는 교정 동작의 변동이 다음단으로 전해지는 것을 방지하고, 또한 교정 시의 필터 회로 시상수를 저감시키기 위해, 필터 출력부의 캐패시터의 양단을 단락하기 위한 스위치(801, 1806, 1807)를 설치하였다. 필터 회로의 상세한 내용을 도 22에 도시한다. 사렌키 회로의 출력부에 스위치(801)를 켜고, 교정 시의 전압 변동이 다음단으로 누설되는 것을 막는 것 외에, 필터의 시상수를 결정하는 저항(2201)과 병렬로 양단을 단락하는 스위치(2202)를 설치하고, 필터 자신의 시상수를 저감시키고, 교정 시의 전압 변동이 필터의 캐패시터에 축적되는 것을 방지하였다.
직류 오프셋 교정의 순서는 이하와 같이 진행된다. 우선 LNA(101)을 오프로 하고, 믹서(103)를 동작시켜, 저역 통과 필터의 캐패시터의 양단을 단락시킨 후 t1초 후에 1단째의 교정을 개시한다. 교정은 t1초 후에 완료하고, t1초동안 교정 후의 과도 응답을 기다린 후, 저역 통과 필터의 캐패시터의 양단을 단락시키고 있던 스위치를 개방한다. 또한 t1초동안 스위치의 개폐에 따른 과도 응답을 기다려, 2단째의 교정을 개시한다. 3단째의 교정을 종료하고, LNA을 온으로 한 후, t2초 후에 3단째 PGA의 출력에 설치한 스위치를 개방하여, 교정을 완료한다. LNA을 온으로 했을 때, 큰 입력 신호가 있는 경우, 무신호 상태에서 순간적으로 대신호가 더해지기 때문에, PGA의 출력에 DC 레벨의 변동이 발생한다. 이 변동이 후단 베이스 밴드 LSI 내의 FIR 필터에 축적되는 것을 막기 위해, t2초의 기간이 설치되어 있다. 이상과 같이, 전체적으로 20μ초 이하로 교정을 완료시킨다.
3단째의 PGA 출력의 스위치(1807)와 최종단의 고정 이득 증폭기를 도 21에 도시한다. 고정 이득 증폭기는 OP 증폭기(2102)로 구성되고, 스위치(1807)가 단락하는 경우에는, 스위치(2101)를 개방하여, 스위치(2104)를 단락하고, 일정 전위를 출력한다. 출력 바이어스 레벨은 스위치군(2103)에 의해 프로그램적으로 결정된다.
도 29, 도 30을 이용하여 본 발명의 제12 실시 형태를 상술한다. 본 실시 형태는 제11 실시 형태에서 행한 직류 오프셋 교정에 따른 귀환을, PGA에 따라 출력으로 귀환한 것과 입력으로 귀환한 것을 구비한 것이다. PGA1에서는 출력으로 귀환한다. 이것은 입력단으로 귀환한 경우에 생기는 DA 변환기 출력 잡음에 따른 잡음 특성의 열화를 피하기 위함이다. PGA2, 3에서는 입력으로 귀환한다. 이것은 각 증폭기의 다이나믹 범위를 확보하기 위함이다. 도 30에 차동 증폭기의 입력 전압, 출력 전류 특성을 나타낸다. 직류 오프셋이 없는 이상적인 상황에서는, 원점(3001)에 동작점이 있다. 직류 오프셋은 필터의 변동, 트랜지스터의 VBE 변동, 전단의 교정 잔차등에 의해, 주로 입력측에 발생한다. 이 때문에 예를 들면 참조 번호(3002)에 동작점이 어긋난다. 입력으로 귀환하면 이 점이 원점으로 되돌아가고, 다이내믹 범위는 이상적인 상태로 복귀한다. 출력시키는 경우에는, 동작점을 그대로 하고, 출력에 보정을 시키기 때문에, 다이내믹 범위는 열화한 상태가 된다. 이와 같이 PGA에 따라 귀환 방법을 바꿈으로써 저잡음 또한 고다이내믹 범위의 베이스 밴드 회로를 실현할 수 있다.
본 발명에 의해 종래의 수퍼헤테로다인형 수신기를 적용한 경우에 비해, 외부 부착 필터 3개, 외부 부착 VCO 1개 삭감시킬 수 있다. 또한 다이렉트 변환 수신기에서 문제가 되는 직류 오프셋 전압을 고속으로 제거하는 방식을 취함으로써, 부품 점수를 삭감시키면서, 고속 패킷 전송 모드에도 대응할 수 있는 이동 통신기를 실현할 수 있다.

Claims (13)

  1. 송수신기에 있어서,
    제1 VCO와, 상기 제1 VCO의 출력에 접속된 제1 및 제2 분주기와, 상기 제1 분주기의 출력 신호와 제1 RF 신호가 입력되는 제1 믹서와, 상기 제2 분주기의 출력 신호와 제2 RF 신호가 입력되는 제2 믹서를 포함하는 수신 회로와,
    상기 제1 VCO의 출력에 접속된 제1 분주비와 제2 분주비를 전환하는 수단을 포함하는 제3 분주기와, 제2 VCO와, 상기 제2 VCO의 출력에 접속된 제3 및 제4 분주비를 전환하는 수단을 포함하는 제4 분주기와, 상기 제4 분주기의 출력 신호와 베이스 밴드 신호가 입력되는 제3 믹서와, 상기 제3 분주기의 출력 신호를 이용하여 상기 제3 믹서의 출력 신호를 주파수 변환하는 주파수 변환 회로를 포함하는 송신기
    를 포함하는 것을 특징으로 하는 송수신기.
  2. 제1항에 있어서, 상기 제1 분주기의 분주비가 2이고, 상기 제2 분주기의 분주비가 4인 것을 특징으로 하는 송수신기.
  3. 제2항에 있어서,
    상기 제1 RF 신호의 주파수를 frf1, 상기 제2 RF 신호의 주파수를 frf2, 상기 주파수 변환 회로의 제1과 제2 출력 주파수를 각각 ftx1, ftx2로 할 때,
    상기 제1 분주비 m과 상기 제2 분주비 n은,
    상기 제2 VCO의 발진 가능한 주파수 범위 내에서, 상기 제4 분주기의 분주비를 전환함으로써 상기 제3 믹서 출력 주파수를 ｜(2·frf1)/n-ftx1｜과 ｜(4·frf2)/m-ftx2｜로 할 수 있다는 조건을 만족시키는 것을 특징으로 하는 송수신기.
  4. 제3항에 있어서,
    상기 주파수 변환 회로는, 위상 비교기와, 제1 저역 통과 필터와, 제3과 제4 VCO와, 제4 믹서를 포함하고,
    상기 위상 비교기는 상기 제3 믹서 출력 신호와 상기 제4 믹서 출력 신호의 위상차에 비례한 신호를 출력하고, 상기 제1 저역 통과 필터는 상기 위상 비교기의 출력에 접속되어, 상기 제3과 제4 VCO는 상기 제1 저역 통과 필터의 출력에 접속되고, 상기 제4 믹서는 상기 제3 혹은 제4 VCO 출력 신호와 상기 제3 분주기 출력 신호를 믹싱하는 PLL을 이용한 주파수 변환 회로인 것을 특징으로 하는 송수신기.
  5. 송수신기에 있어서,
    베이스 밴드 신호가 입력되는 가변 이득 저역 통과 필터와, 상기 저역 통과 필터의 직류 오프셋 전압을 교정하는 수단을 갖는 오프셋 전압 교정 회로를 포함하고,
    상기 가변 이득 저역 통과 필터는, 복수의 가변 이득 증폭기와 복수의 저역 통과 필터를 포함하는 것을 특징으로 하는 송수신기.
  6. 제5항에 있어서,
    상기 오프셋 전압 교정 회로는, 상기 가변 이득 증폭기 출력 신호가 입력되는 ADC와, 상기 ADC 출력 신호로부터 상기 가변 이득 증폭기의 직류 오프셋 전압을 검지하여 상기 직행 오프셋 전압을 교정하는 신호를 출력하는 제어 회로와, 상기 제어 회로 출력 신호가 입력되어 상기 가변 이득 증폭기에 신호를 출력하는 DAC를 포함하는 것을 특징으로 하는 송수신기.
  7. 제6항에 있어서,
    상기 가변 이득 증폭기는, 상호의 에미터 접속된 제1 및 제2 트랜지스터와, 상기 제1 트랜지스터의 콜렉터와 전원에 접속된 제1 저항과, 상기 제2 트랜지스터의 콜렉터와 상기 전원에 접속된 제2 저항과, 상기 에미터에 접속된 가변 전류원으로 구성되고, 신호가 상기 제1 트랜지스터와 제2 트랜지스터의 베이스로부터 입력되어, 콜렉터로부터 신호가 출력되는 것을 특징으로 하는 가변 이득 증폭기이고,
    상기 DAC는 제3 트랜지스터와, 상기 제3 트랜지스터의 에미터와 접지에 접속된 제3 저항으로 구성되는 전압 전류 변환 회로를 복수개 포함하고, 상기 제3 트랜지스터의 콜렉터는 상기 제1 트랜지스터의 콜렉터와 접속하고, 상기 제3 트랜지스터의 베이스는 상기 제어 회로의 출력에 접속하는 것을 특징으로 하는 송수신기.
  8. 제6항에 있어서,
    상기 가변 이득 저역 통과 필터는 차동 회로에 의해 구성되고, 상기 가변 이득 증폭기 중 적어도 1개의 가변 이득 증폭기의 제1 입력 단자와 제2 입력 단자 사이에 제1 스위치가 접속되고, 스위치 전환 제어에 의해 상기 제1 스위치는 단락 상태 또는 개방 상태가 되는 것을 특징으로 하는 송수신기.
  9. 제6항에 있어서,
    상기 가변 이득 저역 통과 필터는 차동 회로에 의해 구성되고, 상기 저역 통과 필터 중 적어도 1개의 제1 저역 통과 필터는 제2 스위치와 제3 스위치와 제1 캐패시터를 포함하고,
    상기 제2 스위치는 상기 제1 저역 통과 필터의 제1 신호선과 상기 제1 캐패시터에 접속되고, 상기 제3 스위치는 상기 제1 저역 통과 필터의 제2 신호선과 상기 제1 캐패시터에 접속되고,
    상기 제2 스위치와 제3 스위치는 스위치 전환 제어에 의해 동기하여 단락 상태 또는 개방 상태가 되는 것을 특징으로 하는 송수신기.
  10. 제9항에 있어서,
    상기 제1 저역 통과 필터의 전단에 접속되는 제1 가변 이득 증폭기의 직류 오프셋 전압을 교정하는 제어 회로는 제1 DAC와 제1 제어 회로로 구성되고, 상기 제1 제어 회로는 상기 제1 저역 통과 필터 후단에 접속되는 제2 가변 이득 증폭기의 직류 오프셋 전압을 교정하는 제어 회로와 동일한 것을 특징으로 하는 송수신기.
  11. 제5항에 있어서,
    상기 가변 이득 저역 통과 필터는 차동 회로에 의해 구성되고,
    상기 가변 이득 증폭기 중 적어도 1개를 제3 입력 단자와 제4 입력 단자와 제1 출력 단자와 제2 출력 단자를 포함하는 쵸퍼형 증폭기로 바꾼 것을 특징으로 하는 송수신기로서,
    상기 쵸퍼형 증폭기는 제5 입력 단자와 제6 입력 단자와 제3 출력 단자와 제4 출력 단자를 포함하는 제3 가변 이득 증폭기와, 제4 스위치와, 제5 스위치를 포함하고,
    상기 제4와 제5 스위치의 전환 제어에 의해, 상기 제3 입력 단자와 상기 제5 입력 단자, 상기 제4 입력 단자와 상기 제6 입력 단자, 상기 제1 출력 단자와 상기 제3 출력 단자, 상기 제2 출력 단자와 상기 제4 출력 단자가 접속하는 제1 상태와,
    상기 제3 입력 단자와 상기 제6 입력 단자, 상기 제4 입력 단자와 상기 제5 입력 단자, 상기 제1 출력 단자와 상기 제4 출력 단자, 상기 제2 출력 단자와 상기 제3 출력 단자가 접속하는 제2 상태를 전환하는 것이 가능하고, 상기 제1과 제2 상태는 주기적으로 전환하는 것을 특징으로 하는 송수신기.
  12. 안테나와, 상기 안테나에 접속된 안테나 스위치와, 상기 안테나 스위치에 신호를 출력하는 복수의 전력 증폭기와, 상기 안테나 스위치에 접속된 복수의 대역 통과 필터와, 상기 대역 통과 필터와 상기 전력 증폭기와 베이스 밴드 회로와 접속된 송수신기를 포함하는 이동 통신기에 있어서,
    상기 송수신기는 제1항에 기재된 송수신기이며,
    상기 베이스 밴드 회로로부터 상기 송수신기에 직류 오프셋 전압 교정 동작을 개시하는 타이밍을 규정하는 신호가 출력되는 것을 특징으로 하는 이동 통신기.
  13. 제12항에 있어서, 상기 안테나 스위치를 대신하여 듀플렉서를 이용하는 것을 특징으로 하는 이동 통신기.
KR1020000067676A 1999-11-15 2000-11-15 송수신기 및 이동 통신기 KR100765645B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP32365699 1999-11-15
JP1999-323656 1999-11-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020070044293A Division KR100756148B1 (ko) 1999-11-15 2007-05-07 송수신기

Publications (2)

Publication Number Publication Date
KR20010051695A true KR20010051695A (ko) 2001-06-25
KR100765645B1 KR100765645B1 (ko) 2007-10-10

Family

ID=18157152

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020000067676A KR100765645B1 (ko) 1999-11-15 2000-11-15 송수신기 및 이동 통신기
KR1020070044293A KR100756148B1 (ko) 1999-11-15 2007-05-07 송수신기

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020070044293A KR100756148B1 (ko) 1999-11-15 2007-05-07 송수신기

Country Status (8)

Country Link
US (5) US6826388B1 (ko)
EP (2) EP1102413B1 (ko)
JP (1) JP4566228B2 (ko)
KR (2) KR100765645B1 (ko)
AT (2) ATE432556T1 (ko)
DE (2) DE60033114T2 (ko)
NO (2) NO329890B1 (ko)
TW (1) TW480836B (ko)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NO329890B1 (no) * 1999-11-15 2011-01-17 Hitachi Ltd Mobilkommunikasjonsapparat
US6697611B1 (en) 2000-11-14 2004-02-24 Intel Corporation Method and apparatus for performing DC offset cancellation in a receiver
US7076225B2 (en) * 2001-02-16 2006-07-11 Qualcomm Incorporated Variable gain selection in direct conversion receiver
WO2002067452A1 (fr) * 2001-02-21 2002-08-29 Asahi Kasei Microsystems Co., Ltd. Dispositif de communication
KR100390512B1 (ko) * 2001-06-22 2003-07-04 엘지전자 주식회사 이동통신 단말기의 셀프 콰이어팅 제거장치
US20030112896A1 (en) * 2001-07-11 2003-06-19 Raghavan Sreen A. Multi-channel communications transceiver
US7236757B2 (en) * 2001-07-11 2007-06-26 Vativ Technologies, Inc. High-speed multi-channel communications transceiver with inter-channel interference filter
US7295623B2 (en) * 2001-07-11 2007-11-13 Vativ Technologies, Inc. High-speed communications transceiver
JP3672189B2 (ja) 2001-07-13 2005-07-13 ソニー株式会社 無線信号受信装置及び復調処理回路
EP1294151A1 (en) * 2001-09-12 2003-03-19 STMicroelectronics N.V. DC offset correction for a direct-conversion receiver
GB2382242B (en) 2001-11-15 2005-08-03 Hitachi Ltd Direct-conversion transmitting circuit and integrated transmitting/receiving circuit
GB0127535D0 (en) * 2001-11-16 2002-01-09 Hitachi Ltd A communication semiconductor integrated circuit device and wireless communication system
KR100438556B1 (ko) * 2001-12-10 2004-07-02 엘지전자 주식회사 트라이 모드 이동 단말기에서의 고주파 신호 처리 장치 및방법
WO2003073661A2 (en) * 2002-02-21 2003-09-04 Analog Devices, Inc. 3g radio
GB0204108D0 (en) * 2002-02-21 2002-04-10 Analog Devices Inc 3G radio
US6985711B2 (en) * 2002-04-09 2006-01-10 Qualcomm, Incorporated Direct current offset cancellation for mobile station modems using direct conversion
DE10219362B4 (de) * 2002-04-30 2009-12-31 Advanced Micro Devices, Inc., Sunnyvale Automatische Verstärkungssteuerung für einen Direktumsetzer und Verfahren zum Steuern der Verstärkung eines Basisbandsignals in einem derartigen Empfänger
US7307480B2 (en) * 2002-10-31 2007-12-11 Qualcomm Incorporated Low latency frequency switching
WO2004057752A1 (en) * 2002-12-19 2004-07-08 Koninklijke Philips Electronics N.V. Mixer system with amplitude-, common mode- and phase corrections
JP4230762B2 (ja) * 2002-12-20 2009-02-25 株式会社ルネサステクノロジ ダイレクトコンバージョン受信機
ATE453960T1 (de) * 2003-02-07 2010-01-15 Nxp Bv Vielseitiger splitter für basisband-stromeingangs-signal
DE10317598A1 (de) * 2003-04-16 2004-11-25 Infineon Technologies Ag Integrierter Transceiverschaltkreis
US7146141B2 (en) * 2003-05-15 2006-12-05 Via Technologies, Inc. Direct conversion receiver with DC offset compensation and method thereof
US7388904B2 (en) * 2003-06-03 2008-06-17 Vativ Technologies, Inc. Near-end, far-end and echo cancellers in a multi-channel transceiver system
US7310505B2 (en) * 2003-09-09 2007-12-18 Zenith Electronics Corporation Attenuation control for tuners
CN1886901B (zh) * 2003-12-01 2013-12-18 松下电器产业株式会社 接收装置和半导体集成电路装置
EP1684437B1 (en) * 2003-12-01 2014-05-14 Panasonic Corporation Reception device and reception method
JP4234026B2 (ja) * 2004-01-26 2009-03-04 パナソニック株式会社 受信回路
DE102004017527B4 (de) 2004-04-08 2007-10-31 Infineon Technologies Ag Transceiverschaltung und Verfahren zur Bereitstellung von Lokaloszillatorsignalen in einer Transceiverschaltung
US7266352B2 (en) * 2004-05-28 2007-09-04 Wionics Research Multiple band RF transmitters and receivers having independently variable RF and IF local oscillators and independent high-side and low-side RF local oscillators
US7272373B2 (en) * 2004-06-30 2007-09-18 Silacon Laboratories Inc. Ratiometric clock systems for integrated receivers and associated methods
US7835706B2 (en) * 2004-06-30 2010-11-16 Silicon Laboratories, Inc. Local oscillator (LO) port linearization for communication system with ratiometric transmit path architecture
US7463875B2 (en) * 2004-09-24 2008-12-09 Samsung Electronics Co., Ltd. Wireless device minimizing use of external bandpass filter between low-noise amplifier and first mixer
US20060068746A1 (en) * 2004-09-30 2006-03-30 Nokia Corporation Direct conversion receiver radio frequency integrated circuit
US8180312B2 (en) * 2005-08-04 2012-05-15 Samsung Electronics Co., Ltd. Receiver architecture for minimizing use of external bandpass filter between low-noise amplifier and first mixer
FR2900006B1 (fr) * 2006-04-13 2013-09-20 St Microelectronics Sa Recepteur de signal radio, du type a frequence intermediaire
US7610026B2 (en) * 2006-08-11 2009-10-27 Broadcom Corporation Transmitter non-data-related direct current (DC) offset cancellation scheme
TW200836473A (en) * 2006-09-26 2008-09-01 Farbod Aram Broadband low noise amplifier
TWI407761B (zh) * 2006-12-07 2013-09-01 Wistron Neweb Corp 可同時於複數個行動通訊系統下待機之通訊裝置
JP5179858B2 (ja) * 2007-01-06 2013-04-10 株式会社半導体エネルギー研究所 半導体装置
US20090031485A1 (en) * 2007-07-30 2009-02-05 Robert Prusinski Face Shield for Safety Helmet
US20110014880A1 (en) * 2007-10-14 2011-01-20 Nicolson Sean T System and method for a single chip direct conversion transceiver in silicon
JP5202213B2 (ja) * 2008-09-25 2013-06-05 パナソニック株式会社 周波数シンセサイザ及び無線送信装置
JP2011124831A (ja) * 2009-12-11 2011-06-23 Renesas Electronics Corp 通信装置
JP5611070B2 (ja) 2011-01-28 2014-10-22 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
US8874062B2 (en) * 2011-07-01 2014-10-28 Broadcom Corporation Apparatus for removing DC components inherent in a radio frequency chain
JP5778047B2 (ja) * 2012-01-18 2015-09-16 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
US8787503B2 (en) * 2012-09-18 2014-07-22 Vixs Systems, Inc. Frequency mixer with compensated DC offset correction to reduce linearity degradation
JP5711718B2 (ja) * 2012-10-26 2015-05-07 旭化成エレクトロニクス株式会社 Ａｓｋ受信器およびこれを備えるｉｃチップ
US9595922B2 (en) * 2012-11-19 2017-03-14 Infineon Technologies Ag Chopper amplifier
US9184957B2 (en) 2012-12-27 2015-11-10 Intel Corporation High speed receivers circuits and methods
CA2814303A1 (en) 2013-04-26 2014-10-26 Cellphone-Mate, Inc. Apparatus and methods for radio frequency signal boosters
US9543916B2 (en) 2014-06-19 2017-01-10 Project Ft, Inc. Active device which has a high breakdown voltage, is memory-less, traps even harmonic signals and circuits used therewith
KR101658076B1 (ko) * 2015-01-19 2016-09-30 실리콘알엔디(주) 초광대역 임펄스 수신기의 dc 보정기 및 이를 포함하는 초광대역 임펄스 수신기
US10027355B2 (en) * 2016-01-19 2018-07-17 Analog Devices Global Blocker detection based automatic gain control
JP2017158085A (ja) * 2016-03-03 2017-09-07 株式会社デンソー 受信装置
KR102653887B1 (ko) * 2017-01-31 2024-04-02 삼성전자주식회사 가변 피드백 이득을 갖는 델타 변조기, 이를 포함하는 아날로그-디지털 변환기 및 통신 장치
US10938362B2 (en) 2017-07-31 2021-03-02 Renesas Electronics Corporation Offset cancellation

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2316788A1 (fr) * 1975-07-01 1977-01-28 Commissariat Energie Atomique Procede et dispositif d'elimination de la tension residuelle d'erreur d'un amplificateur
JPS5575313A (en) * 1978-12-01 1980-06-06 Toshiba Corp Offset voltage compensating circuit for amplifier
US4321561A (en) * 1979-09-28 1982-03-23 Honeywell Inc. Switch operated capacitive oscillator apparatus
US4633223A (en) * 1981-10-13 1986-12-30 Intel Corporation DC offset correction circuit utilizing switched capacitor differential integrator
US4731796A (en) * 1984-10-25 1988-03-15 Stc, Plc Multi-mode radio transceiver
US4940950A (en) * 1988-08-12 1990-07-10 Tel-Instrument Electronics Corporation Frequency synthesis method and apparatus using approximation to provide closely spaced discrete frequencies over a wide range with rapid acquisition
JPH082058B2 (ja) * 1989-06-13 1996-01-10 日本電気株式会社 自動利得制御方式
US5263194A (en) * 1990-03-07 1993-11-16 Seiko Corp. Zero if radio receiver for intermittent operation
US5179730A (en) * 1990-03-23 1993-01-12 Rockwell International Corporation Selectivity system for a direct conversion receiver
JPH0438004A (ja) * 1990-06-04 1992-02-07 Sumitomo Electric Ind Ltd 差動増幅回路
US5212826A (en) * 1990-12-20 1993-05-18 Motorola, Inc. Apparatus and method of dc offset correction for a receiver
JP2850160B2 (ja) * 1991-01-25 1999-01-27 松下電器産業株式会社 時分割複信無線送受信装置
JP3115050B2 (ja) 1991-09-11 2000-12-04 株式会社日立製作所 移動通信機
JP3191167B2 (ja) * 1991-11-15 2001-07-23 日本電気エンジニアリング株式会社 自動オフセット回路
DE69332021T2 (de) * 1992-06-08 2003-01-16 Motorola Inc Automatische verstärkungsregulierung für einen empfänger
JPH06303137A (ja) * 1992-12-29 1994-10-28 Hitachi Ltd Ｄ／ａ変換器、オフセット調整回路及びこれを用いた携帯通信端末装置
US5580558A (en) * 1993-11-17 1996-12-03 The Jikei University School Of Medicine Delivery of gene products via mesangial cells
FI941862A (fi) 1994-04-21 1995-10-22 Nokia Mobile Phones Ltd Menetelmä ja radiotaajuusjärjestelmä kahden eri taajuusalueella toimivan radioviestinjärjestelmän vastaanottimen ja lähettimen taajuuksien muodostamiseksi ja kahdella eri taajuusalueella toimiva vastaanotin ja lähetin sekä edellisten käyttö matkapuhelimessa
ZA95605B (en) 1994-04-28 1995-12-20 Qualcomm Inc Method and apparatus for automatic gain control and dc offset cancellation in quadrature receiver
JPH07303126A (ja) * 1994-05-02 1995-11-14 Matsushita Electric Ind Co Ltd 受信装置
US5535432A (en) * 1994-09-14 1996-07-09 Ericsson Ge Mobile Communications Inc. Dual-mode satellite/cellular phone with a frequency synthesizer
US5471665A (en) * 1994-10-18 1995-11-28 Motorola, Inc. Differential DC offset compensation circuit
US5724653A (en) 1994-12-20 1998-03-03 Lucent Technologies Inc. Radio receiver with DC offset correction circuit
WO1996037951A1 (en) * 1995-05-23 1996-11-28 Analog Devices, Inc. Switched capacitor offset suppression
JP3425277B2 (ja) * 1995-08-25 2003-07-14 株式会社東芝 無線受信機
US5748681A (en) * 1995-10-27 1998-05-05 Lucent Technologies Inc Offset correction for a homodyne radio
JPH09130291A (ja) 1995-10-31 1997-05-16 Hitachi Ltd デュアルモード携帯電話端末のクロック分配方式
FR2742946B1 (fr) * 1995-12-22 1998-01-16 Alcatel Mobile Comm France Terminal de radiocommunication multimode
JPH09261106A (ja) * 1996-03-22 1997-10-03 Matsushita Electric Ind Co Ltd 複数帯域移動無線機
US5721756A (en) * 1996-03-26 1998-02-24 Sicom, Inc. Digital receiver with tunable analog parameters and method therefor
FI100286B (fi) * 1996-04-01 1997-10-31 Nokia Mobile Phones Ltd Lähetin/vastaanotin RF-signaalin lähettämiseksi ja vastaanottamiseksi kahdella taajuusalueella
US6498929B1 (en) * 1996-06-21 2002-12-24 Kabushiki Kaisha Toshiba Receiver having DC offset decreasing function and communication system using the same
US5732330A (en) * 1996-07-02 1998-03-24 Ericsson Inc. Dual band transceiver
WO1998010523A1 (en) 1996-09-06 1998-03-12 Philips Electronics N.V. A zero-if receiver
US5869987A (en) * 1996-09-20 1999-02-09 Lucent Technologies, Inc. Fast response comparator
US5689987A (en) * 1996-09-27 1997-11-25 Mcdonnell Douglas Corporation Method for determining the proper progress of a superplastic forming process by monitoring gas-mass outflow
JPH10200353A (ja) 1997-01-14 1998-07-31 Kokusai Electric Co Ltd バーストａｇｃ回路およびバーストａｇｃ制御方法
JP3731276B2 (ja) * 1997-03-03 2006-01-05 三菱電機株式会社 受信機
US6006079A (en) * 1997-06-13 1999-12-21 Motorola, Inc. Radio having a fast adapting direct conversion receiver
US6106519A (en) * 1997-06-30 2000-08-22 Ethicon Endo-Surgery, Inc. Capacitively coupled electrosurgical trocar
JPH1141131A (ja) * 1997-07-15 1999-02-12 Toshiba Corp 無線通信装置
DE19743272C1 (de) * 1997-09-30 1999-02-18 Siemens Ag Anordnung und Verfahren zur Kompensation des Offsets eines Mischers
FI974269A (fi) * 1997-11-18 1999-05-19 Nokia Mobile Phones Ltd Kahden taajuusalueen radiolähetin-vastaanotinrakenne
US6516187B1 (en) * 1998-03-13 2003-02-04 Maxim Integrated Products, Inc. DC offset correction for direct conversion tuner IC
EP0948128B1 (en) * 1998-04-03 2004-12-01 Motorola Semiconducteurs S.A. DC offset cancellation in a quadrature receiver
US6208875B1 (en) * 1998-04-08 2001-03-27 Conexant Systems, Inc. RF architecture for cellular dual-band telephones
US6073848A (en) * 1998-05-18 2000-06-13 Symbol Technologies, Inc. Digital automatic gain control for multi-stage amplification circuits
US7035351B1 (en) * 1998-07-24 2006-04-25 Gct Semiconductor, Inc. Automatic gain control loop apparatus
US6335952B1 (en) * 1998-07-24 2002-01-01 Gct Semiconductor, Inc. Single chip CMOS transmitter/receiver
US6298226B1 (en) * 1998-11-30 2001-10-02 Conexant Systems, Inc. Receiver for RF signals
US6353364B1 (en) * 1998-12-22 2002-03-05 Ericsson Inc. Digitally gain controllable amplifiers with analog gain control input, on-chip decoder and programmable gain distribution
US6484014B1 (en) * 1999-03-22 2002-11-19 Ericsson Inc. Reduced component frequency plan architecture for dual band transceiver
JP2000286742A (ja) 1999-03-31 2000-10-13 Toshiba Corp 無線通信装置
US6166668A (en) * 1999-06-01 2000-12-26 Motorola, Inc. Method and apparatus for providing DC offset correction and hold capability
FI112561B (fi) * 1999-06-10 2003-12-15 Nokia Corp Lähetin/vastaanotin RF-signaalin lähettämiseksi ja vastaanottamiseksi ainakin kahdella taajuusalueella
US7555263B1 (en) * 1999-10-21 2009-06-30 Broadcom Corporation Adaptive radio transceiver
NO329890B1 (no) * 1999-11-15 2011-01-17 Hitachi Ltd Mobilkommunikasjonsapparat
US6356217B1 (en) * 2000-02-29 2002-03-12 Motorola, Inc. Enhanced DC offset correction through bandwidth and clock speed selection
US6317064B1 (en) * 2000-02-29 2001-11-13 Motorola, Inc. DC offset correction adaptable to multiple requirements
JP3479835B2 (ja) * 2000-09-13 2003-12-15 日本電気株式会社 ベースバンド利得制御方法及びベースバンド利得制御回路
US6560447B2 (en) * 2001-03-05 2003-05-06 Motorola, Inc. DC offset correction scheme for wireless receivers
JP2003258662A (ja) * 2002-03-06 2003-09-12 Alps Electric Co Ltd ２周波数帯域共用コンバータユニット

Also Published As

Publication number Publication date
US20040137941A1 (en) 2004-07-15
NO20005772D0 (no) 2000-11-14
NO20101767L (no) 2001-05-16
EP1102413A3 (en) 2004-03-24
DE60033114D1 (de) 2007-03-15
ATE432556T1 (de) 2009-06-15
EP1102413A2 (en) 2001-05-23
KR20070051827A (ko) 2007-05-18
KR100765645B1 (ko) 2007-10-10
EP1722484A2 (en) 2006-11-15
EP1722484A3 (en) 2007-06-06
EP1102413B1 (en) 2007-01-24
DE60042290D1 (de) 2009-07-09
US6826388B1 (en) 2004-11-30
US7885626B2 (en) 2011-02-08
EP1722484B1 (en) 2009-05-27
NO20005772L (no) 2001-05-16
KR100756148B1 (ko) 2007-09-05
DE60033114T2 (de) 2007-06-06
NO329890B1 (no) 2011-01-17
JP4566228B2 (ja) 2010-10-20
US7366489B2 (en) 2008-04-29
US8107912B2 (en) 2012-01-31
US20040137853A1 (en) 2004-07-15
ATE352906T1 (de) 2007-02-15
NO332862B1 (no) 2013-01-28
TW480836B (en) 2002-03-21
US20110092175A1 (en) 2011-04-21
JP2008109680A (ja) 2008-05-08
US20080182538A1 (en) 2008-07-31

Similar Documents

Publication Publication Date Title
KR100765645B1 (ko) 송수신기 및 이동 통신기
JP4547084B2 (ja) 移動体通信機および送受信機
KR101287318B1 (ko) 부고조파 믹서를 갖는 직접 변환 수신기
US7194242B2 (en) Direct-conversion transmitter circuit and transceiver system
US7062248B2 (en) Direct conversion receiver having a low pass pole implemented with an active low pass filter
US7272620B1 (en) Frequency divider with low harmonics
US20060068746A1 (en) Direct conversion receiver radio frequency integrated circuit
JP5168148B2 (ja) 無線通信装置
US20150118980A1 (en) Transmitter (tx) residual sideband (rsb) and local oscillator (lo) leakage calibration using a reconfigurable tone generator (tg) and lo paths
EP1486012A1 (en) Method and apparatus providing calibration technique for rf performance tuning
EP2016685A2 (en) System and method for generating local oscillator (lo) signals for a quadrature mixer
US7340232B2 (en) Receiving system and semiconductor integrated circuit device for processing wireless communication signal
Locher et al. A versatile, low power, high performance BiCMOS MIMO/diversity direct conversion transceiver IC for WiBro/WiMAX (802.16 e)
Locher et al. A low power, high performance BiCMOS MIMO/diversity direct conversion transceiver IC for WiBro/WiMAX (802.16 e)
Grosglick et al. A high-performance WiFi/WiMAX multi-com RFIC in 90nm CMOS
EP1938462A2 (en) Direct conversion receiver having a subharmonic mixer

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120903

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130906

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140922

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150915

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160902

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170828

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180821

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190805

Year of fee payment: 13