JPH02244821A - 位相同期ループ発振器 - Google Patents
位相同期ループ発振器Info
- Publication number
- JPH02244821A JPH02244821A JP1064221A JP6422189A JPH02244821A JP H02244821 A JPH02244821 A JP H02244821A JP 1064221 A JP1064221 A JP 1064221A JP 6422189 A JP6422189 A JP 6422189A JP H02244821 A JPH02244821 A JP H02244821A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- phase
- controlled oscillator
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 16
- 239000000284 extract Substances 0.000 claims description 4
- 230000035945 sensitivity Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 16
- 230000000694 effects Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 2
- 206010011224 Cough Diseases 0.000 description 1
- 241001092070 Eriobotrya Species 0.000 description 1
- 235000009008 Eriobotrya japonica Nutrition 0.000 description 1
- 241000282373 Panthera pardus Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
入力の基準信号ＦＲに電圧制御発振器の出力信号ＦＶを
位相同期させるＰＬＬループを用いた広帯域発振器に関
し、 ＰＬＬループを用いた広帯域発振器の低雑音化を目的と
し、 位相比較器の出力誤差εを正負の両極性で取り出し積分
するループフィルタとその積分電圧を増幅する増幅器と
して正側と負側の２系統の回路を具え、ｖｋ２系統回路
の出力電圧＋Ｖ、−Ｖを電圧制御発振器の発振周波数を
変化させる周波数可変素子の両端に印加するように構成
する。
位相同期させるＰＬＬループを用いた広帯域発振器に関
し、 ＰＬＬループを用いた広帯域発振器の低雑音化を目的と
し、 位相比較器の出力誤差εを正負の両極性で取り出し積分
するループフィルタとその積分電圧を増幅する増幅器と
して正側と負側の２系統の回路を具え、ｖｋ２系統回路
の出力電圧＋Ｖ、−Ｖを電圧制御発振器の発振周波数を
変化させる周波数可変素子の両端に印加するように構成
する。
本発明は入力信号を基準として電圧制ｊｉ１発振器の位
相を同期させる位相同期ループＰＬＬを用いた広帯域の
発振器に関する。
相を同期させる位相同期ループＰＬＬを用いた広帯域の
発振器に関する。
近年、無線衛星通信回線は、その高速化、大容量化に伴
い、送信や受信の局部発振器の広帯域化と低雑音化が要
求されている。そのため、ＰＬＬを用いた発振器の分周
によるシンセサイザ化による広帯域化とともに低雑音化
が強く望まれている。
い、送信や受信の局部発振器の広帯域化と低雑音化が要
求されている。そのため、ＰＬＬを用いた発振器の分周
によるシンセサイザ化による広帯域化とともに低雑音化
が強く望まれている。
従来のＰＬＬによる広帯域発振器は、第５ＩＳＪのブロ
ック図に示す如く、位相比較器（ＰＤ）２Ａにおいて基
準発振器ＩＡからの入力信号Ｆｌを基準とし電圧制御発
振器（ＶＣＯ）６Ａの出力信号Ｐｖの位相を比較して位
相同期をとるのに、電圧制御発振器（ＶＣＯ） ６＾の
出力信号Ｐｖの周波数を外部設定信号Ｃにより１／Ｎに
分周する分周器（１／Ｎ）７Ａの出力Ｐ、を入力の基準
信号ＰＲと位相比較し、位相比較器（ＰＤ）２Ａの出力
の位相誤差εをループフィルタ（ＬＦ） ３Ａで積分し
、その積分して得た電圧を増幅器（ＡＭＰ）４Ａで増幅
した電圧を低域通過フィルタ（ＬＰＦ） ５Ａを通過さ
せ制？ｉｌｔ圧Ｖｃとして発振周波数を変える電圧制御
発振器（ＶＣＯ） ６Ａに加えるように構成されている
。そして電圧制御発振器（ＶＣＯ）６Ａの制御電圧νＣ
とその発振周波数ＦＲの関係は、第６図のＦ−Ｖ特性図
の如く、縦軸の発振周波数ＦＶの使用周波数ｆｌ−ｆｔ
は、横軸の制御電圧Ｖｅの電圧νｃ１〜ｖｏ！で定まる
。一般に、広帯域で且つ雑音特性の良いＰＬＬ発振器の
電圧制御発振器νＣＯは、単位制ｉ：ｆｌ！圧当りのＶ
ＣＯの発振周波数の変化ΔＦＶ／ΔνＣで表す変調感度
Ｋｏが小さい領域でＶＣＯを動作させるのが有利である
ため、ＶＣＯは大きな値の制′４Ｂ’を圧Ｖｃを必要と
し、通常は、Ｖｃは３０ｖ程度になる。
ック図に示す如く、位相比較器（ＰＤ）２Ａにおいて基
準発振器ＩＡからの入力信号Ｆｌを基準とし電圧制御発
振器（ＶＣＯ）６Ａの出力信号Ｐｖの位相を比較して位
相同期をとるのに、電圧制御発振器（ＶＣＯ） ６＾の
出力信号Ｐｖの周波数を外部設定信号Ｃにより１／Ｎに
分周する分周器（１／Ｎ）７Ａの出力Ｐ、を入力の基準
信号ＰＲと位相比較し、位相比較器（ＰＤ）２Ａの出力
の位相誤差εをループフィルタ（ＬＦ） ３Ａで積分し
、その積分して得た電圧を増幅器（ＡＭＰ）４Ａで増幅
した電圧を低域通過フィルタ（ＬＰＦ） ５Ａを通過さ
せ制？ｉｌｔ圧Ｖｃとして発振周波数を変える電圧制御
発振器（ＶＣＯ） ６Ａに加えるように構成されている
。そして電圧制御発振器（ＶＣＯ）６Ａの制御電圧νＣ
とその発振周波数ＦＲの関係は、第６図のＦ−Ｖ特性図
の如く、縦軸の発振周波数ＦＶの使用周波数ｆｌ−ｆｔ
は、横軸の制御電圧Ｖｅの電圧νｃ１〜ｖｏ！で定まる
。一般に、広帯域で且つ雑音特性の良いＰＬＬ発振器の
電圧制御発振器νＣＯは、単位制ｉ：ｆｌ！圧当りのＶ
ＣＯの発振周波数の変化ΔＦＶ／ΔνＣで表す変調感度
Ｋｏが小さい領域でＶＣＯを動作させるのが有利である
ため、ＶＣＯは大きな値の制′４Ｂ’を圧Ｖｃを必要と
し、通常は、Ｖｃは３０ｖ程度になる。
しかし位相比較器（ＰＤ） ２Ａの出力電圧εは１、−
船釣にＩＣ化されたディジタル型比較器でも電源電圧Ｖ
ｃｃの関係から５ ｖｏｌｔ程度であるため、雑音特性
を良くする為に電圧制御発振器ＶＣＯ６Ａの制御電圧Ｖ
ｃを３０ｖ程度にするには、増幅器（ＡＭＰ）４Ａが必
要であった。そのため増幅器（ＡＭＰ）４Ａにより、位
相比較器（ＰＤ） ２Ａからの出力Ｃを積分した電圧に
含まれる雑音や外部からの雑音も結果として増幅される
ので、ＰＬＬ発振器の出力信号の雑音特性を劣化するな
どの欠点があった。そのため増幅器（ＡＭＰ）４＾の後
に、雑音成分を除去するため低域通過フィルタ（ＬＰＦ
）５Ａを挿入していた。
船釣にＩＣ化されたディジタル型比較器でも電源電圧Ｖ
ｃｃの関係から５ ｖｏｌｔ程度であるため、雑音特性
を良くする為に電圧制御発振器ＶＣＯ６Ａの制御電圧Ｖ
ｃを３０ｖ程度にするには、増幅器（ＡＭＰ）４Ａが必
要であった。そのため増幅器（ＡＭＰ）４Ａにより、位
相比較器（ＰＤ） ２Ａからの出力Ｃを積分した電圧に
含まれる雑音や外部からの雑音も結果として増幅される
ので、ＰＬＬ発振器の出力信号の雑音特性を劣化するな
どの欠点があった。そのため増幅器（ＡＭＰ）４＾の後
に、雑音成分を除去するため低域通過フィルタ（ＬＰＦ
）５Ａを挿入していた。
しかしながら、雑音成分が大きくならぬ様に増幅器ＡＭ
Ｐ ４Ａの利得を低くすれば、電圧制御発振器ＶＣＯ６
真の発生雑音を低くするに必要な大きな制御電圧Ｖｃが
得られず、また、雑音を除去するため低域通過フィルタ
（ＬＰＦ）５Ａの遮断周波数を低くすると、ＰＬＬの応
答特性に悪影響を与えるため、ループフィルタ（ＬＰ）
３＾の遮断周波数より低くする事はできない、そのた
め、低域通過フィルタ（ＬＰＦ） ５＾による十分な雑
音除去の効果を得る事ができないという問題があった。
Ｐ ４Ａの利得を低くすれば、電圧制御発振器ＶＣＯ６
真の発生雑音を低くするに必要な大きな制御電圧Ｖｃが
得られず、また、雑音を除去するため低域通過フィルタ
（ＬＰＦ）５Ａの遮断周波数を低くすると、ＰＬＬの応
答特性に悪影響を与えるため、ループフィルタ（ＬＰ）
３＾の遮断周波数より低くする事はできない、そのた
め、低域通過フィルタ（ＬＰＦ） ５＾による十分な雑
音除去の効果を得る事ができないという問題があった。
本発明は、増幅器（ＡＭＰ）４Ａの増幅度を上げること
なく十分な電圧制御発振器ＶＣＯ６Ａの制御電圧Ｖｃが
得られ、更に低域通過フィルタ（ＬＰＦ） ５Ａを設け
ることなく雑音成分の除去効果を得ることが出来る位相
同期ループ発振器の提供を課題とする。
なく十分な電圧制御発振器ＶＣＯ６Ａの制御電圧Ｖｃが
得られ、更に低域通過フィルタ（ＬＰＦ） ５Ａを設け
ることなく雑音成分の除去効果を得ることが出来る位相
同期ループ発振器の提供を課題とする。
この課題は、第１図の原理図の如く、位相比較器２の出
力誤差εを正負の両極性÷ε、−εで取り出し積分する
ループフィルタ３と該出力を増幅する増幅器４として正
側と負側の２系統の回路３１゜４１と３□Ａｔを具え、
咳２系統回路の出力電圧＋Ｖ、−Ｖを電圧制御発振器６
の発振周波数の可変素子６１の１両端ａ、ｂに印加する
ようにした本発明の構成によって解決される。
力誤差εを正負の両極性÷ε、−εで取り出し積分する
ループフィルタ３と該出力を増幅する増幅器４として正
側と負側の２系統の回路３１゜４１と３□Ａｔを具え、
咳２系統回路の出力電圧＋Ｖ、−Ｖを電圧制御発振器６
の発振周波数の可変素子６１の１両端ａ、ｂに印加する
ようにした本発明の構成によって解決される。
゛本発明の位相同期ループ発振器の基本構成を示す第１
図の（ａ）において、 ｌは、位相同期ループＰＬＬの位相比較器２に基準信号
ＦＲを供給する基準発振器である。
図の（ａ）において、 ｌは、位相同期ループＰＬＬの位相比較器２に基準信号
ＦＲを供給する基準発振器である。
２は、基準発振器１の出力信号ＦＲを基準とじて電圧制
御発振器６の出力信号ＦＶの位相を分周器７で１．／Ｎ
分周した分周出力ＦＲで比較して位相誤差εを正負の両
極性＋ε、−εで出力する位相比較器である。
御発振器６の出力信号ＦＶの位相を分周器７で１．／Ｎ
分周した分周出力ＦＲで比較して位相誤差εを正負の両
極性＋ε、−εで出力する位相比較器である。
３１、３ｚは、位相比較器２の正負の出力＋ε１−εを
別りに積分して正負の直流電圧十Ｅ、−Ｅを出力するル
ープフィルタである。
別りに積分して正負の直流電圧十Ｅ、−Ｅを出力するル
ープフィルタである。
４１、４ｇは、ループフィルタ３１．３□の出力の直流
電。
電。
１十Ｅ、−Ｅを別々に増幅し出力電圧＋Ｖ、−Ｖを出力
する増幅器である。
する増幅器である。
６は、発振周波数の可変素子６１を有し該素子６１に制
御電圧Ｖｅを印加することにより、発振周波数Ｆ９を変
化する電圧制御発振器である。
御電圧Ｖｅを印加することにより、発振周波数Ｆ９を変
化する電圧制御発振器である。
そして第１図の℃）に示す如く、電圧制御発振器６の発
振周波数の制御素子６１の両端ａ、ｂに、任相比較器２
の正負の出力誤差＋ ε、−εをルー・ブフィルタ３＝
、３！で積分し増幅器４ｒ、４ｚで増幅した出力電圧＋
Ｖ、−Ｖを印加するように構成する。
振周波数の制御素子６１の両端ａ、ｂに、任相比較器２
の正負の出力誤差＋ ε、−εをルー・ブフィルタ３＝
、３！で積分し増幅器４ｒ、４ｚで増幅した出力電圧＋
Ｖ、−Ｖを印加するように構成する。
位相比較器２は、その出力の位相誤差εを正負の両極性
÷ε１−εで取り出しループフィルタ３１゜３ｔで積分
し増幅器４７．４２で増幅した正負の２系統の回路の出
力電圧＋ν、−νを、電圧制御発振器６の発振周波数の
制御素子６Ｊの両端ａ、１１に制御電圧νＣとして印加
するので、電圧制御発振器６の制御電圧ＶｅＯ値は相対
的に大きな値となり、雑音の変調感度ｋが小となり発生
雑音が低減される。
÷ε１−εで取り出しループフィルタ３１゜３ｔで積分
し増幅器４７．４２で増幅した正負の２系統の回路の出
力電圧＋ν、−νを、電圧制御発振器６の発振周波数の
制御素子６Ｊの両端ａ、１１に制御電圧νＣとして印加
するので、電圧制御発振器６の制御電圧ＶｅＯ値は相対
的に大きな値となり、雑音の変調感度ｋが小となり発生
雑音が低減される。
従って本発明の位相同期ループ発振器は、その位相誤差
を積分した電圧を増幅する増幅器４□４゜の利得が低い
ままで、電）１制御発振器６のＸｌｌ １電。
を積分した電圧を増幅する増幅器４□４゜の利得が低い
ままで、電）１制御発振器６のＸｌｌ １電。
圧Ｖｅの値を発生雑音を低く抑えるに必要な大きななる
ので、ＰＬＬの応答特性は従来と同しくループフィルタ
３４１３□の遮断周波数で決まり、応答特性に悪影響は
無くなり問題は解決される。
ので、ＰＬＬの応答特性は従来と同しくループフィルタ
３４１３□の遮断周波数で決まり、応答特性に悪影響は
無くなり問題は解決される。
第２図は本発明の第１実施例の位相同期ループ発振器の
構成を示すブロック図であり、第３図はその動作を説明
するための制御信号電圧の波形図である。そして第４図
は本発明の第２実施例のブロック図である。図中で第１
図で示した回路と同一の回路は同一の記号で示しである
。
構成を示すブロック図であり、第３図はその動作を説明
するための制御信号電圧の波形図である。そして第４図
は本発明の第２実施例のブロック図である。図中で第１
図で示した回路と同一の回路は同一の記号で示しである
。
第２図の第１実施例のブロック図において、基準発振器
１は、例えば発振周波数ＩＭＨｚの水晶発振器で構成さ
れ、位相比較器２は、正負の両極性の出力口１口が得ら
れる例えばダブル・バランスド・ミキサ（ＤＢＭ）が用
いられる。そして電圧制御ｎ発振器６は、例えば内部に
共振器を持ち該共振器のインダクタンスＬと共振する共
振周波数の可変素子６１としてキャパシタの可変容量ダ
イオード（ＶＣ）を使用することにより、自己の発振周
波数ＩＧＨｚを微小変化させるものである。また、分周
器７の分周比１／Ｎは外部からの設定信号Ｃにより１／
１０００に設定される。
１は、例えば発振周波数ＩＭＨｚの水晶発振器で構成さ
れ、位相比較器２は、正負の両極性の出力口１口が得ら
れる例えばダブル・バランスド・ミキサ（ＤＢＭ）が用
いられる。そして電圧制御ｎ発振器６は、例えば内部に
共振器を持ち該共振器のインダクタンスＬと共振する共
振周波数の可変素子６１としてキャパシタの可変容量ダ
イオード（ＶＣ）を使用することにより、自己の発振周
波数ＩＧＨｚを微小変化させるものである。また、分周
器７の分周比１／Ｎは外部からの設定信号Ｃにより１／
１０００に設定される。
位相比較器２の正の出力Ｑを、ループフィルタ３１で積
分し増幅器４１でその積分出力を増幅した正側回路の出
力電圧＋Ｖと、負の出力Ｑをループフィルタ３□で積分
し増幅器４□でその積分出力を増幅した負側回路の出力
電圧−Ｖは、第３図の制御信号電圧の波形図の如く、成
る時刻りにおける電圧制御発振器６の発振周波数の制御
に必要な、制御信号＋νｔ、−Ｖｔと、不要な雑音成分
シフの重畳した制御信号である。
分し増幅器４１でその積分出力を増幅した正側回路の出
力電圧＋Ｖと、負の出力Ｑをループフィルタ３□で積分
し増幅器４□でその積分出力を増幅した負側回路の出力
電圧−Ｖは、第３図の制御信号電圧の波形図の如く、成
る時刻りにおける電圧制御発振器６の発振周波数の制御
に必要な、制御信号＋νｔ、−Ｖｔと、不要な雑音成分
シフの重畳した制御信号である。
電圧制御発振器６の周波数可変素子６１の両端に印加さ
れる制御電圧は、正側出力＋Ｖと、負側出力−Ｖ（７）
差分（Ｖｔ＋ｖ 、ｌ） （−Ｖｔ＋ｖ ｎ ）＝２
Ｖｔとなり、電圧制御発振器６の制御電圧は、従来の制
御電圧Ｖｔの２倍の振幅を持つため前段の増幅器４１．
４２の利得を従来の半分とし雑音が増幅されるのを低く
抑えることが出来る。また同時に、上式から明らかな如
く、重畳するコモンモードの雑音成分■１は、差分処理
で除去されるので電圧制御発振器６は低雑音化され、従
来例における低域通過フィルタ５が無くても低雑音化さ
れるので問題は無い。
れる制御電圧は、正側出力＋Ｖと、負側出力−Ｖ（７）
差分（Ｖｔ＋ｖ 、ｌ） （−Ｖｔ＋ｖ ｎ ）＝２
Ｖｔとなり、電圧制御発振器６の制御電圧は、従来の制
御電圧Ｖｔの２倍の振幅を持つため前段の増幅器４１．
４２の利得を従来の半分とし雑音が増幅されるのを低く
抑えることが出来る。また同時に、上式から明らかな如
く、重畳するコモンモードの雑音成分■１は、差分処理
で除去されるので電圧制御発振器６は低雑音化され、従
来例における低域通過フィルタ５が無くても低雑音化さ
れるので問題は無い。
第４図の第２実施例のブロック図は、位相比較器２を、
入力の基準信号ＦＲ側が進み位相の時は出力φ。を、Ｖ
ＣＯ出力ＦＶ側が進み位相の時は出力φ９を出力するデ
ィジタル型位相比較器２１と、その出力φゆ、φ智を切
り替えて極性が正の出力Ｑと負の出力Ｑを夫々出力する
チャージポンプ２２．。
入力の基準信号ＦＲ側が進み位相の時は出力φ。を、Ｖ
ＣＯ出力ＦＶ側が進み位相の時は出力φ９を出力するデ
ィジタル型位相比較器２１と、その出力φゆ、φ智を切
り替えて極性が正の出力Ｑと負の出力Ｑを夫々出力する
チャージポンプ２２．。
２２ｖにより構成され、第１実施例と同じくループフィ
ルタ３と増幅器４が正側３□４１と負側３□＋ ４２の
２系統の回路で処理し、正側の出力電圧＋Ｖと、負側の
出力電圧−Ｖを、電圧制御発振器６の周波数可変素子６
１の両端ａ、ｂに印加して差分をとり電圧制御発振器６
の出力Ｐｖを分周器７を介して入力の基準信号Ｆｍに位
相同期するとともにその発生雑音を低減する。
ルタ３と増幅器４が正側３□４１と負側３□＋ ４２の
２系統の回路で処理し、正側の出力電圧＋Ｖと、負側の
出力電圧−Ｖを、電圧制御発振器６の周波数可変素子６
１の両端ａ、ｂに印加して差分をとり電圧制御発振器６
の出力Ｐｖを分周器７を介して入力の基準信号Ｆｍに位
相同期するとともにその発生雑音を低減する。
第２図の第１実施例と、第４図の第２実施例の何れにお
いても、電圧制御発振器６の出力周波数ＦＶの制御に必
要な制御電圧＋Ｖ、−Ｖを得るためのループフィルタ３
１、３ｇの出力を増幅する増幅器４１。
いても、電圧制御発振器６の出力周波数ＦＶの制御に必
要な制御電圧＋Ｖ、−Ｖを得るためのループフィルタ３
１、３ｇの出力を増幅する増幅器４１。
４！の増幅利得を、発生雑音の抑圧のために特に上げる
ことがないので、増幅器４１．４２で雑音成分が不必要
に増幅されることが無い。更に増幅器４１゜４８の出力
電圧に重畳するコモンモードの雑音も電圧制御発振器６
の制御素子６１の両端に印加する時に同時に除去される
ので、電圧制御発振器６は従来例における低域通過フィ
ルタ５が無くても低雑音化される。
ことがないので、増幅器４１．４２で雑音成分が不必要
に増幅されることが無い。更に増幅器４１゜４８の出力
電圧に重畳するコモンモードの雑音も電圧制御発振器６
の制御素子６１の両端に印加する時に同時に除去される
ので、電圧制御発振器６は従来例における低域通過フィ
ルタ５が無くても低雑音化される。
以上説明した如く、本発明によれば、ＰＬＬループ内の
雑音成分を不必要に増幅することが無く、更に増幅器の
出力に重畳するコモンモード雑音も同時に除去され、電
圧制御発振器が低雑音化されるので、位相同期ループを
用いた広帯域発振器の雑音性能を向上する効果が得られ
る。
雑音成分を不必要に増幅することが無く、更に増幅器の
出力に重畳するコモンモード雑音も同時に除去され、電
圧制御発振器が低雑音化されるので、位相同期ループを
用いた広帯域発振器の雑音性能を向上する効果が得られ
る。
第１図は本発明の位相同期ループ発振器の基本構成を示
す原理図、 第２図は本発明の第１実施例の位相同期ループ発振器の
構成を示すブロック図、 第３図は本発明の実施例の動作を説明するための制御信
号電圧の波形図、 第４図は本発明の第２実施例の位相同期ループ発振器の
構成を示すブロック図、 第５図は従来の位相同期ループ発振器のブロック図、 第６図は従来の位相同期ループ発振器のＦ−Ｖ特性図で
ある。 図において、 １は基準発振器、２は位相比較器、３．、３ｍはループ
フィルタ、４１．４ｍは増幅器、 ′→→−６は
電圧制御発振器、７は分周器である。 （幻 ４７本 イＲ−仄 Ｅり （ｂ） ｆ圧ｆｌｅ′Ｐ４ｃｌｔ！Ｊ しｃｒ）ｔｎ
ｒｉＨ１ｔ！水金１ＲｔｆＮｔイ６康矧ルーグ・発ｔＬ
ｔ ｔｙｙ委不葺戚をがヂや理図′！ｂ １ 図 臼 負側 人発明ｎ實杷分１ｎ勧σΣ説萌すうｔ豹の１９２４客号
を互ρ波形図邦 図 ｔｎｎ兼叡 ？：１．釆内 イ立オｇ同期ンレーブφ≦報Ｍｎｒ−Ｖ
才１刊り図７も 図
す原理図、 第２図は本発明の第１実施例の位相同期ループ発振器の
構成を示すブロック図、 第３図は本発明の実施例の動作を説明するための制御信
号電圧の波形図、 第４図は本発明の第２実施例の位相同期ループ発振器の
構成を示すブロック図、 第５図は従来の位相同期ループ発振器のブロック図、 第６図は従来の位相同期ループ発振器のＦ−Ｖ特性図で
ある。 図において、 １は基準発振器、２は位相比較器、３．、３ｍはループ
フィルタ、４１．４ｍは増幅器、 ′→→−６は
電圧制御発振器、７は分周器である。 （幻 ４７本 イＲ−仄 Ｅり （ｂ） ｆ圧ｆｌｅ′Ｐ４ｃｌｔ！Ｊ しｃｒ）ｔｎ
ｒｉＨ１ｔ！水金１ＲｔｆＮｔイ６康矧ルーグ・発ｔＬ
ｔ ｔｙｙ委不葺戚をがヂや理図′！ｂ １ 図 臼 負側 人発明ｎ實杷分１ｎ勧σΣ説萌すうｔ豹の１９２４客号
を互ρ波形図邦 図 ｔｎｎ兼叡 ？：１．釆内 イ立オｇ同期ンレーブφ≦報Ｍｎｒ−Ｖ
才１刊り図７も 図
Claims (1)
- 【特許請求の範囲】 入力信号（Ｆ＿Ｒ）を基準とし位相比較する位相比較器
（２）と該位相比較器の出力の位相誤差εを積分し電圧
を出力するループフィルタ（３）と該ループフィルタの
出力電圧を増幅する増幅器（４）と該増幅器の出力を制
御電圧として発振周波数を変化する周波数可変素子（６
１）に印加し制御された発振周波数（Ｆ＿Ｖ）の信号を
出力する電圧制御発振器（６）と該電圧制御発振器の出
力周波数を外部からの設定信号Ｃにより１／Ｎに分周す
る分周器（７）からなり、該分周器の出力（Ｆ＿Ｐ）を
前記位相比較器で位相比較し該電圧制御発振器の出力信
号Ｆ＿Ｖを入力の基準信号Ｆ＿Ｒに位相同期させる位相
同期ループにおいて、 該位相比較器（２）の出力の位相誤差εを正負の両極性
（＋ε、−ε）で取り出し、該位相誤差を積分するルー
プフィルタ（３）と該積分出力を増幅する増幅器（４）
として正側と負側の２系統の回路（３＿１、４＿１；３
＿２、４＿２）を具え、該２系統回路の各出力電圧（＋
Ｖ、−Ｖ）を前記電圧制御発振器（６）の周波数可変素
子（６１）の両端（ａ、ｂ）に印加するようにしたこと
を特徴とする位相同期ループ発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1064221A JPH02244821A (ja) | 1989-03-16 | 1989-03-16 | 位相同期ループ発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1064221A JPH02244821A (ja) | 1989-03-16 | 1989-03-16 | 位相同期ループ発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02244821A true JPH02244821A (ja) | 1990-09-28 |
Family
ID=13251831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1064221A Pending JPH02244821A (ja) | 1989-03-16 | 1989-03-16 | 位相同期ループ発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02244821A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008048320A (ja) * | 2006-08-21 | 2008-02-28 | Nec Electronics Corp | Ｐｌｌ回路 |
| JP2009543463A (ja) * | 2006-06-30 | 2009-12-03 | クゥアルコム・インコーポレイテッド | 雑音除去を有するループフィルタ |
| JP2010063054A (ja) * | 2008-09-08 | 2010-03-18 | Renesas Technology Corp | Ｐｌｌ回路および通信用半導体集積回路装置 |
-
1989
- 1989-03-16 JP JP1064221A patent/JPH02244821A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009543463A (ja) * | 2006-06-30 | 2009-12-03 | クゥアルコム・インコーポレイテッド | 雑音除去を有するループフィルタ |
| US8593216B2 (en) | 2006-06-30 | 2013-11-26 | Qualcomm Incorporated | Loop filter with noise cancellation |
| JP2008048320A (ja) * | 2006-08-21 | 2008-02-28 | Nec Electronics Corp | Ｐｌｌ回路 |
| JP4668868B2 (ja) * | 2006-08-21 | 2011-04-13 | ルネサスエレクトロニクス株式会社 | Ｐｌｌ回路 |
| JP2010063054A (ja) * | 2008-09-08 | 2010-03-18 | Renesas Technology Corp | Ｐｌｌ回路および通信用半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100884170B1 (ko) | 위상동기루프용 디지털 위상 검출기 | |
| CA2104182C (en) | Double conversion digital tuning system | |
| US5825252A (en) | Synthesized oscillation circuit | |
| US7656208B2 (en) | PLL oscillation circuit | |
| US7158602B2 (en) | Phase locked loop circuit and clock reproduction circuit | |
| US6297693B1 (en) | Techniques for synchronizing a self oscillating variable frequency modulator to an external clock | |
| US6825729B2 (en) | Frequency synthesizer with sigma-delta modulation | |
| US6717476B2 (en) | Modulator | |
| KR20050071644A (ko) | 오프셋 위상동기루프를 사용하는 통신 송신기 | |
| CA1289633C (en) | Pll frequency synthesizer | |
| JPH02244821A (ja) | 位相同期ループ発振器 | |
| JPH0340333A (ja) | チューナ選局装置 | |
| US4816782A (en) | Modulation sensitivity correction circuit for voltage-controlled oscillator | |
| US5432855A (en) | Stereo and dual audio signal identifying system | |
| EP0497801B1 (en) | A phase locked loop for producing a reference carrier for a coherent detector | |
| WO2003019788A1 (en) | System and method for wide dynamic range clock recovery. | |
| US20040196941A1 (en) | Clock recovery circuit capable of automatically adjusting frequency range of VCO | |
| KR950003357B1 (ko) | 대역통과 여파기 | |
| KR0159208B1 (ko) | 통신 시스템에서의 if 신호발생장치 | |
| JP2810580B2 (ja) | Ｐｌｌ検波回路 | |
| SU1589388A1 (ru) | Цифровой синтезатор частот с частотной модул цией | |
| KR950012956B1 (ko) | 주파수 변조 검파회로 | |
| JP2000041203A (ja) | フィルタ回路 | |
| JPS5947496B2 (ja) | 受信機 | |
| KR960027347A (ko) | 이득 제어 기능을 갖는 광대역 위상동기루프(pll) 주파수 합성기 |