KR0159208B1 - 통신 시스템에서의 if 신호발생장치 - Google Patents
통신 시스템에서의 if 신호발생장치 Download PDFInfo
- Publication number
- KR0159208B1 KR0159208B1 KR1019950054525A KR19950054525A KR0159208B1 KR 0159208 B1 KR0159208 B1 KR 0159208B1 KR 1019950054525 A KR1019950054525 A KR 1019950054525A KR 19950054525 A KR19950054525 A KR 19950054525A KR 0159208 B1 KR0159208 B1 KR 0159208B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- pass filter
- splitter
- output
- frequency
- Prior art date
Links
- 238000004891 communication Methods 0.000 title abstract description 6
- 239000013078 crystal Substances 0.000 claims abstract description 14
- 238000010295 mobile communication Methods 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 230000006641 stabilisation Effects 0.000 abstract description 2
- 238000011105 stabilization Methods 0.000 abstract description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000001413 cellular effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
본 발명은 통신 시스템에서의 IF 신호발생장치, 즉 개인 휴대 통신 서비스 시스템의 기지국에서 소정 주파수의 IF 신호발생의 안정화와 성능을 개선하기 위한 PLL 주변 회로인 IF 신호발생회로에 관한 것으로, 위상 검출기, 저역 통과 필터 등을 포함하여 구성된 PLL회로를 이용한 IF 신호발생장치에 있어서, 상기 위상 검출기 및 저역 통과 필터에 연결되어 소정 대역의 주파수를 발진하는 전압 제어 크리스탈 발진기와, 상기 전압 제어 크리스탈 발진기의 출력 신호로부터 정밀한 신호를 추출하기 위한 제1대역 통과 필터, 상기 제1대역 통과 필터에서의 손실을 보상하기 위한 제1신호 증폭기와, 상기 제1신호 증폭기의 출력신호를 복조용 신호와 피드백 신호로 분리하는 제1스플리터와, 상기 제1스플리터로부터 분리되어 출력되는 복조용 신호의 레벨을 적절히 하여 안정하고도 정확한 IF 신호를 발생하는 제2신호 증폭기 및 제2스플리터와, 상기 제1스플리터로부터 분리되어 출력되는 피드백 신호를 상기 위상 검출기의 입력신호로 만들어 주기 위한 믹서 및 온도보상 크리스탈 발진기와, 상기 믹서를 통해 출력되는 소정 주파수 신호로부터 정밀한 신호를 출력하기 위한 제2대역 통과 필터 및 신호 증폭기를 포함하여 구성되어, 기존 방식에서의 신호의 불안정성과 두 IF 신호의 정확한 90°위상 오차, 그리고 고주파 신호의 보드내 전파잡음을 감소시킴으로써, PCS 시스템의 성능을 향상시킬 수 있고, 이에 따라 양질의 통신 서비스를 제공할 수 있다.
Description
제1도는 기지국의 송수신 신호처리 시스템의 간략 블럭 구성도.
제2도는 일반적인 PLL 회로의 블럭 구성도.
제3도는 상기 제2도에 따른 PLL의 특성 곡선을 보여주는 도면.
제4도는 종래의 IF 신호발생장치의 블럭 구성도.
제5도는 본 발명에 따른 IF 신호발생장치의 블럭 구성도.
* 도면의 주요부분에 대한 부호의 설명
115 : 위상 검출기 117 : 전압제어 크리스탈 발진기
118, 125 : 대역 통과 필터 119, 121, 126 : 신호증폭기
120, 122 : 스플리터 123 : 믹서
124 : 온도보상 크리스탈 발진기
본 발명은 통신 시스템에서의 IF 신호발생장치, 즉 개인 휴대 통신 서비스(Personal Communication Service; 이하 PCS라 칭함) 시스템의 기지국에서 21.4MHz IF(Intermediate Frequency) 신호의 발생장치에 관한 것으로서, 특히 상기 PCS 시스템의 기지국에서 소정 주파수의 IF 신호발생의 안정화와 성능을 개선하기 위한 PLL 주변 장치에 관한 것이다.
일반적으로, 기지국에서 송수신되는 신호를 처리하는 기지국의 신호처리 시스템은 제1도에 도시되어 있는 바와 같이, 크게 세부분으로 나누어진다.
즉, 상기 기지국은 이동국(101)으로부터 전송되는 신호를 안테나(102)를 통하여 받아 IF대역으로 복조하는 RF대역 신호 처리부(103)와, 상기 RF대역 신호 처리부(103)의 IF대역의 신호를 기저대역으로 복조하는 IF대역 신호 처리부(104)와, 마지막으로 상기 IF대역 신호 처리부(104)를 통과한 신호에서 각 사용자의 정보 호를 추출하여 제어국 및 교환국(106)으로 전송하는 기저 대역 신호 처리부(105)로 구성된다.
상기 기저 대역 신호가 최종적인 RF신호로 변조되기 위해서는 두세 번 정도의 IF변조를 거치게 되는데, 이때, 소정 주파수 예컨대 잠정적으로 결정한 임의의 21.4MHz는 첫번째 IF주파수이다.
PCS는 기존의 셀룰러 이동 통신 방식과는 달리 기저 대역의 대역폭이 5MHz 이상 10~15MHz까지도 확장 가능해야 하므로 첫번째 IF주파수는 최소한 20MHz 이상이 되어야 한다.
상기와 같이 복조를 위한 IF신호를 발생시키기 위해서는 PLL회로가 필요하며 기본적인 PLL회로는 제2도에 도시된 바와 같다.
제2도는 일반적인 PLL회로의 블럭구성도로, PLL(phase-locked loop)회로는 어느 특정한 시스템이 다른 시스템을 추적하도록 하는 회로이다.
다시 말해서, 상기 PLL은 오실레이터에 의해 발생하는 출력 신호를 위상은 물론 주파수에 있어서도 기준 신호 혹은 입력신호와 동기시키는 회로이다.
동기된 혹은 잠긴(locked) 상태에서 오실레이터의 출력 신호와 기준 신호간의 위상 오차는 0이거나 매우 작다.
만일 위상 오차가 매우 크게 발생하였더라도 제어 메커니즘(control mechanism)이 오실레이터에 작용하여 위상 오차가 최소로 줄어들도록 한다.
상기와 같은 PLL은 제2도에 도시된 바와 같이 세개의 기본적인 블럭으로 구성되어 있다.
w1 각 주파수의 기준신호(u1(t))와 w2 각 주파수의 출력 신호(u2(t))를 입력하여 각각의 신호의 위상을 비교출력하는 위상 검출기(phase detector; 이하 PD라 침함)(200)와, 상기 PD(200)로부터 출력되는 비교출력신호(d(t))를 입력하여 그 신호에 해당하는 직류성분의 저역의 주파를 통과시키는 루프 필터(loop filter; 이하 LF라 침함)(201)와, 상기 LF(201)로부터 출력되는 직류전압(f(t))에 따라 w2 각 주파수의 신호를 출력하는 전압제어 발진기(voltage-controlled oscillator; 이하 VCO라 칭함)(202)로 구성된다.
상기 VCO(202)로부터 출력되는 w2 각 주파수 신호(u2(t))가 상기 위상 검출기(200)에 입력신호로 입력된다.
상기와 같이 구성되는 PLL회로의 동작을 설명하면 다음과 같다.
상기 VCO(202)는 각 주파수 w2로 발진하며, 상기 w2는 상기 LF(201)의 출력 신호(f(t))에 의해 결정된다.
즉, 각 주파수 w2는,
여기서 wo는 상기 VCO(202)의 중심 주파수이고, ko는 s-1V-1단위의 이득이다.
상기 식(1)을 보여주는 PLL의 특성곡선이 제3도에 도시되어 있다.
상기 PD(200)는 출력 신호의 위상과 기준 신호의 위상을 비교하여 신호(d(t))를 출력시킨다.
상기 d(t)는 근사적으로 위상 오차 θ에 비례하고, 최소한 다음과 같은 식 (2)에 의해 제한된 범위 내에 있다.
여기서, 상기 kd는 PD의 이득으로 단위는 volts이며, θ는 u1(t)과 u2(t)의 위상차로 정의된 위상 오차이다.
상기 PD의 출력 신호(d(t))는 dc성분과 여기에 더해진 ac성분으로 구성된다.
ac성분은 원하지 않는 신호이며, 따라서 상기 LF에 의해 제거되고, 대부분의 경우 1차(first order)의 저역 통과 필터가 사용된다.
한편, 상기 PLL회로에 있어서 VCO 대신 전류 제어 발진기(current-controlled oscillator; CCO)를 사용할 수도 있다.
따라서, 상기 전류 제어 발진기를 사용하는 경우에는 위상 검출기의 출력 신호가 전압원이 아닌 제어된 전류원이 되나, 동작 원리는 동일하다.
제4도는 상기와 같은 PLL을 이용한 종래의 IF 신호발생장치의 블럭 구성도로서, 상기 IF 신호의 발생동작을 설명하면 다음과 같다.
위상 검출기(107)는 GPS로부터 10MHz의 기준 신호(114)를 받아들이고 이를 주파수 분주기로부터 나오는 출력 신호와 비교한다.
상기 위상 검출기(107)로부터 나오는 교류 성분의 신호를 제거하기 위하여 저역 통과 필터(108)가 사용된다.
기존의 셀룰러 이동 통신 등에서는 기저 대역 신호의 대역폭이 PCS에 비하여 상대적으로 작고 이에 따라 첫번째 IF 주파수도 상대적으로 낮으므로 VCO(109)에서 발생하는 주파수가 20MHz 이하의 정도이다.
상기 VCO(109)의 출력 신호는 레벨 변환기(110)에 의하여 주파수 분주기가 받아들이기에 적절한 수준으로 신호의 레벨이 변경된다.
1/4 주파수 분주기(111)와 1/2주파수 분주기(112)도 일반적인 TTL IC로 구성되어 있으며, 위상 검출기에서 요구하는 입력 신호(113)의 주파수에 따라 주파수 분주기는 그 수와 모양에 있어 여러가지 형태로 구성될 수 있다.
상기 1/4 주파수 분주기에서는 서로 90°의 위상 오차를 갖는 IF 신호가 발생한다.
그러나, 상기와 같은 방식이 PCS 시스템에 적용될 경우 20MHz 정도의 IF신호를 발생시키기 위하여 VCO는 80MHz 정도의 신호를 발생시켜야 하며 이러한 고주파 신호는 다음 단의 TTL IC가 처리하기 어려운 신호이며 신호가 보드상에서 날아다님으로써 보드상의 잡음을 증가시키는 문제점이 있었다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 전압 제어 발진기가 아닌 전압 제어 크리스탈 발진기를 사용하고, 보다 더 정밀한 신호를 추출하기 위하여 다수의 대역 통과 필터와 신호증폭기를 이용함으로써 신호의 불안정성과 두 IF신호의 정확한 90°위상 오차, 고주파 신호의 보드내 잡음 등을 제거하여 PCS 시스템의 성능을 향상시킬 수 있는 PCS 시스템에서 IF 신호발생회로를 제공하는 데에 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 특징은, 위상 검출기, 저역 통과 필터 등을 포함하여 구성된 PLL 회로를 이용한 IF 신호발생장치에 있어서, 상기 위상 검출기 및 저역 통과 필터에 연결되어 소정 대역의 주파수를 발진하는 전압 제어 크리스탈 발진기와, 상기 전압 제어 크리스탈 발진기의 출력신호로부터 정밀한 신호를 추출하기 위한 제1대역 통과 필터, 상기 제1대역 통과 필터에서의 손실을 보상하기 위한 제1신호 증폭기와 상기 제1신호 증폭기의 출력신호를 복조용 신호와 피드백신호로 분리하는 제1스플리터와, 상기 제1스플리터로부터 분리되어 출력되는 복조용 신호의 레벨을 적절히 하여 안정하고도 정확한 IF신호를 발생하는 제2신호 증폭기 및 제2스플리터와, 상기 제1스플리터로부터 분리되어 출력되는 피드백 신호를 상기 위상 검출기의 입력신호로 만들어 주기 위한 믹서 및 온도보상 크리스탈 발진기와, 상기 믹서를 통해 출력되는 소정 주파수 신호로부터 정밀한 신호를 출력하기 위한 제2대역 통과 필터 및 신호 증폭기를 포함하여 구성되는 데에 있다.
이하, 첨부된 제5도면을 참고하여 본 발명에 의한 PCS 시스템에서 IF 신호발생장치를 설명한다.
제5도의 IF 신호발생장치회로의 위상 검출기(115)는 제4도에서와 마찬가지로 10MHz의 기준 신호와 신호 증폭기(126)의 출력신호(128)를 비교한다.
그리고, 저역 통과 필터(116)는 상기 위상 검출기(115)의 출력 신호중 교류 성분을 제거한다.
상기 저역 통과 필터(116) 다음 단에는 제4도의 VCO가 아닌 전압 제어 크리스탈 발진기(Voltage Controlled crystal Oscillator; 이하, VCXO라 칭함)(117)가 사용된다.
상기 VCXO(117)는 21.4MHz를 발생시키고, 보다 정밀한 신호를 추출하기 위하여 대역 통과 필터(118)를 사용하며, 상기 대역통과 필터(118)에서의 손실을 보상하기 위해서는 신호 증폭기(119)를 사용하며, 스플리터(120)를 사용하여 복조용 신호(130)와 루프용 신호(129)를 나누어 출력시킨다.
상기 복조용 신호(130)의 레벨을 적절히 하기 위하여 신호 증폭기(121)와 스플리터(122)를 한번 더 사용한다.
상기 루프용 신호(129)는 21.4MHz로서 온도보상 크리스탈 발진기(TCXO)(124)에서 발생시키는 18.9MHz 신호와 믹서(123)에서 곱하여진다.
상기 믹서(123)의 출력신호 2.5MHz를 보다 정확하게 만들어 주고자 대역 통과 필터(125)와 신호 증폭기(126)를 한번 더 사용한다.
또한, 이와 같은 PLL IC를 포함하는 PLL회로를 주변 회로와 차단시켜 줌으로써 고주파 신호가 보드상에서 돌아다니지 않도록 한다.
그리고, 서로 90°의 위상 오차를 갖는 IF신호의 발생은 시스템의 다른 부분에서 처리하도록 함으로써 PLL회로에서는 동상의 신호만 발생시키도록 하여 회로를 단순화시킨다.
상기와 같은 구성으로 이루어져 동작하는 본 발명의 PLL 회로는 기존 방식에서의 신호의 불안정성과 두 IF신호의 정확한 90°위상 오차, 그리고 고주파 신호의 보드내 전파잡음을 감소시킴으로써, PCS 시스템의 성능을 향상시킬 수 있고, 이에 따라 양질의 통신 서비스를 제공할 수 있다.
Claims (1)
- 위상 검출기, 저역 통과 필터 등을 포함하여 구성된 PLL회로를 이용한 IF 신호발생장치에 있어서, 상기 위상 검출기 및 저역 통과 필터에 연결되어 소정 대역의 주파수를 발진하는 전압 제어 크리스탈 발진기와; 상기 전압 제어 크리스탈 발진기의 출력 신호로부터 정밀한 신호를 추출하기 위한 제1대역 통과 필터; 상기 제1대역 통과 필터에서의 손실을 보상하기 위한 제1신호 증폭기와; 상기 제1신호 증폭기의 출력신호를 복조용 신호와 피드백 신호로 분리하는 제1스플리터와; 상기 제1스플리터로부터 분리되어 출력되는 복조용 신호의 레벨을 적절히 하여 안정하고도 정확한 IF 신호를 발생하는 제2신호 증폭기 및 제2스플리터와; 상기 제1스플리터로부터 분리되어 출력되는 피드백 신호를 상기 위상 검출기의 입력신호로 만들어 주기 위한 믹서 및 온도보상 크리스탈 발진기와; 상기 믹서를 통해 출력되는 소정 주파수 신호로부터 정밀한 신호를 출력하기 위한 제2대역 통과 필터 및 신호 증폭기를 포함하여 구성되는 것을 특징으로 하는 통신 시스템에서의 IF 발생장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950054525A KR0159208B1 (ko) | 1995-12-22 | 1995-12-22 | 통신 시스템에서의 if 신호발생장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950054525A KR0159208B1 (ko) | 1995-12-22 | 1995-12-22 | 통신 시스템에서의 if 신호발생장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970055849A KR970055849A (ko) | 1997-07-31 |
| KR0159208B1 true KR0159208B1 (ko) | 1998-12-01 |
Family
ID=19443117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950054525A KR0159208B1 (ko) | 1995-12-22 | 1995-12-22 | 통신 시스템에서의 if 신호발생장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0159208B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100463648B1 (ko) * | 1997-12-10 | 2005-04-06 | 주식회사 팬택앤큐리텔 | 무선가입자망 시스템의 중간 주파수 시험신호 발생장치 |
-
1995
- 1995-12-22 KR KR1019950054525A patent/KR0159208B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970055849A (ko) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3173788B2 (ja) | デジタル伝送装置および直接変換レシーバ | |
| US5950119A (en) | Image-reject mixers | |
| KR100397716B1 (ko) | 송신기및송수신기 | |
| US6483880B2 (en) | Radio equipment and peripheral apparatus | |
| US8374283B2 (en) | Local oscillator with injection pulling suppression and spurious products filtering | |
| JP4083116B2 (ja) | 低漏洩局部発振器システム | |
| JPS623621B2 (ko) | ||
| EP0500516A2 (en) | Broad band frequency synthesizer for quick frequency retuning | |
| KR19990071777A (ko) | 피드포워드를 갖는 고안정성 주파수 합성기 루프 | |
| CN101771382A (zh) | 一种利用直接数字合成技术实现频率微调的方法及装置 | |
| US5712602A (en) | Phase-locked oscillator for microwave/millimeter-wave ranges | |
| US6825729B2 (en) | Frequency synthesizer with sigma-delta modulation | |
| KR19980087241A (ko) | 위상동기루프를 사용한 주파수 합성기의 락-업 고속화회로 | |
| KR0159208B1 (ko) | 통신 시스템에서의 if 신호발생장치 | |
| US20190372823A1 (en) | Circuits and systems for wideband quadrature signal generation | |
| US4097816A (en) | Tuning system | |
| US11398827B1 (en) | Phase-locked loop with phase noise cancellation | |
| JP3567779B2 (ja) | シンセサイザ及び基準信号生成回路 | |
| KR970008805B1 (ko) | 이득 제어 기능을 갖는 광대역 위상동기루프(pll) 주파수 합성기 | |
| KR930002607B1 (ko) | 텔레비젼 채널 변조회로 | |
| KR101865324B1 (ko) | 피아 식별기의 주파수 합성 장치 | |
| KR101865323B1 (ko) | 피아 식별기의 주파수 합성 방법 | |
| JPS6089155A (ja) | 位相同期方式 | |
| JP3053838B2 (ja) | 映像中間周波回路 | |
| KR100845689B1 (ko) | Ｐｌｌ 주파수 합성기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080805 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |