CN101478000B - 用于功率半导体器件的改进的锯齿电场漂移区域结构 - Google Patents
用于功率半导体器件的改进的锯齿电场漂移区域结构 Download PDFInfo
- Publication number
- CN101478000B CN101478000B CN2008101850826A CN200810185082A CN101478000B CN 101478000 B CN101478000 B CN 101478000B CN 2008101850826 A CN2008101850826 A CN 2008101850826A CN 200810185082 A CN200810185082 A CN 200810185082A CN 101478000 B CN101478000 B CN 101478000B
- Authority
- CN
- China
- Prior art keywords
- power device
- semiconductor power
- thin layer
- type
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 230000005684 electric field Effects 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 230000005669 field effect Effects 0.000 claims abstract description 4
- 238000009826 distribution Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 7
- 238000002347 injection Methods 0.000 claims 6
- 239000007924 injection Substances 0.000 claims 6
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 2
- 150000004706 metal oxides Chemical class 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 230000008569 process Effects 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 240000007762 Ficus drupacea Species 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66128—Planar diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种形成在半导体衬底上的半导体功率器件。该半导体功率器件进一步包含在半导体衬底的漂移区域上的若干排传导形式相互交替的水平柱薄层，其每一个薄层的厚度确保当半导体功率器件导通时候可以击穿该薄层。在一个特定的实施方式中，该薄层的厚度满足电荷平衡公式：q*ND*WN＝q*NA*WP和击穿条件WP＜2*WD*[ND/(NA+ND)]，其中ND和WN代表N型层160的掺杂浓度和厚度，而NA和WP代表P型层的掺杂浓度和厚度；WD代表耗尽宽度；q代表电子电荷，可以相互抵消。该器件在击穿电压下达到接近理想矩形电场分布和类似锯齿的边缘(ridges)。在另外一个特定实施例中，半导体功率器件还包括一个金属氧化物场效应晶体管(MOSFET)。在另外一个特定实施例中，该半导体功率器件还包括一个功率二极管。
Description
技术领域
本发明涉及半导体功率器件。尤其涉及应用在功率半导体器件中制造可以获得据齿形电场分布的改进的漂移区域的新结构和新方法，例如：绝缘栅极双极晶体管(IGBT)，功率MOSFET，发射极开关类晶闸管和功率二极管。
背景技术
由于正向阻断电压和导通压降之间的权衡取舍，配置和制造垂直功率器件的传统技术在进一步改进性能上面临着诸多困难和限制。该性能还进一步受到转换速度和器件的导通状态正向压降之间的权衡取舍的限制，该导通状态正向压降在正向传导的过程中受电导率调制。形成在半导体功率器件的外延层上的漂移区域需要减少掺杂浓度来阻却高电压。然而，低掺杂区域的存在导致了高电阻、正向传导减少、功效降低和发热性的增加。双极器件如IGBT和发射极开关类晶闸管通过在传导过程中的低掺杂漂移区域的高级别少数载流子注入来改进导通压降。然而，该种情况的弊端是转换性能的降低。
改进垂直功率器件的一个主要方面是改进漂移区域的电场分布。典型的垂直功率器件在正向阻却模式中是具有三角形电场分布还是具有梯形的电场分布，是分别取决于其是否具有非击穿设计或者击穿(punch through)设计。然而，这些电场分布需要比必要的漂流区域厚度还厚的漂流区域。理想的矩形电场分布需要的阻性漂流区域的厚度最小。该情况如图5所示，并在稍后的公开中详细描述。
图1(现有技术)是传统的绝缘栅极双极晶体管(IGBT)的横截面示意图。IGBT是一个结合了金属氧化物半导体(MOS)栅极控制和双极电流机构的半导体功率器件。金属氧化物半导体场效应晶体管(MOSFET)和双极节晶体管(BJT)的功能特性都结合在IGBT中。IGBT的性能特征是为了获得比MOSFET更高的电流密度和比BJT更快的转换特性。基于这些原因，IGBT器件应用于高电压(＞10kw)低频和中频(高至30KHZ)应用中。然而，如图1所示的传统IGBT仍然面临着漂移区域的电场不具有理想的矩形形状的技术限制。因此，漂移区域的厚度需要大于必须的最小厚度从而来承受阻却电压。
因此，有必要为半导体功率器件提供在漂移区域具有改进电场的新的结构。希望应用了新的和改进的漂移区域结构从而能提供改进的漂移区域电场的半导体功率器件能够获得和传统半导体功率器件同样的电压阻却能力，例如，传统的IGBT，在漂移区域的厚度上显著减少了20％。进一步希望提供具有更薄的漂移区域的改进的半导体功率器件来获得改进的正向压降和转换性能，以此拓宽包括但是不局限于IGBT，功率二极管，功率闸流体和功率MOSFET的半导体功率器件的应用。
发明内容
本发明的一个目的是提供一种新的和改进的器件结构和制造方法，来为半导体功率器件提供一个漂移区域，例如基于传导模式中具有批量硅的IGBT可以获得高电压阻却能力。改进的漂移区域由若干排水平交替排列的P型导电型和N型导电型的水平柱薄层构成。选择薄掺杂层的掺杂浓度和厚度来达到相邻的P型层和N型层之间的电荷平衡。另外，在P型层的厚度和掺杂浓度的选择上，要使其可以承受来自于其顶部和底部的N型层的内建电势的击穿。这对于确保该设备的正向传导操作期间的电流是关键的。
特别的，本发明的一个目的是为半导体功率器件提供一个新的和改进的器件结构和制作方法，例如IGBT，通过应用可以达到电荷平衡的若干排水平交替排列的P型导电型和N型导电型的水平柱薄层，可以获得高电压应用，因此在正向阻却的过程中可以实现据齿形的电场分布。该电场使漂移区域获得了最佳的电压阻却能力，并且相对传统的IGBT来讲，需要降低20％的漂移区域厚度。
本发明的另一个目的是为半导体功率器件的漂移区域的漂移层提供交替的P型和N型掺杂层。半导体功率器件的击穿电压不取决于P层和N层的掺杂浓度。因此，只要维持电荷平衡，且P层经受得了来自于临近PN结的内置耗尽宽度的击穿，就可以大大增加掺杂级别。
本发明的另外一个目的是提供一个新的和改进的器件结构和制造方法来 提供改进的锯齿形IGBT，该IGBT利用若干排水平交替排列的不同传导类型的水平柱薄层来实现高压应用，利用这些水平柱薄掺杂层所产生的退耦效应来减少栅漏电容。这些薄掺杂层的厚度和掺杂浓度应该能维持电荷平衡，并且P层可以承受来自于临近PN结的内置耗尽宽度的击穿。
本发明的另外一个目的是提供一个新的和改进的器件结构和制造方法，该方法在击穿电压不受损失的情况下，通过增加漂移区域的掺杂浓度来制造具有减少的电阻和改进的交换速度的半导体功率器件。该新的器件结构和制造方法由若干排水平交替排列的不同导电型的多元水平柱薄层实现。这些薄掺杂层的厚度应该达到可以维持电荷平衡的程度，并且P层可以承受来自于临近PN结的内置耗尽宽度的击穿。
简而言之，在一个优选实施方式中，本发明公开了一个形成在半导体衬底上的半导体功率器件。该半导体功率器件进一步包括在半导体衬底上的漂移区域中的若干排水平交替排列的P型和N型层多元水平柱薄层，该每一个薄层都具有可以使电荷平衡且P型层可以承受来自于相邻层的内置耗尽宽度击穿的掺杂浓度和厚度。
另外，该发明还公开了在半导体衬底上制作半导体功率器件的方法。该方法包括在半导体衬底的漂移区域上形成若干排水平交替排列的不同导电型的多元水平柱薄层的步骤。
当阅读了以下结合附图对优选实施列的具体描述以后，本发明的这些和其他的效果和优点对于本领域的普通技术人员来说无疑是明显的。
附图说明
图1是现有技术中传统IGBT的横截面示意图。
图2是本发明在漂移区域具有交替P型层和N型层的锯齿型IGBT的横截面示意图。
图3A和图3B是本发明漂移层具有水平P层且在P层的顶部和底部具有相邻N层的两个不同设计的横截面示意图。
图4是电流—电压图，该电流—电压图比较了现有技术中具有N漂移区域的1200V IGBT和本发明中两种不同锯齿型IGBT器件的正向电压阻却性能。
图5是传统IGBT和两种具有不同锯齿型的IGBT器件在击穿电压情况下沿着漂移区域的垂直电场的对比图。
图6是对比传统IGBT和本发明两种具有锯齿型的IGBT器件的正向传导性能的电流—电压图。
图7A和图7分别是传统功率MOSFET和锯齿型功率MOSFET的横截面示意图。
图8A和图8B分别是传统功率二极管和锯齿型功率二极管的横截面示意图。
具体实施方式
本发明公开了一项实现电场形状接近理想的矩形的漂移区域的技术。为了举例说明，本发明使用了垂直平面绝缘栅双极型晶体管。然而，如前面所述，该技术可以应用于所有垂直/横向半导体功率器件。
如图2所示的锯齿型IGBT100的横截面示意图，该IGBT可以作为集成电路(未特别指出)的一个组件。IGBT100形成在半导体衬底105上，该半导体衬底105具有第一导电型，例如，P型衬底105。具有第二导电型的外延层110，N-外延层110，设置在P型衬底105的顶部。IGBT100是一个垂直IGBT器件，该垂直IGBT器件具有一个设置在衬底的底表面的集电极120和一个设置在顶表面的发射极130。栅极135设置在绝缘层125的顶部。一个发射区115形成在发射极130的下面，被P-体区域140包围，该P-体区域140在发射极N-区115下延伸开来，从P+区域145延伸至栅极绝缘层125下面的区域。当施加一超过阈值电压的栅极电压时，NPN双极晶体管就导通。电流从发射区域115通过P-体区域140和P+区域145流向作为N外延层110一部分的漂移区域，再流到衬底105最后流到集电极120。
垂直IGBT器件100还包含若干排形成在漂移外延层110上的P-掺杂水平柱150，因此形成了交替排列的N-型水平柱(column)160和P-型水平柱150。图3A和3B更详细的展示了掺杂N-型水平柱150和P-型水平柱160。图3A是柱150和160的一种可能结构的尺寸，该结构标示为IGBT1。对IGBT1，P-型水平柱150宽度为1μm，且N-型水平柱160宽度为1μm。图3B是另外一种结构的柱150和160的尺寸，该结构标示为IGBT2。对于IGBT2， P-型水平柱150宽度为0.05μm，N-型水平柱160的宽度为16μm。水平柱150和160的宽度可以根据下列公式计算。电荷平衡条件可表示为：电荷平衡：q*ND*WN＝q*NA*WP其中ND和WN分别代表N型层160的掺杂浓度和厚度，而NA和WP分别代表P型层150的掺杂浓度和厚度；q代表电极的电荷，且公式两端可以相互抵消。
另外，为了确保P水平柱150的击穿，P水平柱150的厚度限制在依据以下公式计算的限度以内：WP＜2*WD*[ND/(NA+ND)]。其中，WD代表交替排列的P型水平柱150和N型水平柱160的PN结的耗尽宽度。
如图3A和图3B所示的IGBT1和IGBT2的结构是根据以上两个公式计算的。本领域内的技术人员应该清楚，IGBT1和IGBT2仅仅是本发明根据以上两个公式计算的无数的可能结构中的两个而已。
交替的P-型水平柱150和N-型水平柱160可以在外延层110的原位掺杂过程中形成。在外延层生长过程中原位掺杂外延层，因此，在外延层110生长过程中交替进行N型和P型掺杂，从而形成交替的P型柱150和N型柱160。
形成水平柱150和水平柱160的一个可选方式是首先植入一个N-型外延层(形成一个单独的N-型柱160)，然后进行浅P-型注入来形成柱150。根据需要多次重复以上步骤来形成交替的P-型和N-型水平柱150和160。该工艺适用于水平柱150和160不太多，且P型柱150比较薄的情形，例如结构IGBT2。
该发明的一个主要的优点是不需要掩模来制作P-型和N-型水平柱150和160。
在外延层110中的交替P-型水平柱150和N-型水平柱160在外延层110中产生一个水平电场，从而该外延层110作为具有锯齿形状的半导体功率器件的漂移区域。锯齿型电场使漂移区域得到最优利用，并且为了保证同样的正向阻却电压，需要较小的外延层厚度。
图4是传统1200V SHBT器件和锯齿波IGBT器件的两种不同结构如IGBT1和IGBT2的正向阻却电流-电压曲线的对比。传统1200V SHBT器件和锯齿型IGBT器件如IGBT1和IGBT2的正向阻却电流-电压曲线分别被标为401、402、403。如图中所示，所有的器件都有类似的击穿电压，都超过 1200V。然而，本发明锯齿型IGBT器件具有一个外延层，该外延层的厚度比传统IGBT器件的厚度小20％。
图5是传统IGBT器件和两个锯齿型IGBT器件，IGBT1和IGBT2的正向阻却击穿电压的电场分布的对比。水平轴，距离(μm)的测量是从外延层的顶部到底部。传统IGBT和锯齿型IGBT，IGBT1和IGBT2的电场曲线分别被标为501、502、503。传统IGBT501的电场分布是梯形的。因为P-体区140的曲率，电场的峰值开始出现在P-体区140和N-外延层110的PN结处。电场随漂移区域掺杂的倾斜率而沿着漂移区域减弱。在N-外延110和P+衬底105的PN结处，电场趋近于0。由于在外延层上施加的电压是位于曲线下面的区域，能得出的结论是当电场沿着漂移区域减少时，外延层上的电压也会减少，导致了该外延层在例如传统IGBT等传统半导体功率器件上的次优使用。如图5进一步展示了，传统IGBT的电场具有一个梯形电场分布，该分布导致了外延层的次优使用，因此需要一个较厚的漂移区域来实现同样的阻却电压。由于交替P型柱150和N型柱160，锯齿波IGBT电场分布(502和503)的另一方面是扁平的，并且具有锯齿形状。平的电场导致了外延层的优化利用。如在锯齿波曲线502和503的下部区域所反映的，即使锯齿型IGBT的外延层厚度薄了20％，施加在锯齿形IGBT的外延层上的电压还是如同在锯齿波曲线501下部区域所反映的施加在传统IGBT上的电压一样。因此，在本发明中锯齿型IGBT克服了限制。如图5所示是两个IGBT器件的电场分布。交替的、电荷平衡的P层和N层的存在，使电场保持水平，具有小的尖峰使其形像锯齿。该电场分布确保了漂移区域上的电压的稳定，结果导致了优化利用。
如图6所示，较薄的外延区域的存在导致了在器件传导状态中的较低的正向压降。图6是传统IGBT和本发明的锯齿型IGBT器件的两种可能结构IGBT1和IGBT2的正向传导性能的电流-电压图对比。传统IGBT和锯齿型IGBT，如IGBT1和IGBT2分别标为601、602、603。如图所示，由于较薄的漂移区域的存在，锯齿波IGBT和传统IGBT相比具有一个减小的正向压降。另外一个使锯齿型IGBT保持较低的正向压降的因素是位于外延层上的N型层和P型层的掺杂是独立于击穿电压的。因此，和传统IGBT的N-外延层相比，本发明中的这些层可获得较高的掺杂。
用交替P型和N型层替换N-外延层的想法还可以应用于其他的半导体功率器件。图7A(现有技术)和7B分别是传统功率MOSFET和锯齿形MOSFET的横截面图。图8A(现有技术)和8B分别是传统功率二极管和锯齿形功率二极管的横截面图。
虽然本发明是根据目前的优选实施方式所描述的，应该理解，该公开不能解释为对本发明的限制。当读到以上公开时，各种改变和修改对于本领域的普通技术人员应该是非常明显的。例如，虽然使用了N-沟道MOSFET器件，该发明可以很方便的运用于P-沟道MOSFET，通过转换区域和层的极性(在该情况下，N-型水平柱而不是P-型水平柱需要承受击穿，击穿公式是类似相反的：WN＜2*WD*[NA/(NA+ND))。因此，附加权利要求书可以被理解为包含所有的变化和改变都包含在本发明的精神和范围之内。
Claims (13)
1.一种形成在半导体衬底上的半导体功率器件，包含：位于半导体衬底的漂移区域上的若干排相互交替的P-型和N-型掺杂层薄层，该半导体功率器件为垂直功率器件，在半导体功率器件的横截面图中，所述的相互交替的P-型和N-型掺杂层薄层相对于衬底平行形成，所述的每一个薄层的掺杂浓度和厚度能够确保在传导模式下所述的交替掺杂层薄层的电荷平衡和击穿；
所述的漂移区域具有N-传导形式，且所述的P-型掺杂层薄层的厚度是WP，且WP＜2*WD*[ND/(NA+ND)]，WD代表交替排列的P-型和N-型掺杂层薄层的PN结的耗尽宽度，ND代表所述的N-型掺杂层薄层的掺杂浓度，NA代表所述的P-型掺杂层薄层的掺杂浓度；半导体功率器件的漂移区域具有近似于理想矩形电场分布；
所述的交替掺杂层薄层的电荷平衡由公式q*ND*WN＝q*NA*WP确定，且q代表电子电荷，WN代表所述的N-型掺杂层薄层的厚度。
2.如权利要求1所述的半导体功率器件，其特征在于，所述的P-型掺杂层薄层承受来自于临近PN结的内置耗尽宽度的击穿。
3.如权利要求1所述的半导体功率器件，其特征在于，所述的半导体功率器件进一步包括一个绝缘栅极双极晶体管。
4.如权利要求1所述的半导体功率器件，其特征在于，所述的半导体功率器件进一步包括一个设置在P-型衬底上的绝缘栅双极型晶体管，设置在所述的P-型衬底底部的集电极，设置在所述的P-型衬底上的N-型漂移区域，设置在N-型漂移区域上表面的发射极。
5.如权利要求1所述的半导体功率器件，其特征在于，所述的半导体功率器件还包括一个金属氧化物半导体场效应晶体管。
6.如权利要求5所述的半导体功率器件，其特征在于，所述的半导体功率器件是一个N-沟道金属氧化物半导体场效应晶体管。
7.如权利要求1所述的半导体功率器件，其特征在于，所述的半导体功率器件进一步包括一个发射极开关类晶闸管。
8.如权利要求1所述的半导体功率器件，其特征在于，所述的半导体功率器件进一步包括一个功率二极管。
9.如权利要求1所述的半导体功率器件，其特征在于，所述的半导体功率器件进一步包括一个设置在N+衬底上的功率二极管，一个N-漂移区域设置在N+衬底上，一个阴极设置在所述的衬底的底表面，一个阳极设置在所述的N-漂移区域的顶表面。
10.一种制造设置在半导体衬底上的具有一个近似于理想矩形电场分布的漂移区域的半导体功率器件的方法，该方法包括：在半导体衬底上的漂移区域上注入和形成若干排水平交替的P-型掺杂层和N-型掺杂层水平柱薄层，该半导体功率器件为垂直功率器件，在半导体功率器件的横截面图中，所述的相互交替的P-型和N-型掺杂层水平柱薄层相对于衬底平行形成，使每一个薄层的掺杂浓度和厚度能够确保在传导模式下所述的交替掺杂层水平柱薄层的电荷平衡和击穿；
所述的注入和形成若干排水平交替的水平柱薄层的步骤进一步包含一个在N-传导形式的漂移区域上形成所述薄层的步骤，且形成的所述的P-型掺杂层水平柱薄层厚度为WP，且WP＜2*WD*[ND/(NA+ND)]，其中所述的WD代表交替排列的P-型和N-型掺杂层水平柱薄层的PN结的耗尽宽度，ND代表所述的N-型掺杂层水平柱薄层的掺杂浓度，NA代表所述的P-型掺杂层水平柱薄层的掺杂浓度；
所述的在N-传导形式的漂移区域形成薄层的步骤还遵循电荷平衡公式q*ND*WN＝q*NA*WP，其中，q代表电子电荷，且WN代表所述的N-型掺杂层水平柱薄层的厚度。
11.如权利要求10所述的方法，其特征在于，所述的注入和形成若干排水平交替的水平柱薄层的步骤进一步包括在具有N-型掺杂层的漂移区域形成所述薄层，且形成的所述P-型掺杂层水平柱薄层承受来自于临近PN结的内置耗尽宽度的击穿。
12.如权利要求10所述的方法，其特征在于，所述的注入和形成若干排水平柱薄层的步骤还进一步包括一个生长外延层的步骤，利用原位掺杂和交替进行N-型和P-型掺杂来形成生长的外延层。
13.如权利要求10所述的方法，其特征在于，所述的注入和形成若干排水平柱薄层的步骤进一步包含生长外延层的步骤，该步骤通过原位掺杂，一次或多次循环来生长第一导电型的外延层，接着进行第二导电型的注入来形成一个薄表面。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/006,399 US8558275B2 (en) | 2007-12-31 | 2007-12-31 | Sawtooth electric field drift region structure for power semiconductor devices |
| US12/006,399 | 2007-12-31 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210316157.6A Division CN102842598B (zh) | 2007-12-31 | 2008-12-25 | 用于功率半导体器件的改进的锯齿电场漂移区域结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101478000A CN101478000A (zh) | 2009-07-08 |
| CN101478000B true CN101478000B (zh) | 2012-10-24 |
Family
ID=40797027
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210316157.6A Active CN102842598B (zh) | 2007-12-31 | 2008-12-25 | 用于功率半导体器件的改进的锯齿电场漂移区域结构 |
| CN2008101850826A Active CN101478000B (zh) | 2007-12-31 | 2008-12-25 | 用于功率半导体器件的改进的锯齿电场漂移区域结构 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210316157.6A Active CN102842598B (zh) | 2007-12-31 | 2008-12-25 | 用于功率半导体器件的改进的锯齿电场漂移区域结构 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8558275B2 (zh) |
| CN (2) | CN102842598B (zh) |
| TW (1) | TWI425636B (zh) |
| WO (1) | WO2009088452A1 (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9620614B2 (en) * | 2007-12-31 | 2017-04-11 | Alpha And Omega Semiconductor Incorporated | Sawtooth electric field drift region structure for power semiconductor devices |
| US8294232B2 (en) * | 2009-01-15 | 2012-10-23 | Raytheon Company | High quantum efficiency optical detectors |
| CN102013427B (zh) * | 2009-09-07 | 2013-03-06 | 上海宏力半导体制造有限公司 | 雪崩击穿二极管结构及制造方法 |
| TWI424564B (zh) * | 2011-01-13 | 2014-01-21 | Anpec Electronics Corp | Insulator gate with high operational response speed |
| CN102169833B (zh) * | 2011-03-17 | 2012-08-22 | 苏州固锝电子股份有限公司 | 一种低功耗二极管制造工艺 |
| CN102270640B (zh) * | 2011-06-20 | 2013-02-06 | 湖南大学 | 大电流整晶圆全压接平板式封装的igbt及其制造方法 |
| CN102280484B (zh) * | 2011-08-06 | 2015-06-03 | 深圳市稳先微电子有限公司 | 一种栅源和栅漏过压保护的晶体管功率器件及其制造方法 |
| CN103000696A (zh) * | 2011-09-08 | 2013-03-27 | 上海华虹Nec电子有限公司 | 能够提高正向特性测试精度的功率二极管器件结构 |
| CN103904121A (zh) * | 2014-03-31 | 2014-07-02 | 电子科技大学 | 一种横向高压器件及其制造方法 |
| CN103915503A (zh) * | 2014-03-31 | 2014-07-09 | 电子科技大学 | 一种横向高压mos器件及其制造方法 |
| US9312381B1 (en) * | 2015-06-23 | 2016-04-12 | Alpha And Omega Semiconductor Incorporated | Lateral super-junction MOSFET device and termination structure |
| US9450045B1 (en) | 2015-06-23 | 2016-09-20 | Alpha And Omega Semiconductor Incorporated | Method for forming lateral super-junction structure |
| US10388781B2 (en) | 2016-05-20 | 2019-08-20 | Alpha And Omega Semiconductor Incorporated | Device structure having inter-digitated back to back MOSFETs |
| US10644102B2 (en) | 2017-12-28 | 2020-05-05 | Alpha And Omega Semiconductor (Cayman) Ltd. | SGT superjunction MOSFET structure |
| SE542311C2 (en) * | 2018-03-16 | 2020-04-07 | Klas Haakan Eklund Med Firma K Eklund Innovation | A semiconductor device comprising a low voltage insulated gate field effect transistor connected in series with a high voltage field effect transistor |
| CN112018171A (zh) * | 2020-07-28 | 2020-12-01 | 广东美的白色家电技术创新中心有限公司 | 绝缘栅双极晶体管、智能功率器件及电子产品 |
| CN114784133B (zh) * | 2022-04-18 | 2023-06-27 | 杭州电子科技大学 | 一种np层交替外延的碳化硅微沟槽中子探测器结构 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4821095A (en) * | 1987-03-12 | 1989-04-11 | General Electric Company | Insulated gate semiconductor device with extra short grid and method of fabrication |
| US5326711A (en) * | 1993-01-04 | 1994-07-05 | Texas Instruments Incorporated | High performance high voltage vertical transistor and method of fabrication |
| JPH07122749A (ja) * | 1993-09-01 | 1995-05-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6037632A (en) * | 1995-11-06 | 2000-03-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
| KR970054363A (ko) * | 1995-12-30 | 1997-07-31 | 김광호 | 다이오드를 내장한 절연게이트 바이폴라 트랜지스터 및 그 제조방법 |
| US6734496B2 (en) * | 1996-01-22 | 2004-05-11 | Fuji Electric Co., Ltd. | Semiconductor device |
| US6207994B1 (en) * | 1996-11-05 | 2001-03-27 | Power Integrations, Inc. | High-voltage transistor with multi-layer conduction region |
| GB9625839D0 (en) | 1996-12-12 | 1997-01-29 | Westinghouse Brake & Signal | Semiconductor switching devices |
| GB9921068D0 (en) * | 1999-09-08 | 1999-11-10 | Univ Montfort | Bipolar mosfet device |
| JP4765012B2 (ja) * | 2000-02-09 | 2011-09-07 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| DE10026925C2 (de) * | 2000-05-30 | 2002-04-18 | Infineon Technologies Ag | Feldeffektgesteuertes, vertikales Halbleiterbauelement |
| EP1231640A4 (en) | 2000-06-27 | 2008-10-08 | Matsushita Electric Ind Co Ltd | SEMICONDUCTOR COMPONENT |
| JP4126915B2 (ja) * | 2002-01-30 | 2008-07-30 | 富士電機デバイステクノロジー株式会社 | 半導体装置 |
| DE10309400B4 (de) * | 2003-03-04 | 2009-07-30 | Infineon Technologies Ag | Halbleiterbauelement mit erhöhter Spannungsfestigkeit und/oder verringertem Einschaltwiderstand |
| JP4940546B2 (ja) * | 2004-12-13 | 2012-05-30 | 株式会社デンソー | 半導体装置 |
| JP4939012B2 (ja) * | 2005-08-26 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7687851B2 (en) * | 2005-11-23 | 2010-03-30 | M-Mos Semiconductor Sdn. Bhd. | High density trench MOSFET with reduced on-resistance |
| JP2007189192A (ja) * | 2005-12-15 | 2007-07-26 | Toshiba Corp | 半導体装置 |
| JP5036327B2 (ja) * | 2007-01-23 | 2012-09-26 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| JP4621708B2 (ja) * | 2007-05-24 | 2011-01-26 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US7772668B2 (en) * | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
-
2007
- 2007-12-31 US US12/006,399 patent/US8558275B2/en active Active
-
2008
- 2008-12-23 WO PCT/US2008/014038 patent/WO2009088452A1/en active Application Filing
- 2008-12-25 CN CN201210316157.6A patent/CN102842598B/zh active Active
- 2008-12-25 CN CN2008101850826A patent/CN101478000B/zh active Active
- 2008-12-26 TW TW097151129A patent/TWI425636B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102842598B (zh) | 2015-01-07 |
| CN101478000A (zh) | 2009-07-08 |
| WO2009088452A8 (en) | 2009-12-23 |
| TW200947701A (en) | 2009-11-16 |
| WO2009088452A1 (en) | 2009-07-16 |
| US20090166672A1 (en) | 2009-07-02 |
| TWI425636B (zh) | 2014-02-01 |
| US8558275B2 (en) | 2013-10-15 |
| CN102842598A (zh) | 2012-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101478000B (zh) | 用于功率半导体器件的改进的锯齿电场漂移区域结构 | |
| CN107580725B (zh) | 高压半导体器件及其制造方法 | |
| KR101309674B1 (ko) | 절연 게이트형 바이폴라 트랜지스터와 그 제조방법 | |
| JP2021108380A (ja) | 高電圧ｍｏｓｆｅｔデバイスおよび該デバイスを製造する方法 | |
| US8604544B2 (en) | Semiconductor device | |
| EP2365531B1 (en) | Semiconductor device and power conversion apparatus using the same | |
| JP4564510B2 (ja) | 電力用半導体素子 | |
| US20150187877A1 (en) | Power semiconductor device | |
| CN105122458A (zh) | 半导体装置及其制造方法 | |
| JP4680330B2 (ja) | シリコン・カーバイド・フィールド制御型バイポーラ・スイッチ | |
| CN112234095B (zh) | 含有增强元胞设计的功率mosfet器件 | |
| Moens et al. | XtreMOS: The first integrated power transistor breaking the silicon limit | |
| KR101539880B1 (ko) | 전력 반도체 소자 | |
| CN209981222U (zh) | 一种高压多次外延型超结mosfet的结构 | |
| US9620614B2 (en) | Sawtooth electric field drift region structure for power semiconductor devices | |
| US20150187922A1 (en) | Power semiconductor device | |
| US20220029012A1 (en) | Semiconductor device | |
| JP2024516286A (ja) | 逆導通型横型絶縁ゲートバイポーラトランジスタ | |
| US20150144993A1 (en) | Power semiconductor device | |
| CN117497569B (zh) | 一种双极性场效应管及其制备方法 | |
| CN103219371B (zh) | 一种带有双面扩散残留层的沟槽栅型igbt及其制造方法 | |
| CN113113463B (zh) | 半导体器件、用于半导体器件的超级结结构及其制造方法 | |
| US20150144992A1 (en) | Power semiconductor device | |
| CN113488525A (zh) | 一种具有电荷积累效应的超结ea-sj-finfet器件 | |
| CN117727790A (zh) | 一种内嵌型集成肖特基沟槽的碳化硅mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |